JP2000299978A - 電圧レギュレータの負荷過渡応答を改善し出力コンデンサ・サイズを最小化する方法および装置 - Google Patents
電圧レギュレータの負荷過渡応答を改善し出力コンデンサ・サイズを最小化する方法および装置Info
- Publication number
- JP2000299978A JP2000299978A JP2000035366A JP2000035366A JP2000299978A JP 2000299978 A JP2000299978 A JP 2000299978A JP 2000035366 A JP2000035366 A JP 2000035366A JP 2000035366 A JP2000035366 A JP 2000035366A JP 2000299978 A JP2000299978 A JP 2000299978A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- load
- regulator
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 負荷電流における大きな双方向ステップ変化
に対して指定された境界以内にレギュレータの出力電圧
（Ｖout）を維持させる、可能な限り最小の出力コンデ
ンサ（５６）を使用することを電圧レギュレータに可能
にする方法および回路を提供する。 【解決手段】 これを達成するに当たり、負荷電流にお
けるステップ変化（ΔＩ load）に対して、許容される最
大値（ΔＶout）以下のピーク電圧偏差を確保する、可
能な限り最大の等価直列抵抗（ＥＳＲ）と可能な限り低
い容量との組み合わせを有する出力コンデンサを採用
し、ピーク偏差の発生後平坦となる応答を確保するよう
にレギュレータを補償する。本発明は、スイッチングお
よび線形電圧レギュレータ双方に適用可能である。
に対して指定された境界以内にレギュレータの出力電圧
（Ｖout）を維持させる、可能な限り最小の出力コンデ
ンサ（５６）を使用することを電圧レギュレータに可能
にする方法および回路を提供する。 【解決手段】 これを達成するに当たり、負荷電流にお
けるステップ変化（ΔＩ load）に対して、許容される最
大値（ΔＶout）以下のピーク電圧偏差を確保する、可
能な限り最大の等価直列抵抗（ＥＳＲ）と可能な限り低
い容量との組み合わせを有する出力コンデンサを採用
し、ピーク偏差の発生後平坦となる応答を確保するよう
にレギュレータを補償する。本発明は、スイッチングお
よび線形電圧レギュレータ双方に適用可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧レギュレータ
の分野に関し、更に特定すれば負荷の過渡状態に対する
電圧レギュレータの応答を改善する方法に関するもので
ある。
の分野に関し、更に特定すれば負荷の過渡状態に対する
電圧レギュレータの応答を改善する方法に関するもので
ある。
【０００２】
【従来の技術】電圧レギュレータの目的は、未調整の入
力電圧が給電され、変動する負荷電流の要求を満たさな
ければならない場合であっても、負荷にほぼ一定の出力
電圧を供給することである。
力電圧が給電され、変動する負荷電流の要求を満たさな
ければならない場合であっても、負荷にほぼ一定の出力
電圧を供給することである。
【０００３】用途によっては、負荷電流のステップ状変
化、即ち、負荷によって要求される負荷電流の突然の大
幅な増大または減少に対して、ほぼ一定の出力電圧を維
持するためにレギュレータが必要となる。例えば、マイ
クロプロセッサが「電力節約モード」を有する場合があ
り、この場合使用されていない回路部分をオフにして電
流消費をほぼゼロに低下させ、必要とされる場合にこれ
らの部分をオンとし、その際通常数百ナノ秒以内で負荷
電流を高い値に上昇させなければならない。
化、即ち、負荷によって要求される負荷電流の突然の大
幅な増大または減少に対して、ほぼ一定の出力電圧を維
持するためにレギュレータが必要となる。例えば、マイ
クロプロセッサが「電力節約モード」を有する場合があ
り、この場合使用されていない回路部分をオフにして電
流消費をほぼゼロに低下させ、必要とされる場合にこれ
らの部分をオンとし、その際通常数百ナノ秒以内で負荷
電流を高い値に上昇させなければならない。
【０００４】負荷電流に変化があると、レギュレータの
出力電圧に何らかの偏差が生ずることは実際上不可避で
ある。この偏差の大きさは、出力コンデンサの容量およ
び等価直列抵抗（ＥＳＲ）双方に関係する。即ち、容量
が小さい程またはＥＳＲが大きい程、偏差は大きくな
る。例えば、スイッチング電圧レギュレータ（出力イン
ダクタを介して出力電流を送出し、負荷間に並列に接続
された出力コンデンサを含む）では、負荷電流の変化
（ΔＩload）は、１）負荷に送出される電流が瞬時的に
Ｉloadだけ増大する、または２）出力コンデンサの容量
が非常に大きく、更にそのＥＳＲが非常に小さいため出
力電圧の偏差が無視し得る程度であるのでなければ、レ
ギュレータの出力電圧が変化する結果となる。最初の選
択肢は不可能である。何故なら、出力インダクタ内の電
流は瞬時に変化することができないからである。負荷電
流の変化に対処するために必要な時間は、出力インダク
タのインダクタンスを小さくすることによって短縮する
ことができるが、このためには結局レギュレータのスイ
ッチング周波数の上昇が必要となり、スイッチング・ト
ランジスタの有限なスイッチング速度およびトランジス
タの駆動回路における消散によって制限される。２番目
の選択肢は可能であるが、非常に大きな出力コンデンサ
が必要となり、プリント回路ボード上に占める空間が余
りに大きすぎるか、コストがかかり過ぎるか、あるいは
この双方となる可能性が高い。
出力電圧に何らかの偏差が生ずることは実際上不可避で
ある。この偏差の大きさは、出力コンデンサの容量およ
び等価直列抵抗（ＥＳＲ）双方に関係する。即ち、容量
が小さい程またはＥＳＲが大きい程、偏差は大きくな
る。例えば、スイッチング電圧レギュレータ（出力イン
ダクタを介して出力電流を送出し、負荷間に並列に接続
された出力コンデンサを含む）では、負荷電流の変化
（ΔＩload）は、１）負荷に送出される電流が瞬時的に
Ｉloadだけ増大する、または２）出力コンデンサの容量
が非常に大きく、更にそのＥＳＲが非常に小さいため出
力電圧の偏差が無視し得る程度であるのでなければ、レ
ギュレータの出力電圧が変化する結果となる。最初の選
択肢は不可能である。何故なら、出力インダクタ内の電
流は瞬時に変化することができないからである。負荷電
流の変化に対処するために必要な時間は、出力インダク
タのインダクタンスを小さくすることによって短縮する
ことができるが、このためには結局レギュレータのスイ
ッチング周波数の上昇が必要となり、スイッチング・ト
ランジスタの有限なスイッチング速度およびトランジス
タの駆動回路における消散によって制限される。２番目
の選択肢は可能であるが、非常に大きな出力コンデンサ
が必要となり、プリント回路ボード上に占める空間が余
りに大きすぎるか、コストがかかり過ぎるか、あるいは
この双方となる可能性が高い。
【０００５】レギュレータの出力電圧を、狭い負荷過渡
応答仕様、即ち、負荷電流の双方向のステップ変化に対
して許容可能な出力電圧の偏差を狭く制限する仕様を満
たさなければならない用途では、この不可避な偏差が容
認できない程大きくなる可能性がある。ここで用いる場
合、「ΔＶout」は、レギュレータの出力電圧偏差仕様
を意味すると共に、グラフに示すピーク対ピーク出力電
圧偏差を意味するものとする。負荷過渡応答を改善する
ための最も明白な解決策は、出力容量の増大および／ま
たは出力コンデンサのＥＳＲの減少である。しかしなが
ら、先に記したように、出力コンデンサが大きくなる程
（容量が大きくなり、ＥＳＲが小さくなる）、必要な体
積（ｖｏｌｕｍｅ）が大きくなり、ＰＣボード面積を広
くしなければならないため、コスト上昇を招く。
応答仕様、即ち、負荷電流の双方向のステップ変化に対
して許容可能な出力電圧の偏差を狭く制限する仕様を満
たさなければならない用途では、この不可避な偏差が容
認できない程大きくなる可能性がある。ここで用いる場
合、「ΔＶout」は、レギュレータの出力電圧偏差仕様
を意味すると共に、グラフに示すピーク対ピーク出力電
圧偏差を意味するものとする。負荷過渡応答を改善する
ための最も明白な解決策は、出力容量の増大および／ま
たは出力コンデンサのＥＳＲの減少である。しかしなが
ら、先に記したように、出力コンデンサが大きくなる程
（容量が大きくなり、ＥＳＲが小さくなる）、必要な体
積（ｖｏｌｕｍｅ）が大きくなり、ＰＣボード面積を広
くしなければならないため、コスト上昇を招く。
【０００６】負荷過渡応答を改善する手法の１つを、図
１に示す。スイッチング電圧レギュレータ１０は、電源
電圧Ｖinと接地との間に接続されたプッシュ・プル・ス
イッチ１２を含む。これは、通常、２つの同期的に切り
替えられるパワーＭＯＳＦＥＴ１４および１６によって
実現する。ドライバ回路１８が接続され、ＭＯＳＦＥＴ
１４および１６の一方または他方を交互に切り替える。
デューティ比変調回路２０が駆動回路を制御する。回路
２０は、クロック回路２４から受ける鋸波クロック信号
および誤差信号発生回路２６から受ける誤差電圧を比較
する電圧比較器２２を含む。通常、回路２６は、高利得
演算増幅器２８を含み、一方の入力において基準電圧Ｖ
ref、および第２入力において出力電圧Ｖoutの電圧表現
を受け、Ｖoutと所望の出力電圧との差と共に変動する
誤差電圧を生成する。また、レギュレータは、ＭＯＳＦ
ＥＴ１４および１６の間の接合点に接続された出力イン
ダクタＬ、等価直列抵抗Ｒeと直列な容量Ｃとして表現
して示されている出力コンデンサ３０、ならびに出力イ
ンダクタおよび出力コンデンサ間に接続された抵抗器Ｒ
Sも含む。Ｖoutが接続され、負荷３２を駆動する。
１に示す。スイッチング電圧レギュレータ１０は、電源
電圧Ｖinと接地との間に接続されたプッシュ・プル・ス
イッチ１２を含む。これは、通常、２つの同期的に切り
替えられるパワーＭＯＳＦＥＴ１４および１６によって
実現する。ドライバ回路１８が接続され、ＭＯＳＦＥＴ
１４および１６の一方または他方を交互に切り替える。
デューティ比変調回路２０が駆動回路を制御する。回路
２０は、クロック回路２４から受ける鋸波クロック信号
および誤差信号発生回路２６から受ける誤差電圧を比較
する電圧比較器２２を含む。通常、回路２６は、高利得
演算増幅器２８を含み、一方の入力において基準電圧Ｖ
ref、および第２入力において出力電圧Ｖoutの電圧表現
を受け、Ｖoutと所望の出力電圧との差と共に変動する
誤差電圧を生成する。また、レギュレータは、ＭＯＳＦ
ＥＴ１４および１６の間の接合点に接続された出力イン
ダクタＬ、等価直列抵抗Ｒeと直列な容量Ｃとして表現
して示されている出力コンデンサ３０、ならびに出力イ
ンダクタおよび出力コンデンサ間に接続された抵抗器Ｒ
Sも含む。Ｖoutが接続され、負荷３２を駆動する。
【０００７】動作において、ＭＯＳＦＥＴ１４および１
６は、インダクタＬをＶinおよび接地に交互に接続する
ように駆動され、デューティ比は、デューティ比変調回
路２０によって決定される。デューティ比は、誤差増幅
器２８が生成する誤差電圧に応じて変動する。インダク
タＬの電流は、出力コンデンサ３０および負荷３２の並
列結合に流れ込む。コンデンサ３０のインピーダンス
は、スイッチング周波数では、負荷３２のそれよりも遥
かに小さいので、コンデンサはインダクタ電流のＡＣ成
分の殆どを濾過して除去し、事実上直流の全てが負荷３
２に送出される。
６は、インダクタＬをＶinおよび接地に交互に接続する
ように駆動され、デューティ比は、デューティ比変調回
路２０によって決定される。デューティ比は、誤差増幅
器２８が生成する誤差電圧に応じて変動する。インダク
タＬの電流は、出力コンデンサ３０および負荷３２の並
列結合に流れ込む。コンデンサ３０のインピーダンス
は、スイッチング周波数では、負荷３２のそれよりも遥
かに小さいので、コンデンサはインダクタ電流のＡＣ成
分の殆どを濾過して除去し、事実上直流の全てが負荷３
２に送出される。
【０００８】直列抵抗器ＲSがないと、回路２６にフィ
ードバックされる電圧はＶoutに等しくなり、レギュレ
ータの負荷電流におけるステップ変化に対する応答は、
典型的なスイッチング・レギュレータのそれとなる。図
２ｂに示す負荷電流Ｉloadのステップ変化に対するレギ
ュレータの出力電圧Ｖoutを図２ａに示す。Ｌの電流は
瞬時に変化することができないので、Ｉloadが突然変化
すると、Ｖoutがスパイク状に低下し、最終的に制御ル
ープがＶoutを公称出力電圧Ｖnomに引き戻す。同様に、
Ｉloadがその後ステップ状に低下した場合、Ｖoutはス
パイク状に上昇し、その後Ｖnomに戻る。負荷電流のス
テップ変化に対する出力電圧ΔＶoutにおける全偏差
は、２つの電圧スパイクのピーク間の差によって決定さ
れる。レギュレータが狭い負荷過渡応答仕様に拘束され
ている場合、この偏差は許される許容範囲を超過する可
能性がある。
ードバックされる電圧はＶoutに等しくなり、レギュレ
ータの負荷電流におけるステップ変化に対する応答は、
典型的なスイッチング・レギュレータのそれとなる。図
２ｂに示す負荷電流Ｉloadのステップ変化に対するレギ
ュレータの出力電圧Ｖoutを図２ａに示す。Ｌの電流は
瞬時に変化することができないので、Ｉloadが突然変化
すると、Ｖoutがスパイク状に低下し、最終的に制御ル
ープがＶoutを公称出力電圧Ｖnomに引き戻す。同様に、
Ｉloadがその後ステップ状に低下した場合、Ｖoutはス
パイク状に上昇し、その後Ｖnomに戻る。負荷電流のス
テップ変化に対する出力電圧ΔＶoutにおける全偏差
は、２つの電圧スパイクのピーク間の差によって決定さ
れる。レギュレータが狭い負荷過渡応答仕様に拘束され
ている場合、この偏差は許される許容範囲を超過する可
能性がある。
【０００９】抵抗ＲSをインダクタＬと直列に接続する
ことによって（出力端子３４において）、ΔＶoutを減
少させることができる。図３ｂに示す負荷電流のステッ
プ変化に対して、ＲSを含む場合に可能な応答の１つを
図３ａに示す。ＲSが適所に含まれる場合、制御ループ
はもはやＶoutをＶnomに復元させるのではなく、むしろ
Ｖoutは、端子３４における電圧からΔＩloadおよびＲS
の積を減じた値によって与えられる電圧に復元する。即
ち、軽い負荷に対するＶoutの定常状態値は、重い負荷
に対する場合よりも、Δload＊ＲSだけ高くなる。ＲSを
出力コンデンサのＥＳＲにほぼ等しくすることによっ
て、ＲSを使用しない場合に得られるよりも、いくらか
狭いΔＶoutを得ることができる。
ことによって（出力端子３４において）、ΔＶoutを減
少させることができる。図３ｂに示す負荷電流のステッ
プ変化に対して、ＲSを含む場合に可能な応答の１つを
図３ａに示す。ＲSが適所に含まれる場合、制御ループ
はもはやＶoutをＶnomに復元させるのではなく、むしろ
Ｖoutは、端子３４における電圧からΔＩloadおよびＲS
の積を減じた値によって与えられる電圧に復元する。即
ち、軽い負荷に対するＶoutの定常状態値は、重い負荷
に対する場合よりも、Δload＊ＲSだけ高くなる。ＲSを
出力コンデンサのＥＳＲにほぼ等しくすることによっ
て、ＲSを使用しない場合に得られるよりも、いくらか
狭いΔＶoutを得ることができる。
【００１０】図１の回路の欠点について、その１つを図
４ａおよび図４ｂに示す。この場合、負荷電流（図４
ｂ）は、Ｖout（図４ａ）が定常状態値に静定する前
に、再びステップ状に低下する。Ｉloadが低下する時点
においてＶoutが図３ａにおけるよりも高いと、上向き
のＶoutスパイクのピークも高くなり、全体的な偏差Δ
Ｖo utは、それ以外の場合よりも大きくなる。このよう
に偏差が大きくなるのは、特に狭い出力電圧偏差仕様を
満たすためには、レギュレータ１０はより大きな出力コ
ンデンサを使用しなければならず、そのＥＳＲは比例的
に小さくなることを意味する。コンデンサのコストは、
近似的にそのＥＳＲに反比例するので、この仕様を満た
すのは過度に費用がかかる可能性がある。
４ａおよび図４ｂに示す。この場合、負荷電流（図４
ｂ）は、Ｖout（図４ａ）が定常状態値に静定する前
に、再びステップ状に低下する。Ｉloadが低下する時点
においてＶoutが図３ａにおけるよりも高いと、上向き
のＶoutスパイクのピークも高くなり、全体的な偏差Δ
Ｖo utは、それ以外の場合よりも大きくなる。このよう
に偏差が大きくなるのは、特に狭い出力電圧偏差仕様を
満たすためには、レギュレータ１０はより大きな出力コ
ンデンサを使用しなければならず、そのＥＳＲは比例的
に小さくなることを意味する。コンデンサのコストは、
近似的にそのＥＳＲに反比例するので、この仕様を満た
すのは過度に費用がかかる可能性がある。
【００１１】図１の回路の別の欠点は、直列抵抗器ＲＳ
にかなりの電力消費が必要となることである。例えば、
ＲSを５ｍΩ、最大負荷電流を１４．６Ａと仮定する
と、ＲSにおける消費は１．０７Ｗとなる。
にかなりの電力消費が必要となることである。例えば、
ＲSを５ｍΩ、最大負荷電流を１４．６Ａと仮定する
と、ＲSにおける消費は１．０７Ｗとなる。
【００１２】レギュレータの負荷過渡応答を改善するに
当たり、異なる制御原理を用いた手法が、Ｄ．Ｇｏｄｅ
ｒ（Ｄ．ゴーダ）およびＷ．Ｒ．Ｐｅｌｌｅｔｉｅｒ
（Ｗ．Ｒ．ペレチア）の“Ｖ2 Ａｒｃｈｉｔｅｃｔｕ
ｒｅ Ｐｒｏｖｉｄｅｓ Ｕｌｔｒａ？Ｆａｓｔ Ｔｒ
ａｎｓｉｅｎｔ Ｒｅｓｐｏｎｓｅ ｉｎ Ｓｗｉｔｃ
ｈ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｉｅｓ”（Ｖ2
アーキテクチャはスイッチ・モード電源において超高速
過渡応答をもたらす）、ＨＦＰＣ ＰｏｗｅｒＣｏｎｖ
ｅｒｓｉｏｎ、１９９６年９月、Ｐｒｏｃｅｅｄｉｎｇ
ｓ、１９−２３ページに開示されている。この中に記載
されているレギュレータは、プッシュ・プル・スイッ
チ、ドライバ回路、誤差増幅器、ならびに図１に示した
のと同様の出力インダクタおよびコンデンサを含む。レ
ギュレータの出力電圧を表わす信号が、誤差増幅器およ
び電圧比較器双方に供給される。電圧比較器は、誤差増
幅器の出力も受け取る。レギュレータの出力電圧が誤差
増幅器の出力を超過した場合、比較器の出力は高に移行
し、単安定マルチバイブレータをトリガし、所定の時間
間隔にわたって上側のスイッチング・トランジスタをオ
フにする。
当たり、異なる制御原理を用いた手法が、Ｄ．Ｇｏｄｅ
ｒ（Ｄ．ゴーダ）およびＷ．Ｒ．Ｐｅｌｌｅｔｉｅｒ
（Ｗ．Ｒ．ペレチア）の“Ｖ2 Ａｒｃｈｉｔｅｃｔｕ
ｒｅ Ｐｒｏｖｉｄｅｓ Ｕｌｔｒａ？Ｆａｓｔ Ｔｒ
ａｎｓｉｅｎｔ Ｒｅｓｐｏｎｓｅ ｉｎ Ｓｗｉｔｃ
ｈ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｉｅｓ”（Ｖ2
アーキテクチャはスイッチ・モード電源において超高速
過渡応答をもたらす）、ＨＦＰＣ ＰｏｗｅｒＣｏｎｖ
ｅｒｓｉｏｎ、１９９６年９月、Ｐｒｏｃｅｅｄｉｎｇ
ｓ、１９−２３ページに開示されている。この中に記載
されているレギュレータは、プッシュ・プル・スイッ
チ、ドライバ回路、誤差増幅器、ならびに図１に示した
のと同様の出力インダクタおよびコンデンサを含む。レ
ギュレータの出力電圧を表わす信号が、誤差増幅器およ
び電圧比較器双方に供給される。電圧比較器は、誤差増
幅器の出力も受け取る。レギュレータの出力電圧が誤差
増幅器の出力を超過した場合、比較器の出力は高に移行
し、単安定マルチバイブレータをトリガし、所定の時間
間隔にわたって上側のスイッチング・トランジスタをオ
フにする。
【００１３】この回路の過渡応答は、図１の回路のそれ
よりも高速となるように設計されている。負荷電流のス
テップは、比較器における電圧を直ちに変化させ、鈍い
誤差増幅器を迂回し、これによって応答時間を短縮す
る。しかしながら、応答時間が短くなっても、応答トレ
ースの形状は依然として図３ａに示すものと類似してお
り、ΔＶoutの大きさには殆どなんの改善もない。
よりも高速となるように設計されている。負荷電流のス
テップは、比較器における電圧を直ちに変化させ、鈍い
誤差増幅器を迂回し、これによって応答時間を短縮す
る。しかしながら、応答時間が短くなっても、応答トレ
ースの形状は依然として図３ａに示すものと類似してお
り、ΔＶoutの大きさには殆どなんの改善もない。
【００１４】別のスイッチング・レギュレータが、Ｌ．
Ｓｐａｚｉａｎｉ（Ｌ．スパッチアーニ）の“Ｆｕｅｌ
ｉｎｇ ｔｈｅ Ｍｅｇａｐｒｏｃｅｓｓｏｒ ？ ａ
ＤＣ／ＤＣ Ｃｏｎｖｅｒｔｅｒ Ｄｅｓｉｇｎ Ｒ
ｅｖｉｅｗ Ｆｅａｔｕｒｉｎｇ ｔｈｅ ＵＣ３８８
６ ａｎｄ ＵＣ３９１０”（メガプロセッサの給電？
ＵＣ３８８６およびＵＣ３９１０を特徴とするＤＣ／Ｄ
Ｃ変換器設計の検討）、Ｕｎｉｔｒｏｄｅ Ａｐｐｌｉ
ｃａｔｉｏｎ Ｎｏｔｅ Ｕ？１５７、３？５４１ない
し３？５７０ページに記載されている。このレギュレー
タは、出力インダクタにおける電流の平均値を制御する
ことによって調整を行う、「平均電流制御」として知ら
れている制御原理を採用している。レギュレータの出力
インダクタと直列に抵抗器を接続し、この抵抗器間に電
流検知増幅器（ＣＳＥ：ｃｕｒｒｅｎｔ ｓｅｎｓｅ
ａｍｐｌｉｆｉｅｒ）を接続してインダクタ電流を検知
する。ＣＳＥの出力は、電圧誤差増幅器の出力と共に、
電流誤差増幅器に供給される。電圧誤差増幅器は、レギ
ュレータの出力電圧を基準電圧と比較する。比較器は、
一方の入力において電流誤差増幅器の出力、他方の入力
において鋸波クロック信号を受け取る。比較器は、パル
ス幅変調出力を生成し、ドライバ回路を介してプッシュ
・プル・スイッチを駆動する。
Ｓｐａｚｉａｎｉ（Ｌ．スパッチアーニ）の“Ｆｕｅｌ
ｉｎｇ ｔｈｅ Ｍｅｇａｐｒｏｃｅｓｓｏｒ ？ ａ
ＤＣ／ＤＣ Ｃｏｎｖｅｒｔｅｒ Ｄｅｓｉｇｎ Ｒ
ｅｖｉｅｗ Ｆｅａｔｕｒｉｎｇ ｔｈｅ ＵＣ３８８
６ ａｎｄ ＵＣ３９１０”（メガプロセッサの給電？
ＵＣ３８８６およびＵＣ３９１０を特徴とするＤＣ／Ｄ
Ｃ変換器設計の検討）、Ｕｎｉｔｒｏｄｅ Ａｐｐｌｉ
ｃａｔｉｏｎ Ｎｏｔｅ Ｕ？１５７、３？５４１ない
し３？５７０ページに記載されている。このレギュレー
タは、出力インダクタにおける電流の平均値を制御する
ことによって調整を行う、「平均電流制御」として知ら
れている制御原理を採用している。レギュレータの出力
インダクタと直列に抵抗器を接続し、この抵抗器間に電
流検知増幅器（ＣＳＥ：ｃｕｒｒｅｎｔ ｓｅｎｓｅ
ａｍｐｌｉｆｉｅｒ）を接続してインダクタ電流を検知
する。ＣＳＥの出力は、電圧誤差増幅器の出力と共に、
電流誤差増幅器に供給される。電圧誤差増幅器は、レギ
ュレータの出力電圧を基準電圧と比較する。比較器は、
一方の入力において電流誤差増幅器の出力、他方の入力
において鋸波クロック信号を受け取る。比較器は、パル
ス幅変調出力を生成し、ドライバ回路を介してプッシュ
・プル・スイッチを駆動する。
【００１５】動作において、負荷電流の増大により、出
力電圧が減少し、電圧誤差増幅器からの誤差信号が増大
する。このために、電流誤差増幅器からの出力が増大
し、そのため比較器が生成するパルスのデューティ比が
大きくなる。すると、出力インダクタ内の電流が増大
し、出力電圧を押し上げる。電圧誤差増幅器は、非積分
利得を与えるように構成されており、これが、平均電流
制御との組み合わせで、レギュレータに、有限で制御可
能な出力抵抗を与える。これにより、出力電圧の位置付
けは、直列抵抗器ＲSが図１の回路の応答に影響を与え
る態様と同様となる。しかしながら、参考文献の図３２
に明確に示されているように、得られる応答はこの場合
も図３ａのそれに類似しており、依然としてΔＶoutが
狭い出力電圧偏差仕様を超過する可能性がある。
力電圧が減少し、電圧誤差増幅器からの誤差信号が増大
する。このために、電流誤差増幅器からの出力が増大
し、そのため比較器が生成するパルスのデューティ比が
大きくなる。すると、出力インダクタ内の電流が増大
し、出力電圧を押し上げる。電圧誤差増幅器は、非積分
利得を与えるように構成されており、これが、平均電流
制御との組み合わせで、レギュレータに、有限で制御可
能な出力抵抗を与える。これにより、出力電圧の位置付
けは、直列抵抗器ＲSが図１の回路の応答に影響を与え
る態様と同様となる。しかしながら、参考文献の図３２
に明確に示されているように、得られる応答はこの場合
も図３ａのそれに類似しており、依然としてΔＶoutが
狭い出力電圧偏差仕様を超過する可能性がある。
【００１６】
【発明が解決しようとする課題】先に記した問題を克服
し、可能なかぎり最少の出力コンデンサを使用しつつ電
圧レギュレータが大きな双方向負荷過渡状態に対して最
適な応答を得ることができる方法および回路を提供す
る。
し、可能なかぎり最少の出力コンデンサを使用しつつ電
圧レギュレータが大きな双方向負荷過渡状態に対して最
適な応答を得ることができる方法および回路を提供す
る。
【００１７】
【課題を解決するための手段】本発明は、出力コンデン
サのサイズおよびコストを最小に抑えることが好まし
く、その出力電圧を、負荷電流の大きな双方向ステップ
変化に対して指定された境界以内に維持しなければなら
ない電圧レギュレータと共に用いることを意図するもの
である。これらの目標を達成するに当たり、負荷電流に
おける双方向ステップ変化に対するピーク対ピーク電圧
偏差が許容最大値以下であることを補償する、可能な限
り最大の等価直列抵抗（ＥＳＲ）と可能な限り最低の容
量との組み合わせを有する出力コンデンサを採用し、こ
こでは「最低応答」と呼ぶ、ピーク偏差の発生後に平坦
となる応答を確保するように、レギュレータを補償す
る。これらの条件を満たすと、レギュレータの出力コン
デンサは、負荷電流における双方向ステップ変化に対し
て指定された境界以内に、出力電圧を留まらせることを
可能にする、可能な限り最小のコンデンサとなる。本発
明は、スイッチングおよび線形電圧レギュレータ双方に
適用可能である。
サのサイズおよびコストを最小に抑えることが好まし
く、その出力電圧を、負荷電流の大きな双方向ステップ
変化に対して指定された境界以内に維持しなければなら
ない電圧レギュレータと共に用いることを意図するもの
である。これらの目標を達成するに当たり、負荷電流に
おける双方向ステップ変化に対するピーク対ピーク電圧
偏差が許容最大値以下であることを補償する、可能な限
り最大の等価直列抵抗（ＥＳＲ）と可能な限り最低の容
量との組み合わせを有する出力コンデンサを採用し、こ
こでは「最低応答」と呼ぶ、ピーク偏差の発生後に平坦
となる応答を確保するように、レギュレータを補償す
る。これらの条件を満たすと、レギュレータの出力コン
デンサは、負荷電流における双方向ステップ変化に対し
て指定された境界以内に、出力電圧を留まらせることを
可能にする、可能な限り最小のコンデンサとなる。本発
明は、スイッチングおよび線形電圧レギュレータ双方に
適用可能である。
【００１８】本発明の更に別の特徴および利点は、添付
図面と共に以下の詳細な説明を参照することにより、当
業者には明白となろう。
図面と共に以下の詳細な説明を参照することにより、当
業者には明白となろう。
【００１９】
【発明の実施の形態】本発明は、負荷電流に大きな双方
向ステップ状変化を必要とする用途において、電圧レギ
ュレータの出力に使用可能な、可能な限り最小のコンデ
ンサを決定する手段を提供する。これにより、レギュレ
ータの出力電圧は、所与のステップ・サイズに対して指
定される境界以内に維持することが可能となる。ここで
は、負荷電流における所与のステップ変化をΔＩloadと
して識別し、許容可能な出力電圧偏差仕様をΔＶoutと
して識別する。ここで用いる場合、「可能な限り最小の
出力コンデンサ」とは、レギュレータがΔＶout仕様を
満たすことを可能にする、可能な限り最小の容量値およ
び許され得る最大のＥＳＲ値を有する出力コンデンサの
ことを意味するものとする。コンデンサのコストは、そ
のＥＳＲに反比例し、その容量に直接比例する傾向があ
るので、そして空間は殆ど常に回路ボード上では貴重で
あるので、本発明は、出力コンデンサのコストおよび空
間要件を最小化することを可能にするものである。
向ステップ状変化を必要とする用途において、電圧レギ
ュレータの出力に使用可能な、可能な限り最小のコンデ
ンサを決定する手段を提供する。これにより、レギュレ
ータの出力電圧は、所与のステップ・サイズに対して指
定される境界以内に維持することが可能となる。ここで
は、負荷電流における所与のステップ変化をΔＩloadと
して識別し、許容可能な出力電圧偏差仕様をΔＶoutと
して識別する。ここで用いる場合、「可能な限り最小の
出力コンデンサ」とは、レギュレータがΔＶout仕様を
満たすことを可能にする、可能な限り最小の容量値およ
び許され得る最大のＥＳＲ値を有する出力コンデンサの
ことを意味するものとする。コンデンサのコストは、そ
のＥＳＲに反比例し、その容量に直接比例する傾向があ
るので、そして空間は殆ど常に回路ボード上では貴重で
あるので、本発明は、出力コンデンサのコストおよび空
間要件を最小化することを可能にするものである。
【００２０】本発明は、適正に構成された電圧レギュレ
ータを用いれば、レギュレータが所与のΔＶout仕様を
満たすことを可能にする、可能な限り最小の出力コンデ
ンサがあるという現実を利用するものである。出力コン
デンサの等価直列インダクタンスの効果を無視すると、
負荷電流のステップ変化ΔＩloadは、電圧レギュレータ
の出力電圧に初期変化を発生させる。これは、コンデン
サのＥＳＲ（ここではＲeとして識別する）およびΔＩ
loadの積、即ち、Ｒe＊ΔＩloadに等しい。この初期変
化は、上方向および下方向双方の負荷電流ステップに生
じる。出力コンデンサの容量Ｃがある「クリティカル
（ｃｒｉｔｉｃａｌ）」値Ｃcrit（以下で詳しく論ず
る）以上である場合、出力電圧偏差は初期のＲe＊ΔＩ
load変化を超過することができない。ＣがＣcrit未満で
ある場合、出力電圧偏差は、初期のＲe＊ΔＩloadが変
化した後その後復元し始める前に増加し続ける。
ータを用いれば、レギュレータが所与のΔＶout仕様を
満たすことを可能にする、可能な限り最小の出力コンデ
ンサがあるという現実を利用するものである。出力コン
デンサの等価直列インダクタンスの効果を無視すると、
負荷電流のステップ変化ΔＩloadは、電圧レギュレータ
の出力電圧に初期変化を発生させる。これは、コンデン
サのＥＳＲ（ここではＲeとして識別する）およびΔＩ
loadの積、即ち、Ｒe＊ΔＩloadに等しい。この初期変
化は、上方向および下方向双方の負荷電流ステップに生
じる。出力コンデンサの容量Ｃがある「クリティカル
（ｃｒｉｔｉｃａｌ）」値Ｃcrit（以下で詳しく論ず
る）以上である場合、出力電圧偏差は初期のＲe＊ΔＩ
load変化を超過することができない。ＣがＣcrit未満で
ある場合、出力電圧偏差は、初期のＲe＊ΔＩloadが変
化した後その後復元し始める前に増加し続ける。
【００２１】従来技術のレギュレータは、通常、負荷の
過渡状態発生後に、出力電圧を公称値に向かって再度駆
動するように設計されている。しかしながら、このよう
にすると、全体的な出力電圧偏差ΔＶoutが、Ｒe＊ΔＩ
loadの２倍にまで達する可能性がある。負荷電流がステ
ップ状に上昇すると、Ｖoutは公称電圧からＲe＊ΔＩ
loadだけ低下する。負荷電流が十分長く高に留まってい
る場合、レギュレータはＶoutを再度公称電圧に駆動す
る。ここで、負荷電流が再度ステップ状に低下すると、
ＶoutはＲe＊ΔＩloadだけスパイク状に上昇し、その結
果全出力電圧偏差は２（Ｒe＊ΔＩload）となる。
過渡状態発生後に、出力電圧を公称値に向かって再度駆
動するように設計されている。しかしながら、このよう
にすると、全体的な出力電圧偏差ΔＶoutが、Ｒe＊ΔＩ
loadの２倍にまで達する可能性がある。負荷電流がステ
ップ状に上昇すると、Ｖoutは公称電圧からＲe＊ΔＩ
loadだけ低下する。負荷電流が十分長く高に留まってい
る場合、レギュレータはＶoutを再度公称電圧に駆動す
る。ここで、負荷電流が再度ステップ状に低下すると、
ＶoutはＲe＊ΔＩloadだけスパイク状に上昇し、その結
果全出力電圧偏差は２（Ｒe＊ΔＩload）となる。
【００２２】従来技術のレギュレータのΔＶoutの大き
さに対する制御方法に内在する欠点を認識してわかった
のは、最適負荷過渡応答？即ち、最小の出力電圧偏差Δ
Ｖou tを生成する応答は、下向きの負荷電流ステップの
後上側の電圧偏差境界にて一定に留まり、上向きの負荷
電流ステップの後下側の電圧偏差境界にて一定に留まる
応答であるということであった。本発明は、レギュレー
タの負荷過渡応答がこの理論的最適値またはその近傍と
なるようにレギュレータを構成する方法を提供する。ま
た、この応答を達成するために必要な出力コンデンサ
は、ΔＶoutの仕様を満たすために用いることができ
る、可能な限り最小のコンデンサであることがわかっ
た。
さに対する制御方法に内在する欠点を認識してわかった
のは、最適負荷過渡応答？即ち、最小の出力電圧偏差Δ
Ｖou tを生成する応答は、下向きの負荷電流ステップの
後上側の電圧偏差境界にて一定に留まり、上向きの負荷
電流ステップの後下側の電圧偏差境界にて一定に留まる
応答であるということであった。本発明は、レギュレー
タの負荷過渡応答がこの理論的最適値またはその近傍と
なるようにレギュレータを構成する方法を提供する。ま
た、この応答を達成するために必要な出力コンデンサ
は、ΔＶoutの仕様を満たすために用いることができ
る、可能な限り最小のコンデンサであることがわかっ
た。
【００２３】最適な応答を得るという目標を達成し、こ
れによって、満たすべき所与のΔＶ out仕様を可能にす
る可能な限り最小のコンデンサを特定するためには、多
数のステップを実行しなければならない。最初に、負荷
電流の双方向ステップ変化ΔＩloadに対して指定された
電圧偏差指定ΔＶoutの制約を受ける電圧レギュレータ
が採用する出力コンデンサに対し、最大等価直列抵抗Ｒ
e(max)を決定する。オームの法則によれば、Ｒ
e(max)は、Ｒe(max)＝ΔＶout／ΔＩloadで与えられ
る。出力コンデンサのＲeがＲe(max)よりも少しでも大
きい場合、ΔＩloadに等しい負荷電流のステップ変化に
対するＶoutの初期偏差は、必ずΔＶoutを超過する。
れによって、満たすべき所与のΔＶ out仕様を可能にす
る可能な限り最小のコンデンサを特定するためには、多
数のステップを実行しなければならない。最初に、負荷
電流の双方向ステップ変化ΔＩloadに対して指定された
電圧偏差指定ΔＶoutの制約を受ける電圧レギュレータ
が採用する出力コンデンサに対し、最大等価直列抵抗Ｒ
e(max)を決定する。オームの法則によれば、Ｒ
e(max)は、Ｒe(max)＝ΔＶout／ΔＩloadで与えられ
る。出力コンデンサのＲeがＲe(max)よりも少しでも大
きい場合、ΔＩloadに等しい負荷電流のステップ変化に
対するＶoutの初期偏差は、必ずΔＶoutを超過する。
【００２４】次のステップは、前述の「クリティカル」
容量値Ｃcritを決定することである。クリティカル容量
とは、電圧レギュレータによって駆動される負荷間に並
列に（レギュレータの出力コンデンサとして）接続した
ときに、負荷および出力コンデンサの並列結合に向かっ
てレギュレータによって注入される電流が、レギュレー
タの物理的制限によって許される最大の勾配で傾斜状に
上昇（または下降）する際に、出力電圧の勾配をゼロに
する、即ち、初期のＲe＊ΔＩload変化後に平坦にさせ
る容量の量のことである。レギュレータの物理的制限に
よって許される最大の勾配のことを、ここでは「最大可
用勾配（ｍａｘｉｍｕｍ ａｖａｉｌａｂｌｅ ｓｌｏ
ｐｅ）」と呼ぶことにする。
容量値Ｃcritを決定することである。クリティカル容量
とは、電圧レギュレータによって駆動される負荷間に並
列に（レギュレータの出力コンデンサとして）接続した
ときに、負荷および出力コンデンサの並列結合に向かっ
てレギュレータによって注入される電流が、レギュレー
タの物理的制限によって許される最大の勾配で傾斜状に
上昇（または下降）する際に、出力電圧の勾配をゼロに
する、即ち、初期のＲe＊ΔＩload変化後に平坦にさせ
る容量の量のことである。レギュレータの物理的制限に
よって許される最大の勾配のことを、ここでは「最大可
用勾配（ｍａｘｉｍｕｍ ａｖａｉｌａｂｌｅ ｓｌｏ
ｐｅ）」と呼ぶことにする。
【００２５】クリティカル容量Ｃcritは次の式で与えら
れる。
れる。
【００２６】
【数１１】 Ｃcrit＝ΔＩload／ｍＲe(max) （式２） ここで、ΔＩloadは最大予想負荷電流ステップ、Ｒ
e(max)は最大許容出力コンデンサＥＳＲ（先に計算し
た）、そしてｍは出力コンデンサおよび出力負荷の並列
結合に向けて注入された電流に関連する勾配値であり、
ｍおよびその値を決定する方法については以下で論ず
る。
e(max)は最大許容出力コンデンサＥＳＲ（先に計算し
た）、そしてｍは出力コンデンサおよび出力負荷の並列
結合に向けて注入された電流に関連する勾配値であり、
ｍおよびその値を決定する方法については以下で論ず
る。
【００２７】傾斜パラメータｍを図５ａないし図５ｃに
示す。図５ａは、上方向ステップに対する負荷電流波形
を示す。図５ｂは、レギュレータが最大可用勾配ｍにお
いて出力電流を生成したときの出力容量および出力負荷
の並列結合に向けてレギュレータが注入した電流を示
す。図５ｃは、出力コンデンサにおける電流を示し、こ
の電流は負荷電流と注入電流との差に等しい。
示す。図５ａは、上方向ステップに対する負荷電流波形
を示す。図５ｂは、レギュレータが最大可用勾配ｍにお
いて出力電流を生成したときの出力容量および出力負荷
の並列結合に向けてレギュレータが注入した電流を示
す。図５ｃは、出力コンデンサにおける電流を示し、こ
の電流は負荷電流と注入電流との差に等しい。
【００２８】図５ｄおよび図５ｅは、レギュレータのの
容量がＣcritよりも大きいとき（図５ｄ）およびＣcrit
よりも小さいとき（図５ｅ）に、レギュレータの出力コ
ンデンサのサイズが、どのようにＶoutに影響を与え、
レギュレータはコンデンサおよび負荷の並列結合に向け
て最大可用勾配で電流を注入するのかについて示す。Ｃ
＞Ｃcritの場合、Ｖoutは、初期ΔＩloadＲe変化の発生
直後に復元し始める。しかしながら、Ｃ＜Ｃcritの場
合、出力電圧の偏差は、初期ΔＩloadＲe変化後も増加
し続け、その後最終的に復元する。
容量がＣcritよりも大きいとき（図５ｄ）およびＣcrit
よりも小さいとき（図５ｅ）に、レギュレータの出力コ
ンデンサのサイズが、どのようにＶoutに影響を与え、
レギュレータはコンデンサおよび負荷の並列結合に向け
て最大可用勾配で電流を注入するのかについて示す。Ｃ
＞Ｃcritの場合、Ｖoutは、初期ΔＩloadＲe変化の発生
直後に復元し始める。しかしながら、Ｃ＜Ｃcritの場
合、出力電圧の偏差は、初期ΔＩloadＲe変化後も増加
し続け、その後最終的に復元する。
【００２９】所与のレギュレータに対する勾配値ｍは、
その構成によって左右される。一般的に、ｍは次のよう
にして確定する。 １）ΔＩloadに等しい負荷電流のステップ増加に対し
て、出力負荷および出力コンデンサの並列結合に向けて
電圧レギュレータが注入する電流の最大可用勾配の絶対
値を決定する。 ２）ΔＩloadに等しい負荷電流のステップ減少に対し
て、出力負荷および出力コンデンサの並列結合に向けて
注入される電流の最小可用勾配の絶対値を決定する。負
荷電流におけるステップ状減少の結果、注入電流は負の
勾配を有することになる。このステップに対して、次
に、「負荷電流におけるステップ状減少に対する．．．
最大可用勾配」は最大の負の勾配に等しくなる。 ３）２つの絶対値の内どちらの方が小さいのかについて
判定を行う。これは、「最悪事態」の最大可用勾配であ
る。２つの絶対値の内小さい方が値ｍとなり、ここで求
めた式において用いられる。
その構成によって左右される。一般的に、ｍは次のよう
にして確定する。 １）ΔＩloadに等しい負荷電流のステップ増加に対し
て、出力負荷および出力コンデンサの並列結合に向けて
電圧レギュレータが注入する電流の最大可用勾配の絶対
値を決定する。 ２）ΔＩloadに等しい負荷電流のステップ減少に対し
て、出力負荷および出力コンデンサの並列結合に向けて
注入される電流の最小可用勾配の絶対値を決定する。負
荷電流におけるステップ状減少の結果、注入電流は負の
勾配を有することになる。このステップに対して、次
に、「負荷電流におけるステップ状減少に対する．．．
最大可用勾配」は最大の負の勾配に等しくなる。 ３）２つの絶対値の内どちらの方が小さいのかについて
判定を行う。これは、「最悪事態」の最大可用勾配であ
る。２つの絶対値の内小さい方が値ｍとなり、ここで求
めた式において用いられる。
【００３０】スイッチング・レギュレータでは、最悪事
態の最大可用勾配ｍは、明らかに、その入力電圧Ｖin、
その出力電圧Ｖout、およびその出力インダクタのイン
ダクタンスＬによって定義される。例えば、バック型電
圧レギュレータ（ｂｕｃｋ？ｔｙｐｅ ｖｏｌｔａｇｅ
ｒｅｇｕｌａｔｏｒ）では、ｍは、以下のように決め
ることができる。ＶoutがＶin−Ｖout未満である場合、
ｍはｍ＝Ｖout／Ｌで与えられる。ＶoutがＶin−Ｖout
よりも大きい場合、ｍはｍ＝（Ｖin−Ｖout）／Ｌで与
えられる。
態の最大可用勾配ｍは、明らかに、その入力電圧Ｖin、
その出力電圧Ｖout、およびその出力インダクタのイン
ダクタンスＬによって定義される。例えば、バック型電
圧レギュレータ（ｂｕｃｋ？ｔｙｐｅ ｖｏｌｔａｇｅ
ｒｅｇｕｌａｔｏｒ）では、ｍは、以下のように決め
ることができる。ＶoutがＶin−Ｖout未満である場合、
ｍはｍ＝Ｖout／Ｌで与えられる。ＶoutがＶin−Ｖout
よりも大きい場合、ｍはｍ＝（Ｖin−Ｖout）／Ｌで与
えられる。
【００３１】線形電圧レギュレータでは、最悪事態最大
可用勾配は、そう明確には定義されない。これは、その
電圧誤差増幅器の補償、その半導体デバイスの物理的特
性、および可能性として負荷電流の値も含む、多数の要
因に依存する。
可用勾配は、そう明確には定義されない。これは、その
電圧誤差増幅器の補償、その半導体デバイスの物理的特
性、および可能性として負荷電流の値も含む、多数の要
因に依存する。
【００３２】本発明によって達成可能な２つの最適な負
荷過渡応答を図６および図７に示す。図６ａは、出力コ
ンデンサの容量ＣがＣcrit以上の場合に、適正に構成さ
れたレギュレータについて、図６ｂに示す負荷電流にお
ける双方向ステップに対する最適な負荷過渡応答を示
す。ＣはＣcrit以上であるので、最大出力電圧偏差はＲ
e＊ΔＩloadに制限される。図７ａは、適正に構成され
たレギュレータの出力コンデンサの容量がＣcrit未満の
場合に、図７ｂの負荷電流における双方向ステップ変化
ΔＩloadに対する最適負荷過渡応答を示す。コンデンサ
のＲeによって生ずる初期ステップ（＝Ｒe＊ΔＩload）
の後、Ｖoutは徐々に定常状態値に向かって傾斜し、次
いで、負荷電流がステップ状に低下して元に戻るまで、
定常状態値において一定に留まる。この場合のピーク電
圧偏差ΔＶoutは、次の式で与えられることを示すこと
ができる。
荷過渡応答を図６および図７に示す。図６ａは、出力コ
ンデンサの容量ＣがＣcrit以上の場合に、適正に構成さ
れたレギュレータについて、図６ｂに示す負荷電流にお
ける双方向ステップに対する最適な負荷過渡応答を示
す。ＣはＣcrit以上であるので、最大出力電圧偏差はＲ
e＊ΔＩloadに制限される。図７ａは、適正に構成され
たレギュレータの出力コンデンサの容量がＣcrit未満の
場合に、図７ｂの負荷電流における双方向ステップ変化
ΔＩloadに対する最適負荷過渡応答を示す。コンデンサ
のＲeによって生ずる初期ステップ（＝Ｒe＊ΔＩload）
の後、Ｖoutは徐々に定常状態値に向かって傾斜し、次
いで、負荷電流がステップ状に低下して元に戻るまで、
定常状態値において一定に留まる。この場合のピーク電
圧偏差ΔＶoutは、次の式で与えられることを示すこと
ができる。
【００３３】
【数１２】 ΔＶout＝ΔＩload 2／２ｍＣ＋ｍＣＲe 2／２ （式２） ここで、ｍおよびΔＩloadは、式１におけると同一であ
り、ＣおよびＲeは、それぞれ、用いる出力コンデンサ
の容量およびＥＳＲである。本発明は、Ｃcrit未満の容
量を有するコンデンサを用いなければならない場合であ
っても、なおも式２によって与えられるピーク電圧偏差
を超過しないことを保証する方法を提供する。したがっ
て、ここで用いる場合、Ｃcritよりも大きな容量の出力
コンデンサを有するレギュレータに対する「最適応答
（ｏｐｔｉｍｕｍ ｒｅｓｐｏｎｓｅ）」は、図６ａに
示すようなものであり、レギュレータは、サイズΔＩ
loadの負荷電流ステップに応答し、初期出力電圧偏差は
ΔＩload＊Ｒeに等しく、次の負荷電流ステップまで一
定に留まる。出力コンデンサの容量がＣcrit未満の場
合、最適応答は図７ａに示すようになり、ピーク出力電
圧偏差は式２で与えられ、次の負荷電流ステップまで一
定に留まる。
り、ＣおよびＲeは、それぞれ、用いる出力コンデンサ
の容量およびＥＳＲである。本発明は、Ｃcrit未満の容
量を有するコンデンサを用いなければならない場合であ
っても、なおも式２によって与えられるピーク電圧偏差
を超過しないことを保証する方法を提供する。したがっ
て、ここで用いる場合、Ｃcritよりも大きな容量の出力
コンデンサを有するレギュレータに対する「最適応答
（ｏｐｔｉｍｕｍ ｒｅｓｐｏｎｓｅ）」は、図６ａに
示すようなものであり、レギュレータは、サイズΔＩ
loadの負荷電流ステップに応答し、初期出力電圧偏差は
ΔＩload＊Ｒeに等しく、次の負荷電流ステップまで一
定に留まる。出力コンデンサの容量がＣcrit未満の場
合、最適応答は図７ａに示すようになり、ピーク出力電
圧偏差は式２で与えられ、次の負荷電流ステップまで一
定に留まる。
【００３４】一旦ｍの値を所与のレギュレータに対して
決定したなら、最適応答が得られる最小サイズのコンデ
ンサ（図６ａまたは図７ａによる）を決定することがで
きる。最小サイズのコンデンサは、以下の式を満足する
容量ＣおよびＥＳＲ Ｒeの組み合わせを有するもので
ある。
決定したなら、最適応答が得られる最小サイズのコンデ
ンサ（図６ａまたは図７ａによる）を決定することがで
きる。最小サイズのコンデンサは、以下の式を満足する
容量ＣおよびＥＳＲ Ｒeの組み合わせを有するもので
ある。
【００３５】
【数１３】 Ｃmin＝［ΔＩload 2／２ｍ＋ｍＴC 2／２］／ΔＶout （式３） ここで、ｍは先に計算した勾配値、ΔＶoutはΔＩload
に等しい負荷電流のステップ変化に対する最大許容電圧
偏差、そしてＴCは特性時定数（以下で論ずる）であ
る。
に等しい負荷電流のステップ変化に対する最大許容電圧
偏差、そしてＴCは特性時定数（以下で論ずる）であ
る。
【００３６】所与のコンデンサの種類に対して、式３を
満足する最小サイズが存在する。コンデンサの種類に
は、例えば、アルミニウム（Ａｌ）電解質コンデンサ、
セラミック・コンデンサ、およびＯＳ-ＣＯＮ（有機半
導体電解質を有するＡｌ）コンデンサが含まれる。出力
コンデンサの種類の選択は、多数の要因によって影響さ
れる。スイッチング・レギュレータでは、重要な考慮点
の１つは、スイッチング周波数である。低周波数の設計
（例えば、２００ｋＨｚ）では、Ａｌ電解質コンデンサ
を使用する傾向があり、中間周波数設計（例えば、５０
０ｋＨｚ）ではＯＳ？ＣＯＮコンデンサを使用する傾向
があり、高周波数設計（１ＭＨｚ以上）ではセラミック
・コンデンサを使用する傾向がある。
満足する最小サイズが存在する。コンデンサの種類に
は、例えば、アルミニウム（Ａｌ）電解質コンデンサ、
セラミック・コンデンサ、およびＯＳ-ＣＯＮ（有機半
導体電解質を有するＡｌ）コンデンサが含まれる。出力
コンデンサの種類の選択は、多数の要因によって影響さ
れる。スイッチング・レギュレータでは、重要な考慮点
の１つは、スイッチング周波数である。低周波数の設計
（例えば、２００ｋＨｚ）では、Ａｌ電解質コンデンサ
を使用する傾向があり、中間周波数設計（例えば、５０
０ｋＨｚ）ではＯＳ？ＣＯＮコンデンサを使用する傾向
があり、高周波数設計（１ＭＨｚ以上）ではセラミック
・コンデンサを使用する傾向がある。
【００３７】一旦コンデンサの種類を選択したなら、そ
の特性時定数ＴCを決定する。これは、そのＥＳＲおよ
びその容量の積によって与えられる。コンデンサのＥＳ
Ｒは、その容量が増大すると減少する傾向があるので、
ＴCは、所与の種類および電圧定格のコンデンサに対し
てはほぼ一定となる傾向がある。例えば、標準的な低電
圧（例えば、１０Ｖ）Ａｌ電解質コンデンサは、約４０
μｓ（例えば、２ｍＦｘ２０ｍΩ）の特性時定数を有
し、セラミック・コンデンサは約１００ｎｓ（例えば、
１０μＦｘ１０ｍΩ）の特性時定数を有し、ＯＳ-ＣＯ
Ｎコンデンサは約４μｓ（例えば、１００μＦｘ４０ｍ
Ω）の特性時定数を有する。
の特性時定数ＴCを決定する。これは、そのＥＳＲおよ
びその容量の積によって与えられる。コンデンサのＥＳ
Ｒは、その容量が増大すると減少する傾向があるので、
ＴCは、所与の種類および電圧定格のコンデンサに対し
てはほぼ一定となる傾向がある。例えば、標準的な低電
圧（例えば、１０Ｖ）Ａｌ電解質コンデンサは、約４０
μｓ（例えば、２ｍＦｘ２０ｍΩ）の特性時定数を有
し、セラミック・コンデンサは約１００ｎｓ（例えば、
１０μＦｘ１０ｍΩ）の特性時定数を有し、ＯＳ-ＣＯ
Ｎコンデンサは約４μｓ（例えば、１００μＦｘ４０ｍ
Ω）の特性時定数を有する。
【００３８】選択したコンデンサの種類に対して決定し
たＴCを用いて、式３にしたがって最小容量を確定す
る。最小ＥＳＲ Ｒe(max)は次の式で与えられる。
たＴCを用いて、式３にしたがって最小容量を確定す
る。最小ＥＳＲ Ｒe(max)は次の式で与えられる。
【００３９】
【数１４】Ｒe(max)＝ＴC／Ｃmin Ｃminに等しい、または好ましくはこれよりも大きい容
量Ｃ、およびＲe(max)に等しいまたは好ましくはこれよ
りも多少小さいＥＳＲ ＲCを有するコンデンサを、レ
ギュレータの出力コンデンサとして用いる。Ｃが先に計
算したＣcrit値以上の場合、図６ａによる応答が得られ
る。ＣがＣcrit未満の場合、図７ａのような応答が達成
される。Ｃminに等しい容量およびＲe(max)に等しいＥ
ＳＲを有する出力コンデンサを用いることは、許容可能
であるが、推奨しない。こうすると、実用上稚拙な設計
となり、許容範囲、経年変化、温度等に対する安全マー
ジンが得られない。一方、Ｒe(max)よりもかなり小さめ
のＥＳＲを有するコンデンサを選択することも推奨しな
い。何故なら、コンデンサはＥＳＲが小さい程、コスト
高となる傾向があるからである。一旦出力コンデンサの
ＥＳＲ値を確定したなら、その容量Ｃはほぼコンデンサ
の種類の選択によって決定されることを注記しておく。
したがって、ＣはＣcritよりもかなり大きくなる場合も
あるが、選択したコンデンサ種類の範囲内では、コンデ
ンサのサイズは依然として最小のままである。
量Ｃ、およびＲe(max)に等しいまたは好ましくはこれよ
りも多少小さいＥＳＲ ＲCを有するコンデンサを、レ
ギュレータの出力コンデンサとして用いる。Ｃが先に計
算したＣcrit値以上の場合、図６ａによる応答が得られ
る。ＣがＣcrit未満の場合、図７ａのような応答が達成
される。Ｃminに等しい容量およびＲe(max)に等しいＥ
ＳＲを有する出力コンデンサを用いることは、許容可能
であるが、推奨しない。こうすると、実用上稚拙な設計
となり、許容範囲、経年変化、温度等に対する安全マー
ジンが得られない。一方、Ｒe(max)よりもかなり小さめ
のＥＳＲを有するコンデンサを選択することも推奨しな
い。何故なら、コンデンサはＥＳＲが小さい程、コスト
高となる傾向があるからである。一旦出力コンデンサの
ＥＳＲ値を確定したなら、その容量Ｃはほぼコンデンサ
の種類の選択によって決定されることを注記しておく。
したがって、ＣはＣcritよりもかなり大きくなる場合も
あるが、選択したコンデンサ種類の範囲内では、コンデ
ンサのサイズは依然として最小のままである。
【００４０】出力コンデンサを選択した後、電圧レギュ
レータは、その応答が図５ａ（Ｃ＞Ｃcritの場合）また
は図６ａ（Ｃ＜Ｃcritの場合）に示した最適形状を有す
るように構成する必要がある。Ｃ＞Ｃcritの場合、最適
応答を達成するには、電圧レギュレータの出力インピー
ダンス（出力コンデンサのインピーダンスを含む）が抵
抗性となり、出力コンデンサのＥＳＲに等しくなるよう
に、電圧レギュレータを構成する。Ｃ＜Ｃcritの場合、
最適応答は、負荷および出力コンデンサの結合に、最大
可用勾配で、ピーク偏差に達するまで、レギュレータに
電流を注入させることによってのみ保証される。この場
合、レギュレータは、この応答の部分に対して非線形モ
ードで動作するので最適出力インピーダンスを定義する
ことはできないか、ほぼ最適な応答が得られるように出
力インピーダンスの選択が可能であることには変わりな
い。
レータは、その応答が図５ａ（Ｃ＞Ｃcritの場合）また
は図６ａ（Ｃ＜Ｃcritの場合）に示した最適形状を有す
るように構成する必要がある。Ｃ＞Ｃcritの場合、最適
応答を達成するには、電圧レギュレータの出力インピー
ダンス（出力コンデンサのインピーダンスを含む）が抵
抗性となり、出力コンデンサのＥＳＲに等しくなるよう
に、電圧レギュレータを構成する。Ｃ＜Ｃcritの場合、
最適応答は、負荷および出力コンデンサの結合に、最大
可用勾配で、ピーク偏差に達するまで、レギュレータに
電流を注入させることによってのみ保証される。この場
合、レギュレータは、この応答の部分に対して非線形モ
ードで動作するので最適出力インピーダンスを定義する
ことはできないか、ほぼ最適な応答が得られるように出
力インピーダンスの選択が可能であることには変わりな
い。
【００４１】本発明による電圧レギュレータの一実施形
態を図８に示す。可制御電力段５０は、トランスコンダ
クタンスｇによって特徴付けられ、制御入力５３におい
て受け取る制御信号に応答して、出力ノード５２に出力
Ｖoutを生成する。電力段５０は負荷５４を駆動する。
出力コンデンサ５６が負荷間に並列に接続されており、
ここでは、その容量性成分Ｃおよび等価直列抵抗Ｒe成
分に分割して示されている。出力ノード５２と制御入力
５３との間に、フィードバック回路５８が接続されてい
る。
態を図８に示す。可制御電力段５０は、トランスコンダ
クタンスｇによって特徴付けられ、制御入力５３におい
て受け取る制御信号に応答して、出力ノード５２に出力
Ｖoutを生成する。電力段５０は負荷５４を駆動する。
出力コンデンサ５６が負荷間に並列に接続されており、
ここでは、その容量性成分Ｃおよび等価直列抵抗Ｒe成
分に分割して示されている。出力ノード５２と制御入力
５３との間に、フィードバック回路５８が接続されてい
る。
【００４２】フィードバック回路５８は、例えば、電圧
誤差増幅器５９を含むことができ、第１入力６０におい
て出力電圧Ｖoutを表わす信号を、第２入力において基
準電圧を受け取るように接続され、その入力間の差電圧
と共に変動する出力６２を生成する。図８に示す実施形
態では、最適負荷過渡応答、即ち、コンデンサ５６がＣ
crit以上の場合には図６ａによる最適負荷過渡応答、そ
してコンデンサ５６がＣcrit未満の場合には図７ａによ
る最適負荷過渡応答は、その利得Ｋ（ｓ）が次の式で与
えられるように、電圧誤差増幅器５９を補償することに
よって達成される。
誤差増幅器５９を含むことができ、第１入力６０におい
て出力電圧Ｖoutを表わす信号を、第２入力において基
準電圧を受け取るように接続され、その入力間の差電圧
と共に変動する出力６２を生成する。図８に示す実施形
態では、最適負荷過渡応答、即ち、コンデンサ５６がＣ
crit以上の場合には図６ａによる最適負荷過渡応答、そ
してコンデンサ５６がＣcrit未満の場合には図７ａによ
る最適負荷過渡応答は、その利得Ｋ（ｓ）が次の式で与
えられるように、電圧誤差増幅器５９を補償することに
よって達成される。
【００４３】
【数１５】 Ｋ（ｓ）＝−（１／ｇＲ0）（１／（１＋ｓＲeＣ）） （式４） ここで、ｇは可制御電力段５０のトランスコンダクタン
ス、ＣおよびＲeは、それぞれ、出力コンデンサ５６の
容量およびＥＳＲであり、ｓは複素周波数、ならびにＲ
0は次の式で与えられる量である。
ス、ＣおよびＲeは、それぞれ、出力コンデンサ５６の
容量およびＥＳＲであり、ｓは複素周波数、ならびにＲ
0は次の式で与えられる量である。
【００４４】
【数１６】 Ｃ≧Ｃcritの場合、Ｒ0＝Ｒe （式５）
【００４５】
【数１７】 Ｃ＜Ｃcritの場合、Ｒ0＝（ΔＩload／２ｍＣ）＋（ｍＣＲe 2／２ΔＩload） （式６） ここで、ＣおよびＲeは、それぞれ、出力コンデンサ５
６の容量およびＥＳＲであり、ｍは出力コンデンサ５６
および負荷５４の並列結合に向けて注入される電流の最
小勾配の絶対値（Ｃcritの決定に関して論じた通りであ
る）であり、ΔＩ loadはレギュレータが対処するように
設計した最大負荷電流ステップである。
６の容量およびＥＳＲであり、ｍは出力コンデンサ５６
および負荷５４の並列結合に向けて注入される電流の最
小勾配の絶対値（Ｃcritの決定に関して論じた通りであ
る）であり、ΔＩ loadはレギュレータが対処するように
設計した最大負荷電流ステップである。
【００４６】式５および式６において定義したＲ0の値
は、レギュレータのピーク電圧偏差の尺度となる。Ｃが
Ｃcrit以上の場合、電圧誤差増幅器５９の利得Ｋ（ｓ）
は式４に定義したようになり、レギュレータおよび出力
コンデンサ５６の結合出力インピーダンスは、出力コン
デンサの等価直列抵抗Ｒeに等しくなる。したがって、
ピーク電圧偏差は、ΔＩload＊Ｒ0となり、これは、Ｃ
≧Ｃcritの場合、ΔＩl oad＊Ｒeに等しい。
は、レギュレータのピーク電圧偏差の尺度となる。Ｃが
Ｃcrit以上の場合、電圧誤差増幅器５９の利得Ｋ（ｓ）
は式４に定義したようになり、レギュレータおよび出力
コンデンサ５６の結合出力インピーダンスは、出力コン
デンサの等価直列抵抗Ｒeに等しくなる。したがって、
ピーク電圧偏差は、ΔＩload＊Ｒ0となり、これは、Ｃ
≧Ｃcritの場合、ΔＩl oad＊Ｒeに等しい。
【００４７】ＣがＣcrit未満であり、電圧誤差増幅器５
９の利得Ｋ（ｓ）が式４に定義した通りである場合、ピ
ーク電圧偏差ΔＶoutは、式２に定義したようになる。
ＣがＣcrit未満の場合システムは非線形となり、したが
って、レギュレータは図６ａに示す最適過渡応答を達成
することができない。しかしながら、電圧誤差増幅器５
９を補償して式４で与えられる伝達関数を形成すれば、
図６ａの理想的な応答に実際上できるだけ近い過渡応答
が得られる。
９の利得Ｋ（ｓ）が式４に定義した通りである場合、ピ
ーク電圧偏差ΔＶoutは、式２に定義したようになる。
ＣがＣcrit未満の場合システムは非線形となり、したが
って、レギュレータは図６ａに示す最適過渡応答を達成
することができない。しかしながら、電圧誤差増幅器５
９を補償して式４で与えられる伝達関数を形成すれば、
図６ａの理想的な応答に実際上できるだけ近い過渡応答
が得られる。
【００４８】可制御電力段５０は、いずれの特定構成に
も限定されるものではない。図８では、電力段５０は、
電力モード制御を行うように構成されており、電力段
は、Ｒ Sに等しいトランスレジスタンスを有し、電力段
の出力電流と共に変動する出力信号を生成する電流セン
サ、電流センサの出力および電圧誤差増幅器の出力６２
を入力として受け取り、出力６７を生成する電流コント
ローラ、および電流コントローラからの出力６７を受け
取り、応答して出力電圧Ｖoutを生成する電力回路６８
を含む。本発明は、線形レギュレータおよびスイッチン
グ・レギュレータ双方に適用可能である。線形レギュレ
ータでは、電力回路６８は直列パス・トランジスタであ
り、電流コントローラ６６は増幅器である。スイッチン
グ・レギュレータでは、電力回路６８は、制御型スイッ
チ、ダイオード、インダクタ、変圧器、およびコンデン
サのような構成部品を含む、多数のトポロジのいずれで
も有することができる。例えば、バック型スイッチング
・レギュレータの典型的な電力回路を図１に示す。これ
は、１対の被制御スイッチ１４および１６、ならびにス
イッチとレギュレータの出力との接合部間に接続された
出力インダクタＬを含む。
も限定されるものではない。図８では、電力段５０は、
電力モード制御を行うように構成されており、電力段
は、Ｒ Sに等しいトランスレジスタンスを有し、電力段
の出力電流と共に変動する出力信号を生成する電流セン
サ、電流センサの出力および電圧誤差増幅器の出力６２
を入力として受け取り、出力６７を生成する電流コント
ローラ、および電流コントローラからの出力６７を受け
取り、応答して出力電圧Ｖoutを生成する電力回路６８
を含む。本発明は、線形レギュレータおよびスイッチン
グ・レギュレータ双方に適用可能である。線形レギュレ
ータでは、電力回路６８は直列パス・トランジスタであ
り、電流コントローラ６６は増幅器である。スイッチン
グ・レギュレータでは、電力回路６８は、制御型スイッ
チ、ダイオード、インダクタ、変圧器、およびコンデン
サのような構成部品を含む、多数のトポロジのいずれで
も有することができる。例えば、バック型スイッチング
・レギュレータの典型的な電力回路を図１に示す。これ
は、１対の被制御スイッチ１４および１６、ならびにス
イッチとレギュレータの出力との接合部間に接続された
出力インダクタＬを含む。
【００４９】スイッチング・レギュレータの電流コント
ローラ６６には、２つの形式が可能である。即ち、瞬時
型および平均型である。瞬時電流制御は、例えば、Ａ．
Ｓ．Ｋｉｓｌｏｖｓｋｉ（Ａ．Ｓ．キスロブスキ）、
Ｒ．Ｒｅｄｌ（Ｒ．レドル）、およびＮ．Ｏ．Ｓｏｋａ
ｌ（Ｎ．Ｏ．ソカル）、Ｄｙｎａｍｉｃ ａｎａｌｙｓ
ｉｓ ｏｆ ｓｗｉｔｃｈｉｎｇ？ｍｏｄｅ ＤＣ／Ｄ
Ｃ ｃｏｎｖｅｒｔｅｒｓ（スイッチング・モードＤＣ
／ＤＣ変換器の動的分析）、Ｖａｎ Ｎｏｓｔｒａｎｄ
Ｒｅｉｎｈｏｌｄ（１９９１）、１０２ページに記載
されているように、少なくとも６種類の異なる下位形式
を有し、一定オフ時間ピーク電流制御、一定オン時間バ
レー電流制御、ヒステリティック制御（ｈｙｓｔｅｒｅ
ｔｉｃ ｃｏｎｔｒｏｌ）、一定周波数ピーク電流制
御、一定周波数バレー電流制御、およびＰＷＭコンダク
タンス制御が含まれる。瞬時電流コントローラは、通
常、一スイッチング期間内で出力インダクタにおける電
流を変化させることができるが、平均電流制御によって
インダクタ電流を変化させるには通常数期間を要する。
この理由のために、瞬時電流制御の方が好ましいが、平
均電流コントローラも、電流制御ループが十分に速い応
答を有するのであれば、本発明を実現するために使用可
能である。しかしながら、かかる実施態様は、電流誤差
増幅器を必要とするという欠点があり、レギュレータ回
路の複雑度およびコストの上昇を招く。
ローラ６６には、２つの形式が可能である。即ち、瞬時
型および平均型である。瞬時電流制御は、例えば、Ａ．
Ｓ．Ｋｉｓｌｏｖｓｋｉ（Ａ．Ｓ．キスロブスキ）、
Ｒ．Ｒｅｄｌ（Ｒ．レドル）、およびＮ．Ｏ．Ｓｏｋａ
ｌ（Ｎ．Ｏ．ソカル）、Ｄｙｎａｍｉｃ ａｎａｌｙｓ
ｉｓ ｏｆ ｓｗｉｔｃｈｉｎｇ？ｍｏｄｅ ＤＣ／Ｄ
Ｃ ｃｏｎｖｅｒｔｅｒｓ（スイッチング・モードＤＣ
／ＤＣ変換器の動的分析）、Ｖａｎ Ｎｏｓｔｒａｎｄ
Ｒｅｉｎｈｏｌｄ（１９９１）、１０２ページに記載
されているように、少なくとも６種類の異なる下位形式
を有し、一定オフ時間ピーク電流制御、一定オン時間バ
レー電流制御、ヒステリティック制御（ｈｙｓｔｅｒｅ
ｔｉｃ ｃｏｎｔｒｏｌ）、一定周波数ピーク電流制
御、一定周波数バレー電流制御、およびＰＷＭコンダク
タンス制御が含まれる。瞬時電流コントローラは、通
常、一スイッチング期間内で出力インダクタにおける電
流を変化させることができるが、平均電流制御によって
インダクタ電流を変化させるには通常数期間を要する。
この理由のために、瞬時電流制御の方が好ましいが、平
均電流コントローラも、電流制御ループが十分に速い応
答を有するのであれば、本発明を実現するために使用可
能である。しかしながら、かかる実施態様は、電流誤差
増幅器を必要とするという欠点があり、レギュレータ回
路の複雑度およびコストの上昇を招く。
【００５０】図９は、本発明によるスイッチング電圧レ
ギュレータの可能な一実施形態の概略図である。この実
施形態では、フィードバック回路５８が電圧誤差増幅器
５９を含み、電圧誤差増幅器５９は、演算増幅器７０、
入力抵抗器Ｒ1、フィードバック抵抗器Ｒ2、およびフィ
ードバック・コンデンサＣ1で構成されている。電力回
路６８は、Ｖinおよび接地間に接続された１対のスイッ
チ７２および７４を含み、これらのスイッチ間の接合部
は出力インダクタＬに接続されている。電流センサ６４
が、抵抗ＲSを有する抵抗器７５によって実現され、イ
ンダクタＬおよび出力ノード５２の間に直列に接続され
ている。
ギュレータの可能な一実施形態の概略図である。この実
施形態では、フィードバック回路５８が電圧誤差増幅器
５９を含み、電圧誤差増幅器５９は、演算増幅器７０、
入力抵抗器Ｒ1、フィードバック抵抗器Ｒ2、およびフィ
ードバック・コンデンサＣ1で構成されている。電力回
路６８は、Ｖinおよび接地間に接続された１対のスイッ
チ７２および７４を含み、これらのスイッチ間の接合部
は出力インダクタＬに接続されている。電流センサ６４
が、抵抗ＲSを有する抵抗器７５によって実現され、イ
ンダクタＬおよび出力ノード５２の間に直列に接続され
ている。
【００５１】電流コントローラ６６は、一定オフ時間ピ
ーク電流制御型コントローラであり、電圧比較器７６を
含む。電圧比較器７６の入力は、抵抗器７５のインダク
タ側、および加算回路７８の出力に接続されている。加
算回路７８は、その出力Ｚに、そのＸおよびＹ入力の電
圧の和に等しい電圧を生成する。Ｘは電圧誤差増幅器５
９の出力６２を受けるように接続され、Ｙは電流検知抵
抗器７５の出力側に接続されている。また、加算回路７
８は、固定利得ｋを有し、電圧誤差増幅器５９の出力お
よびそのＸ入力間に接続された、利得段８０を有する。
利得ｋは、出力電圧Ｖoutおよび基準抵抗Ｖrefがほぼ等
しいと予想される場合、単位、例えば、０．０１よりも
大幅に小さくなければならない。比較器７６の出力は、
単安定マルチバイブレータ８２に接続されており、その
出力は、論理反転器８４を介して、駆動回路８３に供給
される。駆動回路８３は、上位ドライバ８６および下位
ドライバ８８を含み、電力回路６８のスイッチ７２およ
び７４をそれぞれ駆動する。
ーク電流制御型コントローラであり、電圧比較器７６を
含む。電圧比較器７６の入力は、抵抗器７５のインダク
タ側、および加算回路７８の出力に接続されている。加
算回路７８は、その出力Ｚに、そのＸおよびＹ入力の電
圧の和に等しい電圧を生成する。Ｘは電圧誤差増幅器５
９の出力６２を受けるように接続され、Ｙは電流検知抵
抗器７５の出力側に接続されている。また、加算回路７
８は、固定利得ｋを有し、電圧誤差増幅器５９の出力お
よびそのＸ入力間に接続された、利得段８０を有する。
利得ｋは、出力電圧Ｖoutおよび基準抵抗Ｖrefがほぼ等
しいと予想される場合、単位、例えば、０．０１よりも
大幅に小さくなければならない。比較器７６の出力は、
単安定マルチバイブレータ８２に接続されており、その
出力は、論理反転器８４を介して、駆動回路８３に供給
される。駆動回路８３は、上位ドライバ８６および下位
ドライバ８８を含み、電力回路６８のスイッチ７２およ
び７４をそれぞれ駆動する。
【００５２】図９のスイッチング・レギュレータ回路の
動作は次の通りである。インダクタＬ内の電流と抵抗器
７５の抵抗ＲSの積が、電圧誤差増幅器５９が生成する
誤差電圧を超過する場合、電圧比較器７６の出力は高と
なり、単安定マルチバイブレータをトリガする。論理反
転器８４は、マルチバイブレータ８２の高出力を反転
し、上位ドライバ８６に上位スイッチ７２をオフに切り
替えさせ、下位ドライバ８８に下位スイッチ７４をオン
に切り替えさせる。その結果、インダクタＬの電流は減
少し始める。単安定マルチバイブレータ８２は、関連す
るタイミング間隔Ｔoffを有し、タイミング間隔Ｔoffが
経過した後、スイッチ７２および７４の状態は逆転し、
インダクタＬ内の電流は増加し始める。インダクタ電流
が比較器７６のスレシホルドを超過すると、サイクルが
繰り返される。出力電圧調整を行うには、加算回路７８
により、誤差増幅器５９からの誤差電圧を用いて電圧比
較器８２のスレシホルドを変化させる。
動作は次の通りである。インダクタＬ内の電流と抵抗器
７５の抵抗ＲSの積が、電圧誤差増幅器５９が生成する
誤差電圧を超過する場合、電圧比較器７６の出力は高と
なり、単安定マルチバイブレータをトリガする。論理反
転器８４は、マルチバイブレータ８２の高出力を反転
し、上位ドライバ８６に上位スイッチ７２をオフに切り
替えさせ、下位ドライバ８８に下位スイッチ７４をオン
に切り替えさせる。その結果、インダクタＬの電流は減
少し始める。単安定マルチバイブレータ８２は、関連す
るタイミング間隔Ｔoffを有し、タイミング間隔Ｔoffが
経過した後、スイッチ７２および７４の状態は逆転し、
インダクタＬ内の電流は増加し始める。インダクタ電流
が比較器７６のスレシホルドを超過すると、サイクルが
繰り返される。出力電圧調整を行うには、加算回路７８
により、誤差増幅器５９からの誤差電圧を用いて電圧比
較器８２のスレシホルドを変化させる。
【００５３】本発明にしたがって構成すると、図９のス
イッチング電圧レギュレータは、図１０ａおよび図１０
ｂにそれぞれ示す、負荷電流Ｉloadおよび出力電圧Ｖ
outのシミュレーション・プロットに示すような、ほぼ
最適な負荷過渡応答を得る。この例では、負荷電流は
０．５６Ａから１４．５６Ａまで変化し、そして戻り
（ΔＩload＝１４Ａ）、許容出力電圧偏差ΔＶoutは
０．０７Ｖである。スイッチング・レギュレータのパラ
メータ値は、次の通りである。
イッチング電圧レギュレータは、図１０ａおよび図１０
ｂにそれぞれ示す、負荷電流Ｉloadおよび出力電圧Ｖ
outのシミュレーション・プロットに示すような、ほぼ
最適な負荷過渡応答を得る。この例では、負荷電流は
０．５６Ａから１４．５６Ａまで変化し、そして戻り
（ΔＩload＝１４Ａ）、許容出力電圧偏差ΔＶoutは
０．０７Ｖである。スイッチング・レギュレータのパラ
メータ値は、次の通りである。
【００５４】Ｖin＝５Ｖ、Ｖref＝２．８Ｖ、Ｌ＝３μ
Ｈ、Ｃ＝１０ｍＦ、Ｒe＝５ｍΩ、Ｒ S＝５ｍΩ、ｋ＝
０．０１、ΔＩload＝１４Ａ、ΔＶout＝０．０７Ｖ。
Ｈ、Ｃ＝１０ｍＦ、Ｒe＝５ｍΩ、Ｒ S＝５ｍΩ、ｋ＝
０．０１、ΔＩload＝１４Ａ、ΔＶout＝０．０７Ｖ。
【００５５】出力コンデンサのＲｅは、Ｒe(max)＝ΔＶ
out／ΔＩloadによって定義される容認範囲内であり、
ここでは、０．０７Ｖ／１４Ａ＝５ｍΩに等しいことを
注記しておく。
out／ΔＩloadによって定義される容認範囲内であり、
ここでは、０．０７Ｖ／１４Ａ＝５ｍΩに等しいことを
注記しておく。
【００５６】この例では、Ｖout（＝Ｖref）は、Ｖin＝
Ｖoutより大きいので、ｍは以下の式で与えられる。
Ｖoutより大きいので、ｍは以下の式で与えられる。
【００５７】
【数１８】ｍ＝（Ｖin−Ｖout）／Ｌ＝［（５−２．
８）Ｖ］／３μＨ＝０．７３３Ａ／μｓ 式１から、クリティカル容量Ｃcritは、次の式で与えら
れる
８）Ｖ］／３μＨ＝０．７３３Ａ／μｓ 式１から、クリティカル容量Ｃcritは、次の式で与えら
れる
【００５８】
【数１９】Ｃcrit＝１４Ａ／［（０．７３３Ａ／μｓ）
（５ｍΩ）］＝３．８１８ｍＦ １０ｍＦは３．８１４ｍＦよりも大きいので、ＣはＣ
critよりも大きく、したがってＲ0（式５で与えられ
る）はＲeに等しくなる。これを達成するには、電圧誤
差増幅器５９を必要に応じて補償し、式４の伝達関数を
得る。電圧誤差増幅器５９を図９に示すように実現する
場合、以下の２つの式を満足すれば、この補償は行われ
る。
（５ｍΩ）］＝３．８１８ｍＦ １０ｍＦは３．８１４ｍＦよりも大きいので、ＣはＣ
critよりも大きく、したがってＲ0（式５で与えられ
る）はＲeに等しくなる。これを達成するには、電圧誤
差増幅器５９を必要に応じて補償し、式４の伝達関数を
得る。電圧誤差増幅器５９を図９に示すように実現する
場合、以下の２つの式を満足すれば、この補償は行われ
る。
【００５９】
【数２０】 Ｋ＊（Ｒ2／Ｒ1）＝１／（ｇ＊Ｒ0） （式７）
【００６０】
【数２１】 Ｒe＊Ｃ＝Ｒ2＊Ｃ1 （式８） ｇの値は、電流センサ６４のトランスレジスタンスおよ
び電流コントローラ６６の実施態様によって決定され
る。電流コントローラの第１段が電圧比較器（この場合
のように）である場合、ｇは電流センサ６４のトランス
レジスタンスの逆に等しい。電流センサを抵抗で実現す
る場合、トランスレジスタンスは単に抵抗器の抵抗とな
る（したがって、この例では、ｇ＝１／ＲS）。この例
では、以下の成分値を用いた場合に、式７および式８を
満足する。
び電流コントローラ６６の実施態様によって決定され
る。電流コントローラの第１段が電圧比較器（この場合
のように）である場合、ｇは電流センサ６４のトランス
レジスタンスの逆に等しい。電流センサを抵抗で実現す
る場合、トランスレジスタンスは単に抵抗器の抵抗とな
る（したがって、この例では、ｇ＝１／ＲS）。この例
では、以下の成分値を用いた場合に、式７および式８を
満足する。
【００６１】 Ｒ1＝１ｋΩ、Ｒ2＝１００ｋΩ、Ｃ１＝５００ｐＦ 図１０ｂの波形が示すように、出力電圧応答は、５ｍΩ
の抵抗性出力インピーダンスに対応し、出力コンデンサ
のＥＳＲにも等しい。
の抵抗性出力インピーダンスに対応し、出力コンデンサ
のＥＳＲにも等しい。
【００６２】フィードバック回路５８の一代替実施態様
を図１１に示す。ここでは、電圧誤差増幅器５９は、ト
ランスコンダクタンス増幅器９０を用いて実現してい
る。トランスコンダクタンス増幅器は、出力電流が、非
反転入力および反転入力間の電圧差に比例することを特
徴とする。出力電流および入力差電圧間の比例係数は、
増幅器のトランスコンダクタンスｇmとなる。トランス
コンダクタンス型電圧誤差増幅器の電圧利得は、トラン
スコンダクタンス増幅器９０の出力に接続されているイ
ンピーダンスと、トランスコンダクタンスｇmとの積に
等しい。
を図１１に示す。ここでは、電圧誤差増幅器５９は、ト
ランスコンダクタンス増幅器９０を用いて実現してい
る。トランスコンダクタンス増幅器は、出力電流が、非
反転入力および反転入力間の電圧差に比例することを特
徴とする。出力電流および入力差電圧間の比例係数は、
増幅器のトランスコンダクタンスｇmとなる。トランス
コンダクタンス型電圧誤差増幅器の電圧利得は、トラン
スコンダクタンス増幅器９０の出力に接続されているイ
ンピーダンスと、トランスコンダクタンスｇmとの積に
等しい。
【００６３】図９および図１１に示す電圧誤差増幅器の
実施態様は、以下の３つの式を満足する場合、等価とな
る。
実施態様は、以下の３つの式を満足する場合、等価とな
る。
【００６４】
【数２２】 ｇm［（Ｒ3Ｒ4）／（Ｒ3＋Ｒ4）］＝Ｒ2／Ｒ1 式９
【００６５】
【数２３】 ＶCC［（Ｒ4）／（Ｒ3＋Ｒ4）］＝Ｖref 式１０
【００６６】
【数２４】 Ｃ2［（Ｒ3Ｒ4）／（Ｒ3＋Ｒ4）］＝Ｃ1Ｒ2 式１１ したがって、式９、式１０および式１１の各々を満足す
ると、式４に定義した伝達関数が、図１１に示す電圧誤
差増幅器５９について得られる。
ると、式４に定義した伝達関数が、図１１に示す電圧誤
差増幅器５９について得られる。
【００６７】本発明は、電圧誤差増幅器を含む電流モー
ド制御型電圧レギュレータと共に用いることに限定され
る訳ではない。電流モード制御も電圧誤差増幅器も使用
しない本発明の可能な一実施形態を図１２に示す。この
実施形態では、可制御電力段１００が、１対の入力１０
２、１０４間の電圧差に応じて出力電圧Ｖoutを生成す
る。電力段は、入力を受け取る高速電圧コントローラ１
０５によって制御される電力回路６８を含む。スイッチ
ング電圧レギュレータでは、高速電圧コントローラ１０
５は、知覚し得る正の電圧差が入力１０２および１０４
間に現れた場合に、その出力におけるパルス列のデュー
ティ比を急速に大きくするという特徴がある。線形電圧
レギュレータでは、高速電圧コントローラ１０５は、通
常、広帯域演算増幅器を用いて実現する。
ド制御型電圧レギュレータと共に用いることに限定され
る訳ではない。電流モード制御も電圧誤差増幅器も使用
しない本発明の可能な一実施形態を図１２に示す。この
実施形態では、可制御電力段１００が、１対の入力１０
２、１０４間の電圧差に応じて出力電圧Ｖoutを生成す
る。電力段は、入力を受け取る高速電圧コントローラ１
０５によって制御される電力回路６８を含む。スイッチ
ング電圧レギュレータでは、高速電圧コントローラ１０
５は、知覚し得る正の電圧差が入力１０２および１０４
間に現れた場合に、その出力におけるパルス列のデュー
ティ比を急速に大きくするという特徴がある。線形電圧
レギュレータでは、高速電圧コントローラ１０５は、通
常、広帯域演算増幅器を用いて実現する。
【００６８】また、図１２の実施形態は、電力段１００
の出力と出力ノード５２との間に直列に接続されたトラ
ンスレジスタンスＲSを有する電流センサ１０６も含
み、レギュレータの出力電流と共に変動する出力を生成
する。電流センサの出力は、加算回路１０８の一方の入
力に接続され、加算回路の第２入力は出力ノード５２に
接続されている。加算回路は、その入力の和に等しい出
力電圧を生成し、電力段１００の入力１０２に接続す
る。
の出力と出力ノード５２との間に直列に接続されたトラ
ンスレジスタンスＲSを有する電流センサ１０６も含
み、レギュレータの出力電流と共に変動する出力を生成
する。電流センサの出力は、加算回路１０８の一方の入
力に接続され、加算回路の第２入力は出力ノード５２に
接続されている。加算回路は、その入力の和に等しい出
力電圧を生成し、電力段１００の入力１０２に接続す
る。
【００６９】電力段１００の入力１０４は、１対のイン
ピーダンスＺ１およびＺ２間の接合点に位置するノード
１１０に接続されている。インピーダンスＺ１およびＺ
２は、出力ノード５２および電圧基準１１２間に直列に
接続されている。レギュレータを図１２に示すように構
成する場合、２つのインピーダンスの比Ｚ２／Ｚ１を次
の式にしたがって調整することによって、最適過渡応答
が得られる。
ピーダンスＺ１およびＺ２間の接合点に位置するノード
１１０に接続されている。インピーダンスＺ１およびＺ
２は、出力ノード５２および電圧基準１１２間に直列に
接続されている。レギュレータを図１２に示すように構
成する場合、２つのインピーダンスの比Ｚ２／Ｚ１を次
の式にしたがって調整することによって、最適過渡応答
が得られる。
【００７０】
【数２５】 Ｚ２／Ｚ１＝［（Ｒ0（１＋ｓＲeＣ）−ＲS］／ＲS （式１２） ここで、Ｒ0は式５および式６で定義されており、ＲSは
電流センサ１０６の抵抗であり、ＲeおよびＣは採用す
る出力コンデンサ５６のＥＳＲおよび容量である。
電流センサ１０６の抵抗であり、ＲeおよびＣは採用す
る出力コンデンサ５６のＥＳＲおよび容量である。
【００７１】図１２の電圧レギュレータの実施形態の一
実施態様を図１３に示す。高速電圧コントローラ１０５
は、ヒステレティック比較器（ｈｙｓｔｅｒｅｔｉｃ
ｃｏｍｐａｒａｔｏｒ）１３０によって実現され、その
出力は駆動回路１３２に接続されている。駆動回路１３
２は、上位ドライバ１３４および下位ドライバ１３６を
含む。電力回路６８は、上位スイッチ１３８および下位
スイッチ１４０を含み、それぞれ、ドライバ１３４およ
び１３６によって駆動される。出力インダクタＬは、ス
イッチ間の接合部に接続されている。ヒステレティック
比較器１３０は、出力電圧を監視し、出力電圧が比較器
の上側スレシホルドを超過したときに、上位スイッチを
オフにする。上位スイッチは、出力電圧が比較器の下側
スレシホルド未満に低下したときに、再びオンになる。
実施態様を図１３に示す。高速電圧コントローラ１０５
は、ヒステレティック比較器（ｈｙｓｔｅｒｅｔｉｃ
ｃｏｍｐａｒａｔｏｒ）１３０によって実現され、その
出力は駆動回路１３２に接続されている。駆動回路１３
２は、上位ドライバ１３４および下位ドライバ１３６を
含む。電力回路６８は、上位スイッチ１３８および下位
スイッチ１４０を含み、それぞれ、ドライバ１３４およ
び１３６によって駆動される。出力インダクタＬは、ス
イッチ間の接合部に接続されている。ヒステレティック
比較器１３０は、出力電圧を監視し、出力電圧が比較器
の上側スレシホルドを超過したときに、上位スイッチを
オフにする。上位スイッチは、出力電圧が比較器の下側
スレシホルド未満に低下したときに、再びオンになる。
【００７２】電流センサ１０６および加算回路１０８
は、抵抗器ＲSを有する直列抵抗器１４２によって実現
されている。インピーダンスＺ１は、コンデンサＣ4お
よび抵抗器Ｒ6の並列結合によって実現され、インピー
ダンスＺ２は抵抗Ｒ7によって実現されている。
は、抵抗器ＲSを有する直列抵抗器１４２によって実現
されている。インピーダンスＺ１は、コンデンサＣ4お
よび抵抗器Ｒ6の並列結合によって実現され、インピー
ダンスＺ２は抵抗Ｒ7によって実現されている。
【００７３】図１３のスイッチング・レギュレータの出
力インピーダンスが抵抗Ｒ0に等しくなるためには、抵
抗器Ｒ6およびＲ7の抵抗比は、次の式で与えられなけれ
ばならない。
力インピーダンスが抵抗Ｒ0に等しくなるためには、抵
抗器Ｒ6およびＲ7の抵抗比は、次の式で与えられなけれ
ばならない。
【００７４】
【数２６】Ｒ7／Ｒ6＝（Ｒ0−ＲS）／ＲS更に、コンデ
ンサＣ4の容量と抵抗器Ｒ6の抵抗の積は、次の式で与え
られなけれ ばならない。
ンサＣ4の容量と抵抗器Ｒ6の抵抗の積は、次の式で与え
られなけれ ばならない。
【００７５】
【数２７】Ｃ4Ｒ6＝Ｃ［（Ｒ0Ｒｅ）／Ｒ3］ 電圧レギュレータの設計技術における当業者には容易に
認められるであろうが、先に論じた電圧レギュレータの
実施態様および実施形態は、単に例示に過ぎない。多く
の他の回路構成を用いても、本発明の方法をここに記載
するように実施する限り、最適な過渡応答、および可能
な限り最小の出力コンデンサという本発明の目標を達成
することができる。
認められるであろうが、先に論じた電圧レギュレータの
実施態様および実施形態は、単に例示に過ぎない。多く
の他の回路構成を用いても、本発明の方法をここに記載
するように実施する限り、最適な過渡応答、および可能
な限り最小の出力コンデンサという本発明の目標を達成
することができる。
【００７６】ここに記載した本発明の方法は、一般的な
設計手順として提示することができ、線形およびスイッ
チング電圧レギュレータ双方の設計に適用可能であり、
先に定義したクリティカル容量を超える容量を有する出
力コンデンサおよびこれ未満の容量を有する出力コンデ
ンサ双方の使用にも対応する。この設計手順は、以下の
ステップにしたがって実施することができる。
設計手順として提示することができ、線形およびスイッ
チング電圧レギュレータ双方の設計に適用可能であり、
先に定義したクリティカル容量を超える容量を有する出
力コンデンサおよびこれ未満の容量を有する出力コンデ
ンサ双方の使用にも対応する。この設計手順は、以下の
ステップにしたがって実施することができる。
【００７７】１．負荷電流におけるステップ変化ΔＩ
loadに対して指定された電圧偏差仕様ΔＶout以内に規
制出力電圧を維持するために必要な電圧レギュレータの
出力コンデンサとして用いられるコンデンサの種類（Ａ
ｌ電解質、セラミック、およびＯＳ−ＣＯＮコンデンサ
等）の種類を選択する。
loadに対して指定された電圧偏差仕様ΔＶout以内に規
制出力電圧を維持するために必要な電圧レギュレータの
出力コンデンサとして用いられるコンデンサの種類（Ａ
ｌ電解質、セラミック、およびＯＳ−ＣＯＮコンデンサ
等）の種類を選択する。
【００７８】２．選択したコンデンサの種類に対して、
特性時定数ＴCを決定する。これは、先に説明したよう
に、そのＥＳＲおよびその容量の積として定義される。
特性時定数ＴCを決定する。これは、先に説明したよう
に、そのＥＳＲおよびその容量の積として定義される。
【００７９】３．ΔＩloadに等しい負荷電流のステップ
状増大に対して、出力負荷および出力コンデンサの並列
結合に向けて電圧レギュレータが注入する電流の最大可
用勾配の絶対値、ならびにΔＩloadに等しい負荷電流の
ステップ状減少に対して、出力負荷および出力コンデン
サの並列結合に向けて注入する電流の最小可用勾配の絶
対値を決定する。これは、式１に関して説明したように
行う。
状増大に対して、出力負荷および出力コンデンサの並列
結合に向けて電圧レギュレータが注入する電流の最大可
用勾配の絶対値、ならびにΔＩloadに等しい負荷電流の
ステップ状減少に対して、出力負荷および出力コンデン
サの並列結合に向けて注入する電流の最小可用勾配の絶
対値を決定する。これは、式１に関して説明したように
行う。
【００８０】４．２つの絶対値の内小さい方を決定す
る。小さい方の絶対値をｍとして識別する。
る。小さい方の絶対値をｍとして識別する。
【００８１】５．以下の式にしたがって第１容量Ｃ0を
決定する。
決定する。
【００８２】
【数２８】 Ｃ0＝［ΔＩload 2／２ｍ＋ｍＴC 2／２］／ΔＶout ６．以下の式にしたがって抵抗Ｒe0を決定する。
【００８３】
【数２９】Ｒe0＝ＴC／Ｃ0 ７．以下の式にしたがって、クリティカル容量値Ｃcrit
を決定する。
を決定する。
【００８４】
【数３０】Ｃcrit＝ΔＩload／ｍＲe0 ８．Ｃ0＜Ｃcritの場合、Ｃ0にほぼ等しい容量Ｃ1、お
よびＲe0にほぼ等しい等価直列抵抗Ｒe1を有する出力コ
ンデンサを用いる。
よびＲe0にほぼ等しい等価直列抵抗Ｒe1を有する出力コ
ンデンサを用いる。
【００８５】Ｃ0≧Ｃcritの場合、ΔＶout／ΔＩloadに
ほぼ等しい等価直列抵抗Ｒe2、およびＴC／Ｒe0にほぼ
等しい容量Ｃ2を有する出力コンデンサを用いる。
ほぼ等しい等価直列抵抗Ｒe2、およびＴC／Ｒe0にほぼ
等しい容量Ｃ2を有する出力コンデンサを用いる。
【００８６】９．以下の式にしたがって、抵抗Ｒ0を決
定する。Ｃ0＜Ｃcritの場合、
定する。Ｃ0＜Ｃcritの場合、
【００８７】
【数３１】Ｒ0＝ΔＩload／２ｍＣ1＋［ｍＣ
1（Ｒe1）］／２ΔＩload Ｃ0≧Ｃcritの場合、
1（Ｒe1）］／２ΔＩload Ｃ0≧Ｃcritの場合、
【００８８】
【数３２】Ｒ0＝Ｒe2 １０．使用する出力コンデンサへの接続の前に定義され
る、電圧レギュレータの出力インピーダンスが、抵抗Ｒ
0およびインダクタンスＬ0の直列結合にほぼ等しくなる
ように電圧レギュレータを調整する。Ｌ0は次の式で与
えられる。
る、電圧レギュレータの出力インピーダンスが、抵抗Ｒ
0およびインダクタンスＬ0の直列結合にほぼ等しくなる
ように電圧レギュレータを調整する。Ｌ0は次の式で与
えられる。
【００８９】Ｃ0＜Ｃcritの場合、
【００９０】
【数３３】Ｌ0＝Ｃ1＊Ｒe1＊Ｒ0 Ｃ0≧Ｃcritの場合、
【００９１】
【数３４】Ｌ0＝Ｃ2＊Ｒe2＊Ｒ0 このステップは、前述の方法にしたがってレギュレータ
のフィードバック回路の伝達関数を式４に対応させるこ
とによって、実行する。
のフィードバック回路の伝達関数を式４に対応させるこ
とによって、実行する。
【００９２】時定数ＴC（またはその構成係数Ｃおよび
Ｒe）は、個々のコンデンサ種に対して正確に定義され
た量ではないことを注記しておく。製造許容誤差、ケー
ス・サイズ、温度および電圧定格を含む多数の要因が全
てＴCに影響を及ぼし得る。したがって、実際の設計で
は、計算に用いたパラメータＴCは、近似値として見な
すべきであり、設計手順をある回数繰り返すことが必要
な場合もある。
Ｒe）は、個々のコンデンサ種に対して正確に定義され
た量ではないことを注記しておく。製造許容誤差、ケー
ス・サイズ、温度および電圧定格を含む多数の要因が全
てＴCに影響を及ぼし得る。したがって、実際の設計で
は、計算に用いたパラメータＴCは、近似値として見な
すべきであり、設計手順をある回数繰り返すことが必要
な場合もある。
【００９３】また、本発明の方法は、特に電流モード制
御を採用するバック型スイッチング電圧レギュレータの
設計を対象とする手順として提示することができる。こ
れは、レギュレータの出力コンデンサのサイズを最小に
抑えつつ、負荷電流のステップ変化ΔＩloadに対して指
定された電圧偏差仕様ΔＶout以内にその出力電圧Ｖo ut
を維持することを保証する。この種のレギュレータは、
入力電圧Ｖinおよび接地間に直列に接続された１対のス
イッチを有し、スイッチ間の接合部が出力インダクタに
接続されている。スイッチは、インダクタをＶinおよび
接地に交互に接続するように駆動される。以下の設計手
順は、Ｃ＞Ｃcritの場合にのみ適用可能であり、その場
合、図６ａに示した最適負荷過渡応答が得られることを
注記しておく。また、電流モード制御を採用するバック
型レギュレータも、前述の設計手順に従うことによっ
て、Ｃcrit未満の容量を有する出力コンデンサを使用す
ることが可能であり、これによって、図７ａに示した最
適応答を達成することができる。Ｃ＞Ｃcritの場合に適
用可能な設計手順は、以下のステップによって実施する
ことができる。
御を採用するバック型スイッチング電圧レギュレータの
設計を対象とする手順として提示することができる。こ
れは、レギュレータの出力コンデンサのサイズを最小に
抑えつつ、負荷電流のステップ変化ΔＩloadに対して指
定された電圧偏差仕様ΔＶout以内にその出力電圧Ｖo ut
を維持することを保証する。この種のレギュレータは、
入力電圧Ｖinおよび接地間に直列に接続された１対のス
イッチを有し、スイッチ間の接合部が出力インダクタに
接続されている。スイッチは、インダクタをＶinおよび
接地に交互に接続するように駆動される。以下の設計手
順は、Ｃ＞Ｃcritの場合にのみ適用可能であり、その場
合、図６ａに示した最適負荷過渡応答が得られることを
注記しておく。また、電流モード制御を採用するバック
型レギュレータも、前述の設計手順に従うことによっ
て、Ｃcrit未満の容量を有する出力コンデンサを使用す
ることが可能であり、これによって、図７ａに示した最
適応答を達成することができる。Ｃ＞Ｃcritの場合に適
用可能な設計手順は、以下のステップによって実施する
ことができる。
【００９４】１．以下の式にしたがって、レギュレータ
の出力コンデンサに対して、最大等価直列抵抗Ｒe(max)
を計算する。
の出力コンデンサに対して、最大等価直列抵抗Ｒe(max)
を計算する。
【００９５】
【数３５】Ｒe(max)＝ΔＶout／ΔＩload ２．以下の式にしたがって、レギュレータの出力インダ
クタに対する最小インダ−クタンスＬminを決定する。
クタに対する最小インダ−クタンスＬminを決定する。
【００９６】
【数３６】 Ｌmin＝（ＶoutＴoffＲe(max)）／Ｖripple、p-p ここで、Ｔoffは出力インダクタをＶinに接続するスイ
ッチのオフ時間、Ｖrippl e、p-pは最大許容ピーク対ピー
ク出力リップル電圧である。
ッチのオフ時間、Ｖrippl e、p-pは最大許容ピーク対ピー
ク出力リップル電圧である。
【００９７】３．Ｌmin以上のインダクタンスＬ１を有
する出力インダクタを用いる。 ４．以下の式にしたがって、出力コンデンサの最小容量
Ｃminを決定する。
する出力インダクタを用いる。 ４．以下の式にしたがって、出力コンデンサの最小容量
Ｃminを決定する。
【００９８】
【数３７】Ｖout＜（Ｖin-Ｖout）の場合、Ｃmin＝ΔＩ
load／［Ｒe(max)（Ｖout／Ｌ１）］
load／［Ｒe(max)（Ｖout／Ｌ１）］
【００９９】
【数３８】Ｖout＞Ｖin−Ｖoutの場合、Ｃmin＝ΔＩ
load／［Ｒe(max)（（Ｖin−Ｖout）／Ｌ１）］ ５．Ｃminにほぼ等しい容量Ｃを有する出力コンデン
サ、およびＲe(max)にほぼ等しい等価直列抵抗Ｒeを用
いる。
load／［Ｒe(max)（（Ｖin−Ｖout）／Ｌ１）］ ５．Ｃminにほぼ等しい容量Ｃを有する出力コンデン
サ、およびＲe(max)にほぼ等しい等価直列抵抗Ｒeを用
いる。
【０１００】６．レギュレータの出力インピーダンスを
Ｒeにほぼ等しくなるように構成する。このステップ
は、前述の方法にしたがって、レギュレータのフィード
バック回路の伝達関数を式４と対応付けさせることによ
って行う。
Ｒeにほぼ等しくなるように構成する。このステップ
は、前述の方法にしたがって、レギュレータのフィード
バック回路の伝達関数を式４と対応付けさせることによ
って行う。
【０１０１】以上本発明の特定的な実施形態について示
しかつ説明したが、当業者には多数の変形や代替実施形
態も想起されよう。例えば、バック型スイッチング・レ
ギュレータのありふれた代替実施形態の１つに、第２ス
イッチを整流ダイオードで置換したものもある。したが
って、本発明は添付した請求の範囲に関してのみ制限さ
れることを意図するものとする。
しかつ説明したが、当業者には多数の変形や代替実施形
態も想起されよう。例えば、バック型スイッチング・レ
ギュレータのありふれた代替実施形態の１つに、第２ス
イッチを整流ダイオードで置換したものもある。したが
って、本発明は添付した請求の範囲に関してのみ制限さ
れることを意図するものとする。
【図１】従来技術のスイッチング電圧レギュレータ回路
の概略図である。
の概略図である。
【図２】図２ａおよび図２ｂから成り、それぞれ、出力
端子および出力コンデンサ間に接続された抵抗器を含ま
ない従来技術の電圧レギュレータ回路の出力電圧および
負荷電流のプロットである。
端子および出力コンデンサ間に接続された抵抗器を含ま
ない従来技術の電圧レギュレータ回路の出力電圧および
負荷電流のプロットである。
【図３】図３ａおよび図３ｂから成り、それぞれ、出力
端子および出力コンデンサ間に接続された抵抗器を含む
従来技術のレギュレータ回路の出力電圧および負荷電流
のプロットである。
端子および出力コンデンサ間に接続された抵抗器を含む
従来技術のレギュレータ回路の出力電圧および負荷電流
のプロットである。
【図４】図４ａおよび図４ｂから成り、それぞれ、出力
電圧が上方向負荷電流ステップに応答して静定する前に
負荷電流がステップ状に低下する場合の従来技術の電圧
レギュレータ回路の出力電圧および負荷電流のプロット
である。
電圧が上方向負荷電流ステップに応答して静定する前に
負荷電流がステップ状に低下する場合の従来技術の電圧
レギュレータ回路の出力電圧および負荷電流のプロット
である。
【図５】図５ａないし図５ｅから成り、図５ａは、負荷
電流におけるステップ変化のプロットであり、図５ｂ
は、図５ａに示す負荷電流におけるステップ状変化に応
答して、出力コンデンサおよび出力負荷の並列結合に向
けて電圧レギュレータによって注入される出力電流のプ
ロットであり、図５ｃは、図５ａに示す負荷電流におけ
るステップ状変化に応答した電圧レギュレータの出力コ
ンデンサ電流のプロットであり、図５ｄは、出力コンデ
ンサの容量がクリティカル容量Ｃcritよりも大きい場合
の、電圧レギュレータの出力電圧のプロットであり、図
５ｅは、出力コンデンサの容量がクリティカル容量Ｃ
crit未満である場合の、電圧レギュレータの出力電圧の
プロットである。
電流におけるステップ変化のプロットであり、図５ｂ
は、図５ａに示す負荷電流におけるステップ状変化に応
答して、出力コンデンサおよび出力負荷の並列結合に向
けて電圧レギュレータによって注入される出力電流のプ
ロットであり、図５ｃは、図５ａに示す負荷電流におけ
るステップ状変化に応答した電圧レギュレータの出力コ
ンデンサ電流のプロットであり、図５ｄは、出力コンデ
ンサの容量がクリティカル容量Ｃcritよりも大きい場合
の、電圧レギュレータの出力電圧のプロットであり、図
５ｅは、出力コンデンサの容量がクリティカル容量Ｃ
crit未満である場合の、電圧レギュレータの出力電圧の
プロットである。
【図６】図６ａおよび図６ｂから成り、それぞれ、クリ
ティカル容量Ｃcrit以上である出力容量を採用した本発
明による電圧レギュレータの出力電圧および負荷電流の
プロットである。
ティカル容量Ｃcrit以上である出力容量を採用した本発
明による電圧レギュレータの出力電圧および負荷電流の
プロットである。
【図７】図７ａおよび図７ｂから成り、それぞれ、クリ
ティカル容量Ｃcrit未満の出力容量を採用した本発明に
よる電圧レギュレータの出力電圧および負荷電流のプロ
ットである。
ティカル容量Ｃcrit未満の出力容量を採用した本発明に
よる電圧レギュレータの出力電圧および負荷電流のプロ
ットである。
【図８】本発明による電圧レギュレータの一実施形態の
ブロック／概略図である。
ブロック／概略図である。
【図９】図８に示す電圧レギュレータの実施形態に可能
な一実施態様の概略図である。
な一実施態様の概略図である。
【図１０】図１０ａおよび図１０ｂから成り、それぞ
れ、図９による電圧レギュレータに対する出力電圧およ
び負荷電流のシミュレーション・プロットである。
れ、図９による電圧レギュレータに対する出力電圧およ
び負荷電流のシミュレーション・プロットである。
【図１１】図９に示す電圧誤差増幅器の代替実施態様の
概略図である。
概略図である。
【図１２】本発明による電圧レギュレータの別の実施形
態のブロック／概略図である。
態のブロック／概略図である。
【図１３】図１２に示す電圧レギュレータの実施形態に
可能な一実施態様の概略図である。
可能な一実施態様の概略図である。
１０ スイッチング電圧レギュレータ １２ プッシュ・プル・スイッチ １４，１６ パワーＭＯＳＦＥＴ １８ ドライバ回路 ２０ デューティ比変調回路 ２４ クロック回路 ２６ 誤差信号発生回路 ２８ 高利得演算増幅器 ３０ 出力コンデンサ ３２ 負荷 ５０ 可制御電力段 ５２ 出力ノード ５３ 制御入力 ５４ 負荷 ５６ 出力コンデンサ ５８ フィードバック回路 ５９ 電圧誤差増幅器 ６４ 電流センサ ６６ 電流コントローラ ６８ 電力回路 ７０ 演算増幅器 ７２，７４ スイッチ ７５ 抵抗器 ７６ 電圧比較器 ７８ 加算回路 ８０ 電力段 ８２ 単安定マルチバイブレータ ８３ 駆動回路 ８４ 論理反転器 ８６ 上位ドライバ ８８ 下位ドライバ ９０ トランスコンダクタンス増幅器 １００ 可制御電力段 １０５ 高速電圧コントローラ １０６ 電流センサ １０８ 加算回路 １３２ 駆動回路 １３４ 上位ドライバ １３６ 下位ドライバ １３８ 上位スイッチ １４０ 下位スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブライアン・ピー・エリスマン アメリカ合衆国カリフォルニア州94086, サニーヴィル，イースト・ワシントン・ア ベニュー 555，ナンバー1506 (72)発明者 ジョナサン・エム・オーディ アメリカ合衆国カリフォルニア州95124, サン・ノゼ，グレンハースト・ドライブ 1637 (72)発明者 ガボール・レイジク アメリカ合衆国カリフォルニア州94588, プリーザントン，リガッティ・サークル 5086
Claims (10)
- 【請求項１】 負荷電流における双方向ステップ変化に
対して指定された境界以内にレギュレータの出力電圧を
維持させる、可能な限り最小の出力コンデンサを使用す
ることを電圧レギュレータに可能にする方法であって、 出力コンデンサ（５６）を採用し、負荷電流における双
方向ステップ変化に対して指定された境界以内に規制出
力電圧（Ｖout）を維持することが必要な電圧レギュレ
ータを、その出力電圧がそのピーク偏差に達した後にそ
の応答が平坦となるように補償するステップから成り、
前記補償を行うために必要な前記出力コンデンサが、前
記指定された境界以内に前記レギュレータの出力電圧を
維持させる、前記可能な限り最小の出力コンデンサであ
る、ことを特徴とする方法。 - 【請求項２】 負荷電流における双方向ステップ変化Δ
Ｉloadに対して指定された電圧偏差仕様ΔＶout以内に
電圧レギュレータの出力電圧を維持させる、前記レギュ
レータの出力コンデンサのサイズを最小化する方法であ
って、 出力ノード（５２）において負荷（ＲL）に出力電圧
（ΔＶout）を供給する電圧レギュレータが採用する出
力コンデンサ（５６）の最大等価直列抵抗Ｒe(max)を計
算するステップであって、前記出力コンデンサを前記負
荷間に並列に接続し、前記レギュレータが、負荷電流に
おける双方向ステップ変化ΔＩloadに対して指定された
電圧偏差仕様ΔＶout以内に電圧レギュレータの出力電
圧を維持する必要があり、Ｒe(max)をＲe(max)＝ΔＶ
out／ΔＩloadにしたがって計算するステップと、 ΔＩloadに等しい負荷電流におけるステップ増加に対し
て、前記出力負荷および出力コンデンサの並列結合に向
けて、前記電圧レギュレータが注入する電流の最大可用
勾配の絶対値、およびΔＩloadに等しい負荷電流におけ
るステップ減少に対して、前記出力負荷および出力コン
デンサの並列結合に向けて注入する電流の最小可用勾配
の絶対値を決定するステップと、 前記絶対値の内小さい方を判定し、該絶対値の小さい方
を値ｍとするステップと、 Ｃcrit＝ΔＩload／ｍＲe(max)にしたがって、クリティ
カル容量Ｃcritを決定するステップと、 Ｒe(max)より多少小さいかあるいはこれに等しい等価直
列抵抗Ｒe、およびＣc rit以上の容量を有する出力コン
デンサを、前記負荷間に接続するために選択するステッ
プと、 前記電圧レギュレータの出力インピーダンスをＲeにほ
ぼ等しくなるように構成するステップと、から成ること
を特徴とする方法。 - 【請求項３】 請求項２記載の方法において、前記電圧
レギュレータが、制御入力（５３）において受け取る信
号に応答して前記レギュレータの出力電圧を供給する可
制御電力段（５０）と、前記出力ノードおよび前記制御
入力間に接続された電圧誤差増幅器（５９）とを含み、
前記電力段がトランスコンダクタンスｇによって特徴付
けられ、前記出力インピーダンスをＲｅにほぼ等しくな
るように調整するステップを実行する際に、前記電圧誤
差増幅器の利得Ｋ（ｓ）を、 【数１】 Ｋ（ｓ）＝（−１／ｇＲe）（１／（１＋ｓＲeＣ）） に等しくし、ここで、ＣおよびＲeは、前記採用した出
力コンデンサの容量および等価直列抵抗である、ことを
特徴とする方法。 - 【請求項４】 負荷電流における双方向ステップ変化Δ
Ｉloadに対して指定された電圧偏差仕様ΔＶout以内に
バック型スイッチング電圧レギュレータの出力電圧Ｖ
outを維持することを可能にする、前記レギュレータの
出力コンデンサのサイズを最小化する方法であって、 入力電圧Ｖinを受け取り、出力インダクタ（Ｌ）を介し
て出力ノード（５２）に接続された負荷（ＲL）に出力
電圧（ΔＶout）を供給する電流制御型スイッチング電
圧レギュレータが採用する出力コンデンサ（５６）の最
大等価直列抵抗Ｒ e(max)を計算するステップであって、
前記インダクタを第１および第２スイッチ（７２，７
４）によってＶinおよび接地に交互に接続し、前記出力
コンデンサが前記負荷間に並列に接続され、前記レギュ
レータが、負荷電流における双方向ステップ変化ΔＩ
loadに対して指定された電圧偏差仕様ΔＶout以内にＶ
outを維持する必要があり、Ｒe(max)を 【数２】Ｒe(max)＝ΔＶout／ΔＩload にしたがって計算するステップと、 【数３】Ｌmin＝ＶoutＴoffＲe(max)／Ｖripple、p-p にしたがって前記出力インダクタに対する最小インダク
タンスＬminを決定するステップであって、ここで、Ｔ
offは前記第１スイッチのオフ時間、Ｖripple、p- pは最
大許容ピーク対ピーク出力リップル電圧である、ステッ
プと、 前記レギュレータにおいて使用するために、Ｌmin以上
のインダクタンスＬ１を有する出力インダクタを選択す
るステップと、 Ｖout＜（Ｖin−Ｖout）の場合、 【数４】 Ｃmin＝ΔＩload／［Ｒe(max)（Ｖout／Ｌ１）］ にしたがい、 Ｖout＞Ｖin−Ｖoutの場合、 【数５】Ｃmin＝ΔＩload／［Ｒe(max)（（Ｖin−
Ｖout）／Ｌ１）］ にしたがって、前記出力コンデンサの最小容量Ｃminを
決定するステップと、 Ｃminにほぼ等しい容量Ｃを有する出力コンデンサ、お
よびＲe(max)にほぼ等しい等価直列抵抗Ｒeを有する出
力コンデンサを、前記負荷間に接続するために選択する
ステップと、 前記レギュレータの出力インピーダンスをＲeにほぼ等
しくなるように構成するステップと、から成ることを特
徴とする方法。 - 【請求項５】 負荷電流における双方向ステップ変化Δ
Ｉloadに対して指定された電圧偏差仕様ΔＶout以内に
出力電圧を維持する電圧レギュレータであって、 トランスコンダクタンスｇによって特徴付けられ、制御
入力（５３）において受け取る信号に従って出力ノード
（５２）に出力電圧Ｖoutを生成するように接続され、
前記出力ノードが負荷（ＲL）に接続されている、可制
御電力段（５０）と、 前記出力ノードに接続され、および前記負荷間に並列に
接続された出力コンデンサ（５６）であって、等価直列
抵抗Ｒeを有する、出力コンデンサと、 前記出力ノードと前記制御入力との間に接続された電圧
誤差増幅器（５９）とを備え、前記可制御電力段、前記
出力コンデンサおよび前記増幅器が、負荷電流における
ステップ変化ΔＩloadに対して指定された電圧偏差仕様
ΔＶout以内に、前記出力ノードにおける電圧を維持す
る必要がある電圧レギュレータを形成し、 前記出力コンデンサが、クリティカル容量Ｃcrit以上の
容量を有し、該クリティカル容量Ｃcritを、 【数６】Ｃcrit＝ΔＩload／ｍＲe にしたがって決定し、ここで、ｍは、１）ΔＩloadに等
しい負荷電流におけるステップ増加に対して、前記出力
負荷および出力コンデンサの並列結合に向けて、前記電
圧レギュレータが注入する電流の最大可用勾配の絶対
値、および２）Ｉlo adに等しい負荷電流におけるステッ
プ減少に対して、前記出力負荷および出力コンデンサの
並列結合に向けて、前記電圧レギュレータが注入する電
流の最小可用勾配の絶対値の内小さい方に等しく、前記
電圧レギュレータが、Ｒeにほぼ等しい出力インピーダ
ンスを有するように構成されている、ことを特徴とする
電圧レギュレータ。 - 【請求項６】 請求項５記載の電圧レギュレータにおい
て、前記電圧誤差増幅器の利得Ｋ（ｓ）が、 【数７】 Ｋ（ｓ）＝（−１／ｇＲ0）（１／１＋ｓＲeＣ）） によって与えられ、ここで、ｇは前記可制御電力段のト
ランスコンダクタンスに等しく、ＲeおよびＣは、それ
ぞれ、前記出力コンデンサの等価直列抵抗および容量に
等しい、ことを特徴とする方法。 - 【請求項７】 請求項５記載の電圧レギュレータにおい
て、前記出力コンデンサが、Ｃcritにほぼ等しい容量、
およびΔＶout／ΔＩloadにほぼ等しい等価直列抵抗Ｒe
を有し、前記コンデンサは、電圧レギュレータが負荷電
流におけるステップ変化ΔＩloadに対してその出力電圧
をΔＶout以内に維持することを可能にする、可能な限
り最小の出力コンデンサであることを特徴とする電圧レ
ギュレータ。 - 【請求項８】 負荷電流におけるステップ変化ΔＩload
に対して指定された電圧偏差仕様ΔＶout以内に規制出
力電圧を維持する電圧レギュレータであって、 第１制御入力（１０２）および第２制御入力（１０４）
間の電圧差に応じて、出力ノード（５２）において負荷
（ＲL）に出力電圧（Ｖout）を供給する可制御電力段
（１００）と、 前記出力ノード、および前記負荷間に並列に接続された
出力コンデンサ（５６）と、 前記出力ノードおよび第１ノード（１１０）間に接続さ
れたインピーダンスＺ１と、 前記第１ノードおよび基準電圧（Ｖref）間に接続され
たインピーダンスＺ２と、 トランスレジスタンスＲSを有し、前記負荷に送出され
る出力電流（Ｉout）と共に変動する出力電圧（Ｖout）
を生成する電流センサ（１０６）と、 前記センサ出力電圧と前記出力ノードにおける電圧との
和に等しい出力電圧を生成する加算回路（１０８）とを
備え、前記電流センサ出力電圧および前記加算回路出力
電圧が、それぞれ、前記第１および第２制御入力に接続
され、前記可制御電力段、前記出力コンデンサ、前記イ
ンピーダンス、前記電流センサ、および前記加算回路
が、負荷電流におけるステップ変化ΔＩloadに対して指
定された電圧偏差仕様ΔＶout以内に、前記出力ノード
における電圧を維持する必要がある電圧レギュレータを
形成し、前記レギュレータが、インピーダンスＺ１およ
びＺ２の比が、 【数８】 Ｚ１／Ｚ２＝［（Ｒ0（１＋ｓＲeＣ）−ＲS］／ＲS に等しくなるように構成され、ここで、ＲeおよびＣ
は、それぞれ、前記出力コンデンサの等価直列抵抗およ
び容量に等しく、Ｒ0は、ＣがΔＩload／ｍＲe以上の場
合、Ｒeに等しく、あるいは、 ＣがΔＩload／ｍＲe未満の場合、ΔＩload／２ｍＣ＋
［ｍＣ（Ｒe）］／２ΔＩloadに等しく、 ｍは、１）ΔＩloadに等しい負荷電流におけるステップ
増加に対して、前記出力負荷および出力コンデンサの並
列結合に向けて、前記電圧レギュレータが注入する電流
の最大可用勾配の絶対値、および２）ΔＩloadに等しい
負荷電流におけるステップ減少に対して、前記出力負荷
および出力コンデンサの並列結合に向けて、前記電圧レ
ギュレータが注入する電流の最小可用勾配の絶対値の内
小さい方に等しい、ことを特徴とする電圧レギュレー
タ。 - 【請求項９】請求項８記載の電圧レギュレータにおい
て、前記インピーダンスＺ１が、並列に接続された抵抗
器Ｒ１およびコンデンサＣ１によって実現され、インピ
ーダンスＺ２が抵抗Ｒ２によって実現され、前記抵抗Ｒ
１およびＲ２ならびにコンデンサＣ1が、前記電圧レギ
ュレータの出力インピーダンスがＲeに等しくなるよう
に構成され、これによって、 【数９】Ｒ２／Ｒ１＝（Ｒ0−ＲS）／ＲS および 【数１０】Ｃ１＊Ｒ１＝Ｃ［（Ｒ0Ｒe）／ＲS］ であることを特徴とする電圧レギュレータ。 - 【請求項１０】請求項８記載の電圧レギュレータにおい
て、前記電流センサおよび加算回路が、第２ノードにお
ける前記可制御出力段と前記出力ノードとの間に接続さ
れた抵抗ＲSを有する抵抗器を備え、前記第２ノードに
おける電圧が前記加算回路の出力電圧であることを特徴
とする電圧レギュレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/249,266 US6064187A (en) | 1999-02-12 | 1999-02-12 | Voltage regulator compensation circuit and method |
| US09/249266 | 1999-02-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299978A true JP2000299978A (ja) | 2000-10-24 |
| JP3574029B2 JP3574029B2 (ja) | 2004-10-06 |
Family
ID=22942726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000035366A Expired - Fee Related JP3574029B2 (ja) | 1999-02-12 | 2000-02-14 | 電圧レギュレータの負荷過渡応答を改善し出力コンデンサ・サイズを最小化する方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6064187A (ja) |
| JP (1) | JP3574029B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003052170A (ja) * | 2001-08-03 | 2003-02-21 | Texas Instr Japan Ltd | Ｄｃ−ｄｃコンバータ |
| WO2005046036A1 (ja) * | 2003-11-11 | 2005-05-19 | Rohm Co., Ltd | Ｄｃ／ｄｃコンバータ |
| WO2005078910A1 (ja) * | 2004-02-13 | 2005-08-25 | Rohm Co., Ltd | スイッチング電源装置及び携帯機器 |
| US7042203B2 (en) * | 2002-06-04 | 2006-05-09 | Koninklijke Philips Electronics N.V. | DC-DC converter |
| CN100392965C (zh) * | 2002-05-13 | 2008-06-04 | 罗姆股份有限公司 | 改善了输出电压响应性的电源装置 |
| KR20120033717A (ko) * | 2010-09-30 | 2012-04-09 | 삼성전자주식회사 | 전원 관리 방법 및 장치 |
| JP2014509832A (ja) * | 2011-04-01 | 2014-04-21 | クゥアルコム・インコーポレイテッド | 電源制御器 |
| JP2018098982A (ja) * | 2016-12-16 | 2018-06-21 | コーセル株式会社 | スイッチング電源装置 |
Families Citing this family (184)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999021269A1 (de) * | 1997-10-17 | 1999-04-29 | Continental Teves Ag & Co. Ohg | Verfahren und schaltungsanordnung zur verringerung von spannungseinbrüchen auf den batteriezuleitungen |
| JP3389524B2 (ja) * | 1999-02-23 | 2003-03-24 | 松下電器産業株式会社 | スイッチングレギュレータ、ｄｃ／ｄｃ変換器、およびスイッチングレギュレータを備えたｌｓｉシステム |
| US6826390B1 (en) * | 1999-07-14 | 2004-11-30 | Fujitsu Limited | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
| US6246220B1 (en) | 1999-09-01 | 2001-06-12 | Intersil Corporation | Synchronous-rectified DC to DC converter with improved current sensing |
| USRE38780E1 (en) | 1999-09-01 | 2005-08-23 | Intersil Americas Inc. | Current mode DC/DC converter with controlled output impedance |
| US6181120B1 (en) * | 1999-09-01 | 2001-01-30 | Intersil Corporation | Current mode dc/dc converter with controlled output impedance |
| JP3863329B2 (ja) * | 1999-11-05 | 2006-12-27 | ローム株式会社 | ローディングドライブシステム |
| GB2356267B (en) | 1999-11-10 | 2003-08-13 | Fujitsu Ltd | Reference voltage generating circuitry |
| US6525516B2 (en) * | 1999-12-07 | 2003-02-25 | Volterra Semiconductor Corporation | Switching regulator with capacitance near load |
| US7317306B2 (en) * | 1999-12-30 | 2008-01-08 | Intel Corporation | Nonlinear adaptive voltage positioning for DC-DC converters |
| US6396333B2 (en) * | 2000-01-04 | 2002-05-28 | International Rectifier Corporation | Circuit for synchronous rectification with minimal reverse recovery losses |
| US6696882B1 (en) * | 2000-06-22 | 2004-02-24 | Artesyn Technologies, Inc. | Transient override circuit for a voltage regulator circuit |
| TW521177B (en) * | 2000-08-31 | 2003-02-21 | Primarion Inc | Apparatus and system for providing transient suppression power regulation |
| DE10043482A1 (de) * | 2000-09-04 | 2002-03-14 | Infineon Technologies Ag | Current-Mode-Schaltregler |
| US6473280B1 (en) * | 2000-10-12 | 2002-10-29 | Analog Devices, Inc. | Switching voltage regulator failure detection circuit and method |
| AU2002224434A8 (en) * | 2000-10-18 | 2006-11-02 | Tecnu Inc | Electrochemical processing power device |
| US6459602B1 (en) * | 2000-10-26 | 2002-10-01 | O2 Micro International Limited | DC-to-DC converter with improved transient response |
| US6437638B1 (en) | 2000-11-28 | 2002-08-20 | Micrel, Incorporated | Linear two quadrant voltage regulator |
| US6552629B2 (en) | 2000-12-12 | 2003-04-22 | Micrel, Incorporated | Universally stable output filter |
| DE10065421B4 (de) * | 2000-12-27 | 2004-01-29 | Siemens Ag | Tiefsetzsteller |
| US6975494B2 (en) | 2001-01-29 | 2005-12-13 | Primarion, Inc. | Method and apparatus for providing wideband power regulation to a microelectronic device |
| WO2002077741A1 (en) | 2001-03-21 | 2002-10-03 | Primarion, Inc. | Dual loop regulator |
| JP4149915B2 (ja) * | 2001-07-05 | 2008-09-17 | ディーアイ／ディーティー， インコーポレーテッド | 絶縁切替え調整器におけるインダクタ電流感知および関連する方法 |
| US6628106B1 (en) * | 2001-07-30 | 2003-09-30 | University Of Central Florida | Control method and circuit to provide voltage and current regulation for multiphase DC/DC converters |
| JP3571012B2 (ja) | 2001-08-17 | 2004-09-29 | Ｔｄｋ株式会社 | スイッチング電源装置 |
| US6839854B2 (en) * | 2001-08-27 | 2005-01-04 | Intel Corporation | Voltage regulation for computer system components that increases voltage level when a component enters a sleep state as indicated by a power state status signal |
| US8055914B2 (en) | 2001-08-27 | 2011-11-08 | Intel Corporation | Voltage regulation for a computer system providing voltage positioning for multi-component load |
| US6946824B2 (en) * | 2001-09-06 | 2005-09-20 | Intel Corporation | Power delivery system having a plurality of stages and method for setting power delivery system parameters |
| FR2830996B1 (fr) * | 2001-10-15 | 2004-01-23 | Johnson Contr Automotive Elect | Procede de regulation d'un moteur electrique et moteur electrique correspondant |
| US6600298B2 (en) * | 2001-10-31 | 2003-07-29 | Dell Products L.P. | Switching DC-DC converter with the output voltage changing inversely to any change in the converter inductor current |
| EP1367703A1 (en) * | 2002-05-31 | 2003-12-03 | STMicroelectronics S.r.l. | Method of regulation of the supply voltage of a load and relative voltage regulator |
| US7062647B2 (en) * | 2002-05-31 | 2006-06-13 | Intel Corporation | Method and apparatus for reducing the power consumed by a computer system |
| US7093140B2 (en) * | 2002-06-28 | 2006-08-15 | Intel Corporation | Method and apparatus for configuring a voltage regulator based on current information |
| US6747441B2 (en) * | 2002-08-20 | 2004-06-08 | Texas Instruments Incorporated | Non-synchronous switching regulator with improved output regulation at light or low loads |
| US7132820B2 (en) * | 2002-09-06 | 2006-11-07 | Intersil Americas Inc. | Synthetic ripple regulator |
| DE10312221A1 (de) * | 2003-03-19 | 2004-10-07 | Infineon Technologies Ag | Spannungsregler mit einstellbarer Ausgangsimpedanz |
| US6825643B2 (en) * | 2003-03-24 | 2004-11-30 | Micro-Star Int'l Co., Ltd. | Power converter module with an electromagnetically coupled inductor for switch control of a rectifier |
| TW595075B (en) * | 2003-05-19 | 2004-06-21 | Richtek Technology Corp | DC to DC converter having fast transient-response of loading and method of the same |
| US6940189B2 (en) | 2003-07-31 | 2005-09-06 | Andrew Roman Gizara | System and method for integrating a digital core with a switch mode power supply |
| JP2005086931A (ja) * | 2003-09-10 | 2005-03-31 | Renesas Technology Corp | スイッチング電源装置とそれに用いられる半導体集積回路 |
| JP4107209B2 (ja) * | 2003-09-29 | 2008-06-25 | 株式会社村田製作所 | リップルコンバータ |
| US20050149770A1 (en) * | 2004-01-05 | 2005-07-07 | Koertzen Henry W. | Adjustable active voltage positioning system |
| US7268526B1 (en) * | 2004-04-21 | 2007-09-11 | National Semiconductor Corporation | Switch mode power supply control circuit |
| TWI277850B (en) * | 2004-08-27 | 2007-04-01 | Richtek Techohnology Corp | A spring type modulation circuit and method for voltage regulator |
| US7321523B2 (en) * | 2004-12-30 | 2008-01-22 | Asustek Computer Inc. | System for monitoring processing device utilization in a computer |
| CN100445974C (zh) * | 2005-01-10 | 2008-12-24 | 鸿富锦精密工业（深圳）有限公司 | 高速信号传输装置 |
| US7242169B2 (en) * | 2005-03-01 | 2007-07-10 | Apple Inc. | Method and apparatus for voltage compensation for parasitic impedance |
| US7605572B2 (en) * | 2005-03-31 | 2009-10-20 | Virginia Tech Intellectual Properties, Inc. | Input current sensing AVP method for future VRM |
| JP2008537467A (ja) * | 2005-04-20 | 2008-09-11 | エヌエックスピー ビー ヴィ | 並列配置された線形増幅器およびｄｃ−ｄｃコンバータ |
| JP2008537249A (ja) * | 2005-04-20 | 2008-09-11 | エヌエックスピー ビー ヴィ | 電源システム |
| US7619395B2 (en) * | 2005-07-18 | 2009-11-17 | The Hong Kong University Of Science And Technology | End-point prediction scheme for voltage regulators |
| JP4177364B2 (ja) * | 2005-09-12 | 2008-11-05 | 三菱電機株式会社 | 定電圧制御装置 |
| US7309977B2 (en) * | 2005-10-11 | 2007-12-18 | Active-Semi International, Inc. | System and method for an adaptive synchronous switch in switching regulators |
| US7196501B1 (en) | 2005-11-08 | 2007-03-27 | Intersil Americas Inc. | Linear regulator |
| US7598711B2 (en) * | 2005-11-23 | 2009-10-06 | Apple Inc. | Power source switchover apparatus and method |
| JP4731309B2 (ja) * | 2005-12-20 | 2011-07-20 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータ制御回路、およびｄｃ−ｄｃコンバータ制御方法 |
| US7358710B2 (en) * | 2006-04-18 | 2008-04-15 | Dell Products L.P. | Temperature-compensated inductor DCR dynamic current sensing |
| US7459893B2 (en) * | 2006-04-20 | 2008-12-02 | Mark E Jacobs | Optimal feedback control of switch-mode power converters |
| TWI312608B (en) * | 2006-08-01 | 2009-07-21 | Ind Tech Res Inst | Dc-dc converter and error amplifier thereof |
| TW200810359A (en) * | 2006-08-04 | 2008-02-16 | Richtek Technology Corp | Control circuit and method for a constant on-time PWM switching converter |
| US8054056B2 (en) * | 2006-09-16 | 2011-11-08 | Texas Instruments Incorporated | Frequency regulated hysteretic average current mode converter |
| US7889019B2 (en) * | 2006-10-13 | 2011-02-15 | Andrew Roman Gizara | Pulse width modulation sequence generating a near critical damped step response |
| US7719336B2 (en) * | 2006-10-31 | 2010-05-18 | Andrew Roman Gizara | Pulse width modulation sequence maintaining maximally flat voltage during current transients |
| JP2008206239A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | 半導体装置 |
| US8076920B1 (en) | 2007-03-12 | 2011-12-13 | Cirrus Logic, Inc. | Switching power converter and control system |
| US8018171B1 (en) | 2007-03-12 | 2011-09-13 | Cirrus Logic, Inc. | Multi-function duty cycle modifier |
| US7667408B2 (en) * | 2007-03-12 | 2010-02-23 | Cirrus Logic, Inc. | Lighting system with lighting dimmer output mapping |
| US8723438B2 (en) * | 2007-03-12 | 2014-05-13 | Cirrus Logic, Inc. | Switch power converter control with spread spectrum based electromagnetic interference reduction |
| US7804256B2 (en) | 2007-03-12 | 2010-09-28 | Cirrus Logic, Inc. | Power control system for current regulated light sources |
| US7692910B2 (en) * | 2007-03-29 | 2010-04-06 | Hewlett-Packard Development Company, L.P. | Failure detection in a voltage regulator |
| US8054058B2 (en) * | 2007-04-17 | 2011-11-08 | Queen's Univeristy At Kingston | DC-DC converter with improved dynamic response |
| US8335065B2 (en) * | 2007-04-30 | 2012-12-18 | Hewlett-Packard Development Company, L.P. | Overvoltage protection in a power supply |
| US7554473B2 (en) | 2007-05-02 | 2009-06-30 | Cirrus Logic, Inc. | Control system using a nonlinear delta-sigma modulator with nonlinear process modeling |
| US8072204B1 (en) | 2007-05-09 | 2011-12-06 | Zilker Labs, Inc. | Control system optimization via digital diode emulation |
| US8102127B2 (en) | 2007-06-24 | 2012-01-24 | Cirrus Logic, Inc. | Hybrid gas discharge lamp-LED lighting system |
| US7928714B2 (en) * | 2007-07-10 | 2011-04-19 | Texas Instruments Incorporated | Load-induced voltage overshoot detection and correction in switching power supplies |
| US20090033293A1 (en) * | 2007-08-01 | 2009-02-05 | Intersil Americas Inc. | Voltage converter with combined capacitive voltage divider, buck converter and battery charger |
| US8427113B2 (en) * | 2007-08-01 | 2013-04-23 | Intersil Americas LLC | Voltage converter with combined buck converter and capacitive voltage divider |
| US8018212B1 (en) | 2007-08-24 | 2011-09-13 | Intersil Americas Inc. | Buck-boost regulator |
| US8232786B2 (en) * | 2007-09-28 | 2012-07-31 | Astec International Limited | Fast transient step load response in a power converter |
| US8154268B2 (en) | 2007-12-03 | 2012-04-10 | Intersil Americas Inc. | Switching regulator with balanced control configuration with filtering and referencing to eliminate compensation |
| US8217637B2 (en) * | 2008-01-07 | 2012-07-10 | The Hong Kong University Of Science And Technology | Frequency compensation based on dual signal paths for voltage-mode switching regulators |
| US8008898B2 (en) * | 2008-01-30 | 2011-08-30 | Cirrus Logic, Inc. | Switching regulator with boosted auxiliary winding supply |
| US8576589B2 (en) | 2008-01-30 | 2013-11-05 | Cirrus Logic, Inc. | Switch state controller with a sense current generated operating voltage |
| US8022683B2 (en) | 2008-01-30 | 2011-09-20 | Cirrus Logic, Inc. | Powering a power supply integrated circuit with sense current |
| US8143851B2 (en) * | 2008-02-15 | 2012-03-27 | Apple Inc. | Power source having a parallel cell topology |
| JP5130542B2 (ja) * | 2008-03-13 | 2013-01-30 | Ｎｅｃ東芝スペースシステム株式会社 | 降圧型スイッチングｄｃ／ｄｃコンバータ |
| US7952294B2 (en) * | 2008-04-06 | 2011-05-31 | Exclara, Inc. | Apparatus, system and method for cascaded power conversion |
| US8405369B1 (en) | 2008-05-06 | 2013-03-26 | Volterra Semiconductor Corporation | Scaling charge delivery in discontinuous mode switching regulation |
| US20090289603A1 (en) * | 2008-05-21 | 2009-11-26 | Apple Inc. | Method and apparatus for maintaining a battery in a partially charged state |
| US8063625B2 (en) | 2008-06-18 | 2011-11-22 | Apple Inc. | Momentarily enabled electronic device |
| US8008902B2 (en) * | 2008-06-25 | 2011-08-30 | Cirrus Logic, Inc. | Hysteretic buck converter having dynamic thresholds |
| US8344707B2 (en) | 2008-07-25 | 2013-01-01 | Cirrus Logic, Inc. | Current sensing in a switching power converter |
| US8212491B2 (en) | 2008-07-25 | 2012-07-03 | Cirrus Logic, Inc. | Switching power converter control with triac-based leading edge dimmer compatibility |
| US8847719B2 (en) * | 2008-07-25 | 2014-09-30 | Cirrus Logic, Inc. | Transformer with split primary winding |
| US8148967B2 (en) * | 2008-08-05 | 2012-04-03 | Intersil Americas Inc. | PWM clock generation system and method to improve transient response of a voltage regulator |
| US8487546B2 (en) * | 2008-08-29 | 2013-07-16 | Cirrus Logic, Inc. | LED lighting system with accurate current control |
| US8179110B2 (en) | 2008-09-30 | 2012-05-15 | Cirrus Logic Inc. | Adjustable constant current source with continuous conduction mode (“CCM”) and discontinuous conduction mode (“DCM”) operation |
| US8222872B1 (en) | 2008-09-30 | 2012-07-17 | Cirrus Logic, Inc. | Switching power converter with selectable mode auxiliary power supply |
| DE112009004058T5 (de) * | 2008-11-21 | 2012-05-31 | L & L Engineering Llc | Verfahren und Systeme für die Komponentenwertschätzung inStromversorgungen/Leistungsumsetzern |
| US8288954B2 (en) * | 2008-12-07 | 2012-10-16 | Cirrus Logic, Inc. | Primary-side based control of secondary-side current for a transformer |
| US8362707B2 (en) * | 2008-12-12 | 2013-01-29 | Cirrus Logic, Inc. | Light emitting diode based lighting system with time division ambient light feedback response |
| US8299722B2 (en) | 2008-12-12 | 2012-10-30 | Cirrus Logic, Inc. | Time division light output sensing and brightness adjustment for different spectra of light emitting diodes |
| US7994863B2 (en) * | 2008-12-31 | 2011-08-09 | Cirrus Logic, Inc. | Electronic system having common mode voltage range enhancement |
| EP2234255A1 (en) * | 2009-03-27 | 2010-09-29 | Diodes Zetex Semiconductors Limited | Controller for switching regulator, switching regulator and light source |
| US8482223B2 (en) * | 2009-04-30 | 2013-07-09 | Cirrus Logic, Inc. | Calibration of lamps |
| US8198874B2 (en) * | 2009-06-30 | 2012-06-12 | Cirrus Logic, Inc. | Switching power converter with current sensing transformer auxiliary power supply |
| US8212493B2 (en) * | 2009-06-30 | 2012-07-03 | Cirrus Logic, Inc. | Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter |
| US8963535B1 (en) | 2009-06-30 | 2015-02-24 | Cirrus Logic, Inc. | Switch controlled current sensing using a hall effect sensor |
| US8248145B2 (en) | 2009-06-30 | 2012-08-21 | Cirrus Logic, Inc. | Cascode configured switching using at least one low breakdown voltage internal, integrated circuit switch to control at least one high breakdown voltage external switch |
| US8450979B2 (en) * | 2009-09-30 | 2013-05-28 | Apple Inc. | Power adapter with internal battery |
| US9155174B2 (en) | 2009-09-30 | 2015-10-06 | Cirrus Logic, Inc. | Phase control dimming compatible lighting systems |
| US8410783B2 (en) * | 2009-09-30 | 2013-04-02 | Apple Inc. | Detecting an end of life for a battery using a difference between an unloaded battery voltage and a loaded battery voltage |
| US9178415B1 (en) | 2009-10-15 | 2015-11-03 | Cirrus Logic, Inc. | Inductor over-current protection using a volt-second value representing an input voltage to a switching power converter |
| US8487591B1 (en) | 2009-12-31 | 2013-07-16 | Cirrus Logic, Inc. | Power control system with power drop out immunity and uncompromised startup time |
| US8654483B2 (en) | 2009-11-09 | 2014-02-18 | Cirrus Logic, Inc. | Power system having voltage-based monitoring for over current protection |
| ES2335963A1 (es) * | 2009-11-16 | 2010-04-06 | Universidad Politecnica De Madrid | Sistema de control para fuentes de alimentacion conmutadoras con rapida respuesta dinamica. |
| EP2337203B1 (en) * | 2009-12-15 | 2013-05-22 | Nxp B.V. | Circuit for a switch mode power supply |
| US8519564B2 (en) | 2010-05-12 | 2013-08-27 | Apple Inc. | Multi-output power supply |
| TWI448056B (zh) * | 2010-06-14 | 2014-08-01 | Richtek Technology Corp | 適應性調整固定導通時間之電路與適應性調整固定導通時間之方法 |
| US8912781B2 (en) | 2010-07-30 | 2014-12-16 | Cirrus Logic, Inc. | Integrated circuit switching power supply controller with selectable buck mode operation |
| US8569972B2 (en) | 2010-08-17 | 2013-10-29 | Cirrus Logic, Inc. | Dimmer output emulation |
| US8536799B1 (en) | 2010-07-30 | 2013-09-17 | Cirrus Logic, Inc. | Dimmer detection |
| KR101680792B1 (ko) * | 2010-08-18 | 2016-11-30 | 삼성전자 주식회사 | 전자장치 및 그 제어방법 |
| US9510401B1 (en) | 2010-08-24 | 2016-11-29 | Cirrus Logic, Inc. | Reduced standby power in an electronic power control system |
| US8334683B2 (en) * | 2010-08-24 | 2012-12-18 | Intersil Americas Inc. | System and method for current limiting a DC-DC converter |
| US8786270B2 (en) | 2010-11-08 | 2014-07-22 | Intersil Americas Inc. | Synthetic ripple regulator with frequency control |
| US9025347B2 (en) | 2010-12-16 | 2015-05-05 | Cirrus Logic, Inc. | Switching parameter based discontinuous mode-critical conduction mode transition |
| US9621018B2 (en) | 2010-12-20 | 2017-04-11 | Texas Instruments Incorporated | Systems for indirect average current measurement |
| CN102541232B (zh) * | 2010-12-29 | 2014-12-10 | 鸿富锦精密工业（深圳）有限公司 | 降压式变换电路 |
| US8975885B2 (en) * | 2011-02-18 | 2015-03-10 | Intersil Americas Inc. | System and method for improving regulation accuracy of switch mode regulator during DCM |
| EP2518883B1 (en) | 2011-04-29 | 2016-03-30 | STMicroelectronics S.r.l. | System and method for efficiently harvesting environmental energy |
| US8891271B2 (en) * | 2011-05-30 | 2014-11-18 | Stmicroelectronics S.R.L. | Energy scavenging interface, method for operating the energy scavenging interface, and energy harvesting system comprising the energy scavenging interface |
| EP2716135A1 (en) | 2011-06-03 | 2014-04-09 | Cirrus Logic, Inc. | Primary-side control of a switching power converter with feed forward delay compensation |
| CN103636109B (zh) | 2011-06-03 | 2016-08-17 | 塞瑞斯逻辑公司 | 用于操作开关电力转换器的方法和装置以及电力分配系统 |
| US8593075B1 (en) | 2011-06-30 | 2013-11-26 | Cirrus Logic, Inc. | Constant current controller with selectable gain |
| JP2013046496A (ja) | 2011-08-24 | 2013-03-04 | Fujitsu Semiconductor Ltd | 制御回路、電源装置及び電源の制御方法 |
| EP2792059B1 (en) | 2011-12-14 | 2020-07-15 | Signify Holding B.V. | Isolation of secondary transformer winding current during auxiliary power supply generation |
| DE102011088977A1 (de) * | 2011-12-19 | 2013-06-20 | Tridonic Atco Gmbh & Co. Kg | LED-Konverter mit PWM-Impulsen mit stabilisierter Amplitude |
| US8786268B2 (en) * | 2012-06-28 | 2014-07-22 | Linear Technology Corporation | Current mode voltage regulator with auto-compensation |
| US9003209B2 (en) * | 2012-06-29 | 2015-04-07 | Intel Corporation | Efficient integrated switching voltage regulator comprising switches coupled to bridge drivers to provide regulated power supply to power domains |
| US20140084884A1 (en) * | 2012-07-06 | 2014-03-27 | Jong J. Lee | Lc switching regulators |
| US9520794B2 (en) | 2012-07-25 | 2016-12-13 | Philips Lighting Holding B.V | Acceleration of output energy provision for a load during start-up of a switching power converter |
| US9625932B2 (en) | 2012-09-05 | 2017-04-18 | Silicon Works Co., Ltd. | Switching mode converter having 100% duty cycle mode and method for controlling thereof |
| TWI457741B (zh) * | 2012-09-18 | 2014-10-21 | Upi Semiconductor Corp | 直流對直流控制器 |
| ITTO20120847A1 (it) | 2012-09-27 | 2014-03-28 | St Microelectronics Srl | Interfaccia di raccolta di energia con efficienza migliorata, metodo per operare l'interfaccia di raccolta di energia, e sistema di raccolta di energia comprendente l'interfaccia di raccolta di energia |
| ITTO20120846A1 (it) | 2012-09-27 | 2014-03-28 | St Microelectronics Srl | Interfaccia di raccolta di energia a basso consumo ed elevata efficienza, metodo per operare l'interfaccia di raccolta di energia, e sistema comprendente l'interfaccia di raccolta di energia |
| CN102946130B (zh) * | 2012-11-30 | 2015-01-07 | 成都芯源系统有限公司 | 一种电池充电电路及其控制电路和控制方法 |
| CN102946129B (zh) * | 2012-11-30 | 2015-02-04 | 成都芯源系统有限公司 | 一种电池充电电路及其控制电路和控制方法 |
| US9459636B2 (en) | 2013-02-22 | 2016-10-04 | Freescale Semiconductor, Inc. | Transition control for a hybrid switched-mode power supply (SMPS) |
| US9024541B2 (en) | 2013-03-07 | 2015-05-05 | Cirrus Logic, Inc. | Utilizing secondary-side conduction time parameters of a switching power converter to provide energy to a load |
| WO2014164740A1 (en) | 2013-03-11 | 2014-10-09 | Cirrus Logic, Inc. | Reduction of supply current variations using compensation current control |
| US9166485B2 (en) | 2013-03-11 | 2015-10-20 | Cirrus Logic, Inc. | Quantization error reduction in constant output current control drivers |
| US9431906B2 (en) * | 2013-03-29 | 2016-08-30 | Chengdu Monolithic Power Systems Co., Ltd. | Voltage converter circuit and associated control method to improve transient performance |
| WO2014186776A1 (en) | 2013-05-17 | 2014-11-20 | Cirrus Logic, Inc. | Charge pump-based circuitry for bjt power supply |
| US9253833B2 (en) | 2013-05-17 | 2016-02-02 | Cirrus Logic, Inc. | Single pin control of bipolar junction transistor (BJT)-based power stage |
| US9395775B2 (en) | 2013-06-25 | 2016-07-19 | Apple Inc. | Control scheme to temporarily raise supply voltage in response to sudden change in current demand |
| US9504106B2 (en) | 2013-07-29 | 2016-11-22 | Cirrus Logic, Inc. | Compensating for a reverse recovery time period of a bipolar junction transistor (BJT) in switch-mode operation of a light-emitting diode (LED)-based bulb |
| WO2015017317A2 (en) | 2013-07-29 | 2015-02-05 | Cirrus Logic, Inc. | Two terminal drive of bipolar junction transistor (bjt) for switch-mode operation of a light emitting diode (led)-based bulb |
| US9596724B2 (en) | 2013-08-27 | 2017-03-14 | Texas Instruments Incorporated | Method and apparatus for calculating an average value of an inaccessible current from an accessible current |
| CN103475216B (zh) * | 2013-09-05 | 2016-05-11 | 成都芯源系统有限公司 | 功率变换器、时钟模块、控制电路及相关控制方法 |
| US9214862B2 (en) | 2014-04-17 | 2015-12-15 | Philips International, B.V. | Systems and methods for valley switching in a switching power converter |
| US9325236B1 (en) | 2014-11-12 | 2016-04-26 | Koninklijke Philips N.V. | Controlling power factor in a switching power converter operating in discontinuous conduction mode |
| CN105991028A (zh) * | 2015-02-12 | 2016-10-05 | 成都锐成芯微科技有限责任公司 | 一种自比较、自振荡dc-dc电路 |
| US9504118B2 (en) | 2015-02-17 | 2016-11-22 | Cirrus Logic, Inc. | Resistance measurement of a resistor in a bipolar junction transistor (BJT)-based power stage |
| US9603206B2 (en) | 2015-02-27 | 2017-03-21 | Cirrus Logic, Inc. | Detection and control mechanism for tail current in a bipolar junction transistor (BJT)-based power stage |
| US9609701B2 (en) | 2015-02-27 | 2017-03-28 | Cirrus Logic, Inc. | Switch-mode drive sensing of reverse recovery in bipolar junction transistor (BJT)-based power converters |
| CN107810618B (zh) * | 2015-05-28 | 2021-04-20 | 飞利浦照明控股有限公司 | 受电装置中强制的大容量电容器放电 |
| US10673339B2 (en) * | 2015-07-23 | 2020-06-02 | Texas Instruments Incorporated | Hysteretic control for transformer based power converters |
| JP6524863B2 (ja) * | 2015-08-28 | 2019-06-05 | Tdk株式会社 | 制御回路およびスイッチング電源装置 |
| US9960675B2 (en) | 2015-11-05 | 2018-05-01 | Semiconductor Components Industries, Llc | Feed-forward control system with current estimator |
| KR102697926B1 (ko) * | 2016-08-26 | 2024-08-22 | 삼성전자주식회사 | 스위칭 레귤레이터 및 그것의 제어 회로 |
| US10763239B2 (en) * | 2017-10-27 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-chip wafer level packages and methods of forming the same |
| TWI657651B (zh) * | 2018-05-23 | 2019-04-21 | 茂達電子股份有限公司 | 用於直流電壓轉換器之頻率補償電路 |
| US10622897B2 (en) | 2018-09-17 | 2020-04-14 | Hamilton Sundstrand Corporation | Controller for buck DC/DC converter with effective decoupling |
| DE102019200697A1 (de) | 2019-01-21 | 2020-07-23 | Dialog Semiconductor (Uk) Limited | Steuerung der Pulsfrequenzmodulation eines Leistungswandlers |
| US10666139B1 (en) * | 2019-02-27 | 2020-05-26 | Analog Devices International Unlimited Company | Switching regulator with proportional-integral (PI) control compensation network clamp |
| US10873261B2 (en) * | 2019-05-09 | 2020-12-22 | Infineon Technologies Austria Ag | Peak current estimation based on output capacitor parameters and change of output voltage |
| US20220302838A1 (en) * | 2019-06-14 | 2022-09-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Voltage transient suppression in a switched mode power supply |
| WO2021134216A1 (zh) * | 2019-12-30 | 2021-07-08 | 成都海光集成电路设计有限公司 | 电源调节系统、方法、装置、芯片及电子设备 |
| CN113410975B (zh) * | 2020-03-16 | 2023-03-28 | 炬芯科技股份有限公司 | 一种开关电源 |
| US11283351B2 (en) | 2020-05-26 | 2022-03-22 | Analog Devices, Inc. | Load transient control for switched mode converter |
| CN111709207B (zh) * | 2020-06-11 | 2023-03-28 | 广东浪潮大数据研究有限公司 | 电压调节器输出电感上rc积分器的参数确定方法及装置 |
| US12261528B2 (en) | 2022-05-30 | 2025-03-25 | Hamilton Sundstrand Corporation | Low voltage buck regulator voltage regulation with reduced overshoot and settling time |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0784811B1 (en) * | 1994-10-07 | 2002-01-09 | Elonex I.P. Holdings Limited | An improved variable-voltage cpu voltage regulator |
| US5912552A (en) * | 1997-02-12 | 1999-06-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | DC to DC converter with high efficiency for light loads |
-
1999
- 1999-02-12 US US09/249,266 patent/US6064187A/en not_active Expired - Lifetime
-
2000
- 2000-02-14 JP JP2000035366A patent/JP3574029B2/ja not_active Expired - Fee Related
- 2000-04-25 US US09/557,785 patent/US6229292B1/en not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003052170A (ja) * | 2001-08-03 | 2003-02-21 | Texas Instr Japan Ltd | Ｄｃ−ｄｃコンバータ |
| CN100392965C (zh) * | 2002-05-13 | 2008-06-04 | 罗姆股份有限公司 | 改善了输出电压响应性的电源装置 |
| US7042203B2 (en) * | 2002-06-04 | 2006-05-09 | Koninklijke Philips Electronics N.V. | DC-DC converter |
| US7612545B2 (en) | 2003-11-11 | 2009-11-03 | Rohm Co., Ltd. | DC/DC converter |
| JPWO2005046036A1 (ja) * | 2003-11-11 | 2007-05-24 | ローム株式会社 | Ｄｃ／ｄｃコンバータ |
| WO2005046036A1 (ja) * | 2003-11-11 | 2005-05-19 | Rohm Co., Ltd | Ｄｃ／ｄｃコンバータ |
| JPWO2005078910A1 (ja) * | 2004-02-13 | 2007-10-18 | ローム株式会社 | スイッチング電源装置及び携帯機器 |
| US7321222B2 (en) | 2004-02-13 | 2008-01-22 | Rohm Co., Ltd. | Switching regulator with DC offset (bias) in controller |
| WO2005078910A1 (ja) * | 2004-02-13 | 2005-08-25 | Rohm Co., Ltd | スイッチング電源装置及び携帯機器 |
| JP4721905B2 (ja) * | 2004-02-13 | 2011-07-13 | ローム株式会社 | スイッチング電源装置及び携帯機器 |
| KR20120033717A (ko) * | 2010-09-30 | 2012-04-09 | 삼성전자주식회사 | 전원 관리 방법 및 장치 |
| KR101663228B1 (ko) * | 2010-09-30 | 2016-10-06 | 삼성전자주식회사 | 전원 관리 방법 및 장치 |
| US9465431B2 (en) | 2010-09-30 | 2016-10-11 | Samsung Electronics Co., Ltd. | Power management method and apparatus |
| JP2014509832A (ja) * | 2011-04-01 | 2014-04-21 | クゥアルコム・インコーポレイテッド | 電源制御器 |
| KR101555419B1 (ko) * | 2011-04-01 | 2015-09-23 | 퀄컴 인코포레이티드 | 전력 공급기 제어기 |
| US9252661B2 (en) | 2011-04-01 | 2016-02-02 | Qualcomm Inc. | Methods and devices for power supply control |
| US10256724B2 (en) | 2011-04-01 | 2019-04-09 | Qualcomm Incorporated | Power supply controller |
| JP2018098982A (ja) * | 2016-12-16 | 2018-06-21 | コーセル株式会社 | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6229292B1 (en) | 2001-05-08 |
| US6064187A (en) | 2000-05-16 |
| JP3574029B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3574029B2 (ja) | 電圧レギュレータの負荷過渡応答を改善し出力コンデンサ・サイズを最小化する方法および装置 | |
| JP4829287B2 (ja) | 出力電圧精度を高めた内部リプル発生型の固定オン時間利用電圧調整器 | |
| TWI713495B (zh) | 具有改善的暫態響應的控制架構、裝置及系統 | |
| JP5487526B2 (ja) | 動的に調節される多相レギュレータ | |
| JP4834058B2 (ja) | 最大デューティサイクルを高めた一定オン時間利用電圧調整器 | |
| US8207720B2 (en) | Methods and apparatus for power supply load dump compensation | |
| CN100363853C (zh) | 多相位降压转换器 | |
| CN206523802U (zh) | 电压调节电路 | |
| CN114223125A (zh) | 具有改善的轻负载瞬态响应和减小的输出电容器尺寸的带有校准的纹波注入的恒定导通时间降压转换器 | |
| US20070096703A1 (en) | Dynamic conversion circuit for a voltage regulator module | |
| US11038423B2 (en) | Frequency control circuit, control method and switching converter | |
| EP0893876A2 (en) | Dynamic regulator for a dc-to-dc power converter and related methods | |
| US8884600B2 (en) | Average inductor current control using variable reference voltage | |
| TW201509100A (zh) | 用於電流模式切換式調節器之工作週期相依斜率補償 | |
| US9042135B2 (en) | Methods and apparatuses for a soft-start function with auto-disable | |
| US7023191B2 (en) | Voltage regulator with adjustable output impedance | |
| US20160226375A1 (en) | Dynamic operating frequency control of a buck power converter having a variable voltage output | |
| JPH05304767A (ja) | 電圧追従の直流−直流変換機モジュール | |
| US20230275509A1 (en) | Dc-dc converter | |
| US10742120B1 (en) | Pulse frequency modulation control of a power converter | |
| KR20080086798A (ko) | 고전압 전력 공급 회로용 방법 및 장치 | |
| JP7592214B2 (ja) | Ｌｅｄ負荷に電流を供給するためのドライバ | |
| JP5187753B2 (ja) | スイッチング電源回路の制御回路 | |
| US6052298A (en) | Inverter input noise suppression circuit | |
| CN113114038A (zh) | 用于调整功率转换器的电压调节设置点的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3574029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |