JP2000307004A - 窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス - Google Patents

窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス

Info

Publication number
JP2000307004A
JP2000307004A JP2000029604A JP2000029604A JP2000307004A JP 2000307004 A JP2000307004 A JP 2000307004A JP 2000029604 A JP2000029604 A JP 2000029604A JP 2000029604 A JP2000029604 A JP 2000029604A JP 2000307004 A JP2000307004 A JP 2000307004A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
deposited
dielectric
silicate glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000029604A
Other languages
English (en)
Inventor
Lie-Yea Cheng
チャン リー−イー
Chiu Chan
チャン チュウ
Farhad K Moghadam
ケー． モガーダム ファラード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2000307004A publication Critical patent/JP2000307004A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 本発明は、基板上にテトラエチルオルソシリ
ケート（ＴＥＯＳ）フィルムのような第一誘電体フィル
ムを堆積すること、及び誘電体フィルム上に窒化珪素フ
ィルムを堆積することによって、基板上にバリヤフィル
ムを形成するための方法を提供する。 【解決手段】 好ましくは、その方法は、さらにバリヤ
フィルム上に珪酸塩ガラスフィルムを堆積することを含
む。本発明はさらに、ポリシリコン基板、ポリシリコン
基板上に堆積された誘電体フィルム、誘電体フィルム上
に堆積された窒化珪素フィルム、窒化珪素フィルム上に
堆積された珪酸塩ガラスフィルム、及び珪酸塩ガラスフ
ィルム上に選択的に堆積された金属フィルムを含む半導
体装置を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】発明の背景発明の分野 本発明は、半導体基板を処理するための方法に関する。
特に、本発明は、高密度プラズマ化学的気相堆積技術を
用いて基板上にフィルムを堆積するための方法に関す
る。
【０００２】関連技術の背景 化学的気相堆積(chemical vapor deposition)（ＣＶ
Ｄ）、物理的気相堆積(physical vapor deposition)
（ＰＶＤ）、エッチング、反応性イオン(reactive ion)
エッチングなどのような半導体プロセスのために用いら
れるプラズマツールは、典型的にチャンバ中にプラズマ
を発生し維持するために誘導結合や静電結合を用いる。
最近では、高密度プラズマ化学的気相堆積（ＨＤＰ−Ｃ
ＶＤ）プロセスが、化学的反応と物理的スパッタリング
の組合せを提供するために用いられている。ＨＤＰ−Ｃ
ＶＤプロセスは、基板表面の近傍の反応ゾーンへ高周波
（ＲＦ）エネルギを適用することによって反応性ガスの
解離を促進し、これにより高度に反応性のイオン種(ion
ic species)のプラズマをつくる。放出されたイオン種
の高度な反応性は、化学的反応が生じるために要求され
るエネルギを低減し、これらのプロセスのための必要と
される温度を下げる。
【０００３】多くのＨＤＰ−ＣＶＤプロセスの最終目的
は、基板上に形成されるラインと他の形態との間に良好
なギャップ充填をも提供する一方、基板の表面にわたっ
て均一の厚さのフィルムを堆積することである。絶縁、
誘電体、導体、半導体、超伝導体及び磁気として好適な
他のＣＶＤフィルムが知られているが、多く用いられて
いるＨＤＰ−ＣＶＤフィルムは、酸化珪素及び窒化珪素
を含む。
【０００４】半導体装置のサイズにおける最近の低下及
び０．２μｍ未満までの装置形態幅と３：１より大きい
アスペクト比（幅に対する高さの比）における対応した
低下に伴い、進歩した堆積プロセスには、低下した電流
漏れと伝導ライン間の混信の防止のような最終目的を達
成するために、これらのより小さい形態において絶縁／
誘電体を堆積することが求められている。ＨＤＰ−ＣＶ
Ｄシステムは、進歩した金属間誘電体、浅いトレンチ隔
離と深いトレンチ隔離及び前金属(pre-metal)誘電体に
おけるこのような適用に有用である。ＨＤＰ−ＣＶＤプ
ロセスがより小さい装置形態中に均一な堆積を行うこと
ができるので、ＨＤＰ−ＣＶＤは誘電体フィルムの進歩
した堆積のための選択システムとなっている。このよう
な小さい形態中に堆積することができるＨＤＰ−ＣＶＤ
システムの一例は、カリフォルニア、サンタクララのAp
plied Materials, Inc.から入手できるUltima（商標）
HDP-CVD Systemである。
【０００５】図１は、金属及び誘電体の複数層を有する
進歩した複数レベルの論理素子(logic device)１０の概
略断面図である。基板層１２は典型的には、多結晶珪素
(polycrystalline silicon)（ポリシリコン）又はアモ
ルファス珪素を含む。基板層１２は、半導体装置のゲー
トを形成するドープされたポリシリコンｐ型ウェル１４
及びドープされたポリシリコンｎ型ウェル１６を含む。
前金属（又はポリ金属(poly-metal)）誘電体（ＰＭＤ）
層１８は、ポリシリコン基板層１２上に堆積され、基板
表面と第一金属層Ｍ１との間の絶縁フィルムとして作用
する。典型的には、ＰＭＤ層１８は、大気圧以下の化学
的気相堆積(sub-atomospheric chemicalvapor depositi
on)（ＳＡＣＶＤ）によって堆積された、ドープされて
いない石英ガラス(silica glass)（ＵＳＧ）２０の薄い
（約１，０００Å厚さ）前駆体層及びホウ素とリンのド
ープされた石英ガラス（ＢＰＳＧ）２２の厚い（約１
４，０００Å厚さ）層を含む。その後、ＰＭＤ層１８
は、基板層１２とその後に堆積された金属層との間の電
気的接続として働く金属連結２４の堆積のために指定さ
れた領域においてエッチングされる。第一金属層Ｍ１
は、ＰＭＤ層１８上に堆積され、所望の微細構成を形成
するためにエッチングされる。金属間誘電体（ＩＭＤ）
２６は、典型的には酸化物を含むが、残りのＭ１上に堆
積され、その後金属連結２８の堆積のためにエッチング
される。ＩＭＤ層３０、３２によって分離されるその後
の金属層Ｍ２、Ｍ３及びＭ４は、同様に堆積され、エッ
チングされる。図１に示すように、平滑保護(planarize
d passivation)層３４は、底部プラズマ強化化学的気相
堆積（ＰＥＣＶＤ）酸化フィルム３６、中間ＳＡＣＶＤ
酸化フィルム３７及び頂部ＰＥＣＶＤ窒化珪素フィルム
３８を含むが、論理素子１０の保護層として働く。
【０００６】進歩した複数レベル論理素子に関して、Ｈ
ＰＤ−ＣＶＤは金属層間又は金属層と基板層との間に堆
積される二酸化珪素誘電体フィルムのような高品質の誘
電体層を製造するために好適に用いられる。しかし、Ｈ
ＤＰ−ＣＶＤプロセスから生じる一つの問題は、ＨＤＰ
−ＣＶＤプロセスによって堆積される酸化珪素フィルム
が望ましくない高いレベルの過剰の水素を含むことであ
る。この水素リッチな酸化珪素フィルムは、水素がＨＤ
Ｐ−ＣＶＤプロセスの初期において高出力プラズマによ
って（酸化珪素堆積用の）原料ガス混合物から解離され
るためにもたらされる。酸化珪素フィルム中の過剰な水
素は、酸化珪素層を通して隣接する金属層及び接続ゲー
ト１４あるいは１６中に拡散し、集積回路（ＩＣ）の望
ましくない低下された多重負荷抵抗(polyload resistiv
ity)をもたらす。図１に示すように、過剰な水素は、金
属連結２４を通してＨＰＤ−ＣＶＤによって堆積された
ＩＭＤ層２６からポリシリコン基板層１２中に拡散し、
ゲート酸化保全性(gate oxide integrity)を劣化させ
る。
【０００７】半導体装置の性能を下げる低下した多重負
荷抵抗に加えて、ＨＤＰ−ＣＶＤプロセスを用いて製造
された装置は、処理の間高密度プラズマによって生じる
プラズマ誘発損傷(plasma induced damage)を被る。典
型的には、プラズマ誘発損傷は、半導体装置が早期破損
及び信頼性のない操作を引き起こす、半導体装置の破壊
電圧を下げる。
【０００８】このため、水素リッチの酸化珪素層から隣
接する金属層への水素拡散を防ぎ、所望のゲート酸化保
全性及び多重負荷抵抗を維持するという、ＨＤＰ−ＣＶ
Ｄに関する要求が存在する。また、半導体装置上で高密
度プラズマによって生じるプラズマ誘発損傷を最小限に
するというＨＤＰ−ＣＶＤに関する要求も存在する。
【０００９】発明の概要 本発明は、ゲートのような、下にくる構造体中に水素の
拡散を防ぎ、ＨＤＰ−ＣＶＤプロセスによって半導体装
置上のプラズマ誘発損傷を最小限にするために、酸化珪
素層の下にバリヤ層を与えることによってＨＤＰ−ＣＶ
Ｄを用いて堆積された酸化珪素フィルムの性能を強化す
るための方法を全般的に提供する。本発明によれば、Ｔ
ＥＯＳフィルムのような第一誘電体フィルムと窒化珪素
フィルムを含むバリヤ層が最初に基板上に堆積され、そ
の後酸化珪素層がバリヤ層上にＨＤＰ−ＣＶＤによって
堆積される。ＴＥＯＳ及び窒化珪素のバリヤ層を与える
ことによって、ＨＤＰ−ＣＶＤプロセスによって生じる
酸化珪素層中の過剰な水素は、金属層を通して酸化層か
らゲート中に拡散することはできない。窒化珪素層がＨ
ＤＰ−ＣＶＤ酸化層からゲートへの水素の拡散を防ぐこ
とから、ゲート酸化の保全性が鋭敏であるため、ＩＣの
多重負荷抵抗は所望の高いレベルのままである。
【００１０】本発明の他の面は、前金属（又はポリ金
属）誘電体層中の下層としてバリヤ層を組み込むことに
よって、ゲート酸化保全性及びプラズマ誘発損傷を劣化
することがない、ＨＤＰ−ＣＶＤプロセスによって製造
される半導体装置を提供する。
【００１１】さらに本発明は、ポリシリコン基板を与え
ること、ポリシリコン基板上にテトラエチルオルソシリ
ケート（ＴＥＯＳ）フィルムを堆積すること、ＴＥＯＳ
フィルム上に窒化珪素フィルムを堆積すること、窒化珪
素フィルム上に珪酸塩ガラスフィルムを堆積すること、
珪酸塩ガラス、窒化珪素及びＴＥＯＳフィルムを通して
バイアをエッチングすること、バイア中に金属連結を堆
積すること、珪酸塩グラスフィルム上に金属層を堆積す
ること、金属層の一部をエッチングして除去(etching-a
way)すること、及び珪酸塩ガラスと金属層上にＨＤＰ−
ＣＶＤによって酸化珪素フィルムを堆積すること、を含
む半導体装置を製造する方法を提供する。
【００１２】好適な具体例の詳細な説明 本発明は、ゲートのような、下にくる構造体中への水素
の拡散を防ぐために、酸化珪素層の下にバリヤ層を与え
ることにより、ＨＤＰ−ＣＶＤを用いて堆積されたる酸
化珪素フィルムの性能を強化するための方法を提供す
る。図２は、その上に形成された本発明のバリヤ層４２
を有する進歩した多数論理素子４０の概略断面図であ
る。図２中に示すように、進歩した多数論理素子４０
は、本発明がＰＭＤ層とポリシリコン基板面との界面に
バリヤ層４２を与えることを除き、図１中に示す複数レ
ベル論理素子１０と同様の構造を有する。バリヤ層４２
は好ましくは、酸化珪素層２６とポリシリコン基板層１
２との間に堆積された、約５００Åの厚さの窒化珪素層
４４を含む。好ましくは、約５００Åの厚さのＴＥＯＳ
層のような前駆体誘電体層は、ポリシリコン基板１２へ
のバリヤ層４２の改善された接着を達成するために窒化
珪素を堆積する前に、低圧化学的気相堆積（ＬＰＣＶ
Ｄ）によって最初に堆積される。約１４，０００Åの厚
さのＢＰＳＧフィルムは、ＰＭＤ層１８を完成するため
に窒化珪素フィルム４４上にＳＡＣＶＤによって堆積さ
れる。ＰＭＤ層１８は、その後、所望の金属連結２４の
ために適切にエッチングされ、その後、次の金属層Ｍ１
がＰＭＤ層１８上に堆積される。金属層Ｍ１はその後、
所望の微細構造へと適切にエッチングされ、酸化珪素層
２６は、残りの金属層Ｍ１と晒されたＰＭＤ層１８上に
ＨＰＤ−ＣＶＤによって堆積される。
【００１３】ＴＥＯＳフィルム４６は、この分野におい
て知られている多数の方法によって堆積してもよいが、
好ましくは約２００ｍＴの圧力において約７００℃の温
度でＬＰＣＶＤによって堆積される。窒化珪素フィルム
４４は、ＰＥＣＶＤがより低い温度で高い堆積速度を与
えるので、好ましくはＰＥＣＶＤによって堆積される。
代わりに、窒化珪素層は、約２５０ｍＴの圧力で約７０
０〜８００℃の温度で高温炉ＬＰＣＶＤを含む他の知ら
れた方法によって堆積されてもよい。しかし、高温炉Ｌ
ＰＣＶＤは、ゲートのドーパント特性を変え、ポリシリ
コン上に形成されるケイ化物に作用し、半導体装置への
歪みをもたらす。
【００１４】図３は、スタティックランダムアクセスメ
モリ（ＳＲＡＭ）装置中の種々の堆積組成物の多重負荷
抵抗の図示的比較である。本発明は、相補型金属酸化膜
半導体（ＣＭＯＳ）及びダイナミックランダムアクセス
メモリ（ＤＲＡＭ）装置を含み、これらには限定されな
いが、他の半導体装置にも適用できる。１０００ÅのＵ
ＳＧ及び１４，０００ÅのＳＡ ＢＰＳＧを含むＰＭＤ
層と、さらに、第一誘電体層（ＩＭＤ１）、スピンオン
(spin-on)ガラス層（ＳＯＧ）及び第二誘電体層（ＩＭ
Ｄ２）を有するＩＭＤ層とを有する半導体装置のための
標準的多重負荷抵抗（ここで、ＩＭＤ１は、３０００Å
のＰＥＣＶＤ ＳｉＯ2を含み、ＳＯＧは４０００Åの
厚さであり、ＩＭＤ２は３０００ÅのＰＥＣＶＤ Ｓｉ
Ｏ2を含む。）は、典型的には約１００から２００ギガ
オーム／負荷の平均値をもつ。２０００ÅのＳｉリッチ
のＰＥＣＶＤ ＳｉＨ４、酸化物及び６０００ÅのＨＤ
Ｐ−３．６（ＨＤＰ３．６は、スパッタリングに対する
堆積の比が３．６である高密度プラズマを用いる堆積を
示す。）を含むＩＭＤ層をもつ同様のＰＭＤ層を含むサ
ンプルＡは、約１３ギガオーム／負荷の平均的多重負荷
抵抗をもつ。５００ÅのＬＰ ＴＥＯＳ、５００ÅのＬ
Ｐ ＳｉＮ及び１４，０００ÅのＳＡ ＢＰＳＧを含む
ＰＭＤ層と、８０００ÅのＨＤＰ−３．６を含むＩＭＤ
層とを含むサンプルＢは、約２７４ギガオーム／負荷の
平均多重負荷抵抗をもつ。５００ÅのＳｉリッチなＵＳ
Ｇ、５００ÅのＬＰ ＳｉＮ及び８０００ÅのＨＤＰ−
３．６を含むＩＭＤ層をもつ１４０００ÅのＳＡ ＢＰ
ＳＧを含むＰＭＤ層を含むサンプルＣは、約１４３ギガ
オーム／負荷の平均多重負荷抵抗をもつ。５００ÅのＳ
ｉリッチなＵＳＧ、４８０℃で堆積された５００ÅのＳ
ｉＮ及び８０００ÅのＨＤＰ−３．６を含むＩＭＤ層を
もつ１４，０００ÅのＳＡ ＢＰＳＧを含むＰＭＤ層を
含むサンプルＤは、約０．２８ギガオーム／負荷の平均
多重負荷抵抗をもつ。図３中の比較で示すように、サン
プルＢの組成物として、ＴＥＯＳ及び窒化珪素を含むバ
リヤ層を有するＰＭＤ層は、最高の多重負荷抵抗を表
し、優れたゲート酸化保全とゲート中への水素拡散によ
る劣化防止を示す。
【００１５】ＨＤＰ−ＣＶＤプロセスによって堆積され
る基板フィルムもまた、プラズマ誘発損傷を被る。通常
の堆積に加えて堆積材料のスパッタリングを許す堆積プ
ロセスの間基板の表面上にバイアス電荷(bias charge)
が形成されるため、プラズマ誘発損傷は、ＨＤＰ−ＣＶ
Ｄプロセスの間に生じる。プラズマ誘発損傷は、装置の
低い破壊電圧(breakdown voltage)のため、早期ＩＣ破
損及び信頼性のない操作をもたらす。本発明は、ＨＤＰ
−ＣＶＤによる酸化珪素層の堆積の前に、バリヤ層を提
供することによってプラズマ誘発損傷を低減する。図４
は、半導体装置の破壊電圧により示されるように、種々
の堆積組成物のプラズマ誘発損傷のグラフによる比較で
ある。ＨＤＰ−ＣＶＤを用いない半導体装置の破壊電圧
（上述の標準サンプル組成物）は、標準破壊電圧として
示されている。図４はまた、多重負荷抵抗に関して上記
に分析した同一のサンプル並びに、１０００ÅのＵＳＧ
及び１４，０００ÅのＳＡ ＢＰＳＧを含むＰＭＤ層
と、８０００ÅのＨＤＰ−３．６を含むＩＭＤ層を有す
る追加的サンプルＥに関する半導体装置の破壊電圧によ
って示されているようなプラズマ誘発損傷を示す。
【００１６】ＩＭＤ層を堆積するためのＨＤＰ−ＣＶＤ
を用いるすべてのサンプルは、サンプルＢ中のようなＰ
ＭＤ層中のＴＥＯＳ及び窒化珪素バリヤ層を有するサン
プルＢを除いて、半導体装置の低下した破壊電圧（約９
〜１０ｖｏｌｔｓまで）によって示されているようなプ
ラズマ誘発損傷を被る。バリヤ層としてＴＥＯＳ及び窒
化珪素フィルムの組合せは、プラズマ誘発損傷に対して
優れた保護を与え、ＨＰＤ−ＣＶＤプロセスを用いない
標準サンプルのような実質的に同様な破壊電圧を生じ
る。バリヤ層は、ＨＤＰ−ＣＶＤプロセスが用いられて
いる好適な適用において要求されるバリヤ特性を示すよ
うな他の誘電体材料を備えてもよい。
【００１７】以下は、本発明の好適な具体例に関して向
けられているが、本発明の他の及びさらなる具体例がこ
の基本的範囲から離れることなく案出されてもよい。本
発明の範囲は、請求項により決定される。
【図面の簡単な説明】
図面の簡単な説明本発明の上述の説明した形態、利点及
び目的を達成する方法が詳細に理解されるように、上記
に簡潔に要約した本発明のさらなる特定の記述は、追加
される図面中に示される具体例について参考として組み
入れられてもよい。しかし、追加される図面が本発明の
典型的な具体例のみを示し、このため他の同等に有効な
具体例に許される発明に関して、その範囲を制限するよ
うにみなされるものではないことを記す。
【図１】図１は、金属と誘電体の複数の層を有する進歩
した複数レベル論理素子１０の概略断面図である。
【図２】図２は、本発明によるバリヤ層を有する進歩し
た複数レベル論理素子４０の概略断面図である。
【図３】図３は、静的ランダムアクセスメモリ（ＳＲＡ
Ｍ）中のＰＭＤ層の種々の堆積組成物の多重負荷抵抗の
グラフによる比較であり、
【図４】図４は、半導体装置の破壊電圧によって示され
るような種々の堆積組成物のプラズマ誘発損傷のグラフ
による比較である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リー−イー チャン アメリカ合衆国， カリフォルニア州， パロ アルト， コロラド アヴェニュー 211 (72)発明者 チュウ チャン アメリカ合衆国， カリフォルニア州， フォスター シティー， ケサピーク ア ヴェニュー 418 (72)発明者 ファラード ケー． モガーダム アメリカ合衆国， カリフォルニア州， ロス ガトス， オールド アドビー ロ ード 276

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 ａ）第一誘電体フィルムと、 ｂ）第一誘電体フィルム上に堆積された窒化珪素フィル
    ムを含むバリヤフィルム。
  2. 【請求項２】 第一誘電体フィルムが、約５００Åの厚
    さである請求項１のバリヤフィルム。
  3. 【請求項３】 窒化珪素フィルムが、約５００Åの厚さ
    である請求項１のバリヤフィルム。
  4. 【請求項４】 第一誘電体フィルムが、低圧化学的気相
    堆積法を用いる請求項１のバリヤフィルム。
  5. 【請求項５】 窒化珪素フィルムが、低圧化学的気相堆
    積法を用いる請求項１のバリヤフィルム。
  6. 【請求項６】 ａ）ポリシリコン基板、 ｂ）ポリシリコン基板上に堆積された誘電体フィルム、 ｃ）誘電体フィルム上に堆積された窒化珪素フィルム、 ｄ）窒化珪素フィルム上に堆積された珪酸塩ガラスフィ
    ルム、及び ｅ）珪酸塩ガラス層上に選択的に堆積された金属フィル
    ムを含む半導体装置。
  7. 【請求項７】 さらに ｆ）金属フィルムを接続する電気的連結を含む請求項６
    の半導体装置。
  8. 【請求項８】 さらに ｇ）高密度プラズマ化学気相堆積法を用いて金属フィル
    ム上に堆積された酸化珪素フィルムを含む請求項７の半
    導体装置。
  9. 【請求項９】 誘電体フィルムが、約５００Åの厚さの
    ＴＥＯＳフィルムである請求項６の半導体装置。
  10. 【請求項１０】 窒化珪素フィルムが、約５００Åの厚
    さである請求項６の半導体装置。
  11. 【請求項１１】ａ）基板上に第一誘電体フィルムを堆積
    すること、 ｂ）誘電体フィルム上に窒化珪素フィルムを堆積するこ
    と、 ｃ）窒化珪素フィルム上に珪酸塩ガラスフィルムを堆積
    すること、 ｄ）珪酸塩ガラスフィルム、窒化珪素フィルム及び誘電
    体フィルムを通してバイアをエッチングすること、 ｅ）バイア中に金属連結を堆積すること、 ｆ）珪酸塩ガラスフィルム上に金属フィルムを堆積する
    こと、 ｇ）珪酸塩ガラスフィルムの一部を晒すために金属フィ
    ルムの一部をエッチングして除去すること、及び ｈ）高密度化学的気相堆積技術を用いて珪酸塩ガラスフ
    ィルム及び金属フィルム上に酸化珪素フィルムを堆積す
    ることを含む基板上に半導体装置を製造する方法。
  12. 【請求項１２】 誘電体フィルムが、約５００Åの厚さ
    のＴＥＯＳフィルムである請求項１１の方法。
  13. 【請求項１３】 窒化珪素フィルムが、約５００Åの厚
    さである請求項１１の方法。
  14. 【請求項１４】 珪酸塩ガラスが、約１４ｋÅの厚さで
    ある請求項１１の方法。
  15. 【請求項１５】 珪酸塩ガラスが、大気圧より低い化学
    的気相堆積を通じて堆積されたホウ素及びリンのドープ
    された珪酸塩ガラスである請求項１１の方法。
  16. 【請求項１６】 窒化珪素フィルムが、プラズマ強化化
    学的気相堆積を通じて堆積される請求項１１の方法。
  17. 【請求項１７】 窒化珪素フィルムが、低圧化学的気相
    堆積を通じて堆積される請求項１１の方法。
  18. 【請求項１８】 誘電体フィルムが、プラズマ強化化学
    的気相堆積を通じて堆積される請求項１１の方法。
  19. 【請求項１９】 誘電体フィルムが、低圧化学的気相堆
    積を通じて堆積される請求項１１の方法。
JP2000029604A 1999-02-05 2000-02-07 窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス Withdrawn JP2000307004A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/245,438 US20020000664A1 (en) 1999-02-05 1999-02-05 Silicon nitride composite hdp/cvd process
US09/245438 1999-02-05

Publications (1)

Publication Number Publication Date
JP2000307004A true JP2000307004A (ja) 2000-11-02

Family

ID=22926652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000029604A Withdrawn JP2000307004A (ja) 1999-02-05 2000-02-07 窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス

Country Status (4)

Country Link
US (1) US20020000664A1 (ja)
EP (1) EP1039524A3 (ja)
JP (1) JP2000307004A (ja)
KR (1) KR20000076611A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042092B1 (en) * 2001-12-05 2006-05-09 National Semiconductor Corporation Multilevel metal interconnect and method of forming the interconnect with capacitive structures that adjust the capacitance of the interconnect
JP2003264277A (ja) * 2002-03-07 2003-09-19 Fujitsu Ltd Ｃｍｏｓイメージセンサおよびその製造方法
JP2005527979A (ja) * 2002-05-29 2005-09-15 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ＳｉＧｅヘテロジャンクション・バイポ−ラトランジスタの製造方法
US20070082504A1 (en) * 2005-10-12 2007-04-12 Infineon Technologies Ag Pre-metal dielectric semiconductor structure and a method for depositing a pre-metal dielectric on a semiconductor structure
US7883946B1 (en) * 2008-05-08 2011-02-08 Altera Corporation Angled implantation for deep submicron device optimization
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR20130063564A (ko) * 2011-12-07 2013-06-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914282B2 (ja) * 1996-03-25 1999-06-28 日本電気株式会社 半導体装置の製造方法
JP3469738B2 (ja) * 1996-03-25 2003-11-25 三洋電機株式会社 半導体装置
TW333671B (en) * 1996-03-25 1998-06-11 Sanyo Electric Co The semiconductor device and its producing method
JP3090074B2 (ja) * 1997-01-20 2000-09-18 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1039524A2 (en) 2000-09-27
EP1039524A3 (en) 2003-08-13
US20020000664A1 (en) 2002-01-03
KR20000076611A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
US6333547B1 (en) Semiconductor device and method of manufacturing the same
US5403780A (en) Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
US6025263A (en) Underlayer process for high O3 /TEOS interlayer dielectric deposition
JP4987796B2 (ja) 半導体装置の製造方法
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US6515350B1 (en) Protective conformal silicon nitride films and spacers
US6043152A (en) Method to reduce metal damage in the HDP-CVD process by using a sacrificial dielectric film
US6274933B1 (en) Integrated circuit device having a planar interlevel dielectric layer
Cote et al. Low-temperature chemical vapor deposition processes and dielectrics for microelectronic circuit manufacturing at IBM
JP2000307004A (ja) 窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス
US6693042B1 (en) Method for etching a dielectric layer formed upon a barrier layer
JP3601988B2 (ja) 絶縁膜の形成方法
US20040152294A1 (en) Method for forming metal line of semiconductor device
US20020001876A1 (en) Method of making an integrated circuit device having a planar interlevel dielectric layer
US20070238254A1 (en) Method of etching low dielectric constant films
JP4672697B2 (ja) 半導体装置の製造方法
JP4724146B2 (ja) 半導体装置
US6277732B1 (en) Method of planarizing inter-metal dielectric layer
US6335274B1 (en) Method for forming a high-RI oxide film to reduce fluorine diffusion in HDP FSG process
KR20010051285A (ko) 평탄화와 간극 충전을 강화시키기 위한ｈｓｑ/ｐｅｔｅｏｓ ｉｌｄ 스택 위의 ｈｄｐ 캡핑층또는 폴리쉬층
US6806208B2 (en) Semiconductor device structured to prevent oxide damage during HDP CVD
JP2953447B2 (ja) 溝分離型半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501