JP2000307040A - 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法 - Google Patents

絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法

Info

Publication number
JP2000307040A
JP2000307040A JP11594799A JP11594799A JP2000307040A JP 2000307040 A JP2000307040 A JP 2000307040A JP 11594799 A JP11594799 A JP 11594799A JP 11594799 A JP11594799 A JP 11594799A JP 2000307040 A JP2000307040 A JP 2000307040A
Authority
JP
Japan
Prior art keywords
voltage
circuit board
semiconductor device
insulated circuit
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11594799A
Other languages
English (en)
Inventor
Yoshihiko Koike
義彦 小池
Hideo Shimizu
英雄 清水
Ryuichi Saito
隆一 斉藤
Tadaaki Kariya
忠昭 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11594799A priority Critical patent/JP2000307040A/ja
Publication of JP2000307040A publication Critical patent/JP2000307040A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5475Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】絶縁回路基板の絶縁耐量向上を図る。 【解決手段】絶縁回路基板の導電体電極表裏間に必要絶
縁耐圧以上の電圧を課電するにすることで導体先端の鋭
角部分のコンディショニング,異物の除去を行う。 【効果】絶縁回路基板の電界集中を抑えることができる
ので絶縁耐量を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージ内部で絶縁を確保する絶縁板の製造プロセスに関
する。
【0002】
【従来の技術】従来からIGBT,ダイオード,GT
O,トランジスタ等の半導体素子を絶縁容器内に密封し
て構成した半導体モジュールが知られている。これらの
素子はその耐圧や電流容量に応じて各種インバータ装置
などに応用されている。モジュールの内部と外部はモジ
ュール内部にアルミナ(Al23)や窒化アルミ(AlN)
などの絶縁基板を介しベースと電気回路を絶縁する構造
として実装の容易性を向上させている。これらの素子の
中でもIGBTは電圧制御型の素子であるので制御が容
易であり、大電流の高周波動作が可能であるなどの利点
を有している素子である。近年IGBT素子の大容量化
が進み、従来のGTOがカバーしていた領域まで性能が
向上してきている。モジュールの大電流化に伴い、モジ
ュール内部で使用する半導体素子の大型化や多チップ化
のためモジュール内部で使用する絶縁板の大面積化が進
んでいる。大面積化の問題を解決するため、特開平 5−
152461号に示す様にモジュール絶縁基板に接合した導体
電極の終端を段部を介して薄肉とする方法や、特公平7
−77989号に示す様に導体電極板と絶縁基板を接合する
接合材の端部を導体電極板より外側にする方法などで導
体電極、あるいは接合材と絶縁基板界面で極大になる応
力を低減させ、絶縁板の熱サイクルによる割れの発生を
抑える方法が取られていた。また、モジュールの高耐圧
化に伴い、モジュール内部の絶縁耐量を高くする必要が
ある。特にベースと電気回路との絶縁では10kVクラ
スの耐量も要求されてきている。この問題を解決するた
め、一般的に絶縁基板を厚くして電界強度を緩和する方
法や、回路パターンから絶縁基板端部までの沿面距離を
長くする方法で平均電界強度を下げて対策していた。
【0003】
【発明が解決しようとする課題】しかしながら、絶縁耐
量の向上のためには絶縁劣化の起点となる局部電界強度
を下げる必要がある。絶縁回路基板を半導体装置で使用
する多くの場合は、絶縁回路基板全体をシリコーンゲル
などの有機樹脂で被覆する。樹脂で被覆した構造では絶
縁破壊の前駆現象として局部的に電界強度が大きい電界
集中部で部分放電が発生し、樹脂中にボイドや電気トリ
ーを発生させる。電圧が連続して課電される場合は、放
電も連続して発生し、トリーが成長して絶縁劣化に至
る。これらの現象は平成5年の電気学会(予稿集第3分
冊,80項)などで報告されている。このことからも半
導体装置内部の電界集中をなくすことが必須であること
が判る。半導体装置内部で電圧が課電された場合、電界
の集中場所は絶縁回路基板の沿面部分、より詳細には絶
縁基板の沿面部分に接した導体電極の終端部分になる。
しかし、上記従来技術の絶縁基板の割れに対して対策し
た導体電極終端部の形状を薄肉化する方法や接合材を導
体電極の外側に配置する方法では導体電極間(回路側の
電極間に電圧を課電した場合)や、導体電極と絶縁基板
裏面の電極間(電気回路とベース間に電圧を課電した場
合)の導体電極の終端部形状が薄く鋭角になるため電界
を集中させ絶縁耐量を低下させる問題がある。また、絶
縁基板上の導電体終端で最も絶縁基板に近く、薄い層で
ある接合材の終端形状に関しては局部電界を抑える検討
がされていなかった。
【0004】一方、平均電界強度を下げるため絶縁基板
を厚くする方法では絶縁基板の熱伝導が導体電極より小
さい(例えば、導体電極として一般的に使用される銅の
熱伝導率は398W/mKに対し絶縁基板のアルミナは
36W/mK、AlNは175W/mKと1/2以下と
なる)ためモジュールの熱抵抗を上昇させてしまう問題
がある。また、沿面距離を大きくして絶縁耐量を向上さ
せる方法ではモジュールが大型になる問題がある。
【0005】本発明の目的は、絶縁回路基板の導体電極
終端部への電界集中を抑制することで、絶縁基板の厚さ
や沿面距離を大きくしないで絶縁耐量の高い絶縁回路基
板を提供し、この絶縁回路基板を使用することで絶縁耐
量の高い半導体モジュールを提供することにある。
【0006】
【課題を解決するための手段】絶縁耐量の向上のために
は電界の集中をなくし平均的に電界をかける必要があ
る。特に絶縁回路基板の沿面部分の電界集中を抑える必
要がある。そのため絶縁回路基板に、製品に組み込む前
またはコートした樹脂を硬化する前に使用電圧より高い
電圧を課電する。これにより、電界集中により放電が発
生する部分では放電エネルギーで鋭角な形状が変形す
る。また、異物等の付着による放電も異物の鋭角な形状
の変形、あるいは放電による飛散で除去することができ
る(以下コンディショニングと記す)ので部分放電の開
始電圧を高くすることができる。半導体装置の保証電圧
より高い電圧を課電してコンディショニングを実施する
多くの場合は、絶縁回路基板の沿面距離が気中放電発生
の限界電圧(沿面距離1mmに対して約1kV)より高い
ため、絶縁性を有する液体、あるいは希ガス中で製品組
立前に電圧を課電することが望ましい。また、絶縁回路
基板の絶縁確保部分を硬化型の樹脂で被覆する場合は製
品組立工程中の被覆樹脂硬化前に電圧を課電してコンデ
ィショニングすることで製品組立て工程中に付着した異
物の影響もなくすことができる。但し、被覆樹脂硬化前
に電圧を課電する場合はモジュール内部の電圧課電部分
の露出がなく、全て樹脂などの絶縁物で被覆されている
必要がある。そうでなければ、コンディショニング時に
露出部分で放電が発生し、素子にダメージを与える恐れ
がある。
【0007】また、コンディショニング時の課電電圧と
課電時間には相互関係があり、課電電圧を高くするとコ
ンディショニング時間を短くしても同じ効果がある。絶
縁耐量の1.2 倍以上の電圧で30秒以上課電すること
でコンディショニング効果が現われる。絶縁基板の厚さ
や沿面距離によって決まる絶縁基板の絶縁耐量に応じて
課電電圧を上げて時間を短縮しても同じ効果がある。
【0008】パワー半導体装置内部に金属ワイヤのボン
ディング構造を適用した場合は、ワイヤボンディング部
のダメージを低減させるためシリコーンゲルを使用する
場合が多い。シリコーンゲルは弾性係数が小さく、半導
体装置の熱疲労や振動によるダメージをワイヤに与えに
くい特徴がある他に、放電等で発生したシリコーンゲル
中のボイドを自己修復(ボイド中の内圧がシリコーンゲ
ルのバルクに拡散して減少)する作用もある。この作用
を利用し、半導体装置組立後に保証耐圧より高い電圧を
課電することで電界強度の高い部分で故意に部分放電を
発生させ、シリコーンゲル中にトリー(放電に伴いシリ
コーンゲルが分解,炭化した物質)とトリーに伴うシリ
コーンゲルボイドを発生させる。電圧課電を止めると放
電も停止し、トリーは残存するが、トリーと一緒にあっ
たシリコーンゲル中のボイドは自己修復によって消滅す
る。この段階で再度電圧を課電しても残存したトリー
(炭化物)によって一点に集中していた電界集中部が拡
がり電界強度が低下、コンディショニングしたのと同じ
効果がある。この部分ではコンディショニング時の課電
電圧より低い電圧ではトリー先端から部分放電は発生せ
ず、半導体装置としての部分放電開始電圧を高くするこ
とができる。
【0009】これらの絶縁回路基板を半導体モジュール
に使用すると電界集中による部分放電の発生電圧を高く
することができる。半導体モジュール内部の絶縁封止は
多くの場合半導体素子と導体電極間を配線したワイヤの
劣化を防止するため弾性係数の小さなシリコーンゲルを
使用する。しかし、シリコーンゲルは部分放電によりボ
イドなどの欠陥が生じやすい。本発明絶縁回路基板を使
用すれば電界集中が緩和できるので部分放電の発生電圧
を高くすることができ、ワイヤーに悪影響を与えないシ
リコーンゲル封止構造でも絶縁耐量の高い半導体モジュ
ールを製造することができる。
【0010】
【発明の実施の形態】以下本発明の実施例を図面を用い
て説明する。
【0011】図1は本発明の一実施例で絶縁回路基板の
製造プロセスを示す。絶縁基板101は表裏に無酸素銅箔
からなる電極板103を接合するため例えばCu−Ag
−Ti合金からなるろう材102をパターン印刷により
塗付する。銅箔103をセット後ウエイトなどで荷重を
かけながら約800℃で熱処理して接合する。熱処理時
にAlN基板101中のNとCu−Ag−Ti合金ろう
材102中のTiが反応してTiN層104ができる。
このTiN層104は熱処理時中、Cu−Ag−Ti合
金ろう材102の最初の印刷領域以外にも溶解して流れ
出した105の部分でも形成される。ろう材の流れ出した
105が少ない基板ではこのままNiめっき106をす
る(工程1)。また、流れ出し105の多い基板では耐ヒ
ートサイクル性を向上させるために必要な導電体層部分
にマスクをし、流れ出したろう材105をエッチング除
去する。この時Cu−Ag−Ti合金ろう材102と反
応層(TiN)104のエッチング速度が違うため反応
層が残る場合がある。この構造でNiめっき106をす
るとTiN層104上にもNiめっき106が部分的に
付着し、導体終端にNiめっき層だけの薄い層107が
できる。工程1、あるいは工程2でも導体終端がNiめ
っきだけの薄い層107で、ろう材の流れやめっき外観
の形状を制御することが難しいので、部分的に鋭角な部
分が発生、電界集中により低い電圧で放電が発生する可
能性があった。本方法では(e)に示すように基板を半導
体層装置に組み込む前に絶縁基板によって確保する必要
のある電圧より高い電圧を電源108によって製品組立
前に課電することで電界集中部で故意に放電を起こさ
せ、放電時のエネルギーにより導体先端の形状を緩やか
に変形させたり基板製造工程で付着した異物をコンディ
ショニングにより放電開始電圧を向上させることができ
る。気中放電を起こす可能性のある高い電圧(沿面距離
1mmに対して約1kV以上)を課電するときはフロリナ
ートなどの絶縁液体中で電圧を課電する方法や窒素、ア
ルゴン等の希ガス中で電圧を課電する方法がある。ま
た、本実施例では交流電圧を課電しているが半導体装置
の使用目的によっては直流電圧を課電しても同じ効果が
ある。
【0012】図2に絶縁回路基板の一実施例を示す。
(a)は絶縁回路基板の断面図、(b)は絶縁回路基板に
半導体素子を実装した場合の平面図を示す。(a)の断面
図では図1の説明で記載したように絶縁回路基板をAl
N基板からなる絶縁基板101の上下にCu−Ag−T
i合金ろう材からなる接合材102を介して無酸素銅か
らなる導体電極103を接合して形成する。半導体モジ
ュールに組込んだ時、図面の上面はチップを搭載する面
で導体電極103をパターニングして電気回路を形成す
る。下面はベースに接合するために全面に導体電極を形
成した構成となる。電気的に絶縁耐量を必要とする場所
は、電気回路内に電圧201を課電した時の絶縁(上面
の導体電極パターン間のA部)と、モジュール内部と外
部間に電圧108を課電した時の絶縁(上下面導体電極
間のB部)になる。各導体電極間に課電した場合、電界
が最も集中する場所はC部の様な導体電極各パターン端
になり、この部分の電界集中を抑える必要がある。
(b)の平面図で説明すると、絶縁基板101上には電
気回路を構成する導体電極板を接合する。実施例ではエ
ミッタ電極202,コレクタ電極203,ゲート電極2
04の回路を形成する。コレクタ電極上にはIGBTチ
ップ205とダイオードチップ206を配置し、各チッ
プをAlワイヤ207によって配線する。この基板の回
路側と基板の裏面側(モジュールのベース側)の絶縁耐
量を向上させるためには各導体電極の終端部(C部)の
終端構造を検討する必要がある。
【0013】図3にC部の(a)は断面、(b)は平面
図を示す。絶縁基板101上にろう材102を介して接
合したCu箔103はめっき106でコーティングす
る。ろう材102での接合時には反応層104が形成さ
れ、導電体の終端部は反応層104とめっき106だけ
の薄い層が形成される。(b)の平面図でろう材がはみ
出した領域の形状を示す。ろう材終端の形状は接合時の
ろう材の流動、エッチングでの形状で決まる。そのため
平坦な形状に加工することが難しく、例えば301のよ
うに先端が突起状の形態やプロセス過程で付着する異物
302が残る。この形状で半導体装置に組み込み電圧を
課電すると突起301や異物302の部分で電界が集中
しやすく電圧を課電したときに最初に放電が開始する。
本発明では絶縁基板のパターン間、あるいは表裏間に半
導体装置で使用する電圧より高い電圧を課電することで
あらかじめ突起301の先端形状をなめらかにしたり付
着した異物を除去することで放電開始電圧を高くするこ
とができる。
【0014】図4は絶縁基板の厚さと絶縁耐量、あるい
は部分放電開始電圧との関係の一例を示す。絶縁基板が
厚くなると電界強度が緩和され、絶縁基板バルクでの耐
量や部分放電開始電圧は向上する。しかし、従来プロセ
スでは導電体層の終端に鋭角な部分や異物の付着がある
と電界強度が部分的に高くなり部分放電開始電圧が低く
なる。本発明により事前電圧の課電で電界強度の高い部
分をコンディショニングすることで部分放電開始電圧を
高くすることができる。
【0015】図5は事前電圧課電時間と課電電圧の関係
を示す。製品組立後の目標とする電圧に比べ電圧が高く
なると課電時間は短くなるが、絶縁基板の厚さによって
課電可能な電圧が決まるためコンディショニングの効果
がある領域を基板バルクでの絶縁耐量を考慮して選択す
る必要がある。
【0016】図6は半導体装置の組立途中に本発明を用
いた実施例を示す。絶縁基板101に導体電極103を
図示してい接合材で絶縁基板上下に接合した絶縁回路基
板上に半導体素子601を半田602によって接続す
る。次にAlワイヤ603によって絶縁基板上の電気回
路を形成する。次に半田604によって金属ベース605
に絶縁基板を接合、端子607と樹脂製のケース蓋60
8が一体になった端子ブロック609を半田606によ
って絶縁基板上の電気回路に接続する。次に樹脂製のケ
ース610を取付け、ケース内をシリコーンゲル611
とエポキシ樹脂612で封止して半導体装置を作製す
る。完成した半導体装置の絶縁は、端子607とベース
605間に電圧613をかけて試験する。これらの半導
体装置製造プロセスにおいて絶縁耐量を考慮すべき絶縁
基板の沿面部分はシリコーンゲル611によって被覆さ
れる。本発明の事前電圧課電を適用する場合はシリコー
ンゲル硬化前に電圧を課電、コンディショニングするこ
とで部分放電開始電圧を高くすることができる。電圧課
電中はシリコーンゲルが未硬化のためゲル中の架橋を壊
すことはない。また、放電によるエネルギーで未硬化の
ゲルの対流が起こることで課電後の硬化プロセスで従来
と同様の絶縁耐量は確保できる。但し、電圧課電時に半
導体装置内部に課電電圧露出部を樹脂などで被覆614
する必要がある。例えば、図7に示すように電圧露出部
701があると露出部分で放電を起こし、ゲート耐圧劣
化等素子にダメージを与える恐れがある。
【0017】図8は半導体装置完成後にコンディショニ
ングを実施した例を示す。絶縁基板101の沿面部分は
図3でも説明したように沿面部分の接合材102の突起
301付着した異物302の部分で電界強度が高くなる。
沿面部分をシリコーンゲルによって被覆し硬化した後に
電圧を課電した場合、一定以上の電界強度で部分放電が
発生する。シリコーンゲル中では放電のエネルギーによ
トリー801が発生する。このトリーは放電によりシリ
コーンゲルが分解、ガスの発生によりボイドが発生、そ
のボイドの内部に放電によりゲルが分解した炭化した物
質がボイド内壁に付着して黒色のトリーが観察される。
電圧の課電を停止すると放電も停止し、シリコーンゲル
中のボイドが収縮して消滅する。しかし、炭化したトリ
ー跡はそのまま残り、次に一度目に課電した電圧以下で
は電界強度が低くなっているため放電は発生しない。つ
まり、コンディショニングと同じ効果があり、半導体装
置の部分放電発生電圧を高くすることができる。
【0018】
【発明の効果】本発明によれば絶縁回路基板の電界集中
を抑え、絶縁破壊の起点になる部分放電の発生電圧を上
げることができるので絶縁耐量を向上させることができ
る。
【図面の簡単な説明】
【図1】本発明を適用した絶縁回路基板のプロセス図。
【図2】本発明を適用した絶縁回路基板の実施例断面/
平面図。
【図3】本発明を適用した絶縁回路基板の実施例断面/
平面の拡大図。
【図4】絶縁基板厚さと絶縁耐量,部分放電開始電圧の
関係。
【図5】事前電圧課電時間と課電電圧の関係。
【図6】本発明を適用した半導体装置の実施例断面図。
【図7】本発明を適用し、装置内部で放電が発生する場
合の実施例断面図。
【図8】本発明を適用した絶縁回路基板の実施例断面/
平面の拡大図。
【符号の説明】
101…絶縁基板、102…接合材、103…導体電極
板、104…反応層(TiN)、105…接合材流れ出し
領域、106…Niめっき、107…Niめっきだけの
薄い層、108…絶縁回路基板表裏間課電電圧、201
…絶縁回路基板パターン間課電電圧、202…エミッタ
電極、203…コレクタ電極、204…ゲート電極、2
05…IGBTチップ、206…ダイオードチップ、2
07,603…Alワイヤ、301…接合材の鋭角部
分、302…異物、601…半導体素子、602,60
4,606…半田、605…ベース、607…端子、60
8…蓋、609…端子ブロック、610…ケース、61
1…シリコーンゲル、612…エポキシ樹脂、613…課
電電圧、614…課電電圧被覆部、701…課電電圧露
出部、801…シリコーンゲルのトリー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 隆一 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 苅谷 忠昭 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立工場内 Fターム(参考) 5F036 AA01 BB08 BD13 BD14

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板の片面、あるいは両面に導体電極
    板を接合した絶縁回路基板における絶縁が必要な電圧課
    電部分に、該絶縁回路基板を製品に組み込む前に保証電
    圧以上の電圧を課電することを特徴とする絶縁回路基板
    の製造方法。
  2. 【請求項2】請求項1において、絶縁性を有する液体、
    あるいは希ガス中で電圧を課電することを特徴とする絶
    縁回路基板の製造方法。
  3. 【請求項3】請求項1において、保証電圧の1.2 倍以
    上の電圧を30秒以上課電することを特徴とする絶縁回
    路基板、および絶縁回路基板の製造方法。
  4. 【請求項4】絶縁基板の片面、あるいは両面に導体電極
    板を接合材によって接合した絶縁回路基板における絶縁
    が必要な電圧課電部分を硬化型の樹脂で被覆し、被覆し
    た樹脂の硬化前に保証電圧以上の電圧を課電することを
    特徴とする半導体装置の製造方法。
  5. 【請求項5】請求項4において、電圧を課電する場合に
    おいて、半導体装置内部に課電電圧の露出部がないこと
    を特徴とする半導体装置の製造方法。
JP11594799A 1999-04-23 1999-04-23 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法 Pending JP2000307040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11594799A JP2000307040A (ja) 1999-04-23 1999-04-23 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11594799A JP2000307040A (ja) 1999-04-23 1999-04-23 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000307040A true JP2000307040A (ja) 2000-11-02

Family

ID=14675109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11594799A Pending JP2000307040A (ja) 1999-04-23 1999-04-23 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000307040A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021021A (ja) * 2011-07-07 2013-01-31 Fuji Electric Co Ltd パワーモジュールの製造方法
JP2014072335A (ja) * 2012-09-28 2014-04-21 Denso Corp 耐コロナ性絶縁部材及びそれを使用した物品
CN115989579A (zh) * 2020-10-07 2023-04-18 株式会社东芝 接合体、陶瓷电路基板及半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021021A (ja) * 2011-07-07 2013-01-31 Fuji Electric Co Ltd パワーモジュールの製造方法
JP2014072335A (ja) * 2012-09-28 2014-04-21 Denso Corp 耐コロナ性絶縁部材及びそれを使用した物品
CN115989579A (zh) * 2020-10-07 2023-04-18 株式会社东芝 接合体、陶瓷电路基板及半导体装置

Similar Documents

Publication Publication Date Title
US9035453B2 (en) Semiconductor device
JP7419781B2 (ja) 半導体モジュール
JP4479121B2 (ja) 半導体装置の製造方法
WO2020050325A1 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP6251810B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2003124400A (ja) 半導体パワーモジュールおよびその製造方法
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP2019186326A (ja) 半導体装置およびその製造方法
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN111799251B (zh) 采用多芯片堆叠结构的功率分立器件及其制备方法
JP3440824B2 (ja) 半導体装置
JP7367352B2 (ja) 半導体モジュール、車両、および半導体モジュールの製造方法
US10937767B2 (en) Chip packaging method and device with packaged chips
JP2014120639A (ja) パワーモジュール半導体装置
JP2001177054A (ja) 絶縁回路基板およびそれを用いたパワー半導体装置
JPH11214612A (ja) パワー半導体モジュール
JP3601529B2 (ja) 半導体装置
JP2000216332A (ja) 半導体装置
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP2000307040A (ja) 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法
JP2001051011A (ja) 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
JP2002329804A (ja) 半導体装置
JP4088394B2 (ja) 絶縁回路基板およびそれを用いた半導体装置
JP2000349231A (ja) パワー半導体モジュール
JP6891075B2 (ja) パワー半導体モジュール