JP2000307423A - 発振器、位相調整回路、受信システムおよび送信システム - Google Patents

Abstract

(57)【要約】 【課題】 ローコスト、低位相ノイズ、かつ、低消費電
力の発振器を提供する。 【解決手段】 発振器１は、共振器２００と、増幅器１
００、１０１とを含む。増幅器１００は、カスコードに
接続されたｎＭＯＳトランジスタ３０１、３０２と、ト
ランジスタ３０２のドレインソース間に接続された容量
Ｃ２を含む。増幅器１０１は、カスコードに接続された
ｎＭＯＳトランジスタ３０３、３０４と、トランジスタ
３０４のドレインソース間に接続された容量Ｃ３を含
む。増幅器１００、１０１は、高周波帯域で負性出力抵
抗特性を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ローコスト、低位
相ノイズ、かつ、低消費電力の発振器、その発振器を含
む位相調整回路、その位相調整回路を含む受信システム
または送信システムに関する。

【０００２】

【従来の技術】図１３は、ＭＯＳトランジスタを用いる
従来の発振器１２０１の構成を示す。発振器１２０１
は、共振器１２００とＭＯＳトランジスタ１３０１、１
３０３とを含む。

【０００３】共振器１２００は、インダクタ１４００、
１４０１と、容量Ｃ１とを含む。インダクタ１４００
は、直列に接続された寄生抵抗Ｒｐ１とインダクタンス
Ｌ１とを含む。インダクタ１４０１は、直列に接続され
た寄生抵抗Ｒｐ２とインダクタンスＬ２とを含む。

【０００４】ＭＯＳトランジスタ１３０１、１３０３が
増幅器として機能する。ＭＯＳトランジスタ１３０１の
ゲートは、ＭＯＳトランジスタ１３０３のドレインに接
続されている。ＭＯＳトランジスタ１３０３のゲート
は、ＭＯＳトランジスタ１３０１のドレインに接続され
ている。

【０００５】図１４は、図１３に示される発振器１２０
１の等価回路を示す。ここで、ｇｍはＭＯＳトランジス
タ１３０１、１３０３のトランスコンダクタンス、Ｙ_LC
は共振器１２００のアドミタンス、Ｙ_outはＭＯＳトラ
ンジスタ１３０１、１３０３の出力アドミタンスを示
す。

【０００６】発振器１２０１の発振条件は（数１）によ
って表される。発振器１２０１の発振中心周波数は（数
２）によって表される。

【０００７】

【数１】Ｒｅ（Ｙ_LC＋Ｙ_out）＜ｇｍ

【０００８】

【数２】Ｉｍ（Ｙ_LC＋Ｙ_out）＝ｇｍ ここで、Ｒｅ（Ａ）、Ｉｍ（Ａ）は、それぞれ、Ａの実
数成分、Ａの虚数成分を表す。

【０００９】Ｌ１＝Ｌ２＝Ｌ、Ｃ１＝２Ｃという条件下
では、（数２）から、発振周波数ｆ ₀は、１／（２π
（ＬＣ）^0.5）によって表される。すなわち、ｆ₀＝１／
（２π（ＬＣ）^0.5）である。

【００１０】発振周波数ｆ₀からのオフセット周波数を
Δｆとする。Δｆ＞ｆ_cの場合には、発振器１２０１の
位相ノイズｎ（Δｆ）は（数３）に示されるように近似
される。ここで、周波数ｆ_cは、トランジスタの１／ｆ
ノイズとチャネル熱雑音とが等しくなる周波数として定
義される。周波数ｆ_cはコーナー周波数と呼ばれる。

【００１１】

【数３】ｎ（Δｆ）〜１／Ｑ²Δｆ² Δｆ＜ｆ_cの場合には、発振器１２０１の位相ノイズｎ
（Δｆ）は（数４）に示されるように近似される。

【００１２】

【数４】ｎ（Δｆ）〜１／Ｑ²Δｆ³ 図１５は、発振器１２０１の位相ノイズ特性を示す。図
１５において、横軸はオフセット周波数Δｆを示し、縦
軸は発振器１２０１の位相ノイズｎ（Δｆ）を示す。

【００１３】図１５に示されるように、発振器１２０１
の位相ノイズ特性の傾きは、Δｆ＝ｆ_cとΔｆ＝２Ｑ／
ｆ₀とにおいて変化する。

【００１４】ここで、Ｑは、共振器１２００のＱファク
タを示す。Ｑは（数５）によって表される。

【００１５】

【数５】Ｑ＝Ｉｍ（Ｙ_LC）／Ｒｅ（Ｙ_LC） （数１）に示される発振器１２０１の発振条件を満たす
ためには、ｇｍを大きくする必要がある。ｇｍは、（数
６）によって表される。

【００１６】

【数６】ｇｍ＝（Ｗ／Ｌ・Ｃｏｘ・μｎ・Ｉ）^0.5 ここで、ＷはＭＯＳトランジスタのゲート幅、ＬはＭＯ
Ｓトランジスタのゲート長、Ｃｏｘはゲート酸化膜の厚
さ、μｎは移動度、Ｉはドレイン電流を示す。

【００１７】（数６）から、ｇｍを大きくするには、Ｍ
ＯＳトランジスタのゲート長Ｌを小さくすればよいこと
が分かる。しかし、ＭＯＳトランジスタのゲート長Ｌを
小さくすると（例えばＬ＝０．５マイクロメータ程度に
すると）、１／ｆノイズが増加するため、発振器１２０
１の位相ノイズ特性は劣化してしまう。逆に、発振器１
２０１の位相ノイズ特性を改善するために、ＭＯＳトラ
ンジスタのゲート長Ｌを大きくすると、ｇｍは低減する
ため、発振しにくくなる。

【００１８】このような位相ノイズは、携帯電話のよう
なチャネル間隔の狭い（数１０ｋＨｚ以下）アプリケー
ションにおいて、隣接チャネルノイズとなって信号の品
質を劣化させてしまう。

【００１９】従来、発振器の低位相ノイズ化のために、
インダクタや容量を含む共振器を半導体チップの外部に
設けるとともに、高いＱファクタを有する共振器が使用
されてきた。この場合、５０以上のＱファクタを実現す
ることは容易である。しかし、機器の更なる小型化、ロ
ーコスト化のためには、共振器を半導体チップ上に形成
する必要がある。

【００２０】しかし、高いＱファクタを有する素子を半
導体チップ上に形成することは、現在の半導体プロセス
では非常に困難である。例えば、スパイラルインダクタ
をシリコンＩＣ上に形成する場合には、１０ｎＨ程度の
インダクタと、１０オーム程度の寄生抵抗とが生じる。
この場合のインダクタのＱファクタは、周波数ｆ＝１．
１ＧＨｚという条件下では７程度になる。このインダク
タと、２ｐＦの容量とを用いて共振器１２００を構成す
ると、共振周波数ｆ₀は１．１ＧＨｚ、Ｑファクタは
７．８となる。

【００２１】このような低いＱファクタでは、発振器１
２０１の近接位相ノイズｎ（Δｆ）は、Ｑファクタ＝５
０の場合と比べて、２０ｄＢ程度高くなる。ここで、近
接とは発振周波数ｆ₀からのオフセット周波数Δｆが１
００ｋＨｚ以下を指す。

【００２２】

【発明が解決しようとする課題】従来、これらの問題を
解決するために、１／ｆノイズの低いバイポーラトラン
ジスタや負性抵抗デバイスが用いられてきた。しかし、
これらの手法は、ＣＭＯＳによるシステムのワンチップ
化を見据えた場合、ＭＯＳトランジスタを用いることや
トランジスタ自体が負性出力抵抗特性を有しないので実
現不可能となる。

【００２３】また、負性抵抗回路を帰還回路内に設ける
ことにより、共振器のＱファクタの改善を図ることがで
きるが、回路規模が複雑化し、また、不要なノイズの発
生も招く。

【００２４】さらに、プロセスの最適化によって、絶縁
膜を厚くすることにより基板とスパイラルインダクタと
の距離を離したり、インダクタに用いる導電層を厚くす
ることにより寄生抵抗の低減を図ることができるが、コ
ストの増大や他の信号処理ブロックとの整合性を悪くす
る。

【００２５】本発明は、上記課題を解決するためになさ
れたものであり、増幅器の出力コンダクタンスに高周波
帯域で負性特性を持たせることにより、共振器のＱファ
クタを改善し、ローコスト、低位相ノイズ、低消費電力
を実現する発振器を提供することを目的とする。

【００２６】

【課題を解決するための手段】本発明の発振器は、共振
器と、第１の増幅器と、第２の増幅器とを備え、前記第
１の増幅器の出力は、前記第２の増幅器の入力に接続さ
れており、前記第２の増幅器の出力は、前記第１の増幅
器の入力に接続されており、前記第１の増幅器および第
２の増幅器の少なくとも１つは、高周波帯域で負性出力
抵抗特性を有し、前記負性出力抵抗特性を有する増幅器
は、縦属接続された第１、第２のトランジスタと、前記
第２のトランジスタのドレインソース間に接続された第
１の容量とを備え、前記第１のトランジスタのゲートを
入力とし、前記第２のトランジスタのドレインを出力と
し、これにより、上記目的が達成される。

【００２７】本発明の他の発振器は、増幅器と、前記増
幅器の出力を前記増幅器の入力に帰還する共振器とを備
え、前記増幅器は、高周波帯域で負性出力抵抗特性を有
し、前記増幅器は、縦属接続された第１、第２のトラン
ジスタと、前記第２のトランジスタのドレインソース間
に接続された第１の容量とを備え、前記第１のトランジ
スタのゲートを入力とし、前記第２のトランジスタのド
レインを出力とし、これにより、上記目的が達成され
る。

【００２８】前記共振器の共振周波数は、コントロール
電圧によって可変に制御されてもよい。

【００２９】前記共振器は、インダクタと容量とを備
え、前記容量の値は、コントロール電圧によって可変に
制御されてもよい。

【００３０】前記インダクタは、スパイラルインダクタ
であってもよい。

【００３１】前記トランジスタは、ＭＯＳトランジスタ
であってもよい。

【００３２】本発明の位相調整回路は、コントロール電
圧に応じて発振周波数を変化させる電圧制御発振器と、
前記電圧制御発振器からの出力信号を分周する分周器
と、前記分周器からの出力信号の位相と基準信号の位相
とを比較する位相比較器と、前記位相比較器からの出力
信号をフィルタリングするフィルタとを備え、前記フィ
ルタからの出力信号は、前記コントロール電圧として前
記電圧制御発振器に供給され、前記電圧制御発振器は、
共振器と、前記共振器に接続された増幅器とを備え、前
記増幅器は、高周波帯域で負性出力抵抗特性を有してお
り、これにより、上記目的が達成される。

【００３３】前記電圧制御発振器と前記分周器と前記位
相比較器と前記フィルタとは、単一の半導体チップ上に
形成されていてもよい。

【００３４】前記分周器の分周数は、外部信号によって
可変に制御されてもよい。

【００３５】本発明の受信システムは、局発信号を出力
する周波数シンセサイザと、受信した信号と前記周波数
シンセサイザから出力される前記局発信号とを混合する
ミキサとを含む受信部と、前記受信部からの出力信号を
処理する信号処理部とを備え、前記周波数シンセサイザ
は、コントロール電圧に応じて発振周波数を変化させる
電圧制御発振器と前記電圧制御発振器からの出力信号を
分周する分周器とを備え、前記電圧制御発振器は、共振
器と、前記共振器に接続された増幅器とを備え、前記増
幅器は、高周波帯域で負性出力抵抗特性を有し、前記分
周器の分周数は、外部信号によって可変に制御され、前
記共振器の共振周波数は、前記コントロール電圧によっ
て可変に制御され、これにより、上記目的が達成され
る。

【００３６】前記受信部と前記信号処理部とは、単一の
半導体チップ上に形成されていてもよい。

【００３７】本発明の送信システムは、信号処理部と、
局発信号を出力する周波数シンセサイザと、前記信号処
理部からの出力信号と前記周波数シンセサイザから出力
される局発信号とを混合するミキサとを含む送信部とを
備え、前記周波数シンセサイザは、コントロール電圧に
応じて発振周波数を変化させる電圧制御発振器と前記電
圧制御発振器からの出力信号を分周する分周器とを備
え、前記電圧制御発振器は、共振器と、前記共振器に接
続された増幅器とを備え、前記増幅器は、高周波帯域で
負性出力抵抗特性を有し、前記分周器の分周数は、外部
信号によって可変に制御され、前記共振器の共振周波数
は、前記コントロール電圧によって可変に制御され、こ
れにより、上記目的が達成される。

【００３８】前記信号処理部と前記送信部とは、単一の
半導体チップ上に形成されていてもよい。

【００３９】以下、作用を説明する。

【００４０】請求項１および請求項２に係る発明によれ
ば、発振器は共振器と増幅器とを含み、増幅器は高周波
帯域で負性出力抵抗特性を有している。これにより、共
振器の抵抗成分を低減させ、共振器のＱファクタを改善
することができる。その結果、ローコスト、低位相ノイ
ズ、かつ、低消費電力の発振器を実現することが可能に
なる。

【００４１】請求項７に係る発明によれば、位相調整回
路は電圧制御発振器を含み、電圧制御発振器は共振器と
増幅器とを含み、増幅器は高周波帯域で負性出力抵抗特
性を有している。これにより、共振器の抵抗成分を低減
させ、共振器のＱファクタを改善することができる。そ
の結果、ローコスト、低位相ノイズ、かつ、低消費電力
の位相調整回路を実現することが可能になる。

【００４２】請求項１０に係る発明によれば、受信シス
テムは周波数シンセサイザを含み、周波数シンセサイザ
は共振器と増幅器とを含み、増幅器は高周波帯域で負性
出力抵抗特性を有している。これにより、共振器の抵抗
成分を低減させ、共振器のＱファクタを改善することが
できる。その結果、小型、かつ、高性能の受信システム
を実現することが可能になる。

【００４３】請求項１２に係る発明によれば、送信シス
テムは周波数シンセサイザを含み、周波数シンセサイザ
は共振器と増幅器とを含み、増幅器は高周波帯域で負性
出力抵抗特性を有している。これにより、共振器の抵抗
成分を低減させ、共振器のＱファクタを改善することが
できる。その結果、小型、かつ、高性能の送信システム
を実現することが可能になる。

【００４４】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。

【００４５】（実施の形態１）図１は、本発明の実施の
形態１の発振器１の構成を示す。

【００４６】発振器１は、増幅器１００、１０１と、共
振器２００とを含む。

【００４７】増幅器１００の出力は、増幅器１０１の入
力に接続されており、増幅器１０１の出力は、増幅器１
００の入力に接続されている。

【００４８】増幅器１００は、ｎＭＯＳトランジスタ３
０１、３０２を縦属接続したカスコードアンプである。
トランジスタ３０２のドレイン−ソース間には容量Ｃ２
が接続されている。トランジスタ３０２のゲートは一定
電位Ｖｂでバイアスされている。増幅器１００の入力端
子は、トランジスタ３０１のゲートに接続されている。
増幅器１００の出力端子は、トランジスタ３０２のドレ
インに接続されている。

【００４９】増幅器１０１は、ｎＭＯＳトランジスタ３
０３、３０４を縦属接続したカスコードアンプである。
トランジスタ３０４のドレイン−ソース間には容量Ｃ３
が接続されている。トランジスタ３０４のゲートは一定
電位Ｖｂでバイアスされている。増幅器１０１の入力端
子は、トランジスタ３０３のゲートに接続されており、
増幅器１０１の出力端子は、トランジスタ３０４のドレ
インに接続されている。

【００５０】共振器２００は、インダクタ４００、４０
１と、容量Ｃ１とを含む。インダクタ４００、４０１
は、スパイラルインダクタとしてシリコンＩＣ上に形成
される。この場合、インダクタ４００の等価回路は、イ
ンダクタンスＬ１と寄生抵抗Ｒｐ１との直列接続によっ
て表される。インダクタ４０１の等価回路は、インダク
タンスＬ２と寄生抵抗Ｒｐ２との直列接続によって表さ
れる。

【００５１】図２は、増幅器１００の等価回路を示す。
ここで、Ｃｇｓ１はトランジスタ３０１のゲート−ソー
ス間容量を示し、Ｃｇｄ１はトランジスタ３０１のゲー
ト−ドレイン間容量を示し、Ｃｄｓｕｂ１はトランジス
タ３０１のドレイン基板間の接合容量を示し、Ｃｄｓｕ
ｂ２はトランジスタ３０２のドレイン基板間の接合容量
を示し、Ｒｓｕｂはシリコン基板の基板抵抗を示す。ｇ
ｍ１はトランジスタ３０１のトランスコンダクタンスを
示し、ｇｍ２はトランジスタ３０２のトランスコンダク
タンスを示し、ｇｄｓ１はトランジスタ３０１の出力コ
ンダクタンスを示し、ｇｄｓ２はトランジスタ３０２の
出力コンダクタンスを示す。

【００５２】ドレイン−ソース間容量Ｃｄｓ１＝０、ω
＝２πｆと仮定すると、増幅器１００の出力コンダクタ
ンスｇｏｕｔは（数７）によって表される。

【００５３】

【数７】ｇｏｕｔ＝Ｒｅ（Ｙ１・Ｙ２／（Ｙ１＋Ｙ２＋
ｇｍ２）＋Ｙ３） 同様に、増幅器１０１の出力コンダクタンスも（数７）
によって表される。

【００５４】ここで、Ｙ１、Ｙ２、Ｙ３は、それぞれ、
（数８）、（数９）、（数１０）によって定義される。

【００５５】

【数８】Ｙ１＝Ｙ２＋Ｙ３＝ｇｄｓ１＋ｊωＣｄｓｕｂ
１／（１＋ｊωＣｄｓｕｂ１・Ｒｓｕｂ）

【００５６】

【数９】Ｙ２＝ｇｄｓ２＋ｊωＣ２

【００５７】

【数１０】Ｙ３＝ｊωＣｄｓｕｂ２／（１＋ｊωＣｄｓ
ｕｂ２・Ｒｓｕｂ） ここで、ｊは虚数成分を表す。

【００５８】図３は、増幅器１００の出力コンダクタン
スｇｏｕｔをシミュレーションした結果を示す。ここ
で、Ｒｓｕｂ＝１０Ω、ｇｄｓ１＝ｇｄｓ２＝１．０ｍ
Ｓ、Ｃ２＝０．５ｐＦ、ｇｍ２＝２０ｍＳ、Ｃｄｓｕｂ
１＝Ｃｄｓｕｂ２＝０．５ｐＦという条件を仮定してい
る。この条件下では、図３に示されるように、３００Ｍ
Ｈｚから３ＧＨｚという高周波帯域において出力コンダ
クタンスｇｏｕｔが負性特性を有する。なお、増幅器１
０１の出力コンダクタンスも同様の負性特性を示す。

【００５９】このように、増幅器１００、１０１は、特
定の周波数帯域（例えば、３００ＭＨｚ〜３ＧＨｚ）に
おいて負性出力抵抗特性を有している。増幅器１００、
１０１の負性出力抵抗特性は、共振器２００の抵抗成分
を低減させる。その結果、共振器２００のＱファクタが
改善する。例えば、ｆ＝１ＧＨｚの時、Ｒｅ（Ｙ_LC）＝
１．０×１０^-3、Ｉｍ（Ｙ_LC）＝６．０×１０^-3とし、
ｇｏｕｔ＝−０．９×１０^-3とすると、共振器２００の
Ｑファクタは、６から６０に改善される。

【００６０】このことは、１／ｆノイズの高いＭＯＳト
ランジスタを用いた場合でも、位相ノイズの低い発振器
を実現できることを意味する。また、出力コンダクタン
スの負性特性により（数１）の左辺の項が小さくなり、
より小さなｇｍでも発振条件を満たすことが分かる。こ
のことは、より小さな電流でも発振条件を満たすことを
意味し、発振器の低消費電力化に有効となる。さらにｇ
ｍの低減により、トランジスタのゲート長Ｌを大きくす
ることができる。その結果、１／ｆノイズが低減され
る。

【００６１】１／ｆノイズＮｆは（数１１）によって表
される。１／ｆノイズＮｆを低減することにより、発振
器１の位相ノイズを低減することができる。

【００６２】

【数１１】Ｎｆ＝Ｋａ／（ＬＷｆ） ここで、Ｋａは定数である。

【００６３】以上のことは、新たなプロセスや半導体チ
ップの外部に共振器を設けることを必要としない。従っ
て、ローコスト、低位相ノイズ、かつ、低消費電力の発
振器を得ることができる。

【００６４】なお、上述した実施の形態１では、増幅器
１００、１０１を含む発振器１を説明した。しかし、発
振器に含まれる増幅器の数は１でもよい。

【００６５】図４は、本発明の実施の形態１の発振器１
ａの構成を示す。発振器１ａは、図１に示される発振器
１の変形例である。

【００６６】発振器１ａは、増幅器１０１と、増幅器１
０１の出力を増幅器１０１の入力に帰還する帰還回路と
して共振器２００とを含む。増幅器１０１および共振器
２００の構成は、図１に示されるそれらの構成と同一で
ある。

【００６７】すなわち、増幅器１０１は、２つのトラン
ジスタを縦属接続したカスコード増幅器である。カスコ
ード増幅器の上段のトランジスタのドレインとソースと
の間に容量を接続することにより、高周波帯域で負性出
力抵抗特性を有する増幅器１０１を得ることができる。
これにより、発振器１ａは、発振器１と同様の効果を得
ることができる。

【００６８】なお、本発明は、実施の形態１で用いた発
振器の種類や、周波数、容量、インダクタの具体例には
限定されない。

【００６９】また、実施の形態１では、増幅器１００、
１０１の両方に負性出力抵抗特性を持たせたが、増幅器
１００、１０１のいずれか一方だけに負性出力抵抗特性
を持たせるようにしてもよい。増幅器と共振器とを含む
発振器であって、特定の周波数において負性出力抵抗特
性を有する増幅器を用いて、共振器のＱファクタを改善
する発振器はすべて本発明の範囲に含まれる。

【００７０】さらに、容量Ｃ２、Ｃ３を新たに設けるこ
となく、容量Ｃ２、Ｃ３の代わりにトランジスタ３０
２、３０４のドレイン−ソース間に存在する寄生容量を
活用してもよい。

【００７１】実施の形態１では、増幅器１００、１０１
は、ｎＭＯＳトランジスタのみを有していた。しかし、
増幅器１００、１０１は、図５に示すようにｎＭＯＳト
ランジスタ３０１〜３０４とｐＭＯＳトランジスタ３１
１〜３１４とを含むコンプリメンタリーな構成を有して
いてもよい。図５に示される構成において、ｐＭＯＳト
ランジスタのカスコードアンプの出力コンダクタンス
も、特定の周波数で負性特性を有するため、増幅器１０
０、１０１の出力コンダクタンスの負性特性は増大す
る。

【００７２】このように、本発明は、高性能な発振器を
得ることに大いに寄与し、極めて有用なものである。

【００７３】（実施の形態２）図６は、本発明の実施の
形態２の発振器５００の構成を示す。図６において、図
１に示される発振器１の構成要素と同一の構成要素には
同一の参照番号を付し、その説明を省略する。発振器５
００においては、発振器１における容量Ｃ１に代えて、
バラクタＣ１０、Ｃ１１が使用される。バラクタＣ１
０、Ｃ１１は、逆バイアス電圧によって、容量が変わる
電圧制御容量である。バラクタＣ１０、Ｃ１１の容量値
は、（数１２）に示されるようにコントロール電圧Ｖｃ
によって制御される。

【００７４】

【数１２】Ｃ１０＝Ｃ１１＝ｆ（Ｖｃ） 共振周波数ｆ₀は、（数１３）に示されるようにコント
ロール電圧Ｖｃの関数を用いて近似される。このように
して、発振器５００は、コントロール電圧Ｖｃに応じて
発振周波数を変化させる電圧制御発振器として機能す
る。

【００７５】

【数１３】ｆ₀＝１／（２π（Ｌｘｆ（Ｖｃ））^0.5） 共振器２００の実抵抗成分を増幅器１００、１０１の負
性抵抗によって低減することにより、高いＱファクタを
有する共振器２００を実現することができる。これによ
り、実施の形態１と同様に、低い位相ノイズを有する電
圧制御発振器（ＶＣＯ）を得ることができる。

【００７６】（実施の形態３）図７は、本発明の実施の
形態３の位相調整回路（ＰＬＬ；Ｐｈａｓｅ Ｌｏｃｋ
ｅｄ Ｌｏｏｐ）５５０の構成を示す。

【００７７】ＰＬＬ５５０は、コントロール電圧Ｖｃに
応じて発振周波数を変化させる電圧制御発振器（ＶＣ
Ｏ）５００と、ＶＣＯ５００からの出力信号をｎ分周す
る分周器５１０と、分周器５１０からの出力信号の位相
と基準信号ｆｒｅｆの位相とを比較する位相比較器（Ｐ
Ｄ）５２０と、位相比較器５２０からの出力信号の高周
波成分を除去するローパスフィルタ（ＬＰＦ）５４０と
を含む。ＬＰＦ５４０からの出力信号は、コントロール
電圧ＶｃとしてＶＣＯ５００に供給される。ＶＣＯ５０
０と分周器５１０と位相比較器５２０とＬＰＦ５４０と
は、単一の半導体チップ上に形成され得る。

【００７８】ＶＣＯ５００からの出力信号が、ＰＬＬ５
５０の出力信号ｆｏｕｔとして出力される。このように
して、ｎ×ｆｒｅｆの周波数を有する出力信号ｆｏｕｔ
を得ることができる。

【００７９】ここで、ＶＣＯ５００として、実施の形態
２において説明した電圧制御発振器５００（図６）を使
用することができる。この場合、ＰＬＬ５５０の伝達関
数とＶＣＯ５００の位相ノイズとは、例えば、図８に示
すような特性を有し得る。

【００８０】図８に示されるように、共振器のＱファク
タが５０である場合（すなわち、Ｑ＝５０の場合）にお
けるＶＣＯ５００の位相ノイズは、Ｑファクタが５であ
る場合（すなわち、Ｑ＝５の場合）に比較して２０ｄＢ
低い。

【００８１】図９は、ＰＬＬ５５０の位相ノイズの特性
を示す。ＰＬＬ５５０の位相ノイズは、ＰＬＬ５５０の
伝達関数とＶＣＯ５００の位相ノイズとの積によって表
される。図９から、本発明によるＰＬＬ５５０（Ｑ＝５
０）によれば、従来方式（Ｑ＝５）に比べて２０ｄＢ低
い位相ノイズを実現することができる。

【００８２】また、本発明によるＰＬＬ５５０を従来方
式ではＶＣＯの内蔵が困難であった通信機器用のＰＬＬ
に適用することにより、通信機器用のＰＬＬを単一の半
導体チップ上に形成することが可能になる。これによ
り、通信機器用のＰＬＬの部品数を大幅に削減すること
が可能になる。

【００８３】なお、本発明は、図７に示されるＰＬＬ５
５０の構成には限定されない。高周波帯域で負性出力抵
抗特性を有する増幅器を用いて共振器のＱファクタを改
善した電圧制御発振器（ＶＣＯ）を用いたＰＬＬはすべ
て本発明の範囲に含まれる。

【００８４】また、実施の形態３では、分周器５１０の
分周数ｎは固定値であるとしたが、分周器５１０の分周
数ｎを外部信号に応じて制御するようにしてもよい。こ
の場合、ＰＬＬ５５０は、周波数シンセサイザとして動
作する。

【００８５】このように、本発明は、ＰＬＬの小型化、
高性能化に寄与し、極めて有用なものである。

【００８６】（実施の形態４）図１０は、本発明の実施
の形態４の受信システム６６０の構成を示す。

【００８７】受信システム６６０は、受信部６６０ａと
信号処理部６６０ｂとを含む。受信部６６０ａと信号処
理部６６０ｂとは、単一の半導体チップ上に形成され得
る。

【００８８】受信部６６０ａは、アンテナ６００を介し
て受信した信号を増幅する低雑音増幅器６１０と、局発
信号Ｌｏを出力する周波数シンセサイザ５５０と、低雑
音増幅器６１０によって増幅された信号と周波数シンセ
サイザ５５０から出力される局発信号Ｌｏとを混合する
ミキサ６２０とを含む。

【００８９】信号処理部６６０ｂは、ミキサ６２０の出
力信号を中間処理する中間信号処理ブロック６３０と、
中間信号処理ブロック６３０から出力されるアナログ信
号をデジタル信号に変換するアナログデジタル変換器
（ＡＤ）６４０と、アナログデジタル変換器６４０から
出力されるデジタル信号を処理するデジタル信号処理プ
ロセッサ（ＤＳＰ）６５０とを含む。

【００９０】ここで、周波数シンセサイザ５５０とし
て、実施の形態３において説明した周波数シンセサイザ
５５０（図７）を使用することができる。

【００９１】図１１（ａ）および（ｂ）は、入力信号ｆ
１、ｆ２、ｆ３、局発信号Ｌｏおよびミキサ６２０の出
力信号のスペクトラムを簡略化して示している。図１１
（ａ）は、周波数シンセサイザ５５０のＱファクタが５
０である場合（すなわち、Ｑ＝５０の場合）におけるス
ペクトラムを示し、図１１（ｂ）は、周波数シンセサイ
ザ５５０のＱファクタが５である場合（すなわち、Ｑ＝
５の場合）におけるスペクトラムを示す。

【００９２】入力信号ｆ１、ｆ２、ｆ３の間隔は、受信
システム６６０において決定されるチャネル間隔ｆｃｈ
に等しい。通常の携帯通信機器では、チャネル間隔ｆｃ
ｈは、２０ｋＨｚ程度である。

【００９３】ミキサ６２０の出力信号は、局発信号Ｌｏ
と入力信号ｆ１、ｆ２、ｆ３との積によって表される。

【００９４】Ｑ＝５の場合における局発信号Ｌｏの近接
位相ノイズは、Ｑ＝５０の場合に比べて２０ｄＢ高い。
Ｑ＝５の場合には、入力信号ｆ１、ｆ２、ｆ３と局発信
号Ｌｏとが混合されると、図１１（ｂ）に示されるよう
に、ｆ２−ｆＬｏの信号はｆ１−ｆＬｏによるノイズに
埋もれてしまう。しかしながら、Ｑ＝５０の場合には、
近接位相ノイズを２０ｄＢ低減することができるため、
ｆ２−ｆＬｏの信号を失うことなく、ミキサ６２０の出
力信号を中間信号処理ブロック６３０に伝送することが
できる。

【００９５】このように、周波数シンセサイザ５５０の
Ｑファクタを増大させることにより、他チャンネルによ
るノイズを低減することができる。このことは、高感度
な受信システムを実現することができることを意味す
る。

【００９６】なお、実施の形態４では、周波数シンセサ
イザ５５０を含む受信システム６６０を例にとり説明し
たが、図１２に示される送信システム７６０においても
同様の効果を得ることができる。

【００９７】図１２に示されるように、送信システム７
４０は、信号処理部７４０ｂと送信部７４０ａとを含
む。信号処理部７４０ｂと送信部７４０とは、単一の半
導体チップ上に形成され得る。

【００９８】信号処理部７４０ｂは、デジタル信号を処
理するデジタル信号処理プロセッサ（ＤＳＰ）７５０
と、ＤＳＰ７５０によって処理されたデジタル信号をア
ナログ信号に変換するデジタルアナログ変換器（ＤＡ）
７００と、デジタルアナログ変換器７００から出力され
るアナログ信号を中間処理する中間信号処理ブロック７
１０とを含む。送信部７４０ａは、局発信号Ｌｏを出力
する周波数シンセサイザ５５０と、周波数シンセサイザ
５５０から出力される局発信号Ｌｏと中間処理ブロック
から出力される信号とを混合するミキサ７２０と、ミキ
サ７２０の出力信号をアンプするパワーアンプ（ＰＡ）
７３０とを含む。パワーアンプ７３０の出力信号は、送
信システム７６０の出力信号としてアンテナ６００から
送信される。

【００９９】ここで、周波数シンセサイザ５５０とし
て、実施の形態３において説明した周波数シンセサイザ
５５０（図７）を使用することができる。これにより、
低位相ノイズの送信信号を得ることができる。

【０１００】また、周波数シンセサイザ５５０を用いる
ことによって、受信システム６６０を単一の半導体チッ
プ上に形成することが可能となり、送信システム７６０
を単一の半導体チップ上に形成することが可能となる。
さらに、受信システム６６０の機能と送信システム７６
０の機能とを有する通信システムを単一の半導体チップ
上に形成することが可能になる。

【０１０１】このように、本発明は、通信機器の小型
化、高性能化に寄与し、極めて有用となる。

【０１０２】

【発明の効果】以上説明したように、共振器と増幅器と
を含む発振器において、増幅器に高周波帯域で負性出力
抵抗特性を持たせることにより、共振器の抵抗成分を低
減させることができる。これにより、共振器のＱファク
タを改善することができる。その結果、ローコスト、低
位相ノイズ、かつ、低消費電力の発振器を実現すること
が可能になる。

【０１０３】さらに、共振器における容量をコントロー
ル電圧によって制御することにより、その発振器を電圧
制御発振器（ＶＣＯ）として動作させることが可能にな
る。

【０１０４】また、位相調整回路をその電圧制御発振器
（ＶＣＯ）を含むように構成することにより、ローコス
ト、低位相ノイズ、かつ、低消費電力の位相調整回路を
実現することが可能になる。

【０１０５】さらに、位相調整回路における分周器の分
周数を外部信号によって可変に制御することにより、そ
の位相調整回路を周波数シンセサイザとして動作させる
ことが可能になる。

【０１０６】また、受信システムまたが送信システムを
その周波数シンセサイザを含むように構成することによ
り、小型、かつ、高性能の受信システムまたは送信シス
テムを実現することが可能になる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の発振器１の構成を示す
図である。

【図２】増幅器１００の等価回路を示す図である。

【図３】増幅器１００の出力コンダクタンスｇｏｕｔを
シミュレーションした結果を示す図である。

【図４】本発明の実施の形態１の発振器１ａの構成を示
す図である。

【図５】本発明の実施の形態１の発振器１ｂの構成を示
す図である。

【図６】本発明の実施の形態２の発振器５００の構成を
示す図である。

【図７】本発明の実施の形態３の位相調整回路５５０の
構成を示す図である。

【図８】ＰＬＬの伝達関数および発振器の位相ノイズの
特性を示す図である。

【図９】ＰＬＬ５５０の位相ノイズの特性を示す図であ
る。

【図１０】本発明の実施の形態４の受信システム６６０
の構成を示す図である。

【図１１】（ａ）および（ｂ）は、入力信号ｆ１、ｆ
２、ｆ３、局発信号Ｌｏおよびミキサ６２０の出力信号
のスペクトラムを示す図である。

【図１２】本発明の実施の形態４の送信システム７６０
の構成を示す図である。

【図１３】従来の発振器１２０１の構成を示す図であ
る。

【図１４】発振器１２０１の等価回路を示す図である。

【図１５】発振器１２０１の位相ノイズ特性を示す図で
ある。

【符号の説明】

１、１ａ、１ｂ 発振器 １００、１０１ 増幅器 ２００ 共振器 ３０１〜３０４ ｎＭＯＳトランジスタ ３１１〜３１４ ｐＭＯＳトランジスタ ４００、４０１ インダクタ ５００ 電圧制御発振器（ＶＣＯ） ５１０ 分周器 ５２０ 位相比較器（ＰＤ） ５４０ ローパスフィルタ（ＬＰＦ） ５５０ 位相調整回路 ６００ アンテナ ６１０ 低雑音増幅器 ６２０、７２０ ミキサ ６３０、７１０ 中間処理ブロック ６４０ アナログデジタル変換器（ＡＤ） ６５０、７５０ デジタル信号処理プロセッサ（ＤＳ
Ｐ） ６６０ 受信システム ７００ デジタルアナログ変換器（ＤＡ） ７３０ パワーアンプ ７６０ 送信システム

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J081 AA02 CC03 CC30 CC44 DD04 EE02 EE03 FF18 FF21 LL05 MM01 MM03 MM04 5J106 AA01 AA04 BB01 CC01 CC21 CC38 CC41 CC52 CC53 JJ01 KK25 KK36 KK40 LL01 PP03 QQ07 QQ12 RR05 SS03 5K020 DD13 DD22 GG04 GG09 GG10 GG12 GG25 LL09 MM01 MM12 MM13 5K060 BB08 HH26 HH27 HH28 HH29 JJ03 JJ04 JJ08 KK08

Claims (13)

【特許請求の範囲】
1. 【請求項１】 共振器と、第１の増幅器と、第２の増幅
   器とを備え、 前記第１の増幅器の出力は、前記第２の増幅器の入力に
   接続されており、前記第２の増幅器の出力は、前記第１
   の増幅器の入力に接続されており、 前記第１の増幅器および第２の増幅器の少なくとも１つ
   は、高周波帯域で負性出力抵抗特性を有し、 前記負性出力抵抗特性を有する増幅器は、 縦属接続された第１、第２のトランジスタと、 前記第２のトランジスタのドレインソース間に接続され
   た第１の容量とを備え、 前記第１のトランジスタのゲートを入力とし、前記第２
   のトランジスタのドレインを出力とする、発振器。
2. 【請求項２】 増幅器と、前記増幅器の出力を前記増幅
   器の入力に帰還する共振器とを備え、 前記増幅器は、高周波帯域で負性出力抵抗特性を有し、 前記増幅器は、 縦属接続された第１、第２のトランジスタと、 前記第２のトランジスタのドレインソース間に接続され
   た第１の容量とを備え、 前記第１のトランジスタのゲートを入力とし、前記第２
   のトランジスタのドレインを出力とする、発振器。
3. 【請求項３】 前記共振器の共振周波数は、コントロー
   ル電圧によって可変に制御される、請求項１または請求
   項２に記載の発振器。
4. 【請求項４】 前記共振器は、インダクタと容量とを備
   え、 前記容量の値は、コントロール電圧によって可変に制御
   される、請求項１または請求項２に記載の発振器。
5. 【請求項５】 前記インダクタは、スパイラルインダク
   タである、請求項４に記載の発振器。
6. 【請求項６】 前記トランジスタは、ＭＯＳトランジス
   タである、請求項１または請求項２に記載の発振器。
7. 【請求項７】 コントロール電圧に応じて発振周波数を
   変化させる電圧制御発振器と、 前記電圧制御発振器からの出力信号を分周する分周器
   と、 前記分周器からの出力信号の位相と基準信号の位相とを
   比較する位相比較器と、 前記位相比較器からの出力信号をフィルタリングするフ
   ィルタとを備え、 前記フィルタからの出力信号は、前記コントロール電圧
   として前記電圧制御発振器に供給され、 前記電圧制御発振器は、共振器と、前記共振器に接続さ
   れた増幅器とを備え、 前記増幅器は、高周波帯域で負性出力抵抗特性を有す
   る、位相調整回路。
8. 【請求項８】 前記電圧制御発振器と前記分周器と前記
   位相比較器と前記フィルタとは、単一の半導体チップ上
   に形成されている、請求項７に記載の位相調整回路。
9. 【請求項９】 前記分周器の分周数は、外部信号によっ
   て可変に制御される、請求項７記載の位相調整回路。
10. 【請求項１０】 局発信号を出力する周波数シンセサイ
    ザと、受信した信号と前記周波数シンセサイザから出力
    される前記局発信号とを混合するミキサとを含む受信部
    と、 前記受信部からの出力信号を処理する信号処理部とを備
    え、 前記周波数シンセサイザは、コントロール電圧に応じて
    発振周波数を変化させる電圧制御発振器と前記電圧制御
    発振器からの出力信号を分周する分周器とを備え、 前記電圧制御発振器は、共振器と、前記共振器に接続さ
    れた増幅器とを備え、 前記増幅器は、高周波帯域で負性出力抵抗特性を有し、 前記分周器の分周数は、外部信号によって可変に制御さ
    れ、 前記共振器の共振周波数は、前記コントロール電圧によ
    って可変に制御される、受信システム。
11. 【請求項１１】 前記受信部と前記信号処理部とは、単
    一の半導体チップ上に形成されている、請求項１０に記
    載の受信システム。
12. 【請求項１２】 信号処理部と、 局発信号を出力する周波数シンセサイザと、前記信号処
    理部からの出力信号と前記周波数シンセサイザから出力
    される局発信号とを混合するミキサとを含む送信部とを
    備え、 前記周波数シンセサイザは、コントロール電圧に応じて
    発振周波数を変化させる電圧制御発振器と前記電圧制御
    発振器からの出力信号を分周する分周器とを備え、 前記電圧制御発振器は、共振器と、前記共振器に接続さ
    れた増幅器とを備え、 前記増幅器は、高周波帯域で負性出力抵抗特性を有し、 前記分周器の分周数は、外部信号によって可変に制御さ
    れ、 前記共振器の共振周波数は、前記コントロール電圧によ
    って可変に制御される、送信システム。
13. 【請求項１３】 前記信号処理部と前記送信部とは、単
    一の半導体チップ上に形成されている、請求項１２に記
    載の送信システム。