JP2000307852A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【課題】 イメージセンサとその画像出力をＡ／Ｄ変換
するＡＤＣにおける駆動（サンプリング）クロックの入
力タイミングを変更する必要が生じた場合に、ハードウ
ェアの変更無しに精度良くクロックの入力タイミングを
調整するようにした画像読取装置を提供する。 【解決手段】 ＡＤＣ（Ｒ、Ｇ、Ｂ）１１９〜１２１へ
サンプリング用ＡＤＣＬＫ、画像処理系へＩＣＬＫ、３
ラインＣＣＤ１１１、アナログ処理系等へ駆動クロック
を出力するタイミング回路１１２のレジスタにＣＰＵ１
０１から調整データを設定することにより駆動クロック
の位相が調整される。調整動作モードでは白基準を用
い、画素クロックの１／整数づつシフトした各位相のＡ
ＤＣ１１９〜１２１出力をシェーディング補正回路とメ
モリを兼用したデジタル値検出回路１２２で検出し、そ
の値を評価して最適位相を選択し調整データとして設定
しクロックの入力タイミングを調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スキャナ、デジタ
ル複写機、デジタルカラー複写機、ファクシミリ、カラ
ーファクシミリ等に装備される画像読取装置に関し、よ
り詳細には、原稿画像を読み取る光電変換手段（ライン
イメージセンサ）から出力されるアナログ信号をサンプ
リングしてデジタル信号に変換するＡ／Ｄ変換手段を有
する画像読取装置における光電変換手段及びＡ／Ｄ変換
手段の駆動（サンプリング）クロックの位相調整技術に
関する。

【０００２】

【従来の技術】従来から、スキャナ、デジタル複写機等
において原稿画像のデータ化に光電読み取りが行われて
いる。光電読み取りに用いる光電変換手段としてはＣＣ
Ｄラインセンサのように変換画素列をライン走査してア
ナログ画像信号を検出するものを採用している。このよ
うな光電変換手段（ＣＣＤ）から良好なアナログ信号を
取り出すためには、適切な位相で駆動クロックを与える
必要がある。また、光電変換手段の駆動クロックの位相
に必要な調整を行った場合に検出した画像信号を処理す
る次段のアナログ処理回路における駆動クロックにも影
響することになる。また、光電変換手段からのアナログ
信号の出力遅延時間は駆動クロック周波数、出力電圧レ
ベル等に左右されるので適切な出力位置でサンプルホー
ルドをするためには、実機評価を行う必要がある。実機
評価後のアナログ信号をデジタル化するためにＡ／Ｄ変
換器（ＡＤＣ）を使用するが、アナログ画像信号のサン
プリングクロックについても画像信号周期の適切な位置
で発生させる必要がある。こうした画像データ処理手段
に与える駆動クロックを発生する手段としては、従来か
らタイミングＬＳＩが用いられている。ところが、ＬＳ
Ｉ化の問題として、ＬＳＩの開発初期の段階で完全な設
計仕様が求められるのに加えてＬＳＩの開発が長期にわ
たることにより、製品化に長期間を要してしまう。

【０００３】

【発明が解決しようとする課題】こうしたことから、製
品の開発後半で駆動クロックのタイミングを微妙に遅ら
せたり、進ませたりする必要が生じることがあった場合
に、開発を長期化させないためにＬＳＩの製造プロセス
の最終段階でディレーラインを入れる等のハード変更を
行うことにより対処することを可能とする提案がなされ
たが、この対応は非常に困難を伴うものであった。本発
明は、こうした従来技術の問題点に鑑みてなされたもの
で、その目的は、原稿画像を読み取る光電変換手段（ラ
インイメージセンサ）から出力されるアナログ信号をサ
ンプリングしてデジタル信号に変換するＡ／Ｄ変換手段
を有する画像読取装置における光電変換手段及びＡ／Ｄ
変換手段の駆動（サンプリング）クロックのタイミング
を変更することが必要になった場合に、位相の遅れた状
態、位相の進んだ状態をハードウェアの変更無しに精度
良く、調整することが可能な駆動（サンプリング）クロ
ックの位相調整手段を備えた画像読取装置を提供するこ
とにある。

【０００４】

【課題を解決するための手段】請求項１の発明は、画像
を読み取るラインイメージセンサと、該ラインイメージ
センサから出力されるアナログ画像信号をデジタル画像
データへ変換するＡ／Ｄ変換手段と、前記ラインイメー
ジセンサ及びＡ／Ｄ変換手段を動作させる各駆動クロッ
クを発生させる駆動クロック発生手段と、前記ラインイ
メージセンサ及びＡ／Ｄ変換手段の動作を制御する制御
手段を有する画像読取装置において、前記制御手段はデ
ータバスを介して位相調整データを前記駆動クロック発
生手段に設定することにより駆動クロックの出力タイミ
ングを調整することを特徴とするものである。

【０００５】請求項２の発明は、請求項１記載の画像読
取装置において、前記画像読取装置は前記Ａ／Ｄ変換手
段からのデジタル画像データを検出するデジタルデータ
検出手段を有し、前記制御手段が前記デジタルデータ検
出手段の検出結果に基づき位相調整データを生成するこ
とを特徴とするものである。

【０００６】請求項３の発明は、請求項１又は２記載の
画像読取装置において、前記画像読取装置は前記ライン
イメージセンサの副走査により得られるODDとEVENの画
像信号に信号間の出力差をなくす補正をした後にODDとE
VEN信号間に一定のＤＣレベルのオフセットを与えるよ
うにゲイン調整をするアナログ処理手段をさらに有し、
該アナログ処理手段の出力を前記Ａ／Ｄ変換手段に入力
することを特徴とするものである。

【０００７】請求項４の発明は、請求項１乃至３のいず
れかに記載の画像読取装置において、前記位相調整デー
タの調整ステップを前記画素クロックの周期の整数分の
１の長さとすることを特徴とするものである。

【０００８】請求項５の発明は、請求項２乃至４のいず
れかに記載の画像読取装置において、前記位相調整デー
タの調整幅を前記画素クロックの１周期分にわたる長さ
とすることを特徴とするものである。

【０００９】請求項６の発明は、請求項２乃至５のいず
れかに記載の画像読取装置において、前記画像読取装置
は前記Ａ／Ｄ変換手段の後段にシェーディング補正手段
を有し、前記デジタルデータ検出手段は検出データを保
持するメモリを前記シェーディング補正手段のメモリと
兼用することを特徴とするものである。

【００１０】

【発明の実施の形態】本発明を添付する図面とともに示
す以下の実施例に基づき説明する。先ず、本発明の画像
読取装置を好適に実施しうるデジタルカラー複写機の概
要を説明する。図１は、本実施例のデジタルカラー複写
機の全体構成の概要を示す図である。このデジタルカラ
ー複写機は、大きく分けるとカラー画像読取装置とカラ
ー画像記録装置からなる。カラー画像読取装置は、画像
読み取りユニット（スキャナ）２、画像処理ユニット３
を有し、一方、カラー画像記録装置は、画像書き込みユ
ニット４、ドラムユニット８と、現像部１０、中間転写
部９、給紙部１１、定着部１２、複写機機構部６を有
し、また、これらの読取と記録の両装置に共通して制御
動作を行うために、システム制御ユニット１、繰作部ユ
ニット５、画像表示ユニット７を備える。

【００１１】本実施例のデジタルカラー複写機によりカ
ラー複写を行う場合の動作の概略を示すと、画像読み取
りユニット２により、光源からの照明光により照射され
る原稿を副走査しながら、原稿からの反射光を３ライン
ＣＣＤセンサにより検出して画像の読み取りを行い、画
像データを画像処理ユニット３に送る。画像処理ユニッ
ト３では、スキャナγ補正、色変換、主走査変倍、画像
分離、加工、エリア処理、階調補正処理などの画像処理
を行なった画像データを画像書き込みユニット４へ送
る。画像書き込みユニット４では、画像データに応じた
変調をかけてＬＤ（レーザダイオード）を駆動する。ド
ラムユニット８では一様に帯電された回転する感光体ド
ラムに前記ＬＤからのレーザビームにより静電潜像を書
き込み、現像部１０によりトナーを付着させて顕像化さ
せる。感光体ドラム上に作られた画像は、中間転写部９
の転写ベルト上に再転写される。中間転写ベルト上には
フルカラーコピーの場合４色（Black：Bk、Cyan：C、Mg
enta：M、Yellow：Y）のトナーが順次重ねられる。フル
カラーコピーの場合にはBk、C、M、Yの４色の作像・転
写工程が終了した時点で中間転写ベルトとタイミングを
合わせて、給紙部１１より転写紙が給紙され、紙転写部
で中間転写ベルトから４色同時に転写紙にトナーが転写
される。トナーが転写された転写紙は搬送部を経て定着
部１２に送られ、定着ローラと加圧ローラによって熱定
着され排紙される。

【００１２】また、上記したコピー動作を行わせる際
に、ユーザの選択により設定されるコピーモード等のコ
ピー条件は、操作部ユニット５によって入力される。設
定されたコピーモード等のコピー条件に従い実行される
動作モードはシステム制御ユニット１に通知され、シス
テム制御ユニット１では設定されたコピーモードを実行
するための制御処理を行う。この時、システム制御ユニ
ット１は、画像読み取りユニット２、画像処理ユニット
３、画像書き込みユニット４、画像表示ユニット７等の
ユニットに対して制御指示を行う。図２は、操作部ユニ
ット５の操作パネルの１例を示す図である。図２に示す
ように、操作部ユニット５の操作パネルにはテンキー４
１、モードクリア／予熱キー４２、割り込みキー４３、
画質調整キー４４、プログラムキー４５、プリントスタ
ートキー４６、クリア／ストップキー４７、エリア加工
キー４８、輝度調整つまみ４９、タッチパネルキー（後
記図３のＬＣＤパネル２６上の）５０、初期設定キー５
１を備える。

【００１３】テンキー４１はコピー枚数などの数値入力
を行う場合に使用する。モードクリア／予熱キー４２は
設定したモードを取り消して初期設定に戻す場合や、一
定時間以上の連続押下で予熱状態とする設定を行う。割
り込みキー４３はコピー中に割り込み、別の原稿のコピ
ーを行う場合に使用する。画質調整キー４４は画質の調
整を行うときに使用する。プログラムキー４５はよく使
用するモードの登録や呼出を行う場合に使用する。プリ
ントスタートキー４６はコピー開始の為のキーである。
クリア／ストップキー４７は入力した数値をクリアする
場合や、コピー途中でコピーを中断する場合に使用す
る。エリア加工キー４８は画像表示ユニット（ディスプ
レイエディタ）７上で、エリア加工・編集等のモードを
実行する場合に使用する。輝度調整つまみ４９はＬＣＤ
パネル（後記図３参照）の画面の明るさを調整する。ま
た、タッチパネルキー５０はＬＣＤパネル上に表示され
た各種のキーの範囲と同じ範囲にキーエリアを設定し
て、タッチパネルが前記設定された範囲内の押下を検出
すると、その設定されたキーの処理を行う。初期設定キ
ー５１はユーザが各初期設定の選択を行う時に押下す
る。

【００１４】また、画像表示ユニット７（図１）に画像
読み取りユニット２から読み取った画像を表示するに
は、システム制御ユニット１からの制御指示により、画
像読み取りユニット２が原稿画像の読み取りをスタート
し、画像読み取りユニット２からの画像信号に対して、
画像処理ユニット３において画像表示装置で表示するの
に適した画像処理を行った後、ＬＣＤパネル等の画像表
示装置に原稿の画像データを出力する。図３は、画像表
示ユニット７の回路構成を示す機能ブロック図である。
図３に示すように、画像表示ユニット７はコマンドライ
ンを介してシステム制御ユニット１と、また、データラ
インを介して画像処理ユニット３に接続されており、Ｆ
ＩＦＯ（ラインバッファ）２１、ＤＲＡＭ（画像データ
メモリ）２２、ＣＰＵ２３、ＶＲＡＭ（ビデオメモリ）
２４、ＬＣＤＣ（ＬＣＤコントローラ）２５、ＬＣＤ
（液晶パネル）２６、ＲＯＭ２７、ＳＲＡＭ２８、シリ
アル通信ドライバ２９、画像データ信号バッファ（ドラ
イバー／レシーバ）３０、キーボード３１を備える。

【００１５】画像処理ユニット３から出力された画像デ
ータは、画像表示ユニット７のＦＩＦＯ２１を介して、
ＣＰＵ２３内蔵のＤＭＡコントローラによって、画像デ
ーター格納用のＤＲＡＭ２２に格納される。画像表示ユ
ニット７には画像データと共に画像データー制御信号も
送られているので、有効画像領域だけを取り込む事が可
能である。ＤＲＡＭ２２に格納された有効画像データ
は、ＣＰＵ２３によってＶＲＡＭ２４にＤＭＡ転送され
る。この時ＣＰＵ２３によってＤＲＡＭ２２内の画像デ
ータの任意の部分を転送したり、拡大・縮小・間引き等
の処理を行うことも可能である。ＶＲＡＭ２４に転送さ
れた画像データは、ＬＣＤＣ（ＬＣＤコントローラ）２
５の制御によりＬＣＤパネル２６に表示される。

【００１６】図４は、図３に示す画像表示ユニット７の
ＬＣＤパネルの１実施例を示す図である。画像表示ユニ
ット７は画像をＬＣＤパネル２６に表示させる。また、
表示画面内で編集・加工のエリア指定／モード設定を行
うためのディスプレイエディタを兼用するようにしても
良い。図４の各設定キーは図３の機能ブロック図におい
てはキ−ボード３１の部分にあたる。本発明の画像読取
装置にとって重要な部分は、読み取りキーと明るさ調整
キーで、読み取りキーは原稿の読み取りをスタートし、
読み取られた画像全体をディスプレイに表示するための
キーで、明るさ調整キーはディスプレイの明るさを調整
するためのキーである。

【００１７】図５は、ＬＣＤパネル２６に表示される画
面の一例を示す。図５に示されるように、ＬＣＤ画面上
でカラーモード、自動濃度、マニュアル濃度、画質モー
ド（自動画像分離）、自動用紙選択、用紙トレイ、用紙
自動変倍、変倍（等倍）、ソート、スタック等のモード
選択表示があり、さらにクリエイト、カラー加工、両
面、変倍等のサブ画面選択表示も用意されている。ま
た、ＬＣＤパネル２６をタッチパネルとし、各表示部の
大きさと同様の大きさのキーを設定する。一部のキーは
キーの押し下げ操作により画面展開を可能としている。
図６は、図５上の変倍キー押下による画面展開の一例を
示す。変倍キーが押下されると、画面下方から変倍設定
画面がスクロ←ルアップされる。変倍設定画面には定形
変倍（予め変倍率が設定されている変倍モード）用のキ
←が設定されている。例えば７１％の部分のタッチパネ
ルキーを押下すると、変倍率７１％が選択される。ま
た、この画面には定形変倍以外の変倍モードを選択する
ため、ズームキー、寸法変倍キー、独立変倍／拡大連写
キーが画面左側に設定されている。

【００１８】上記したタッチパネルの検出回路とその動
作を説明する。図７は、タッチパネル検出回路の構成の
一例を示す図である。また、図８は、図７の検出回路に
おけるタッチパネルのX,Y各電極の電位の設定状態を表
したものである。図７に示すように、タッチパネル検出
回路はタッチパネル７１、コントローラ７２、Ａ／Ｄコ
ンバータ７３及び動作の切換回路を備える。コントロー
ラ７２は検出端子をHigh状態にして、タッチパネル７１
の各電極の電位X1、X2、Yl、Y2を図８に示されるように
設定する。Yl、Y2の回路は抵抗でプルアップされている
ので、タッチパネル７１OFFのときYlは＋５vになり、ON
の時は０vになる。従って、Ａ／Ｄコンバータ７３の出
力からON／OFFの状態を確認する。コントローラ７２
は、タッチパネル７１のONの状態を検知すると、測定モ
ードに切り換える。X方向の時はX1は＋５v、X2は０vに
なり、入力位置の電位がYlを通してＡ／Ｄコンバータ７
３に接続されて座標が算出される。また、Y方向の座標
も回路を切り換えて同様に算出される。このような検出
回路によって、タッチパネル７１の押下位置が検出され
る。

【００１９】上記した画像表示部と各種の入力用キーが
操作パネル（図２参照）上に集約されている操作部ユニ
ット５について、その回路構成とその動作の概略を以下
に記す。図９は、操作部ユニットの回路構成の１例を示
す機能ブロック図である。図９に示すように、操作部ユ
ニット５はＣＰＵ５３、アドレスラッチ５４、ＬＣＤＣ
（ＬＣＤコントローラ）５５、アドレスデコーダ５６、
システムリセット５７、ＲＯＭ５８、ＬＥＤドライバ５
９、キーボード６０、タッチパネル６１、ＬＣＤモジュ
ール６２、ＲＯＭ６３、ＲＡＭ６４、光トランシーバ６
５を備える。

【００２０】ＣＰＵ５３からのアドレス信号はアドレス
ラッチ５４に取り込まれ、メモリへのアクセスコントロ
ールのためにアドレス信号を各メモリに与える。アドレ
スラッチ５４をでたアドレス信号はその一部がアドレス
デコーダ５６に入り、ここで各ＩＣへのチップセレクト
信号を作り、メモリマップの作成に使用される。また、
アドレスはＲＯＭ５８（又はＲＡＭ）メモリやＬＣＤＣ
５５に入りアドレス指定に使用される。一方、ＣＰＵ５
３からのデーターバスはＲＯＭ５８やＬＣＤＣ５５に接
続され、データの双方向通信が行われる。ＬＣＤＣ５５
にはＣＰＵ５３からのアドレスバス、データバスの他
に、ＬＥＤドライバ５９、キーボード６０、アナログタ
ッチパネル６１、ＬＣＤモジュール６２、そして表示デ
ータ用のＲＯＭ６３、ＲＡＭ６４等が接続されている。
ＬＣＤＣ５５はキーボードからの信号やタッチパネル６
１からの信号によりＲＯＭ６３、ＲＡＭ６４のデータか
ら表示データを作成し、ＬＣＤモジュール６２の画面表
示をコントロールする。また、ＣＰＵ５３には光ファイ
バー用コネクタとしての光トランシーバ６５が接続され
ており、外部との通信を行っている。

【００２１】次に、上記したデジタルカラー複写機に装
備される本発明を適用した画像読取装置について以下に
より詳細に説明する。図１０、図１１は本実施例のカラ
ー画像読取装置の読み取り画像信号の処理系及びスキャ
ナ（画像読み取りユニット２）制御系を主に示す全体ブ
ロック図である。この処理・制御系（以下、スキャナＩ
ＰＵ（画像処理ユニット）制御部という）を構成する各
要素の機能を画像信号の処理を中心に図１０を参照して
説明する。

【００２２】スキャナＩＰＵ制御部上のＣＰＵ１０１は
ＲＯＭ１０２に格納されたプログラムを実行しＲＡＭ１
０３にデータ等を読み書きすることによりスキャナＩＰ
Ｕ制御部全体の制御を行っている。また、ＣＰＵ１０１
はシステム制御部１０４とシリアル通信で接続されお
り、コマンド及びデータの送受信により指令された動作
を行う。システム制御部１０４は操作表示部１０５とシ
リアル通信で接続されており、ユーザからのキー入力指
示により動作モード等の指示を設定することができる
（システム制御部については図１のシステム制御ユニッ
ト１に関する上記説明参照）。一方、ＣＰＵ１０１は１
／Ｏ１０６を構成する原稿検知センサ、ＨＰセンサ、圧
板開閉センサ、冷却ファン等に接続されており、１／Ｏ
１０６における検知及びＯＮ／ＯＦＦといった動作の制
御をしている。スキャナモータドライバ１０７はＣＰＵ
１０１からのＰＷＭ出力によりドライブされ励磁パルス
シーケンスを発生し原稿走査駆動用のパルスモータ１０
８を駆動する。

【００２３】原稿画像はランプレギュレータ１０９の下
に駆動されるハロゲンランプ１１０により照明され、原
稿面からの反射光を複数ミラー及びレンズを通り３ライ
ンＣＣＤ１１１の受光面に結像することにより原稿面の
画像が読み取られる。３ラインＣＣＤ１１１はスキャナ
ＩＰＵ制御部上のタイミング回路１１２によって、各ラ
インに対し駆動クロックを与えられレッド、グリーン、
ブルー（以下、それぞれ「Ｒ」「Ｇ」「Ｂ」と記す）各
々の奇数フィールド（以下「ODD」と記す）、偶数フィ
ールド（以下「EVEN」と記す）のアナログの画像信号を
エミッタホロワ１１３〜１１５に出力している。エミッ
タホロワ１１３〜１１５からのアナログ出力はそれぞれ
アナログ処理回路１１６〜１１８へ入力され、アナログ
処理回路内で減算法ＣＤＳを実行し、ＣＣＤのオプテイ
カルブラック部検出でラインクランプを実施し、ODDとE
VENの出力差がなくなるように補正すべく、それぞれの
アンプゲイン調整を行う。ゲイン調整後はマルチプレク
サで合成して、最終的にＤＣレベルのオフセット調整
（後記する位相調整モードの動作にて詳述）後に、Ｒ、
Ｇ、Ｂ各信号をＲＧＢ用の各Ａ／Ｄコンバータ（以下
［ＡＤＣ］と記す）１１９〜１２１へ入力する。

【００２４】ＡＤＣ１１９〜１２１へ入力されたＲ、
Ｇ、Ｂ各アナログ信号はデジタル化されてシェーディン
グ補正回路１２２へ入力される。シェーディング補正回
路１２２では照明系の光量不均一やＣＣＤの画素出力の
バラツキを補正する機能を持っている。シェーディング
補正された画像データはライン間補正メモリ１２３，１
２４へ入力されて３ラインＣＣＤのＢとＧ、ＢとＲのラ
イン数の画像データをメモリで遅延させてＢ、Ｇ、Ｒの
読取画像信号の１ライン以上の位置合わせを行いドット
補正回路１２５へ出力する。ドット補正回路１２５では
ライン間補正メモリ１２３，１２４から出力された画像
データをＲ、Ｇ、Ｂデータの１ライン以内でドットのズ
レを補正する。次いで、スキャナγ補正１２６で反射率
リニアデータをルックアップテーブル方式で補正を各色
について行う。

【００２５】この補正後の画像データは自動原稿色判定
回路１２８と自動画像分離回路１２９とディレーメモリ
１２７を介してＲＧＢフィルタ・色変換処理・変倍処理
・クリエイト処理回路１３０に入力される。自動原稿色
判定回路１２８ではＡＣＳ（有彩／無彩判定）処理、即
ち、黒及び灰色の判定を行う。また、自動画像分離回路
１２９では、エッジ判定（白画素と黒画素の連続性によ
り判定）、網点判定（画像中の山／谷ピーク画素の繰り
返しパターンにより判定）及び写真判定（文字・網点外
で画像データがある場合）を行い、文字及び印刷（網
点）部、写真部の領域を判定してＣＰＵ１０１に伝え、
後段のＲＧＢフィルタ、色変換、プリンタγ補正、ＹＭ
ＣＫフィルタ、階調処理でパラメータや係数の切り換え
に使用される。

【００２６】ディレーメモリ１２７を経たＲ、Ｇ、Ｂ画
像データはＲＧＢフィルタ・色変換処理・変倍処理・ク
リエイト処理回路１３０のＲＧＢフィルタに入力され
る。ＲＧＢフィルタでは先の領域の判定結果に従ってフ
ィルタ係数を切り換え設定することによりＲ、Ｇ、Ｂの
ＭＴＦ補正、平滑化、エッジ強調、スルー等の処理を行
う。続く色変換処理回路ではＲ、Ｇ、ＢデータからＹＭ
ＣＫ変換、ＵＣＲ、ＵＣＡ処理を実行する。また、変倍
処理回路に入力され主走査の画像データに対して拡大／
縮小処理を実行する。この処理後に、画像データを分岐
し、分岐した画像データの一部はＩ／Ｆを介して画像表
示部１３２に入力される。こうすることにより読み取り
画像を本デジタルカラー複写機における画像表示部１３
２のＬＣＤパネル（図３参照）面に表示し、読み取り結
果をモニタすることができる。クリエイト処理回路では
クリエイト編集、カラー加工を行う。クリエイト編集で
は斜体、ミラー、影付け、中抜き処理等を実行する。カ
ラー加工では、カラー変換、指定色消去、アンダーカラ
ー等の加工を行う。

【００２７】プリンタγ補正、ＹＭＣＫフィルタ等の書
き込み処理回路１３１では先の領域の判定に基づいてプ
リンタγ変換とＹＭＣＫフィルタに用いる係数を設定す
る。書き込み処理に含まれる階調処理ではディザ処理を
実行し、ビデオコントロールでは書き込みタイミング設
定や画像領域、白抜き領域の設定やグレースケールやカ
ラーパッチ等のテストパターン発生を行うことができ、
最終画像データの書き込み処理でＬＤ（レーザーダイオ
ード）へ出力できるように処理されて、ＬＤへ出力す
る。上記各機能処理の実行は、ＣＰＵ１０１に接続され
いるＲＯＭ１０２に格納されているプログラムにより各
処理の設定と動作をシステム制御部１０４の指示により
行うことによる。

【００２８】ここで、上記した実施例のカラー画像読取
装置のスキャナＩＰＵ制御部中でも本発明と深い関わり
のある部分である読み取り画像信号の処理系を詳細に説
明する。図１２は読み取り画像信号の処理系のブロック
図で、図１０、図１１に示される処理系の一部を示す。
なお、両図に示したと同じ構成要素には同一の符号を付
している。図１２を参照して、この実施例の読み取り画
像信号の処理に係わる駆動クロック信号のタイミング制
御動作を中心に処理系の動作を説明する。タイミング回
路１１２はＡＤＣ（Ｒ、Ｇ、Ｂ用）１１９〜１２１へＡ
ＤＣＬＫ信号（ＡＤＣサンプリングクロック）とシェー
ディング補正回路１２２以後のデジタル処理系へＩＣＬ
Ｋ信号（画像処理系信号クロック）を出力する。また、
タイミング回路１１２は３ラインＣＣＤ１１１、アナロ
グ処理系等へも駆動クロックを出力する。この駆動クロ
ックにより３ラインＣＣＤ１１１は、Ｒ、Ｇ、Ｂそれぞ
れについてODDとEVEN別にＣＣＤ出力としてアナログ信
号を出力し、同様にアナログ処理回路１１６〜１１８で
もODDとEVEN別々に処理し、その後に合成してＡＤＣ１
１９〜１２１への入力信号として出力させる。これらの
信号波形と信号間のタイミングを図１３のタイミングチ
ャートに示す。同図には、発振器からの基本クロックと
周期を同じにしたスキャナ画像ＣＬＫとＣＣＤのライン
に応じて定めたＯＬＳＹＮＣ（ライン同期信号）及び基
本クロックを４逓倍した４逓倍ＣＬＫをもとに生成され
るＡＤＣＬＫ，ＩＣＬＫに加えて、スキャナ画像ＣＬＫ
により駆動されたＣＣＤ出力及びＣＣＤ出力を処理する
アナログ処理回路における合成後のアナログ画像信号
（ＡＤＣ入力信号）の出力タイミングの様子が示されて
いる。

【００２９】次に、タイミング回路１１２から出力され
るＡＤＣ１１９〜１２１への駆動クロックＡＤＣＬＫ信
号と、ＡＤＣ１１９〜１２１以降のデジタル処理系への
駆動クロックＩＣＬＫ信号の位相調整について説明す
る。位相調整の指示はＣＰＵ１０１よりアドレスバス／
データバスを介してタイミング回路１１２に送られ、バ
スＩ／Ｆを通してタイミング回路１１２に設けられたＡ
ＤＣＬＫ、ＩＣＬＫ位相調整レジスタに調整データを書
き込むことで行われる。この調整データ値によりコント
ロール信号が出力され位相調整がなされる。タイミング
回路１１２の基本クロックは発振器（図示せず）より入
力される。本例では発振器の基本クロック周波数はスキ
ャナ画像クロック周波数と同じくし、ＰＬＬ回路で４逓
倍クロックを生成し（図１３参照）、この４逓倍ＣＬＫ
と基本ＣＬＫ（スキャナ画像ＣＬＫ）を共に位相調整回
路に入力し位相調整されて後にＡＤＣ１１９〜１２１及
び各デジタル処理回路へ出力する。

【００３０】ＡＤＣＬＫ、ＩＣＬＫ位相調整レジスタは
次の８ビットレジスタとなっている。 〔ＡＤＣＬＫ、ＩＣＬＫ位相調整レジスタ（８ビット）〕 Ｄ７ Ｄ６ Ｄ５ Ｄ４ Ｄ３ Ｄ２ Ｄ１ Ｄ０ − − − − − SEL ADC1 ADC0 上記８ビットの位相調整レジスタにおけるＤ０，Ｄ１の
２ビット（ADCO，ADC1ビット）でＡＤＣＬＫ、ＩＣＬＫ
信号の位相調整データを、Ｄ２の１ビット（SELビッ
ト）でＡＤＣＬＫ、ＩＣＬＫ位相調整選択データを書き
込むようになっている。SELビットは“０”でＡＤＣＬ
ＫとＩＣＬＫを同位相で調整するモードを選択し、
“１”でＩＣＬＫは固定のままでＡＤＣＬＫのみ位相調
整するモードを選択可能にしている。この２つのモード
がある理由は、シェーディング補正回路１２２以降のデ
ジタル処理回路の画像データのラッチタイミングのクロ
ックの位相により選択される。つまり、使用するＡＤＣ
１１９〜１２１のデジタルデータ出力タイミングと後段
のデジタル処理回路のセットリングタイムとホールドタ
イムが許容値範囲内に入る側を選択すればよい。例え
ば、ＡＤＣとして新たに開発されたものが採用され回路
構成が変更されることによりサンプリングクロックとデ
ジタルデータ出力タイミングが変わった場合でも、条件
を満たす側を選択することで対応可能となる。

【００３１】本例では、４逓倍クロックを使用しＡＤＣ
ＬＫ、ＩＣＬＫ信号を生成するので、４逓倍クロックの
信号周期より位相調整は４パターンとなる。これは、Ｐ
ＬＬ回路で何逓倍を選択するかにより分解能ビット数が
異なることは言うまでもない。図１４及び図１５は４逓
倍クロックの信号周期より位相調整されたＡＤＣＬＫ、
ＩＣＬＫ信号の４パターンを示す。いずれの図もレジス
タの設定値を４段階（ｘ０ｈ〜ｘ３ｈ）で変更した場合
のタイミングチャートで、図１４はＡＤＣＬＫとＩＣＬ
Ｋを同位相で調整した場合を、図１５はＩＣＬＫは固定
のままでＡＤＣＬＫのみ位相調整した場合の例を示す。
上記を実行する際に、ＡＤＣＬＫ、ＩＣＬＫ信号の設定
は電源ＯＮ時に実行されるＣＰＵ１０１のソフトウェア
の初期設定で行うようにする。従って、位相調整を変更
する場合にはソフトウェアの変更が必要になる。なお、
ソフトウェアの変更せずに位相調整を行うことも可能で
あり、その例としては、制御基板上のディップスイッチ
の切り換えや操作表示部１０５のＳＰモードから変更す
ることができるようにしてもよい。操作表示部１０５か
らの変更の場合は、操作表示部１０５から入力された位
相調整データはシステム制御部１０４を介してスキャナ
ＩＰＵ制御部のＣＰＵ１０１へシリアル通信データとし
て送信され、ＣＰＵ１０１では受信した位相調整データ
を基にその調整動作を行う。

【００３２】次に、ＡＤＣＬＫ、ＩＣＬＫ信号の位相調
整を行う他の方法についてその実施例を以下に説明す
る。上記では、本装置を利用する時にハードウエア或い
はソフトウエアに対して予め用意された条件を入力操作
により設定することにより位相調整を行うものについて
示したが、ここでは、調整量を変えた場合の出力変化を
検出し検出結果により最適な調整量を選択するようにし
たものである。この位相調整動作モードを実行するため
に、ＡＤＣＬＫ、ＩＣＬＫ信号の位相を変化させ、変化
させた時のデジタル画像出力の検出を行い、その検出結
果を評価し、評価に従い位相調整データを定めるという
手順を必要とする。本実施例では、位相調整モードをア
ナログ処理回路１１６〜１１８、ＡＤＣ１１９〜１２１
及びシェーディング補正回路（デジタル値検出回路）１
２２に行わせ、その際にＡＤＣ１１９〜１２１で処理さ
れた後の画像信号出力の検出のために新たに回路を設け
ることなくシェーディング補正回路１２２を兼用するよ
うにしたデジタル値検出回路を用いて位相を変化させた
ＡＤＣＬＫ、ＩＣＬＫ信号によって駆動され処理された
後の画像信号出力を検出し、それを評価するようにして
いる。

【００３３】以下に、本実施例の位相調整モードについ
て詳細に説明する。操作表示部１０５のＳＰモード上の
図示せぬＡＤＣ位相調整キーが押下されるとＡＤＣ位相
調整モードが実行される。ＣＰＵ１０１はシェーディン
グ補正回路１２２へバスＩ／Ｆ経由でその回路内のレジ
スタ設定部へＡＤＣ位相調整モードへの移行を通知す
る。これにより通常シェーデイング補正の白メモリとし
て利用しているメモリを読み取り画像データの１ドット
毎の平均値（例えば、１０ラインの平均）をメモリし得
る状態とする、つまり、シェーディング補正回路をデジ
タル値検出回路とする。ここでは、ＡＤＣＬＫ、ＩＣＬ
Ｋ位相調整レジスタのSELビットを“０”としたＡＤＣ
ＬＫとＩＣＬＫを同位相で調整する場合について説明す
る。

【００３４】図１６はＡＤＣ位相調整モードのフローチ
ャートを示す。図１６に示されるフローに従い、ＡＤＣ
位相調整モードの動作を説明する。なお、説明文に括弧
書きで図１６に示されるステップ番号を参照のために付
記する。このフローは操作表示部１０５のＡＤＣ位相調
整キーの押下により開始され、先ず、シェーディング補
正回路１２２へＡＤＣ位相調整モードへの移行を通知
し、そこをデジタル値検出回路として動作させる位相調
整モードに設定する（Ｓ１）。次に、白基準板でのデー
タにより位相を調整するので、照明系を載せたキャレッ
ジをホームポジションから白基準板上に移動させ露光ラ
ンプを点灯する（Ｓ２）。露光された白基準板を３ライ
ンＣＣＤ１１１上に結像し光電変換出力信号によりＡＤ
ＣＬＫ位相調整サブルーチンを実行する（Ｓ３）。ＡＤ
ＣＬＫ位相調整サブルーチンを終了し、露光ランプ消灯
した後に、ホームポジションへ戻し（Ｓ４）、位相調整
モードの設定によりデジタル値検出回路の動作を行って
いた回路を元のシェーディング補正回路１２２の動作を
行わせるようにして（Ｓ５）、ＡＤＣ位相調整モードの
動作を完了する。

【００３５】上記ＡＤＣ位相調整モードの動作フローに
おけるＡＤＣＬＫ位相調整サブルーチンを詳細に説明す
る。図１７はＡＤＣＬＫ位相調整サブルーチンの動作フ
ローを示すチャートである。図示のフローに従い、ＡＤ
ＣＬＫ位相調整サブルーチンの動作を説明する。このフ
ローは上記したＡＤＣ位相調整モードのステップＳ３
（図１６）において、露光された白基準板を３ラインＣ
ＣＤ１１１上に結像しライン走査をして光電変換された
ODDとEVENの画像出力信号を得たところから開始され
る。アナログ処理回路１１６〜１１８ではエミッタホロ
ワ１１３〜１１５から入力された白基準板によるODDとE
VENの画像信号の出力差をなくす補正を施した後に、さ
らにODDとEVEN間の信号レベルの差値をある一定量：Ａ
だけずらすようにそれぞれにゲインの調整を行う（Ｓ３
０１）。

【００３６】次に、ＣＰＵ１０１はタイミング回路１１
２のＡＤＣＬＫ，ＩＣＬＫ位相調整レジスタへ設定値＝
ｘ０ｈを書き込む（Ｓ３０２）。ここで、設定された位
相における出力の一定時間の平均をとるためにライン同
期信号１０カウントしたかを確認し（Ｓ３０３）、確認
後に先のステップＳ１（図１６）において設定したモー
ドにより動作するデジタル値検出回路１２２のメモリよ
り１ドット毎の平均化されたデータ値をＣＰＵ１０１が
リードする（Ｓ３０４）。このリードしたライン単位の
データをODDとEVEN別に平均化して求めた値についてそ
の差を計算しその差値：Ｂを求め、さらに先のステップ
Ｓ３０１にて設定した値：Ａ（ODDとEVEN間の信号レベ
ル差）との差、即ち（Ａ−Ｂ）をとり、その絶対値：｜
Ａ−Ｂ｜を結果：Ｃとして求め（Ｓ３０５）、得た結果
ＣをＲＡＭに格納する（Ｓ３０６）。

【００３７】次いで、ＣＰＵ１０１はタイミング回路１
１２のＡＤＣＬＫ，ＩＣＬＫ位相調整レジスタへ次のシ
フト値を設定する設定値＝ｘ１ｈを書き込む（Ｓ３０
７）、つまり、シフト１（１パルス遅れ）の状態（図１
４、１５参照）にして、先に行ったステップと同様に、
平均化に必要な一定時間後に（Ｓ３０８）、先のデジタ
ル値検出回路１２２のメモリより１ドット毎の平均値デ
ータをＣＰＵ１０１がリードする（Ｓ３０９）。このリ
ードしたライン単位のデータより前記と同様の処理を実
行し、Ｃ＝｜Ａ−Ｂ｜の計算を行い（Ｓ３１０）、得た
結果をＲＡＭに格納する（Ｓ３１１）。次いで、ＣＰ
Ｕ１０１はタイミング回路１１２のＡＤＣＬＫ，ＩＣＬ
Ｋ位相調整レジスタへ次のシフト値を設定する設定値＝
ｘ３ｈを書き込む（Ｓ３１２）、つまり、シフト４（１
パルス進み）の状態（図１４、１５参照）にして、先に
行ったステップと同様に、平均化に必要な一定時間後に
（Ｓ３１３）、先のデジタル値検出回路１２２のメモリ
より１ドット毎の平均値データをＣＰＵ１０１がリード
する（Ｓ３１４）。このリードしたライン単位のデータ
より前記と同様の処理を実行し、Ｃ＝｜Ａ−Ｂ｜の計算
を行い（Ｓ３１５）、得た結果をＲＡＭに格納する
（Ｓ３１６）。上記した各シフト位置において求めＲＡ
Ｍ〜に格納された結果：Ｃ＝｜Ａ−Ｂ｜の値を比較
して最も良好な位相調整データを決定し（Ｓ３１７）、
決定したｘ０ｈ〜ｘ３ｈのいずれかをＡＤＣＬＫ，ＩＣ
ＬＫ位相調整レジスタにセットする（Ｓ３１８）ことに
よりＡＤＣＬＫ位相調整サブルーチンを終える。

【００３８】本例では位相調整としては４逓倍クロック
をＰＬＬ回路により生成しているが、８逓倍、１６逓倍
クロックを使用して位相調整の分解能を上げて、さらに
良好な精度で調整を行ってもよい。この場合には、位相
の遅れ及び進みパルスを基準の位置から数パルス取って
先の計算のデータ比較を行って位相を決めることで良好
な結果が得られる。本発明ではODDとEVENの画像データ
に対して両者の信号レベルの差値をある一定量：Ａだけ
ずらすようなゲインの調整をそれぞれに行っている。OD
DとEVENの画像信号レベルに差をつけることによって、
サンプリングが正しい位置で行われていない場合は変化
点でのデータを取り込むことになるためＢ（ライン単位
のデータをODDとEVEN別に平均化して求めた値の差値）
の値が小さくなり、結果Ｃが大きい値となる。すなわ
ち、結果Ｃの値が小さくなれば適正な位置でサンプリン
グが行われることになるので、例えば、画素位置とＡ／
Ｄ変換のサンプリング位置をオシロスコープ等の目視に
よる確認が行いやすくなる等、最適調整の判断がし易く
なる。

【００３９】

【発明の効果】（１） ラインイメージセンサ及びＡ／
Ｄ変換器（ＡＤＣ）の駆動クロックは、従来、タイミン
グＬＳＩで発生させていたためにタイミングを調整する
場合に、ディレーラインを入れる等のハード変更によら
ざるを得ないという制約を受け、その対応に困難をきた
していたが、本発明によって、位相調整データにより駆
動クロックの出力タイミングが調整できるクロック発生
手段を設け、このクロック発生手段におけるレジスタに
装置全体を制御するＣＰＵからデータバスを介して調整
データを書込むことにより、位相の遅れた状態、位相の
進んだ状態で、ハードウェアの変更（従来のディレーラ
インを入れる等の）なしに、クロックを発生させ、適切
な出力位置でゲート及びサンプルホールドしラインイメ
ージセンサ、ＡＤＣの駆動を行うことが可能となる。ま
た、ＥＭＩ規制に従って行われる放射ノイズ低減のた
め、ＣＣＤ駆動クロックやアナログ処理実行クロック、
さらにＡＤＣクロックにフィルタやダンピング抵抗の挿
入や定数変更により、クロック波形をなまらせて対応す
る必要があり、こうした場合にクロックの立ち上がり、
立ち下がりにディレーが発生し信号出力に遅れが生じた
りする。このため行うフィルタやダンピング抵抗の挿入
や定数変更は画像データに影響を与えないレベルで調整
するしかなかったが、本発明によると、前記のディレー
が生じても位相調整が可能であるから、ＥＭＩ対策によ
る悪影響を防止でき、こうした条件下においても良好な
タイミングで信号出力をサンプリングし、放射ノイズレ
ベルを大きく下げることが可能となり利用範囲を拡大す
ることができる。

【００４０】（２） 上記（１）の効果に加え、ライン
イメージセンサからの光電変換したアナログ画像信号を
ＡＤＣで変換して得たデジタルデータを検出しその検出
結果に基づき生成された位相調整データを用いて駆動ク
ロックのタイミングを調整することにより、より適切な
出力位置でサンプルホールドしＡＤＣの駆動を行うこと
が可能となる。

【００４１】（３） 上記（１）、（２）の効果に加え
て、アナログ画像信号のゲインをODDとEVEN別に両者の
出力差を補正した後にＤＣレベルにオフセットを与える
ように調整するアナログ処理手段を設けることにより、
位相調整する場合に適正位置で駆動（ゲート、サンプ
ル）できれば、ODDとEVENに与えたレベル差と同じデー
タ値をとり、適正位置でなければ（例えば、画素の変化
点）ゲイン調整で与えた差をとれなくなり、画素位置と
Ａ／Ｄ変換のサンプリング位置をオシロスコープ等の目
視による確認が行いやすいこと等、出力値の変化を判断
する場合に処理しやすいデータ結果が提供できることか
ら位相調整の精度を高くすることが可能となる。

【００４２】（４） 上記（１）〜（３）の効果に加え
て、位相調整データの調整ステップをＰＬＬによる逓倍
回路等を使用して前記画素クロック（ＡＤＣの駆動クロ
ック）の周期の整数分の１の長さとして、ゲートの遅延
量が積算され蓄積されることを無くすことにより、さら
に正確な位相調整が可能となる。

【００４３】（５） 上記（１）〜（４）の効果に加え
て、位相調整データの調整幅を画素クロック（ＡＤＣの
駆動クロック）の１周期分にわたるようにしたことによ
り、１周期分の調整ができるので遅れ方向だけでなく進
み方向も調整することができ、最適な動作が可能とな
る。

【００４４】（６） 上記（１）〜（５）の効果に加え
て、デジタルデータ検出手段は検出データを保持するメ
モリを前記シェーディング補正手段のメモリと兼用する
ようにしたので、めもりのりようこうりつをあげ、ま
た、高価なメモリを位相調整のためだけに新たに用意す
る場合のコストアップを抑えることができる。

【図面の簡単な説明】

【図１】本発明の画像読取装置を好適に実施しうるデジ
タルカラー複写機の全体構成の概要を示す図である。

【図２】図１に示すデジタルカラー複写機の操作部ユニ
ットの操作パネルの１例を示す図である。

【図３】図１に示すデジタルカラー複写機の画像表示ユ
ニットの回路構成を示す機能ブロック図である。

【図４】図３に示す画像表示ユニットのＬＣＤパネルの
１実施例を示す図である。

【図５】図４に示されるＬＣＤパネルに表示される画面
の１例を示す図である。

【図６】図５に示される画面上の変倍キー押下による画
面展開の１例を示す。

【図７】タッチパネル検出回路の構成の１例を示す図で
ある。

【図８】図７の検出回路におけるタッチパネルのX,Y各
電極の電位の設定状態を表したものである。

【図９】図１に示すデジタルカラー複写機の操作部ユニ
ットの回路構成の１例を示す機能ブロック図である。

【図１０】本発明を適用したカラー画像読取装置の読み
取り画像信号の処理系及びスキャナ制御系を主に示す全
体ブロック図（その１）である。

【図１１】本発明を適用したカラー画像読取装置の読み
取り画像信号の処理系及びスキャナ制御系を主に示す全
体ブロック図（その２）である。

【図１２】本発明を適用した画像読取装置における読み
取り画像信号の処理系のブロック図でである。

【図１３】読み取り画像信号の処理系の各信号波形と信
号間のタイミングを示すチャートである。

【図１４】４逓倍クロックの信号周期より位相調整され
たＡＤＣＬＫ、ＩＣＬＫ信号（同位相）の４パターンを
示す。

【図１５】４逓倍クロックの信号周期より位相調整され
たＡＤＣＬＫ信号（ＩＣＬＫ信号固定）の４パターンを
示す。

【図１６】ＡＤＣＬＫ位相調整モードの動作フローを示
すチャートである。

【図１７】ＡＤＣＬＫ位相調整サブルーチンの動作フロ
ーを示すチャートである。

【符号の説明】

１０１…ＣＰＵ、 １０４…システム制御部、
１０５…操作表示部、 １１１…３ラインＣＣＤ、
１１２…タイミング回路、 １１６〜１１８…アナログ
処理回路（Ｒ、Ｇ、Ｂ用）、１１９〜１２１…ＡＤＣ
（Ａ／Ｄコンバータ）（Ｒ、Ｇ、Ｂ用）、１２２…シェ
ーディング補正回路（デジタル値検出回路）。

フロントページの続き Ｆターム(参考） 5B047 AA01 BB02 CA06 CB17 CB30 DA01 DA04 DB01 5C051 AA01 BA03 DA03 DB01 DB15 DE03 DE15 DE17 DE18 5C072 AA01 BA04 EA05 FB08 FB12 FB23 RA20 UA02 UA05 UA06 XA01 5C077 LL19 MM03 PP06 PP11 PP12 PP17 PQ03 PQ04 PQ05 RR01 SS01 TT06

Claims (6)

【特許請求の範囲】
1. 【請求項１】 画像を読み取るラインイメージセンサ
   と、該ラインイメージセンサから出力されるアナログ画
   像信号をデジタル画像データへ変換するＡ／Ｄ変換手段
   と、前記ラインイメージセンサ及びＡ／Ｄ変換手段を動
   作させる各駆動クロックを発生させる駆動クロック発生
   手段と、前記ラインイメージセンサ及びＡ／Ｄ変換手段
   の動作を制御する制御手段を有する画像読取装置におい
   て、前記制御手段はデータバスを介して位相調整データ
   を前記駆動クロック発生手段に設定することにより駆動
   クロックの出力タイミングを調整することを特徴とする
   画像読取装置。
2. 【請求項２】 前記画像読取装置は前記Ａ／Ｄ変換手段
   からのデジタル画像データを検出するデジタルデータ検
   出手段を有し、前記制御手段が前記デジタルデータ検出
   手段の検出結果に基づき位相調整データを生成すること
   を特徴とする請求項１記載の画像読取装置。
3. 【請求項３】 前記画像読取装置は前記ラインイメージ
   センサの副走査により得られるODDとEVENの画像信号に
   信号間の出力差をなくす補正をした後にODDとEVEN信号
   間に一定のＤＣレベルのオフセットを与えるようにゲイ
   ン調整をするアナログ処理手段をさらに有し、該アナロ
   グ処理手段の出力を前記Ａ／Ｄ変換手段に入力すること
   を特徴とする請求項１又は２記載の画像読取装置。
4. 【請求項４】 前記位相調整データの調整ステップを前
   記画素クロックの周期の整数分の１の長さとすることを
   特徴とする請求項１乃至３のいずれかに記載の画像読取
   装置。
5. 【請求項５】 前記位相調整データの調整幅を前記画素
   クロックの１周期分にわたる長さとすることを特徴とす
   る請求項２乃至４のいずれかに記載の画像読取装置。
6. 【請求項６】 前記画像読取装置は前記Ａ／Ｄ変換手段
   の後段にシェーディング補正手段を有し、前記デジタル
   データ検出手段は検出データを保持するメモリを前記シ
   ェーディング補正手段のメモリと兼用することを特徴と
   する請求項２乃至５のいずれかに記載の画像読取装置。