JP2000311982A - 半導体装置と半導体モジュールおよびそれらの製造方法 - Google Patents
半導体装置と半導体モジュールおよびそれらの製造方法Info
- Publication number
- JP2000311982A JP2000311982A JP11118294A JP11829499A JP2000311982A JP 2000311982 A JP2000311982 A JP 2000311982A JP 11118294 A JP11118294 A JP 11118294A JP 11829499 A JP11829499 A JP 11829499A JP 2000311982 A JP2000311982 A JP 2000311982A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor
- semiconductor element
- element substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 小型で素子の実装効率が高く、素子間の配線
長をほとんどゼロにすることが可能な半導体装置および
モジュールと、それらの製造方法を提供する。 【解決手段】 本発明の半導体装置では、半導体素子基
板１の素子領域形成面（表面）に形成された電極パッド
２ａの中央に、表裏を貫通する貫通孔３が設けられてい
る。また、半導体素子基板１の表面および裏面に、パッ
シベーション膜４およびポリイミド等の絶縁樹脂膜５が
形成され、裏面の絶縁樹脂膜５上で貫通孔３の開口の周
りに、裏面側の電極パッド２ｂが形成されている。そし
て、貫通孔３内に中間絶縁層６が周設され、その内側に
導電層７が充填・形成されている。また、導電層７の両
端部には、電極パッド２ａ、２ｂに跨がって導電被覆層
８ａ、８ｂがそれぞれ形成され、これらの層を介して、
両面側の電極パッド２ａ、２ｂと導電層７とが電気的に
接続されている。
長をほとんどゼロにすることが可能な半導体装置および
モジュールと、それらの製造方法を提供する。 【解決手段】 本発明の半導体装置では、半導体素子基
板１の素子領域形成面（表面）に形成された電極パッド
２ａの中央に、表裏を貫通する貫通孔３が設けられてい
る。また、半導体素子基板１の表面および裏面に、パッ
シベーション膜４およびポリイミド等の絶縁樹脂膜５が
形成され、裏面の絶縁樹脂膜５上で貫通孔３の開口の周
りに、裏面側の電極パッド２ｂが形成されている。そし
て、貫通孔３内に中間絶縁層６が周設され、その内側に
導電層７が充填・形成されている。また、導電層７の両
端部には、電極パッド２ａ、２ｂに跨がって導電被覆層
８ａ、８ｂがそれぞれ形成され、これらの層を介して、
両面側の電極パッド２ａ、２ｂと導電層７とが電気的に
接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置と半導
体モジュールおよびそれらの製造方法に係わり、特に、
小型化と低コスト化が要求されるメモリー装置およびメ
モリーモジュールに適用される半導体装置と半導体モジ
ュール、およびそれらの装置またはモジュールを製造す
る方法に関する。
体モジュールおよびそれらの製造方法に係わり、特に、
小型化と低コスト化が要求されるメモリー装置およびメ
モリーモジュールに適用される半導体装置と半導体モジ
ュール、およびそれらの装置またはモジュールを製造す
る方法に関する。
【０００２】
【従来の技術】従来から、複数の半導体素子を集積した
半導体モジュールとしては、図８に示すように、ＳＯＰ
（Small Outline Package）のような、２方向にリード
を有する半導体パッケージ２１の複数個を、１枚の実装
基板（例えば、プリント配線板）２２の上に並べて搭載
し、接続した構造のものが知られている。
半導体モジュールとしては、図８に示すように、ＳＯＰ
（Small Outline Package）のような、２方向にリード
を有する半導体パッケージ２１の複数個を、１枚の実装
基板（例えば、プリント配線板）２２の上に並べて搭載
し、接続した構造のものが知られている。
【０００３】また、半導体素子を縦方向に積層した積層
モジュールとしては、図９に示すように、複数のＴＣＰ
（Tape Carrier Package）２３を垂直方向に重ねて配置
し、各ＴＣＰ２３のアウターリード２４を、プリント配
線板のような実装基板２２の接続パッド２５に一括して
接続した構造、あるいは図１０に示すように、複数のＳ
ＯＮ（Small Outline Non-leaded Package）またはＱＦ
Ｎ（Quad Flat Non-leaded Package）２６を、垂直方向
に積み重ねて実装基板２２に搭載し、各パッケージのア
ウターリード２４を順に接続するとともに、最下段のパ
ッケージのアウターリード２４を、実装基板２２の接続
パッド２５に接続した構造のものが開発されている。
モジュールとしては、図９に示すように、複数のＴＣＰ
（Tape Carrier Package）２３を垂直方向に重ねて配置
し、各ＴＣＰ２３のアウターリード２４を、プリント配
線板のような実装基板２２の接続パッド２５に一括して
接続した構造、あるいは図１０に示すように、複数のＳ
ＯＮ（Small Outline Non-leaded Package）またはＱＦ
Ｎ（Quad Flat Non-leaded Package）２６を、垂直方向
に積み重ねて実装基板２２に搭載し、各パッケージのア
ウターリード２４を順に接続するとともに、最下段のパ
ッケージのアウターリード２４を、実装基板２２の接続
パッド２５に接続した構造のものが開発されている。
【０００４】
【発明が解決しようとする課題】しかしながら、複数の
半導体パッケージ２１を１枚の基板上に横並びに搭載・
実装した半導体モジュールでは、パッケージの個数が増
えるほど実装基板２２上での実装面積が増大するため、
実装効率が著しく低下するという問題があった。
半導体パッケージ２１を１枚の基板上に横並びに搭載・
実装した半導体モジュールでは、パッケージの個数が増
えるほど実装基板２２上での実装面積が増大するため、
実装効率が著しく低下するという問題があった。
【０００５】また、パッケージを垂直方向に積み重ねて
実装した積層モジュールにおいても、パッケージの個数
が増加するほど実装高さが増大するため、３次元的な実
装効率の低下が生じていた。
実装した積層モジュールにおいても、パッケージの個数
が増加するほど実装高さが増大するため、３次元的な実
装効率の低下が生じていた。
【０００６】さらに、従来の積層モジュールでは、半導
体素子をパッケージングした構造のものを積み重ねてお
り、半導体素子間の間隔を、パッケージの厚さ、外形、
リード（アウターリード）の形状、端子数等によって決
まる最小パッケージ間距離より小さくすることができな
いため、モジュール全体を小型化することが難しかっ
た。そして、パッケージ間を電気的に接続する配線の長
さが長くなるため、信号遅延やインダクタンスの増大等
の問題が生じ、システムの高速化の障害となっていた。
体素子をパッケージングした構造のものを積み重ねてお
り、半導体素子間の間隔を、パッケージの厚さ、外形、
リード（アウターリード）の形状、端子数等によって決
まる最小パッケージ間距離より小さくすることができな
いため、モジュール全体を小型化することが難しかっ
た。そして、パッケージ間を電気的に接続する配線の長
さが長くなるため、信号遅延やインダクタンスの増大等
の問題が生じ、システムの高速化の障害となっていた。
【０００７】本発明は、これらの問題を解決するために
なされたもので、小型で半導体素子の実装効率が高く、
素子間の配線長をほとんどゼロにすることが可能な半導
体装置および半導体モジュールと、それらの製造方法を
提供することを目的とする。
なされたもので、小型で半導体素子の実装効率が高く、
素子間の配線長をほとんどゼロにすることが可能な半導
体装置および半導体モジュールと、それらの製造方法を
提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の発明の半
導体装置は、電極端子の配設位置に表裏を貫通する貫通
孔を有する半導体素子基板と、この半導体素子基板の半
導体素子面である表面、および反対側の裏面にそれぞれ
形成された表面保護膜および絶縁樹脂膜と、前記半導体
素子基板の裏面の前記絶縁樹脂膜上で、前記貫通孔の開
口の周りに形成された導体パッドと、前記貫通孔の内周
面に周設された中間絶縁層と、前記貫通孔内で前記中間
絶縁層の内側に形成された導電層とを備え、この導電層
が、前記半導体素子基板の表面側の電極端子および裏面
側の導体パッドに、直接または他の導電層を介して電気
的に接続されていることを特徴とする。
導体装置は、電極端子の配設位置に表裏を貫通する貫通
孔を有する半導体素子基板と、この半導体素子基板の半
導体素子面である表面、および反対側の裏面にそれぞれ
形成された表面保護膜および絶縁樹脂膜と、前記半導体
素子基板の裏面の前記絶縁樹脂膜上で、前記貫通孔の開
口の周りに形成された導体パッドと、前記貫通孔の内周
面に周設された中間絶縁層と、前記貫通孔内で前記中間
絶縁層の内側に形成された導電層とを備え、この導電層
が、前記半導体素子基板の表面側の電極端子および裏面
側の導体パッドに、直接または他の導電層を介して電気
的に接続されていることを特徴とする。
【０００９】第２の発明の半導体モジュールは、前記し
た第１の発明の半導体装置の複数個を、厚さ方向に重ね
て配置し、各半導体装置の当接する面を接着するととも
に、相互に電気的に接続したことを特徴とする。
た第１の発明の半導体装置の複数個を、厚さ方向に重ね
て配置し、各半導体装置の当接する面を接着するととも
に、相互に電気的に接続したことを特徴とする。
【００１０】第３の発明の半導体装置の製造方法は、半
導体素子基板の半導体素子面である表面および裏面に、
表面保護膜および絶縁樹脂膜をそれぞれ形成する工程
と、前記半導体素子基板の表面に形成された電極端子に
対応して、裏面の前記絶縁樹脂膜上に導体パッドを形成
する工程と、前記電極端子および導体パッドの形成位置
に、前記半導体素子基板の表裏を貫通する第１の貫通孔
を形成する工程と、前記第１の貫通孔内に絶縁性樹脂を
充填する工程と、前記絶縁性樹脂の充填層を厚さ方向に
貫通して、第２の貫通孔を形成する工程と、前記第２の
貫通孔内に導電性材料を充填する工程と、前記導電性材
料の充填層と前記電極端子および導体パッドを、直接ま
たは他の導電層を介して接続する工程とを備えたことを
特徴とする。
導体素子基板の半導体素子面である表面および裏面に、
表面保護膜および絶縁樹脂膜をそれぞれ形成する工程
と、前記半導体素子基板の表面に形成された電極端子に
対応して、裏面の前記絶縁樹脂膜上に導体パッドを形成
する工程と、前記電極端子および導体パッドの形成位置
に、前記半導体素子基板の表裏を貫通する第１の貫通孔
を形成する工程と、前記第１の貫通孔内に絶縁性樹脂を
充填する工程と、前記絶縁性樹脂の充填層を厚さ方向に
貫通して、第２の貫通孔を形成する工程と、前記第２の
貫通孔内に導電性材料を充填する工程と、前記導電性材
料の充填層と前記電極端子および導体パッドを、直接ま
たは他の導電層を介して接続する工程とを備えたことを
特徴とする。
【００１１】第４の発明の半導体装置の製造方法は、半
導体素子基板の半導体素子面である表面および裏面に、
表面保護膜および絶縁樹脂膜をそれぞれ形成する工程
と、前記半導体素子基板の表面に形成された電極端子に
対応して、裏面の前記絶縁樹脂膜上に導体パッドを形成
する工程と、前記電極端子および導体パッドの形成位置
に、レーザー光の照射により、前記半導体素子基板の表
裏を貫通する第１の貫通孔を形成すると同時に、形成さ
れた貫通孔の内周面を熱酸化して絶縁性の酸化物層を形
成する工程と、内周面に前記酸化物層が形成された前記
第１の貫通孔内に、導電性材料を充填する工程と、前記
導電性材料の充填層と前記電極端子および導体パッド
を、直接または他の導電層を介して接続する工程とを備
えたことを特徴とする。
導体素子基板の半導体素子面である表面および裏面に、
表面保護膜および絶縁樹脂膜をそれぞれ形成する工程
と、前記半導体素子基板の表面に形成された電極端子に
対応して、裏面の前記絶縁樹脂膜上に導体パッドを形成
する工程と、前記電極端子および導体パッドの形成位置
に、レーザー光の照射により、前記半導体素子基板の表
裏を貫通する第１の貫通孔を形成すると同時に、形成さ
れた貫通孔の内周面を熱酸化して絶縁性の酸化物層を形
成する工程と、内周面に前記酸化物層が形成された前記
第１の貫通孔内に、導電性材料を充填する工程と、前記
導電性材料の充填層と前記電極端子および導体パッド
を、直接または他の導電層を介して接続する工程とを備
えたことを特徴とする。
【００１２】第５の発明の半導体モジュールの製造方法
は、半導体素子基板の半導体素子面である表面および裏
面に、表面保護膜および絶縁樹脂膜をそれぞれ形成する
工程と、前記半導体素子基板の表面に形成された電極端
子に対応して、裏面の前記絶縁樹脂膜上に導体パッドを
形成する工程と、前記電極端子および導体パッドの形成
位置に、前記半導体素子基板の表裏を貫通する第１の貫
通孔を形成する工程と、前記第１の貫通孔内に絶縁性樹
脂を充填する工程と、前記第１の貫通孔内に前記絶縁性
樹脂の充填層が形成された構造体の複数個を、前記第１
の貫通孔の位置が一致するように重ね、各構造体の当接
面を接着剤により接着する工程と、前記接着工程で得ら
れた積層構造体において、前記絶縁性樹脂の充填層を厚
さ方向全体に亘って貫通する第２の貫通孔を形成する工
程と、前記第２の貫通孔内に導電性材料を充填する工程
と、前記導電性材料の充填層と、前記積層構造体の最上
面および最下面にそれぞれ配置された前記電極端子また
は導体パッドを、直接または他の導電層を介して接続す
る工程とを備えたことを特徴とする。
は、半導体素子基板の半導体素子面である表面および裏
面に、表面保護膜および絶縁樹脂膜をそれぞれ形成する
工程と、前記半導体素子基板の表面に形成された電極端
子に対応して、裏面の前記絶縁樹脂膜上に導体パッドを
形成する工程と、前記電極端子および導体パッドの形成
位置に、前記半導体素子基板の表裏を貫通する第１の貫
通孔を形成する工程と、前記第１の貫通孔内に絶縁性樹
脂を充填する工程と、前記第１の貫通孔内に前記絶縁性
樹脂の充填層が形成された構造体の複数個を、前記第１
の貫通孔の位置が一致するように重ね、各構造体の当接
面を接着剤により接着する工程と、前記接着工程で得ら
れた積層構造体において、前記絶縁性樹脂の充填層を厚
さ方向全体に亘って貫通する第２の貫通孔を形成する工
程と、前記第２の貫通孔内に導電性材料を充填する工程
と、前記導電性材料の充填層と、前記積層構造体の最上
面および最下面にそれぞれ配置された前記電極端子また
は導体パッドを、直接または他の導電層を介して接続す
る工程とを備えたことを特徴とする。
【００１３】なお、本発明では、半導体ウェハまたは半
導体ウェハをダイシングした半導体チップをまとめて、
半導体素子基板と示すものとする。
導体ウェハをダイシングした半導体チップをまとめて、
半導体素子基板と示すものとする。
【００１４】本発明の半導体装置および半導体モジュー
ルにおいては、半導体素子基板の貫通孔内に形成された
導電層により、半導体素子領域の形成された表面側から
裏面側へのスルーホール接続がなされているので、半導
体素子基板の表裏両面に電極端子を形成することがで
き、半導体素子基板相互の接続構造、および半導体素子
基板と実装基板との接続構造を、多肢に亘って選択する
ことができる。その結果、複数の半導体素子基板を３次
元的に積層し高密度に実装した超小型で低コストの半導
体装置およびモジュールを、容易に実現することができ
る。
ルにおいては、半導体素子基板の貫通孔内に形成された
導電層により、半導体素子領域の形成された表面側から
裏面側へのスルーホール接続がなされているので、半導
体素子基板の表裏両面に電極端子を形成することがで
き、半導体素子基板相互の接続構造、および半導体素子
基板と実装基板との接続構造を、多肢に亘って選択する
ことができる。その結果、複数の半導体素子基板を３次
元的に積層し高密度に実装した超小型で低コストの半導
体装置およびモジュールを、容易に実現することができ
る。
【００１５】また、３次元的に積層された複数の半導体
素子基板間の接続が、前記したスルーホール接続を介し
て行なわれるので、半導体素子間の配線はほとんど不要
となる。このように、半導体素子間の電気配線長をほと
んどゼロにすることができるので、配線による信号遅延
およびインダクタンスの発生を著しく低減することがで
き、モジュールの高速化・小型化を達成することができ
る。
素子基板間の接続が、前記したスルーホール接続を介し
て行なわれるので、半導体素子間の配線はほとんど不要
となる。このように、半導体素子間の電気配線長をほと
んどゼロにすることができるので、配線による信号遅延
およびインダクタンスの発生を著しく低減することがで
き、モジュールの高速化・小型化を達成することができ
る。
【００１６】さらに、本発明の半導体装置および半導体
モジュールでは、従来からの積層モジュールと異なり、
半導体素子を１個ずつパッケージングする必要がない。
そして、半導体素子基板の段階で一括して積層を行なこ
とができるため、モジュール化が容易であり、製造の工
程数および総工程時間を大幅に削減することができる。
したがって、モジュール当たりの製造コストを著しく低
減することができる。
モジュールでは、従来からの積層モジュールと異なり、
半導体素子を１個ずつパッケージングする必要がない。
そして、半導体素子基板の段階で一括して積層を行なこ
とができるため、モジュール化が容易であり、製造の工
程数および総工程時間を大幅に削減することができる。
したがって、モジュール当たりの製造コストを著しく低
減することができる。
【００１７】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
づいて説明する。
【００１８】図１は、本発明の半導体装置の第１の実施
例の要部を示す断面図である。
例の要部を示す断面図である。
【００１９】図において、符号１は、半導体ウェハまた
は半導体チップ（以下、半導体素子基板とする。）を示
し、その素子領域形成面（以下、表面と示す。）に、電
極パッド２ａが形成されている。そして、この表面側の
電極パッド２ａの中央に、半導体素子基板１の表裏を貫
通する貫通孔３が設けられている。また、半導体素子基
板１の表面には、酸化シリコン等の表面保護膜（パッシ
ベーション膜）４が形成され、裏面にはポリイミド等の
絶縁樹脂膜５が形成されている。さらに、裏面の絶縁樹
脂膜５上において、貫通孔３の開口の周りには、裏面側
の電極パッド２ｂが形成されている。
は半導体チップ（以下、半導体素子基板とする。）を示
し、その素子領域形成面（以下、表面と示す。）に、電
極パッド２ａが形成されている。そして、この表面側の
電極パッド２ａの中央に、半導体素子基板１の表裏を貫
通する貫通孔３が設けられている。また、半導体素子基
板１の表面には、酸化シリコン等の表面保護膜（パッシ
ベーション膜）４が形成され、裏面にはポリイミド等の
絶縁樹脂膜５が形成されている。さらに、裏面の絶縁樹
脂膜５上において、貫通孔３の開口の周りには、裏面側
の電極パッド２ｂが形成されている。
【００２０】また、貫通孔３内には、内周面に接して中
間絶縁層６が周設され、この中間絶縁層６の内側には、
導電層７が充填されている。さらに、このように貫通孔
３内に充填・形成された導電層７の両端部には、表面側
および裏面側の電極パッド２ａ、２ｂに跨がって、表面
側および裏面側の導電被覆層８ａ、８ｂがそれぞれ形成
されており、これらの導電被覆層８ａ、８ｂを介して、
両面側の電極パッド２ａ、２ｂと導電層７とがそれぞれ
電気的に接続されている。なお、少なくとも一方の面側
の導電被覆層８ａ、８ｂを、貫通孔３内に充填・形成さ
れた導電層７と同じ導電性材料で形成することができ
る。
間絶縁層６が周設され、この中間絶縁層６の内側には、
導電層７が充填されている。さらに、このように貫通孔
３内に充填・形成された導電層７の両端部には、表面側
および裏面側の電極パッド２ａ、２ｂに跨がって、表面
側および裏面側の導電被覆層８ａ、８ｂがそれぞれ形成
されており、これらの導電被覆層８ａ、８ｂを介して、
両面側の電極パッド２ａ、２ｂと導電層７とがそれぞれ
電気的に接続されている。なお、少なくとも一方の面側
の導電被覆層８ａ、８ｂを、貫通孔３内に充填・形成さ
れた導電層７と同じ導電性材料で形成することができ
る。
【００２１】このような構造を有する半導体装置は、例
えば、以下に示す工程を経て製造される。
えば、以下に示す工程を経て製造される。
【００２２】まず、図２（ａ）に示すように、半導体素
子基板１の表面および裏面に、酸化シリコン等のパッシ
ベーション膜４とポリイミド等の絶縁樹脂膜５を、常法
によりそれぞれ形成し、裏面側の絶縁樹脂膜５上で、表
面側に形成された電極パッド２ａに対応する位置に、裏
面側の電極パッド２ｂを形成する。
子基板１の表面および裏面に、酸化シリコン等のパッシ
ベーション膜４とポリイミド等の絶縁樹脂膜５を、常法
によりそれぞれ形成し、裏面側の絶縁樹脂膜５上で、表
面側に形成された電極パッド２ａに対応する位置に、裏
面側の電極パッド２ｂを形成する。
【００２３】次いで、プラズマエッチング、反応性イオ
ンエッチング（ＲＩＥ）またはレーザー光照射等（白抜
き矢印で示す。）の方法により、図２（ｂ）に示すよう
に、表面側の電極パッド２ａの中央で半導体素子基板１
の表裏を貫通し、さらに裏面側の電極パッド２ｂを貫通
する第１の貫通孔３を形成した後、この第１の貫通孔３
内に、流動性（例えばペースト状）の絶縁性樹脂を充填
し、図２（ｃ）に示すように、絶縁性樹脂の充填層９を
形成する。
ンエッチング（ＲＩＥ）またはレーザー光照射等（白抜
き矢印で示す。）の方法により、図２（ｂ）に示すよう
に、表面側の電極パッド２ａの中央で半導体素子基板１
の表裏を貫通し、さらに裏面側の電極パッド２ｂを貫通
する第１の貫通孔３を形成した後、この第１の貫通孔３
内に、流動性（例えばペースト状）の絶縁性樹脂を充填
し、図２（ｃ）に示すように、絶縁性樹脂の充填層９を
形成する。
【００２４】次に、図２（ｄ）に示すように、プラズマ
エッチング、反応性イオンエッチング（ＲＩＥ）または
レーザー光照射等の方法により、絶縁性樹脂の充填層９
を厚さ方向に貫通する小径の第２の貫通孔１０を同心的
に形成し、中間絶縁層６を形成した後、図２（ｅ）に示
すように、この第２の貫通孔１０内に流動性の導電性樹
脂等を充填し、導電層７を形成する。しかる後、図２
（ｆ）に示すように、この導電層７の両端部に、表面側
および裏面側の電極パッド２ａ、２ｂに跨がって導電性
材料を塗布し、表面側および裏面側の導電被覆層８ａ、
８ｂを形成する。こうして、第１の実施例の半導体装置
が得られる。
エッチング、反応性イオンエッチング（ＲＩＥ）または
レーザー光照射等の方法により、絶縁性樹脂の充填層９
を厚さ方向に貫通する小径の第２の貫通孔１０を同心的
に形成し、中間絶縁層６を形成した後、図２（ｅ）に示
すように、この第２の貫通孔１０内に流動性の導電性樹
脂等を充填し、導電層７を形成する。しかる後、図２
（ｆ）に示すように、この導電層７の両端部に、表面側
および裏面側の電極パッド２ａ、２ｂに跨がって導電性
材料を塗布し、表面側および裏面側の導電被覆層８ａ、
８ｂを形成する。こうして、第１の実施例の半導体装置
が得られる。
【００２５】なお、このような半導体装置の製造方法
で、特にレーザー光の照射により第１の貫通孔３を形成
する場合には、レーザー光のエネルギー等の照射条件を
調整することにより、貫通孔３の形成と同時に、孔の内
周面の半導体を熱酸化し、絶縁性の酸化物（例えば、酸
化シリコン）層を形成することができる。そして、この
ようにして、貫通孔の形成と同時に絶縁性の酸化物層を
形成する方法では、前記した絶縁性樹脂を充填する工程
（図２（ｃ））および絶縁性樹脂の充填層９に第２の貫
通孔１０を形成する工程（図２（ｄ））を経ることな
く、第１の貫通孔３内に導電性樹脂等を充填し、次いで
表面側および裏面側の導電性被覆層８ａ、８ｂを形成す
る工程を行なうことができる。
で、特にレーザー光の照射により第１の貫通孔３を形成
する場合には、レーザー光のエネルギー等の照射条件を
調整することにより、貫通孔３の形成と同時に、孔の内
周面の半導体を熱酸化し、絶縁性の酸化物（例えば、酸
化シリコン）層を形成することができる。そして、この
ようにして、貫通孔の形成と同時に絶縁性の酸化物層を
形成する方法では、前記した絶縁性樹脂を充填する工程
（図２（ｃ））および絶縁性樹脂の充填層９に第２の貫
通孔１０を形成する工程（図２（ｄ））を経ることな
く、第１の貫通孔３内に導電性樹脂等を充填し、次いで
表面側および裏面側の導電性被覆層８ａ、８ｂを形成す
る工程を行なうことができる。
【００２６】こうして製造される第１の実施例の半導体
装置においては、半導体素子基板１の表裏を貫通する貫
通孔３内に充填・形成された導電層７により、表面側か
ら裏面側へのスルーホール接続がなされているので、半
導体素子基板１の表裏両面に接続用の電極パッド２ａ、
２ｂを形成することができる。したがって、半導体装置
相互の接続構造、および実装基板への接続構造に対する
選択肢が大幅に増加する。その結果、複数の半導体装置
を３次元的に積層し、高密度に実装した超小型で低コス
トのモジュールを、容易に得ることができる。
装置においては、半導体素子基板１の表裏を貫通する貫
通孔３内に充填・形成された導電層７により、表面側か
ら裏面側へのスルーホール接続がなされているので、半
導体素子基板１の表裏両面に接続用の電極パッド２ａ、
２ｂを形成することができる。したがって、半導体装置
相互の接続構造、および実装基板への接続構造に対する
選択肢が大幅に増加する。その結果、複数の半導体装置
を３次元的に積層し、高密度に実装した超小型で低コス
トのモジュールを、容易に得ることができる。
【００２７】次に、本発明の第２の実施例について説明
する。
する。
【００２８】この実施例は、半導体装置の複数個を積層
し相互に接続した半導体モジュールであり、図３に示す
ように、前記した第１の実施例の半導体装置の複数個
（３個の場合を図に示す。）が、互いに裏面側と表面側
が対向し、かつ貫通孔３の位置が一致するように重ねて
配置され、対向する面の電極パッド２ａ、２ｂ上を除く
全面に形成された接着剤層１１を介して、接着一体化さ
れている。
し相互に接続した半導体モジュールであり、図３に示す
ように、前記した第１の実施例の半導体装置の複数個
（３個の場合を図に示す。）が、互いに裏面側と表面側
が対向し、かつ貫通孔３の位置が一致するように重ねて
配置され、対向する面の電極パッド２ａ、２ｂ上を除く
全面に形成された接着剤層１１を介して、接着一体化さ
れている。
【００２９】そして、各層の半導体装置において、表面
側および裏面側にそれぞれ形成された導電被覆層８ａ、
８ｂが、上層および下層にそれぞれ配置された半導体装
置の導電被覆層と当接され、電気的に接続されている。
また、最上層に配置された半導体装置の表面側の導電被
覆層８ａ、あるいは最下層に配置された半導体装置の裏
面側の導電被覆層８ｂには、はんだボールのような実装
用の外部端子１２が接合されている。
側および裏面側にそれぞれ形成された導電被覆層８ａ、
８ｂが、上層および下層にそれぞれ配置された半導体装
置の導電被覆層と当接され、電気的に接続されている。
また、最上層に配置された半導体装置の表面側の導電被
覆層８ａ、あるいは最下層に配置された半導体装置の裏
面側の導電被覆層８ｂには、はんだボールのような実装
用の外部端子１２が接合されている。
【００３０】なお、この実施例では、各半導体装置の裏
面側と表面側が対向するように、順に積層された構造の
モジュールについて説明したが、重ね合わせの向きにつ
いては特に限定されず、裏面側と裏面側、表面側と表面
側とがそれぞれ対向し当接されるように重ね合わせても
良い。
面側と表面側が対向するように、順に積層された構造の
モジュールについて説明したが、重ね合わせの向きにつ
いては特に限定されず、裏面側と裏面側、表面側と表面
側とがそれぞれ対向し当接されるように重ね合わせても
良い。
【００３１】このような構造を有する第２の実施例の半
導体モジュールにおいては、各半導体装置が、半導体素
子基板１の表面側から裏面側へのスルーホール接続によ
り互いに電気的に接続されており、半導体素子間の電気
配線長がほとんどゼロになっているので、配線による信
号遅延やインダクタンスの発生が著しく低減され、モジ
ュールの高速化および小型化が達成される。
導体モジュールにおいては、各半導体装置が、半導体素
子基板１の表面側から裏面側へのスルーホール接続によ
り互いに電気的に接続されており、半導体素子間の電気
配線長がほとんどゼロになっているので、配線による信
号遅延やインダクタンスの発生が著しく低減され、モジ
ュールの高速化および小型化が達成される。
【００３２】第２の実施例の半導体モジュールは、以下
に示す方法により製造することができる。
に示す方法により製造することができる。
【００３３】すなわち、第１の製造方法では、図２に示
す方法で得られた第１の実施例の半導体装置において、
図４（ａ）に示すように、一方の面（図では裏面）の電
極パッド２ｂ上を除く全面に、接着剤を貼付または塗布
することにより、接着剤層１１を形成した後、これらの
半導体装置の複数個を、裏面側と表面側が互いに対向
し、かつ貫通孔３の位置が一致するように重ねる。そし
て、熱を加えながら圧着することにより、図４（ｂ）に
示すように、積層体を得る。次いで、図４（ｃ）に示す
ように、このような積層体の最上層または最下層に配置
された導電被覆層８ａ、８ｂに、はんだボールのような
実装用の外部端子１２を接合することにより、積層モジ
ュールが完成する。
す方法で得られた第１の実施例の半導体装置において、
図４（ａ）に示すように、一方の面（図では裏面）の電
極パッド２ｂ上を除く全面に、接着剤を貼付または塗布
することにより、接着剤層１１を形成した後、これらの
半導体装置の複数個を、裏面側と表面側が互いに対向
し、かつ貫通孔３の位置が一致するように重ねる。そし
て、熱を加えながら圧着することにより、図４（ｂ）に
示すように、積層体を得る。次いで、図４（ｃ）に示す
ように、このような積層体の最上層または最下層に配置
された導電被覆層８ａ、８ｂに、はんだボールのような
実装用の外部端子１２を接合することにより、積層モジ
ュールが完成する。
【００３４】第２の実施例の半導体モジュールは、以下
に示す方法によっても製造することができる。なお、以
下の工程図（ｅ）〜（ｊ）では、繁雑化を避けるため
に、半導体素子基板の裏面に形成される絶縁樹脂膜は、
図示を省略する。
に示す方法によっても製造することができる。なお、以
下の工程図（ｅ）〜（ｊ）では、繁雑化を避けるため
に、半導体素子基板の裏面に形成される絶縁樹脂膜は、
図示を省略する。
【００３５】第２の製造方法では、図５（ａ）に示すよ
うに、半導体素子基板１の表裏両面に、酸化シリコン等
のパッシベーション膜４とポリイミド等の絶縁樹脂膜５
とをそれぞれ形成した後、プラズマエッチング、反応性
イオンエッチング（ＲＩＥ）またはレーザー光照射等の
方法により、表面側の電極パッド２ａの中央部で半導体
素子基板１を貫通する第１の貫通孔３を形成する。な
お、裏面側の絶縁樹脂膜５上で、表面側の電極パッド２
ａに対応する位置に、裏面側の電極パッド２ｂを形成し
た後、第１の貫通孔３として、表面側の電極パッド２ａ
から裏面側の電極パッド２ｂへと、半導体素子基板１の
表裏を貫通する孔を形成しても良い。
うに、半導体素子基板１の表裏両面に、酸化シリコン等
のパッシベーション膜４とポリイミド等の絶縁樹脂膜５
とをそれぞれ形成した後、プラズマエッチング、反応性
イオンエッチング（ＲＩＥ）またはレーザー光照射等の
方法により、表面側の電極パッド２ａの中央部で半導体
素子基板１を貫通する第１の貫通孔３を形成する。な
お、裏面側の絶縁樹脂膜５上で、表面側の電極パッド２
ａに対応する位置に、裏面側の電極パッド２ｂを形成し
た後、第１の貫通孔３として、表面側の電極パッド２ａ
から裏面側の電極パッド２ｂへと、半導体素子基板１の
表裏を貫通する孔を形成しても良い。
【００３６】次いで、図５（ｂ）に示すように、この第
１の貫通孔３内に流動性の絶縁性樹脂を充填し、絶縁性
樹脂の充填層９を形成した後、図５（ｃ）に示すよう
に、この絶縁性樹脂の充填層９の少なくとも一方の端部
（例えば、裏面側の端部）に、導電性材料を塗布し、導
電被覆層８ｂを形成する。
１の貫通孔３内に流動性の絶縁性樹脂を充填し、絶縁性
樹脂の充填層９を形成した後、図５（ｃ）に示すよう
に、この絶縁性樹脂の充填層９の少なくとも一方の端部
（例えば、裏面側の端部）に、導電性材料を塗布し、導
電被覆層８ｂを形成する。
【００３７】次に、このような半導体構造体の複数個を
重ねて積層一体化するにあたり、図５（ｄ）に示すよう
に、各構造体の対向する面（例えば裏面）の導電被覆層
８ｂ上を除く全面に、接着剤の貼付または塗布により接
着剤層１１を形成した後、図５（ｅ）に示すように、貫
通孔３の位置が一致するように重ね、熱圧着する。こう
して、図５（ｆ）に示すように、半導体構造体の積層体
を得る。
重ねて積層一体化するにあたり、図５（ｄ）に示すよう
に、各構造体の対向する面（例えば裏面）の導電被覆層
８ｂ上を除く全面に、接着剤の貼付または塗布により接
着剤層１１を形成した後、図５（ｅ）に示すように、貫
通孔３の位置が一致するように重ね、熱圧着する。こう
して、図５（ｆ）に示すように、半導体構造体の積層体
を得る。
【００３８】しかる後、図５（ｇ）および図５（ｈ）に
示すように、プラズマエッチング、反応性イオンエッチ
ング（ＲＩＥ）、レーザー光照射等の方法により、各半
導体構造体の第１の貫通孔３内に形成された絶縁性樹脂
の充填層９と、その端部に形成された導電被覆層８ｂと
を順に貫通する第２の貫通孔１０を、積層体の厚さ方向
全体に亘って連続して形成した後、図５（ｉ）に示すよ
うに、この第２の貫通孔１０内に導電性樹脂を充填し、
導電層７を形成する。
示すように、プラズマエッチング、反応性イオンエッチ
ング（ＲＩＥ）、レーザー光照射等の方法により、各半
導体構造体の第１の貫通孔３内に形成された絶縁性樹脂
の充填層９と、その端部に形成された導電被覆層８ｂと
を順に貫通する第２の貫通孔１０を、積層体の厚さ方向
全体に亘って連続して形成した後、図５（ｉ）に示すよ
うに、この第２の貫通孔１０内に導電性樹脂を充填し、
導電層７を形成する。
【００３９】こうして、各半導体構造体の裏面に形成さ
れた導電被覆層８ｂは、いずれも、第２の貫通孔１０内
に形成された導電層７に導通されるので、この導電層７
を介して、各半導体構造体は相互に電気的に接続され
る。なお、この段階では、積層体の最上面に配置・形成
された電極パッド２ａのみが、導電層７に接続されてい
ないことになる。
れた導電被覆層８ｂは、いずれも、第２の貫通孔１０内
に形成された導電層７に導通されるので、この導電層７
を介して、各半導体構造体は相互に電気的に接続され
る。なお、この段階では、積層体の最上面に配置・形成
された電極パッド２ａのみが、導電層７に接続されてい
ないことになる。
【００４０】しかる後、図５（ｊ）に示すように、この
最上層の電極パッド２ａ上に、導電性材料を塗布するな
どの方法で導電被覆層８ａを形成し、この層を介して、
最上層の電極パッド２ａと導電層７とを電気的に接続し
た後、最上層の導電被覆層８ａに、ボール状のはんだバ
ンプ等の実装用外部端子１２を接合することにより、積
層モジュールが完成する。
最上層の電極パッド２ａ上に、導電性材料を塗布するな
どの方法で導電被覆層８ａを形成し、この層を介して、
最上層の電極パッド２ａと導電層７とを電気的に接続し
た後、最上層の導電被覆層８ａに、ボール状のはんだバ
ンプ等の実装用外部端子１２を接合することにより、積
層モジュールが完成する。
【００４１】このような第２の製造方法によれば、第１
の製造方法で、半導体装置のそれぞれにおいて行なって
いた第２の貫通孔１０の形成およびこの貫通孔内への導
電性樹脂の注入・充填を、複数の半導体構造体を積層し
た積層体全体に対して、一度に行なうことができるの
で、工程数および総プロセス時間を著しく削減すること
ができる。そして、モジュール化工程が容易になるだけ
でなく、モジュール当たりの製造コストを低減すること
ができる。
の製造方法で、半導体装置のそれぞれにおいて行なって
いた第２の貫通孔１０の形成およびこの貫通孔内への導
電性樹脂の注入・充填を、複数の半導体構造体を積層し
た積層体全体に対して、一度に行なうことができるの
で、工程数および総プロセス時間を著しく削減すること
ができる。そして、モジュール化工程が容易になるだけ
でなく、モジュール当たりの製造コストを低減すること
ができる。
【００４２】なお、第１の実施例の半導体装置におい
て、半導体素子基板１の裏面側に設けられる絶縁樹脂膜
を、接着性のある絶縁材料により構成する場合には、前
記した第１および第２の製造方法の熱圧着工程で、半導
体装置の対向面への接着剤の貼付または塗布を行なう必
要がなく、工程数の削減が可能となる。
て、半導体素子基板１の裏面側に設けられる絶縁樹脂膜
を、接着性のある絶縁材料により構成する場合には、前
記した第１および第２の製造方法の熱圧着工程で、半導
体装置の対向面への接着剤の貼付または塗布を行なう必
要がなく、工程数の削減が可能となる。
【００４３】次に、複数の半導体装置を積層し電気的に
接続した半導体モジュールの別の実施例について説明す
る。
接続した半導体モジュールの別の実施例について説明す
る。
【００４４】第３の実施例の半導体モジュールにおいて
は、図６に示すように、第１の実施例の半導体装置の複
数個（３個の場合を図に示す。）が、互いに裏面側と表
面側が対向するように積層・配置されている。そして、
各半導体装置では、半導体素子基板１の表面に、貫通孔
を有しない電極パッド２ｃが形成されており、この電極
パッド２ｃと、貫通孔３を有する表面側の電極パッド２
ａとは、同じ素子領域形成面に形成された内部配線（図
示を省略。）などにより導通されている。
は、図６に示すように、第１の実施例の半導体装置の複
数個（３個の場合を図に示す。）が、互いに裏面側と表
面側が対向するように積層・配置されている。そして、
各半導体装置では、半導体素子基板１の表面に、貫通孔
を有しない電極パッド２ｃが形成されており、この電極
パッド２ｃと、貫通孔３を有する表面側の電極パッド２
ａとは、同じ素子領域形成面に形成された内部配線（図
示を省略。）などにより導通されている。
【００４５】また、上下に対向した半導体装置の間で、
貫通孔３の位置が一致しない構造となっており、一方の
半導体装置（例えば、最上層の半導体装置）の貫通孔３
内に形成された導電層７と、他方の半導体装置（例え
ば、中間層の半導体装置）の貫通孔を有しない電極パッ
ド２ｃとが当接され、電気的に接続されている。また、
最上層に配置された半導体装置の表面側の導電被覆層８
ａ、あるいは最下層に配置された半導体装置の裏面側の
導電被覆層８ｂに、はんだボールのような実装用外部端
子１２が接合されている。
貫通孔３の位置が一致しない構造となっており、一方の
半導体装置（例えば、最上層の半導体装置）の貫通孔３
内に形成された導電層７と、他方の半導体装置（例え
ば、中間層の半導体装置）の貫通孔を有しない電極パッ
ド２ｃとが当接され、電気的に接続されている。また、
最上層に配置された半導体装置の表面側の導電被覆層８
ａ、あるいは最下層に配置された半導体装置の裏面側の
導電被覆層８ｂに、はんだボールのような実装用外部端
子１２が接合されている。
【００４６】第３の実施例の半導体モジュールは、以下
に示す方法により製造される。
に示す方法により製造される。
【００４７】まず、図７（ａ）に示すように、前記した
図２に示す方法で得られた半導体装置において、一方の
面（図では裏面）の電極パッド２ｂ上を除く全面に、接
着剤を貼付または塗布することにより、接着剤層１１を
形成した後、これらの半導体装置の複数個を、裏面側と
表面側が互いに対向し、かつ一方の半導体装置の貫通孔
３内に形成された導電層７（および電極パッド２ａ、２
ｃ）と他方の半導体装置の貫通孔を有しない電極パッド
２ｃとが当接するように、位置合わせして重ね、熱等を
加えながら圧着する。こうして得られた積層体を図７
（ｂ）に示す。しかる後、このような積層体の最上層ま
たは最下層に配置された導電被覆層８ａ、８ｂに、はん
だボールのような実装用外部端子１２を接合することに
より、積層モジュールが完成する。
図２に示す方法で得られた半導体装置において、一方の
面（図では裏面）の電極パッド２ｂ上を除く全面に、接
着剤を貼付または塗布することにより、接着剤層１１を
形成した後、これらの半導体装置の複数個を、裏面側と
表面側が互いに対向し、かつ一方の半導体装置の貫通孔
３内に形成された導電層７（および電極パッド２ａ、２
ｃ）と他方の半導体装置の貫通孔を有しない電極パッド
２ｃとが当接するように、位置合わせして重ね、熱等を
加えながら圧着する。こうして得られた積層体を図７
（ｂ）に示す。しかる後、このような積層体の最上層ま
たは最下層に配置された導電被覆層８ａ、８ｂに、はん
だボールのような実装用外部端子１２を接合することに
より、積層モジュールが完成する。
【００４８】このように構成される第３の実施例の半導
体モジュールにおいては、各半導体装置が、半導体素子
基板１の表面側から裏面側へのスルーホール接続と、半
導体素子領域形成面に形成された内部配線などにより、
相互に電気的に接続されている。したがって、各半導体
装置において、半導体素子基板１上に形成される電極パ
ッドおよび配線の設計の自由度が増大し、様々なパター
ンの電極パッドおよび配線パターンを有する半導体素子
基板１を用いて、良好な電気的特性を有する半導体モジ
ュールを構成することが可能となる。
体モジュールにおいては、各半導体装置が、半導体素子
基板１の表面側から裏面側へのスルーホール接続と、半
導体素子領域形成面に形成された内部配線などにより、
相互に電気的に接続されている。したがって、各半導体
装置において、半導体素子基板１上に形成される電極パ
ッドおよび配線の設計の自由度が増大し、様々なパター
ンの電極パッドおよび配線パターンを有する半導体素子
基板１を用いて、良好な電気的特性を有する半導体モジ
ュールを構成することが可能となる。
【００４９】
【発明の効果】以上の記載から明らかなように、本発明
においては、半導体素子基板の貫通孔内に形成された導
電層により、素子領域の形成された表面側から裏面側へ
のスルーホール接続がなされているので、半導体素子基
板の表裏両面に電極を形成することができ、半導体素子
基板相互の接続構造、および半導体素子基板と実装基板
との接続構造を、多肢に亘って選択することができる。
その結果、複数の半導体素子基板を３次元的に積層し、
高密度に実装した超小型で低コストの半導体装置および
モジュールを、容易に実現することができる。
においては、半導体素子基板の貫通孔内に形成された導
電層により、素子領域の形成された表面側から裏面側へ
のスルーホール接続がなされているので、半導体素子基
板の表裏両面に電極を形成することができ、半導体素子
基板相互の接続構造、および半導体素子基板と実装基板
との接続構造を、多肢に亘って選択することができる。
その結果、複数の半導体素子基板を３次元的に積層し、
高密度に実装した超小型で低コストの半導体装置および
モジュールを、容易に実現することができる。
【００５０】また、半導体素子間の接続が、スルーホー
ル接続を介して行なわれるので、素子間の電気配線長を
ほとんどゼロにすることができ、配線による信号遅延お
よびインダクタンスの発生を著しく低減し、モジュール
の高速化・小型化を達成することができる。
ル接続を介して行なわれるので、素子間の電気配線長を
ほとんどゼロにすることができ、配線による信号遅延お
よびインダクタンスの発生を著しく低減し、モジュール
の高速化・小型化を達成することができる。
【図１】本発明の第１の実施例である半導体装置の要部
を示す断面図。
を示す断面図。
【図２】第１の実施例の半導体装置を製造する方法の各
工程を示す断面図。
工程を示す断面図。
【図３】本発明の第２の実施例である半導体モジュール
の要部を示す断面図。
の要部を示す断面図。
【図４】第２の実施例を製造する第１の方法の各工程を
示す断面図。
示す断面図。
【図５】第２の実施例を製造する第２の方法の各工程を
示す断面図。
示す断面図。
【図６】本発明の第３の実施例である半導体モジュール
の要部を示す断面図。
の要部を示す断面図。
【図７】第３の実施例を製造する方法の各工程を示す断
面図。
面図。
【図８】従来からの半導体モジュールの１例を示す斜視
図。
図。
【図９】従来からの半導体積層モジュールの１例を示す
断面図。
断面図。
【図１０】従来からの半導体積層モジュールの別の例を
示す断面図。
示す断面図。
１………半導体素子基板 ２ａ………表面側の電極パッド ２ｂ………裏面側の電極パッド ３………貫通孔（第１の貫通孔） ４………表面保護膜（パッシベーション膜） ５………絶縁樹脂膜 ６………中間絶縁層 ７………導電層 ８ａ………表面側の導電被覆層 ８ｂ………裏面側の導電被覆層 ９………絶縁性樹脂の充填層 １０………第２の貫通孔 １１………接着剤層 １２………実装用外部端子
Claims (7)
- 【請求項１】 電極端子の配設位置に表裏を貫通する貫
通孔を有する半導体素子基板と、この半導体素子基板の
半導体素子面である表面、および反対側の裏面にそれぞ
れ形成された表面保護膜および絶縁樹脂膜と、前記半導
体素子基板の裏面の前記絶縁樹脂膜上で、前記貫通孔の
開口の周りに形成された導体パッドと、前記貫通孔の内
周面に周設された中間絶縁層と、前記貫通孔内で前記中
間絶縁層の内側に形成された導電層とを備え、この導電
層が、前記半導体素子基板の表面側の電極端子および裏
面側の導体パッドに、直接または他の導電層を介して電
気的に接続されていることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置の複数個を、
厚さ方向に重ねて配置し、各半導体装置の当接する面を
接着するとともに、相互に電気的に接続したことを特徴
とする半導体モジュール。 - 【請求項３】 前記半導体装置の複数個が、各々の貫通
孔の位置が一致するように重ねて配置され、半導体装置
間の電気的接続が、前記貫通孔内に形成された導電層を
介してなされていることを特徴とする請求項２記載の半
導体モジュール。 - 【請求項４】 前記半導体装置の貫通孔の位置が一致し
ない不一致部を有し、この不一致部においては、前記半
導体素子面に形成された電極端子間を接続する内部配線
を介して、電気的に接続されていることを特徴とする請
求項２記載の半導体モジュール。 - 【請求項５】 半導体素子基板の半導体素子面である表
面および裏面に、表面保護膜および絶縁樹脂膜をそれぞ
れ形成する工程と、 前記半導体素子基板の表面に形成された電極端子に対応
して、裏面の前記絶縁樹脂膜上に導体パッドを形成する
工程と、 前記電極端子および導体パッドの形成位置に、前記半導
体素子基板の表裏を貫通する第１の貫通孔を形成する工
程と、 前記第１の貫通孔内に絶縁性樹脂を充填する工程と、 前記絶縁性樹脂の充填層を厚さ方向に貫通して、第２の
貫通孔を形成する工程と、 前記第２の貫通孔内に導電性材料を充填する工程と、 前記導電性材料の充填層と前記電極端子および導体パッ
ドを、直接または他の導電層を介して接続する工程とを
備えたことを特徴とする半導体装置の製造方法。 - 【請求項６】 半導体素子基板の半導体素子面である表
面および裏面に、表面保護膜および絶縁樹脂膜をそれぞ
れ形成する工程と、 前記半導体素子基板の表面に形成された電極端子に対応
して、裏面の前記絶縁樹脂膜上に導体パッドを形成する
工程と、 前記電極端子および導体パッドの形成位置に、レーザー
光の照射により、前記半導体素子基板の表裏を貫通する
第１の貫通孔を形成すると同時に、形成された貫通孔の
内周面を熱酸化して絶縁性の酸化物層を形成する工程
と、 内周面に前記酸化物層が形成された前記第１の貫通孔内
に、導電性材料を充填する工程と、 前記導電性材料の充填層と前記電極端子および導体パッ
ドを、直接または他の導電層を介して接続する工程とを
備えたことを特徴とする半導体装置の製造方法。 - 【請求項７】 半導体素子基板の半導体素子面である表
面および裏面に、表面保護膜および絶縁樹脂膜をそれぞ
れ形成する工程と、 前記半導体素子基板の表面に形成された電極端子に対応
して、裏面の前記絶縁樹脂膜上に導体パッドを形成する
工程と、 前記電極端子および導体パッドの形成位置に、前記半導
体素子基板の表裏を貫通する第１の貫通孔を形成する工
程と、 前記第１の貫通孔内に絶縁性樹脂を充填する工程と、 前記第１の貫通孔内に前記絶縁性樹脂の充填層が形成さ
れた構造体の複数個を、前記第１の貫通孔の位置が一致
するように重ね、各構造体の当接面を接着剤により接着
する工程と、 前記接着工程で得られた積層構造体において、前記絶縁
性樹脂の充填層を厚さ方向全体に亘って貫通する第２の
貫通孔を形成する工程と、 前記第２の貫通孔内に導電性材料を充填する工程と、 前記導電性材料の充填層と、前記積層構造体の最上面お
よび最下面にそれぞれ配置された前記電極端子または導
体パッドを、直接または他の導電層を介して接続する工
程とを備えたことを特徴とする半導体モジュールの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11118294A JP2000311982A (ja) | 1999-04-26 | 1999-04-26 | 半導体装置と半導体モジュールおよびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11118294A JP2000311982A (ja) | 1999-04-26 | 1999-04-26 | 半導体装置と半導体モジュールおよびそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000311982A true JP2000311982A (ja) | 2000-11-07 |
Family
ID=14733126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11118294A Abandoned JP2000311982A (ja) | 1999-04-26 | 1999-04-26 | 半導体装置と半導体モジュールおよびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000311982A (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727582B2 (en) | 2001-09-28 | 2004-04-27 | Rohm Co., Ltd. | Semiconductor device |
| US7135762B2 (en) | 2003-05-19 | 2006-11-14 | Seiko Epson Corporation | Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument |
| US7193297B2 (en) | 2003-05-19 | 2007-03-20 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device |
| JP2007180303A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
| CN100390981C (zh) * | 2004-03-31 | 2008-05-28 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| JP2009004783A (ja) * | 2007-06-22 | 2009-01-08 | Dongbu Hitek Co Ltd | システムインパッケージの金属電極形成方法 |
| US7528068B2 (en) | 2004-03-31 | 2009-05-05 | Nec Electronics Corporation | Method for manufacturing semiconductor device |
| JP2009111061A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2009141010A (ja) * | 2007-12-04 | 2009-06-25 | Hitachi Chem Co Ltd | 半導体装置及びその製造方法 |
| JP2010245534A (ja) * | 2009-03-31 | 2010-10-28 | Samsung Electronics Co Ltd | チップ積層パッケージ及びその製造方法 |
| JP2011187992A (ja) * | 2002-10-31 | 2011-09-22 | Samsung Electronics Co Ltd | 基板貫通の相互接続部を形成する方法 |
| EP2388814A2 (en) | 2010-05-21 | 2011-11-23 | Napra co.,Ltd | Electronic device and manufacturing method therefor |
| JP2014123722A (ja) * | 2005-08-11 | 2014-07-03 | Ziptronix Inc | ３ｄｉｃ方法および装置 |
| US8816478B2 (en) | 2012-01-10 | 2014-08-26 | Ps4 Luxco S.A.R.L. | Semiconductor device having penetration electrode penetrating through semiconductor substrate |
| US9006764B2 (en) | 2013-02-19 | 2015-04-14 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and light emitting device |
| JP2015167180A (ja) * | 2014-03-04 | 2015-09-24 | 大日本印刷株式会社 | 多層配線構造体 |
| JP2016062951A (ja) * | 2014-09-16 | 2016-04-25 | 国立大学法人東京工業大学 | 半導体装置の製造方法 |
| US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US10262923B2 (en) | 2005-06-08 | 2019-04-16 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
| US12381128B2 (en) | 2020-12-28 | 2025-08-05 | Adeia Semiconductor Bonding Technologies Inc. | Structures with through-substrate vias and methods for forming the same |
| US12456662B2 (en) | 2020-12-28 | 2025-10-28 | Adeia Semiconductor Bonding Technologies Inc. | Structures with through-substrate vias and methods for forming the same |
-
1999
- 1999-04-26 JP JP11118294A patent/JP2000311982A/ja not_active Abandoned
Cited By (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091591B2 (en) * | 2001-09-28 | 2006-08-15 | Rohm Co., Ltd. | Semiconductor device |
| US6727582B2 (en) | 2001-09-28 | 2004-04-27 | Rohm Co., Ltd. | Semiconductor device |
| JP2011187992A (ja) * | 2002-10-31 | 2011-09-22 | Samsung Electronics Co Ltd | 基板貫通の相互接続部を形成する方法 |
| US7135762B2 (en) | 2003-05-19 | 2006-11-14 | Seiko Epson Corporation | Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument |
| US7193297B2 (en) | 2003-05-19 | 2007-03-20 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device |
| US7528068B2 (en) | 2004-03-31 | 2009-05-05 | Nec Electronics Corporation | Method for manufacturing semiconductor device |
| US8704355B2 (en) | 2004-03-31 | 2014-04-22 | Renesas Electronics Corporation | Semiconductor device comprising through-electrode interconnect |
| US8310039B2 (en) | 2004-03-31 | 2012-11-13 | Renesas Electronics Corporation | Semiconductor device |
| CN100390981C (zh) * | 2004-03-31 | 2008-05-28 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| US7541677B2 (en) | 2004-03-31 | 2009-06-02 | Nec Electronics Corporation | Semiconductor device comprising through-electrode interconnect |
| US8022529B2 (en) | 2004-03-31 | 2011-09-20 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| US8008191B2 (en) | 2004-03-31 | 2011-08-30 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| US11205608B2 (en) | 2005-06-08 | 2021-12-21 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10283438B2 (en) | 2005-06-08 | 2019-05-07 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10262923B2 (en) | 2005-06-08 | 2019-04-16 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10361144B2 (en) | 2005-06-08 | 2019-07-23 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10424533B1 (en) | 2005-06-08 | 2019-09-24 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10312182B2 (en) | 2005-06-08 | 2019-06-04 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10636726B2 (en) | 2005-06-08 | 2020-04-28 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10727166B2 (en) | 2005-06-08 | 2020-07-28 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
| US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| JP2014123722A (ja) * | 2005-08-11 | 2014-07-03 | Ziptronix Inc | ３ｄｉｃ方法および装置 |
| US9716033B2 (en) | 2005-08-11 | 2017-07-25 | Ziptronix, Inc. | 3D IC method and device |
| US10147641B2 (en) | 2005-08-11 | 2018-12-04 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| JP2007180303A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
| JP2009004783A (ja) * | 2007-06-22 | 2009-01-08 | Dongbu Hitek Co Ltd | システムインパッケージの金属電極形成方法 |
| JP2009111061A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2009141010A (ja) * | 2007-12-04 | 2009-06-25 | Hitachi Chem Co Ltd | 半導体装置及びその製造方法 |
| JP2010245534A (ja) * | 2009-03-31 | 2010-10-28 | Samsung Electronics Co Ltd | チップ積層パッケージ及びその製造方法 |
| EP2388814A2 (en) | 2010-05-21 | 2011-11-23 | Napra co.,Ltd | Electronic device and manufacturing method therefor |
| JP2012009820A (ja) * | 2010-05-21 | 2012-01-12 | Napura:Kk | 電子デバイス及びその製造方法 |
| US9685394B2 (en) | 2010-05-21 | 2017-06-20 | Napra Co., Ltd. | Electronic device and manufacturing method therefor |
| US8816478B2 (en) | 2012-01-10 | 2014-08-26 | Ps4 Luxco S.A.R.L. | Semiconductor device having penetration electrode penetrating through semiconductor substrate |
| US9006764B2 (en) | 2013-02-19 | 2015-04-14 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and light emitting device |
| JP2015167180A (ja) * | 2014-03-04 | 2015-09-24 | 大日本印刷株式会社 | 多層配線構造体 |
| JP2016062951A (ja) * | 2014-09-16 | 2016-04-25 | 国立大学法人東京工業大学 | 半導体装置の製造方法 |
| US10262963B2 (en) | 2015-08-25 | 2019-04-16 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US12381168B2 (en) | 2015-08-25 | 2025-08-05 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
| US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US12381173B2 (en) | 2017-09-24 | 2025-08-05 | Adeia Semiconductor Bonding Technologies Inc. | Direct hybrid bonding of substrates having microelectronic components with different profiles and/or pitches at the bonding interface |
| US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US12341018B2 (en) | 2018-04-05 | 2025-06-24 | Adeia Semiconductor Bonding Technologies Inc. | Method for preparing a surface for direct-bonding |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US12482776B2 (en) | 2018-06-13 | 2025-11-25 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US12205926B2 (en) | 2018-06-13 | 2025-01-21 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US12243851B2 (en) | 2018-06-13 | 2025-03-04 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US12136605B2 (en) | 2018-08-31 | 2024-11-05 | Adeia Semiconductor Bonding Technologies Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics and method for forming the same |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US12125784B2 (en) | 2018-10-22 | 2024-10-22 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
| US12381128B2 (en) | 2020-12-28 | 2025-08-05 | Adeia Semiconductor Bonding Technologies Inc. | Structures with through-substrate vias and methods for forming the same |
| US12456662B2 (en) | 2020-12-28 | 2025-10-28 | Adeia Semiconductor Bonding Technologies Inc. | Structures with through-substrate vias and methods for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000311982A (ja) | 半導体装置と半導体モジュールおよびそれらの製造方法 | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| JP4225036B2 (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
| JP4409455B2 (ja) | 半導体装置の製造方法 | |
| US8411450B2 (en) | Electronic device package, module, and electronic device | |
| JP2703745B2 (ja) | マルチダイパッケージ装置 | |
| US6441476B1 (en) | Flexible tape carrier with external terminals formed on interposers | |
| US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
| JP2936320B2 (ja) | 半導体パッケージ | |
| CN101312162B (zh) | 一种制造半导体器件的方法 | |
| US20020004258A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| JP2005340389A (ja) | 半導体装置及びその製造方法 | |
| JP2001127246A (ja) | 半導体装置 | |
| WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US9972560B2 (en) | Lead frame and semiconductor device | |
| KR100290886B1 (ko) | 초고집적회로반도체패키지및그제조방법 | |
| US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
| KR101123799B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP2001102516A (ja) | 半導体装置およびその製造方法 | |
| KR101179514B1 (ko) | 적층 반도체 패키지 및 그의 제조 방법 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050523 |