JP2000312091A - 回路基板用遮蔽構造及び遮蔽された回路基板組立体 - Google Patents

回路基板用遮蔽構造及び遮蔽された回路基板組立体

Info

Publication number
JP2000312091A
JP2000312091A JP2000114092A JP2000114092A JP2000312091A JP 2000312091 A JP2000312091 A JP 2000312091A JP 2000114092 A JP2000114092 A JP 2000114092A JP 2000114092 A JP2000114092 A JP 2000114092A JP 2000312091 A JP2000312091 A JP 2000312091A
Authority
JP
Japan
Prior art keywords
circuit board
conductive
conductive shield
deformed
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000114092A
Other languages
English (en)
Inventor
Valentine Roger
ヴァレンタイン ロジャー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2000312091A publication Critical patent/JP2000312091A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 本発明はより低減された組立時間や製造コス
トで高い信号分離を達成させる回路基板用遮蔽構造及び
遮蔽された回路基板組立体を提供することを目的とす
る。 【解決手段】 本発明の回路基板用遮蔽構造及び遮蔽さ
れた回路基板組立体は、第１の導電性シールドが第２の
導電性シールドに締着点列で締着されると、第１の予め
変形させた表面が回路基板の第１の面と共平面になり；
第２の予め変形させた表面が回路基板の前記第２の面と
共平面になるので、路基板と各導電性シールドとの界面
に沿った全ての所定位置で均一な機械的圧力が付与され
るように、締着に起因する各導電性シールドの変形を補
償することを可能にする。その結果、高度の信号分離を
達成させ、より低減された組立時間や製造コストを以て
遮蔽された回路基板組立体を製造することを可能にす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回路基板用遮蔽構造
及び遮蔽された回路基板組立体に関し、特にプリント回
路基板と導電性シールドとの間に圧縮性且つ導電性ガス
ケットを配設して成る回路基板用遮蔽構造及び遮蔽され
た回路基板組立体に関するものである。
【０００２】
【従来の技術】複数個の導電性シールドは、電気回路及
び装置に信号分離(signal isolation)を与えるものであ
る。前記複数個の導電性シールドは通常、その間にプリ
ント回路基板（以後、ＰＣ基板と称する）の両側で該Ｐ
Ｃ基板を挟持しながら互いにねじ止めされる。前記ＰＣ
基板と前記各導電性シールドとの間に配設された複数個
の圧縮性且つ導電性ガスケットは、前記ＰＣ基板と前記
シールドとの各界面(intrefaces)における電気抵抗を低
下させる。より低い電気抵抗は通常、より高い信号分離
をもたらす。多くの回路及び装置の性能仕様は、前記信
号分離度が充分に高い場合に達成できるので、前記各界
面に低電気抵抗を与えることは重要である。
【０００３】前記各界面での前記電気抵抗は、前記ガス
ケットに対する圧力が増すにつれて減少し、前記ガスケ
ットに対する機械的圧力が最低となる前記界面上の箇所
によって前記信号分離に制限をもたらす。従って、充分
に高い機械的圧力は、充分に高い信号分離を達成するた
めに、前記界面に沿った全ての点で前記圧縮性且つ導電
性ガスケットに均一に与えられなければならない。前記
圧縮性各導電性ガスケットに均一な機械的圧力を与える
ことは、難しい課題である。通常、取付けねじが前記各
導電性シールドを前記ＰＣ基板に締着するために利用さ
れるが、前記取付けねじが過度に締着されると、前記各
導電性シールドは変形する。この変形は前記ガスケット
に不均一な圧力をもたらす。前記取付けねじ近傍の前記
ガスケット上の圧力は、前記界面に沿った別の箇所にお
ける前記ガスケット上の圧力よりも高くなる。
【０００４】現在利用されている回路基板用遮蔽構造に
おいて、均一な機械的圧力は、前記導電性シールドの変
形を最小限に抑えることによって前記ガスケットに与え
られる。前記変形は、前記各導電性シールドの剛性を高
めることと、微小な間隔ピッチで前記取付けねじを配設
することによって最小化される。しかしながら、前記各
導電性シールドの剛性を高めることは、前記各導電性シ
ールドの壁部を厚くさせることになり、その厚い壁部は
前記ガスケットと前記ＰＣ基板との間に広い接触領域を
もたらす。
【０００５】この広い接触領域は、前記圧縮性ガスケッ
トと前記ＰＣ基板との接触領域が大きくなる。この大き
い接触領域は、別の方法で各電子部品を取り付けるため
に利用される前記ＰＣ基板上の領域を占めることにな
る。加えて、前記取付けねじを微小な間隔ピッチで配設
することは、前記回路基板用遮蔽構造における前記取付
けねじの全個数を増加させ、これに相応じて前記回路基
板用遮蔽構造の組立て時間及び製造コストの増加を招
く。従って、前記接触領域及び前記取付けねじ個数を最
小化させながら、充分に高い信号分離を達成させる回路
基板用遮蔽構造が求められている。
【０００６】図１及び図２は従来の回路基板用遮蔽構造
を示す。各導電性シールド１ａ，１ｂは、エポキシ及び
ガラスから成るプリント回路基板のようなＰＣ基板２の
両面に締着される。通常、前記ＰＣ基板２の少なくとも
一方の面は、露出した各電気部品及び導電路（図示せ
ず）を有する。前記各導電性シールド１ａ，１ｂは、前
記ＰＣ基板２上の種々の区分内の前記各電気部品及び導
電路間の信号分離、及び前記ＰＣ基板２に対する外部の
回路又は装置間の信号分離をもたらすものである。
【０００７】図１に示した側面図において、前記各導電
性シールド１ａ，１ｂは、該シールド間に挟着された前
記ＰＣ基板２と共に締着されて、シールドされた回路基
板組立体６を形成する。通常、前記各導電性シールド１
ａ，１ｂの一方が、前記ＰＣ基板２の各面に前記各導電
性シールド１ａ，１ｂを締着する各ねじ４を受容するた
めの各ねじ穴を有する。前記ねじ４は、緊密な電気的接
触が前記ＰＣ基板２と前記各シールド１ａ，１ｂとの各
界面５ａ，５ｂに沿ったあらゆる箇所で得られることを
保証するために、微小な間隔ピッチで配設される。前記
各界面５ａ，５ｂにおける電気抵抗を低減するために、
各圧縮性且つ導電性ガスケット７ａ，７ｂは、前記各導
電性シールド１ａ，１ｂと該シールドに対応する前記Ｐ
Ｃ基板２の各面との間に配設される。
【０００８】前記各ねじ４が互に充分に緊密な間隔ピッ
チで配置されないと、図１において破線の変形側面によ
って示されたような各シールドの変形が生じ、これによ
り前記各圧縮性且つ導電性ガスケット７ａ，７ｂに不均
一な機械的圧力を発生される。前記各圧縮性且つ導電性
ガスケット７ａ，７ｂにかかる前記機械的圧力は、前記
各ねじ４の周辺において前記各界面５ａ，５ｂに沿った
別の箇所におけるよりも高くなる。一方、前記緊密な間
隔ピッチで配置された前記各ねじ４は、前記各導電性シ
ールド１ａ，１ｂの変形又は曲げを制限することによ
り、前記各圧縮性且つ導電性ガスケット７ａ，７ｂにか
かる前記機械的圧力にある程度の均一性を与えるが、更
に変形を減少させ、前記機械的圧力の均一性を一層増加
させるために、前記各導電性シールド１ａ，１ｂは剛直
であるように形成される。
【０００９】
【発明が解決しようとする課題】その曲げ剛性を達成す
るために、図２に示したように前記各導電性シールド１
ａ，１ｂの各壁部８は厚く形成される。しかしながら、
前記厚い壁部８は相応じてより広い接触領域を前記ＰＣ
基板２上にもたらす。該接触領域は、各電気部品の組み
込みに有用となる前記ＰＣ基板２上の貴重な領域を浪費
する。各内壁部９が前記ＰＣ基板上の種々の部分にある
電気部品及び導電路を分離するための前記導電性シール
ド１ａ，１ｂに形成されると、前記接触領域は前記ＰＣ
基板２の総面積の相当な部分を浪費してしまう。
【００１０】従来技術による遮蔽構造は、充分な信号分
離を提供するものではあるが、必要とされる壁部の厚さ
は貴重な基板領域を消費してしまい、また、前記各導電
性シールドを前記ＰＣ基板２に締着するために多数の締
付けねじ４を必要とすると言う欠点を有していた。
【００１１】本発明は前述した従来技術の問題点を解消
し、より低減された組立時間や製造コストで高い信号分
離を達成させる回路基板用遮蔽構造及び遮蔽された回路
基板組立体を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】本発明のかかる目的は、
第１の締着点列と、回路基板の第１の面上の接触領域に
接触させるための第１の予め変形させた表面とを有する
第１の導電性シールドと；前記第１の締着点列に整列さ
せた第２の締着点列と、前記回路基板の第２の面上の接
触領域に接触させるための第２の予め変形させた表面と
を有する第２の導電性シールドとを具備して成る回路基
板用遮蔽構造において；前記第１の導電性シールドが前
記第２の導電性シールドに前記締着点列で締着される
と、前記第１の予め変形させた表面が前記回路基板の前
記第１の面と共平面になり；前記第２の予め変形させた
表面が前記回路基板の前記第２の面と共平面になること
を特徴とする回路基板用遮蔽構造及び遮蔽された回路基
板組立体によって達成される。
【００１３】
【作用】本発明の好ましい実施例に基づいて形成される
回路基板用遮蔽構造及び遮蔽された回路基板組立体にお
いては、各導電性シールドは、該各導電性シールドが前
記回路基板の両面に締着されると、前記回路基板と前記
各導電性シールドとの界面で平坦又は共平面になるよう
に輪郭付けされた合わせ面を有する。前記輪郭付けされ
た合わせ面は、各締着箇所が前記各導電性シールドのあ
らゆる所で間欠的なピッチで配設されていても、前記界
面に沿った全ての所定位置で均一な機械的圧力が付与さ
れるように、前記締着に起因する前記各導電性シールド
の変形を補償する。複数個の圧縮性且つ導電性ガスケッ
トが前記各導電性シールドと前記回路基板との間に任意
に挿設される場合、各当接部が前記圧縮性且つ導電性ガ
スケットの厚みを受け止めるために設けられる。高度の
信号分離は、前記回路基板上にそれに相応じて広い接触
領域と、緊密な間隔ピッチの締着点を夫々必要とせずに
達成される。より低減された組立時間や製造コストは、
前記回路基板用遮蔽構造を組み込んだ遮蔽された回路基
板組立体によって達成される。
【００１４】
【発明の実施の形態】本発明の回路基板用遮蔽構造及び
遮蔽された回路基板組立体の一実施態様について、添付
した図面に基づき以下に詳述する。図３及び図４は、本
発明の好ましい実施態様に基づいて構成される遮蔽構造
に使用する予め変形された導電性シールド１１ａ，１１
ｂを示す。前記各導電性シールド１１ａ，１１ｂの合わ
せ面１２ａ、１２ｂの予め変形された輪郭は、図３の側
面図に誇張して示されている。図３に示した中間位置に
おいて、前記各導電性シールド１１ａ，１１ｂは前記Ｐ
Ｃ基板１６に締着されていない。また、前記各合わせ面
１２ａ，１２ｂは凸状の側面１３を有するように予めに
変形されている。
【００１５】この側面１３は、前記各導電性シールド１
１ａ，１１ｂが各締結点１４で前記ＰＣ基板１６に締着
されて、図４に示したように、遮蔽された回路基板組立
体２０を形成する場合、前記各合わせ面１２ａ，１２ｂ
が結果として生じる負荷位置での平坦又は共平面化をも
たらすように設定される。この実施態様において、前記
側面１３は前記各導電性シールド１１ａ，１１ｂと前記
ＰＣ基板１６の対応面との間に配設された各圧縮性且つ
導電性ガスケット１５ａ，１５ｂを収容して、前記ＰＣ
基板と前記シールドとの各界面１７ａ，１７ｂにおける
電気抵抗を低減させる。
【００１６】ねじ穴が各締着点１４に設けられて締付け
ねじ１８を受容する。前記締付けねじ列１８は、前記各
導電性シールド１１ａ，１１ｂ間に前記前記ＰＣ基板１
６を挟持させながら該各導電性シールド１１ａ，１１ｂ
を一緒に締着するために使用される。代わりに、クラン
プ、リベット又は他の締着具列は、前記ＰＣ基板１６が
前記各導電性シールド１１ａ，１１ｂ間で挟着されるよ
うに、前記各締着点１４で前記各導電性シールド１１
ａ，１１ｂに圧力を加えるように使用される。
【００１７】前記遮蔽構造は、前記予め変形させた導電
性シールド１１ａ，１１ｂと前記ＰＣ基板１６の各接触
面との間に挿入される前記各圧縮性且つ導電性ガスケッ
ト１５ａ，１５ｂを具備する場合、前記各締着点１４は
前記ＰＣ基板１６の表面に接触し、前記各圧縮性且つ導
電性ガスケット１５ａ，１５ｂの厚みを受け止める当接
部１８を設けて、前記各導電性シールド１１ａ，１１ｂ
が前記前記ＰＣ基板１６に締着される時に前記各圧縮性
且つ導電性ガスケット１５ａ，１５ｂが過度に圧縮され
ないようにする。
【００１８】この実施態様における前記各圧縮性且つ導
電性ガスケット１５ａ，１５ｂは、前記各導電性シール
ド１１ａ，１１ｂの輪郭付けした各合わせ面１２ａ，１
２ｂ上に分配されるParker Hannifin 社のChromerics部
門から市販されている Cho-Form 材料である。代わっ
て、前記各圧縮性且つ導電性ガスケット１５ａ，１５ｂ
は、輪郭付けされた各合わせ面１２ａ，１２ｂ上を被覆
又は付着される管状の導電性エラストマー又は導電性ペ
ーストも使用される。前記 Cho-Form 材料が前記各圧縮
性且つ導電性ガスケット１５ａ，１５ｂに用いられる場
合、前記各当接部１９は、該ガスケット１５ａ，１５ｂ
の非圧縮状態時の厚さの約半分程の高さに隆起した承台
によって形成される。
【００１９】図５は図３及び図４の前記遮蔽構造に用い
る予め変形させた導電性シールド１１の詳細図である。
前記予め変形させた導電性シールド１１は、フライス削
り、鋳造又は他の成形加工によって輪郭付けされた各合
わせ面１２を形成する。前記輪郭付けされた各合わせ面
１２の側面１３は、計算機模型解析法（computer model
ing)又は他の技術により経験的に決定される。経験に基
づく決定法は、前記締着されていない中間位置において
輪郭付けせずに平坦であることを除く全ての点において
前記予め変形させた導電性シールド１１と類似する各試
験用シールド（図示せず）を作ることを含む。
【００２０】前記各試験用シールドは、前記遮蔽された
回路基板組立体２０における遮蔽構造用に選択されたも
のと同じ種類の締着具を用いて、前記ＰＣ基板１６に締
着することにより前記負荷位置に配設される。この締着
は前記各試験用シールドを変形させ、図１に示した破線
の変形側面に類似して、前記各試験用シールドを前記Ｐ
Ｃ基板１６の接触面から離間する方向に押し曲げる。前
記各試験用シールドは、前記各締着点１４で前記ＰＣ基
板１６と接触するが、該各試験用シールドの変形は、前
記各締着点１４間にある前記界面に沿った箇所で該各試
験用シールドと前記ＰＣ基板１６の対応面との間に種々
の厚さの隙間を発生させる。
【００２１】これらの隙間は、図５に示した前記予め変
形させた導電性シールド１１の輪郭付けされた各合わせ
面１２により均等に埋められる。前記試験用シールドと
前記ＰＣ基板との各界面に沿った種々の箇所における前
記各隙間の厚さは、工学的に又は機械的に測定される。
これらに測定された隙間の厚さは、前記中間位置に配設
された前記試験用シールドの前記平坦な合わせ面の対し
て、該各合わせ面上の対応する位置で前記各隙間を減少
又は埋めるために、前記試験用シールドの壁部がどの程
度高くするかを決定する。前記壁部の付加された高さ
は、前記予め変形させた導電性シールド１１の側面１３
の輪郭を限定して、経験的決定を完了させる。
【００２２】前記予め変形させた導電性シールド１１の
前記各合わせ面１２の前記輪郭は、、選択的に前記計算
機模型解析法を利用して決定される。この決定作業にお
いて、有限要素分析法（ＦＥＡ）のソフトウエアが前記
輪郭付けされた各合わせ面１２の前記側面１３を計算す
る。前記試験用シールドの物理的寸法は、ヒューレット
パッカード社製の HP Solid Designer のような、３次
元模型分析プログラム（a three-dimensional modeling
program）に入力される。前記３次元模型分析プログラ
ムに入力された前記各試験用シールドは、前記締着され
ていない中間位置において輪郭付けせずに平坦であるこ
とを除く全ての点において前記予め変形させた各導電性
シールド１１と同様に測定される。
【００２３】その後、前記試験用シールド上の各種機械
的力が前記有限要素分析法のソフトウエアにより模擬実
験される。前記模擬実験される各種機械的力は、前記各
試験用シールドの前記各合わせ面に沿って印加される。
しかし、前記各種機械的力は、前記各締着点で前記ＰＣ
基板に締着されて負荷状態にある前記各試験用シールド
の前記各合わせ面上の前記機械的圧力と等しいが、その
方向は反対である。前記各種機械的力の大きさは、前記
圧縮性且つ導電性ガスケットによって作用する前記各合
わせ面上の前記各種機械的力により決定される。
【００２４】例えば、前記 Cho-Form 材料は場合、該材
料が約５０％まで圧縮されると、１立方インチ当たり約
６ポンドの力を作用させる。この力は、前記各試験用シ
ールドが前記負荷位置にあり、即ち前記ＰＣ基板に締着
されると、該ＰＣ基板から離間する方向にあるが、前記
有限要素分析法のソフトウエアに入力される前記力は、
前記ＰＣ基板に向かう方向にある。前記入力された力に
基づいて、前記有限要素分析法のソフトウエアは、前記
予め変形させた導電性シールド１１の前記輪郭付けされ
た各合わせ面１２の前記側面１３を示す。
【００２５】前記各側面１３の前記輪郭が前記計算機模
型解析法、経験的決定又は他の技術を使って限定される
と、前記各側面１３は、前記予め変形させた導電性シー
ルド１１の前記輪郭付けされた各合わせ面１２を形成す
る前記壁部の高さに据えられる。前記各側面１３は、生
産技術と両立する方法で実施される。例えば、前記予め
変形させた導電性シールド１１がフライス削るされる場
合、前記各側面１３の前記各輪郭は、図３に示すよう
に、前記壁部の高さで不連続な段差を具備する区分化さ
れた形態に近づけて形成される。前記各段差の長さＬ及
び高さＨは、前記側面１３に最も適合するように選択さ
れる。前記予め変形させた導電性シールド１１が鋳造さ
れる場合、前記側面１３は、図３に示すように、前記予
め変形させた導電性シールド１１の前記壁部の高さを連
続的に変化させることでより容易に形成される。
【００２６】本発明の一実施態様を詳細にわたって説明
したが、この実施態様に対する変更及び改造は、以下に
列挙する各実施例に示されるような本発明の範囲から逸
脱することなく当業者にとって推考可能であることが明
らかであろう。なお、本発明の各実施例を列挙すれば、
概ね以下の通りである。
【００２７】１） 第１の締着点列１４と、回路基板１
６の第１の面上の接触領域に接触させるための第１の予
め変形させた表面１２ａとを有する第１の導電性シール
ド１１ａと；前記第１の締着点列１４に整列させた第２
の締着点列１４と、前記回路基板１６の第２の面上の接
触領域に接触させるための第２の予め変形させた表面１
２ｂとを有する第２の導電性シールド１１ｂとを具備し
て成る回路基板用遮蔽構造において；前記第１の導電性
シールド１１ａが前記第２の導電性シールド１１ｂに前
記締着点列１４で締着されると、前記第１の予め変形さ
せた表面１２ａが前記回路基板１６の前記第１の面と共
平面になり；前記第２の予め変形させた表面１２ｂが前
記回路基板１６の前記第２の面と共平面になることを特
徴とする回路基板用遮蔽構造。
【００２８】２） 上記１）に記載の回路基板用遮蔽構
造が更に、前記第１の導電性シールド１１ａと前記回路
基板１６の前記第１の面上の接触領域との間に挟着され
た第１の圧縮性且つ導電性ガスケット１５ａと、前記第
２の導電性シールド１１ｂと前記回路基板１６の前記第
２の面上の接触領域との間に挟着された第２の圧縮性且
つ導電性ガスケット１５ｂとを具備して成る回路基板用
遮蔽構造。
【００２９】３） 上記２）に記載の回路基板用遮蔽構
造において、前記第１の導電性シールド１１ａの前記締
着点列１４が、前記第１の圧縮性且つ導電性ガスケット
１５ａの厚みを受け止める隆起した承台を有する当接部
１９を具備し、前記第２の導電性シールド１１ｂの前記
締着点列１４が、前記第２の圧縮性且つ導電性ガスケッ
ト１５ｂの厚みを受け止める隆起した承台を有する当接
部１９を具備し、前記第１の導電性シールド１１ａが前
記締着点列１４で前記第２の導電性シールド１１ｂに締
着されると、前記第１の導電性シールド１１ａの前記締
着点列１４の前記当接部１９は前記回路基板１６の前記
第１の面に接触し、前記第２の導電性シールド１１ｂの
前記締着点列１４の前記当接部１９は前記回路基板１６
の前記第２の面に接触することを特徴とする回路基板用
遮蔽構造。
【００３０】４） 上記３）に記載の回路基板用遮蔽構
造において、前記第１の圧縮性且つ導電性ガスケット１
５ａと前記第２の圧縮性且つ導電性ガスケット１５ｂ
が、管状であることを特徴とする回路基板用遮蔽構造。
【００３１】５） 上記３）に記載の回路基板用遮蔽構
造において、前記第１の圧縮性且つ導電性ガスケット１
５ａと前記第２の圧縮性且つ導電性ガスケット１５ｂ
が、導電性ペーストから形成されることを特徴とする回
路基板用遮蔽構造。
【００３２】６） 上記１）に記載の回路基板用遮蔽構
造において、前記第１の予め変形させた表面１２ａが第
１の凸状の側面１３を有し、前記第２の予め変形させた
表面１２ｂが第２の凸上の側面１３を有することを特徴
とする回路基板用遮蔽構造。
【００３３】７） 上記６）に記載の回路基板用遮蔽構
造において、前記第１の予め変形させた表面列１２ａと
前記第２の予め変形させた表面列１２ｂが、不連続の高
さを有する複数個の隆起した部分を具備することを特徴
とする回路基板用遮蔽構造。
【００３４】８） 上記６）に記載の回路基板用遮蔽構
造において、前記第１の予め変形させた表面列１２ａと
前記第２の予め変形させた表面列１２ｂが、連続的に変
化する高さを有することを特徴とする回路基板用遮蔽構
造。
【００３５】９） 上記１）に記載の回路基板用遮蔽構
造において、前記第１の締着点列１４及び前記第２の締
着点列１４の何れか一方が、対応するねじ列を受容する
ため４のねじ穴列を具備することを特徴とする回路基板
用遮蔽構造。
【００３６】１０） 回路基板１６と；対応する当接部
１９を有する第１の締着点列１４と、前記回路基板１６
の第１の面の接触領域に接触させるための第１の予め変
形させた表面１２ａを具備する第１の導電性シールド１
１ａと；前記回路基板１６の前記第１の面と前記第１の
導電性シールド１１ａとの間に挟着された第１の圧縮性
且つ導電性ガスケット１５ａと；前記第１の締着点列１
４に整列する第２の締着点列１４と、前記回路基板１６
の第２の面上の接触領域に接触させるための第２の予め
変形させた表面１２ｂを具備する第２の導電性シールド
１１ｂと；そして前記回路基板１６の前記第１の面と前
記第１の導電性シールド１１ａとの間に挟着された第２
の圧縮性且つ導電性ガスケット１５ｂとを具備して成る
遮蔽された回路基板組立体２０において；前記第１の導
電性シールド１１ａが前記締着点１４で前記第２の導電
性シールド１１ｂに締着され、且つ前記第１の締着点列
の前記当接部１９が前記回路基板１６の前記第１の面に
接触し、前記第２の締着点列の前記当接部１９が前記回
路基板１６の前記第２の面に接触すると、前記第１の予
め変形させた表面１２ａが第１の平面内にあり、前記第
２の予め変形させた表面１２ｂが第２の平面内にあるこ
とを特徴とする遮蔽された回路基板組立体。
【００３７】１１） 上記１０）に記載の遮蔽された回
路基板組立体２０において、前記第１の圧縮性且つ導電
性ガスケット１５ａと前記第２の圧縮性且つ導電性ガス
ケット１５ｂが管状であることを特徴とする遮蔽された
回路基板組立体。
【００３８】１２） 上記１０）に記載の遮蔽された回
路基板組立体２０において、前記第１の圧縮性且つ導電
性ガスケット１５ａと前記第２の圧縮性且つ導電性ガス
ケット１５ｂが導電性ペーストから形成されることを特
徴とする遮蔽された回路基板組立体。
【００３９】１３） 上記１０）に記載の遮蔽された回
路基板組立体２０において、前記第１の予め変形させた
表面１２ａが第１の凸状の側面１３を有し、前記第２の
予め変形させた表面１２ｂが第２の凸状の側面１３を有
することを特徴とする遮蔽された回路基板組立体。
【００４０】１４） 上記１３）に記載の遮蔽された回
路基板組立体２０において、前記第１の予め変形させた
表面１２ａと前記第２の予め変形させた表面１２ｂが、
不連続の高さを有する複数個の隆起した部分を具備する
ことを特徴とするシールド回路基板組立体。
【００４１】１５） 上記１３）に記載の遮蔽された回
路基板組立体２０において、前記第１の予め変形させた
表面１２ａと前記第２の予め変形させた表面１２ｂが、
連続的に変化する高さを有することを特徴とする遮蔽さ
れた回路基板組立体。
【００４２】１６） 回路基板１６と；対応する当接部
１９を有する第１の締着点列１４と、前記回路基板１６
の第１の面上の接触領域に接触させるための第１の予め
変形させた表面列１２ａを具備する第１の導電性シール
ド１１ａと；前記回路基板１６の前記第１の面と前記第
１の導電性シールド１１ａとの間に挟着するための前記
第１の予め変形させた表面列１２ａ上に配設される第１
の圧縮性且つ導電性ガスケット１５ａと；前記第１の締
着点列１４に整列して対応する当接部１９を有する第２
の締着点列１４と、前記回路基板１６の第２の面上の接
触領域に接触させるための第２の予め変形させた表面列
１２ｂを具備する第２の導電性シールド１１ｂと；そし
て前記回路基板１６の前記第２の面と前記第２の導電性
シールド１１ｂとの間に挟着するための前記第２の予め
変形させた表面列１２ｂ上に配設される第２の圧縮性且
つ導電性ガスケット１５ｂとを具備して成る遮蔽された
回路基板組立体２０において；前記第１の締着点列１４
の前記当接部１９が前記回路基板１６の前記第１の面に
接触すると、前記第１の予め変形させた表面１２ａが第
１の平面内にあり、前記第２の締着点列の前記当接部１
９が前記回路基板１６の前記第２の面に接触すると、前
記第２の予め変形させた表面１２ｂが第２の平面内にあ
ることを特徴とする遮蔽された回路基板組立体。
【００４３】１７） 上記１６）に記載の遮蔽された回
路基板組立体２０において、前記第１の予め変形させた
表面列１２ａが第１の凸状の側面１３を有し、前記第２
の予め変形させた表面列１２ｂが第２の凸状の側面１３
を有することを特徴とする遮蔽された回路基板組立体。
【００４４】１８） 上記１７）に記載の遮蔽された回
路基板組立体２０において、前記第１の予め変形させた
表面列１２ａと前記第２の予め変形させた表面列１２ｂ
が、不連続の高さを有する複数個の隆起した部分を具備
することを特徴とする遮蔽された回路基板組立体。
【００４５】１９） 上記１７）に記載の遮蔽された回
路基板組立体２０において、前記第１の予め変形させた
表面列１２ａと前記第２の予め変形させた表面列１２ｂ
が、連続的に変化する高さを有することを特徴とする遮
蔽された回路基板組立体。
【００４６】２０） 上記１６）に記載の遮蔽された回
路基板組立体２０において、前記第１の圧縮性の導電性
ガスケット１５ａと前記第２の圧縮性の導電性ガスケッ
ト１５ｂが、導電性ペーストから形成されることを特徴
とする遮蔽された回路基板組立体。
【００４７】
【発明の効果】以上、記述した本発明の回路基板用遮蔽
構造及び遮蔽された回路基板組立体は、次に記すような
新規な効果を奏するものである。即ち、本発明の回路基
板用遮蔽構造及び遮蔽された回路基板組立体は、第１の
締着点列と、前記回路基板の第１の面上の接触領域に接
触させるための第１の予め変形させた表面とを有する第
１の導電性シールドと；前記第１の締着点列に整列させ
た第２の締着点列と、前記回路基板の第２の面上の接触
領域に接触させるための第２の予め変形させた表面とを
有する第２の導電性シールドとを具備して成る回路基板
用遮蔽構造において；前記第１の導電性シールドが前記
第２の導電性シールドに前記締着点列で締着されると、
前記第１の予め変形させた表面が前記回路基板の前記第
１の面と共平面になり；前記第２の予め変形させた表面
が前記回路基板の前記第２の面と共平面になるので、各
導電性シールドは、該各導電性シールドが前記回路基板
の両面に締着されると、前記回路基板と前記各導電性シ
ールドとの界面で平坦又は共平面になるように輪郭付け
された合わせ面を有し、該合わせ面によって、各締着箇
所が前記各導電性シールドのあらゆる所で間欠的なピッ
チで配設されていても、前記界面に沿った全ての所定位
置で均一な機械的圧力が付与されるように、前記締着に
起因する前記各導電性シールドの変形を補償することが
可能になった。その結果、前記回路基板上に広い接触領
域と、緊密な間隔ピッチの締着点を夫々必要とせずに高
度の信号分離を達成することが可能になり、より低減さ
れた組立時間や製造コストを以て遮蔽された回路基板組
立体を製造することが可能になった。
【図面の簡単な説明】
【図１】従来の回路基板用遮蔽構造を示す断面図であ
る。
【図２】従来の遮蔽された回路基板組立体を示す断面図
である。
【図３】本発明の回路基板用遮蔽構造を示す断面図であ
る。
【図４】本発明の遮蔽された回路基板組立体を示す断面
図である。
【図５】図３及び図４に示した回路基板用遮蔽構造に使
用される予め変形させた導電性シールドの斜視図であ
る。
【符号の説明】
１１ａ 第一の導電性シールド １１ｂ 第二の導電性シールド １２ａ 第一の予め変形させた表面 １２ｂ 第二の予め変形させた表面 １４ 締着点 １５ａ 第一の圧縮性且つ導電性ガスケット １５ｂ 第二の圧縮性且つ導電性ガスケット １６ ＰＣ基板 １９ 当接部
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ.

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１の締着点列（１４）と、回路基板
    （１６）の第１の面上の接触領域に接触させるための第
    １の予め変形させた表面（１２ａ）とを有する第１の導
    電性シールド（１１ａ）と；前記第１の締着点列（１
    ４）に整列させた第２の締着点列（１４）と、前記回路
    基板（１６）の第２の面上の接触領域に接触させるため
    の第２の予め変形させた表面（１２ｂ）とを有する第２
    の導電性シールド（１１ｂ）とを具備して成る回路基板
    用遮蔽構造において；前記第１の導電性シールド（１１
    ａ）が前記第２の導電性シールド（１１ｂ）に前記締着
    点列（１４）で締着されると、前記第１の予め変形させ
    た表面（１２ａ）が前記回路基板（１６）の前記第１の
    面と共平面になり；前記第２の予め変形させた表面（１
    ２ｂ）が前記回路基板（１６）の前記第２の面と共平面
    になることを特徴とする回路基板用遮蔽構造。
  2. 【請求項２】 請求項１に記載の回路基板用遮蔽構造が
    更に、前記第１の導電性シールド（１１ａ）と前記回路
    基板（１６）の前記第１の面上の接触領域との間に挟着
    された第１の圧縮性且つ導電性ガスケット（１５ａ）
    と、前記第２の導電性シールド（１１ｂ）と前記回路基
    板（１６）の前記第２の面上の接触領域との間に挟着さ
    れた第２の圧縮性且つ導電性ガスケット（１５ｂ）とを
    具備して成ることを特徴とする回路基板用遮蔽構造。
  3. 【請求項３】 前記第１の導電性シールド（１１ａ）の
    前記締着点列（１４）が、前記第１の圧縮性且つ導電性
    ガスケット（１５ａ）の厚みを受け止める隆起した承台
    を有する当接部（１９）を具備し、前記第２の導電性シ
    ールド（１１ｂ）の前記締着点列（１４）が、前記第２
    の圧縮性且つ導電性ガスケット（１５ｂ）の厚みを受け
    止める隆起した承台を有する当接部（１９）を具備し、
    前記第１の導電性シールド（１１ａ）が前記締着点列
    （１４）で前記第２の導電性シールド（１１ｂ）に締着
    されると、前記第１の導電性シールド（１１ａ）の前記
    締着点列（１４）の前記当接部（１９）は前記回路基板
    （１６）の前記第１の面に接触し、前記第２の導電性シ
    ールド（１１ｂ）の前記締着点列（１４）の前記当接部
    （１９）は前記回路基板（１６）の前記第２の面に接触
    することを特徴とする請求項２に記載の回路基板用遮蔽
    構造。
  4. 【請求項４】 回路基板（１６）と；対応する当接部
    （１９）を有する第１の締着点列（１４）と、前記回路
    基板（１６）の第１の面の接触領域に接触させるための
    第１の予め変形させた表面（１２ａ）を具備する第１の
    導電性シールド（１１ａ）と；前記回路基板（１６）の
    前記第１の面と前記第１の導電性シールド（１１ａ）と
    の間に挟着された第１の圧縮性且つ導電性ガスケット
    （１５ａ）と；前記第１の締着点列（１４）に整列する
    第２の締着点列（１４）と、前記回路基板（１６）の第
    ２の面上の接触領域に接触させるための第２の予め変形
    させた表面（１２ｂ）を具備する第２の導電性シールド
    （１１ｂ）と；そして前記回路基板（１６）の前記第１
    の面と前記第１の導電性シールド（１１ａ）との間に挟
    着された第２の圧縮性且つ導電性ガスケット（１５ｂ）
    とを具備して成る遮蔽された回路基板組立体（２０）に
    おいて；前記第１の導電性シールド（１１ａ）が前記締
    着点（１４）で前記第２の導電性シールド（１１ｂ）に
    締着され、且つ前記第１の締着点列の前記当接部（１
    ９）が前記回路基板（１６）の前記第１の面に接触し、
    前記第２の締着点列の前記当接部（１９）が前記回路基
    板（１６）の前記第２の面に接触すると、前記第１の予
    め変形させた表面（１２ａ）が第１の平面内にあり、前
    記第２の予め変形させた表面（１２ｂ）が第２の平面内
    にあることを特徴とする遮蔽された回路基板組立体。
  5. 【請求項５】 前記第１の圧縮性且つ導電性ガスケット
    （１５ａ）と前記第２の圧縮性且つ導電性ガスケット
    （１５ｂ）が管状であることを特徴とする請求項４に記
    載の遮蔽された回路基板組立体。
  6. 【請求項６】 回路基板（１６）と；対応する当接部
    （１９）を有する第１の締着点列（１４）と、前記回路
    基板（１６）の第１の面上の接触領域に接触させるため
    の第１の予め変形させた表面列（１２ａ）を具備する第
    １の導電性シールド（１１ａ）と；前記回路基板（１
    ６）の前記第１の面と前記第１の導電性シールド（１１
    ａ）との間に挟着するための前記第１の予め変形させた
    表面列（１２ａ）上に配設される第１の圧縮性且つ導電
    性ガスケット（１５ａ）と；前記第１の締着点列（１
    ４）に整列して対応する当接部（１９）を有する第２の
    締着点列（１４）と、前記回路基板（１６）の第２の面
    上の接触領域に接触させるための第２の予め変形させた
    表面列（１２ｂ）を具備する第２の導電性シールド（１
    １ｂ）と；そして前記回路基板（１６）の前記第２の面
    と前記第２の導電性シールド（１１ｂ）との間に挟着す
    るための前記第２の予め変形させた表面列（１２ｂ）上
    に配設される第２の圧縮性且つ導電性ガスケット（１５
    ｂ）とを具備して成る遮蔽された回路基板組立体（２
    ０）において；前記第１の締着点列（１４）の前記当接
    部（１９）が前記回路基板（１６）の前記第１の面に接
    触すると、前記第１の予め変形させた表面（１２ａ）が
    第１の平面内にあり、前記第２の締着点列の前記当接部
    （１９）が前記回路基板（１６）の前記第２の面に接触
    すると、前記第２の予め変形させた表面（１２ｂ）が第
    ２の平面内にあることを特徴とする遮蔽された回路基板
    組立体。
  7. 【請求項７】 前記第１の予め変形させた表面列（１２
    ａ）が第１の凸状の側面（１３）を有し、前記第２の予
    め変形させた表面列（１２ｂ）が第２の凸状の側面（１
    ３）を有することを特徴とする請求項６に記載の遮蔽さ
    れた回路基板組立体。
JP2000114092A 1999-04-16 2000-04-14 回路基板用遮蔽構造及び遮蔽された回路基板組立体 Pending JP2000312091A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/293328 1999-04-16
US09/293,328 US6674653B1 (en) 1999-04-16 1999-04-16 Shielding scheme for a circuit board

Publications (1)

Publication Number Publication Date
JP2000312091A true JP2000312091A (ja) 2000-11-07

Family

ID=23128633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000114092A Pending JP2000312091A (ja) 1999-04-16 2000-04-14 回路基板用遮蔽構造及び遮蔽された回路基板組立体

Country Status (3)

Country Link
US (1) US6674653B1 (ja)
JP (1) JP2000312091A (ja)
DE (1) DE19955585B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015226025A (ja) * 2014-05-29 2015-12-14 ファナック株式会社 電子機器ユニットと制御盤筐体のシールド構造

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD523857S1 (en) * 2004-09-30 2006-06-27 Japan Aviation Electronics Industry, Limited Frame for use with electrical connector and electrical card
USD524314S1 (en) * 2004-09-30 2006-07-04 Japan Aviation Electronics Industry, Limited Frame for use with electrical connector and electrical card
TWD110800S1 (zh) * 2004-09-30 2006-05-11 日本航空電子工業股份有限公司 使用於電連接器及電氣卡片之基架
USD548738S1 (en) * 2005-12-16 2007-08-14 Laird Technologies, Inc. EMI shield assembly
USD549231S1 (en) * 2005-12-16 2007-08-21 Laird Technologies, Inc. Cover for an EMI shield assembly
USD549706S1 (en) 2005-12-16 2007-08-28 Laird Technologies, Inc. Frame for an EMI shield assembly
US7262369B1 (en) 2006-03-09 2007-08-28 Laird Technologies, Inc. Combined board level EMI shielding and thermal management
US20080080160A1 (en) * 2005-12-16 2008-04-03 Laird Technologies, Inc. Emi shielding assemblies
US20070139904A1 (en) * 2005-12-16 2007-06-21 English Gerald R Low-profile assemblies for providing board level EMI shielding for electrical components on opposite sides of printed circuit boards
US7463496B2 (en) * 2006-03-09 2008-12-09 Laird Technologies, Inc. Low-profile board level EMI shielding and thermal management apparatus and spring clips for use therewith
US7623360B2 (en) * 2006-03-09 2009-11-24 Laird Technologies, Inc. EMI shielding and thermal management assemblies including frames and covers with multi-position latching
US7317618B2 (en) * 2006-03-09 2008-01-08 Laird Technologies, Inc. Combined board level shielding and thermal management
US7399930B1 (en) 2007-01-16 2008-07-15 International Business Machines Corporation Method and device for repair of a contact pad of a printed circuit board
US8217482B2 (en) * 2007-12-21 2012-07-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared proximity sensor package with reduced crosstalk
US7638717B1 (en) * 2008-08-06 2009-12-29 Apple Inc. Can spring housing contact
JP2010073159A (ja) * 2008-09-22 2010-04-02 Fujitsu Ltd 電子機器
US8420999B2 (en) 2009-05-08 2013-04-16 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Metal shield and housing for optical proximity sensor with increased resistance to mechanical deformation
US7965514B2 (en) 2009-06-05 2011-06-21 Laird Technologies, Inc. Assemblies and methods for dissipating heat from handheld electronic devices
US8477499B2 (en) 2009-06-05 2013-07-02 Laird Technologies, Inc. Assemblies and methods for dissipating heat from handheld electronic devices
US8779361B2 (en) * 2009-06-30 2014-07-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical proximity sensor package with molded infrared light rejection barrier and infrared pass components
US9525093B2 (en) 2009-06-30 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared attenuating or blocking layer in optical proximity sensor
US8957380B2 (en) * 2009-06-30 2015-02-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared attenuating or blocking layer in optical proximity sensor
US8716665B2 (en) * 2009-09-10 2014-05-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact optical proximity sensor with ball grid array and windowed substrate
US8143608B2 (en) * 2009-09-10 2012-03-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Package-on-package (POP) optical proximity sensor
US8350216B2 (en) * 2009-09-10 2013-01-08 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Miniaturized optical proximity sensor
US9733357B2 (en) * 2009-11-23 2017-08-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared proximity sensor package with improved crosstalk isolation
US8841597B2 (en) 2010-12-27 2014-09-23 Avago Technologies Ip (Singapore) Pte. Ltd. Housing for optical proximity sensor
CN102740583B (zh) * 2011-03-31 2015-05-27 富士康(昆山)电脑接插件有限公司 电路板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3809607A1 (de) * 1988-03-22 1989-10-05 Siemens Ag Hf-dichte steckbaugruppe
US5550713A (en) * 1995-09-06 1996-08-27 Aironet Wireless Communications, Inc. Electromagnetic shielding assembly for printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015226025A (ja) * 2014-05-29 2015-12-14 ファナック株式会社 電子機器ユニットと制御盤筐体のシールド構造
US9668387B2 (en) 2014-05-29 2017-05-30 Fanuc Corporation Shield structure of electronic device unit and control panel housing

Also Published As

Publication number Publication date
US6674653B1 (en) 2004-01-06
DE19955585A1 (de) 2000-11-30
DE19955585B4 (de) 2004-02-26

Similar Documents

Publication Publication Date Title
US6674653B1 (en) Shielding scheme for a circuit board
US10779391B2 (en) Integrated circuit device assembly
US7539027B2 (en) Force distributing spring element
US5713690A (en) Apparatus for attaching heatsinks
US7341476B2 (en) Inter-member connection structure, method of manufacturing the same, and electronic apparatus including inter-member connection structure
US20050108877A1 (en) Apparatus and method for coupling a thermal dissipation device to an electronic substrate
US11621212B2 (en) Backing plate with manufactured features on top surface
JP2004363609A (ja) 目標荷重に基づいて荷重プレートを調整する方法
JPH06181238A (ja) Ｔａｂ取り付け装置
US6154365A (en) Spring fixture that attaches a heat sink to a substrate for multiple cycle assembly/disassembly
US20050001310A1 (en) Supporting a circuit package including a substrate having a solder column array
US20170170092A1 (en) Near-chip compliant layer for reducing perimeter stress during assembly process
US8994166B2 (en) System for clamping heat sink
CN115915739A (zh) Emc壳体
US6323437B1 (en) Spring clamp adapted for coupling with a circuit board
JP2025144930A (ja) 固定構造
US6629848B2 (en) Method for providing uniform pressure
KR19990021971A (ko) 인쇄회로기판에 전기소자, 특히 집적회로를 분해가능하게 장착하는 접촉장치
JP2002374077A (ja) 予め湾曲させたバネボルスター板
JPH0584048U (ja) 配線基板の接続装置
JP2914795B2 (ja) 両面フレキシブルプリント配線板
CN107592732B (zh) 一种线路板组件及其组装方法
JP2001284855A (ja) 電子機器とマザーボード用スペーサ
JP2023127764A (ja) 電子制御装置
CN117410753A (zh) 用于处理器插座硬件的顺应性压力盖

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425