JP2000312147A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP2000312147A JP2000312147A JP11885899A JP11885899A JP2000312147A JP 2000312147 A JP2000312147 A JP 2000312147A JP 11885899 A JP11885899 A JP 11885899A JP 11885899 A JP11885899 A JP 11885899A JP 2000312147 A JP2000312147 A JP 2000312147A
- Authority
- JP
- Japan
- Prior art keywords
- difference
- pcr
- supplied
- value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】例えば、ＭＰＥＧを利用した衛星多チャネル・
デジタル放送用の受信機に備えるＳＴＣ（システム・タ
イム・クロック）生成用のＰＬＬ回路に関し、ＰＣＲ
（プログラム時刻基準参照値）が正規のタイミングで供
給されることが保証されていない場合であっても、メモ
リを追加することなく、短い時間でＳＴＣを正規のＰＣ
Ｒに追従させることができるようにする。 【解決手段】１トランスポート・パケットの転送時間の
カウント値が放送仕様により一定値tpであることから、
ＰＣＲ抽出回路１８から供給されるＰＣＲとＳＴＣ値と
の差分が±tp/2の範囲を越えている場合には、ＰＣＲ抽
出回路１８から供給されるＰＣＲにtp×ｍを加減算し、
補正されたＰＣＲとＳＴＣ値との差分が±tp/2の範囲に
あるようにし、正規のＰＣＲとＳＴＣ値との差分を算出
する。
デジタル放送用の受信機に備えるＳＴＣ（システム・タ
イム・クロック）生成用のＰＬＬ回路に関し、ＰＣＲ
（プログラム時刻基準参照値）が正規のタイミングで供
給されることが保証されていない場合であっても、メモ
リを追加することなく、短い時間でＳＴＣを正規のＰＣ
Ｒに追従させることができるようにする。 【解決手段】１トランスポート・パケットの転送時間の
カウント値が放送仕様により一定値tpであることから、
ＰＣＲ抽出回路１８から供給されるＰＣＲとＳＴＣ値と
の差分が±tp/2の範囲を越えている場合には、ＰＣＲ抽
出回路１８から供給されるＰＣＲにtp×ｍを加減算し、
補正されたＰＣＲとＳＴＣ値との差分が±tp/2の範囲に
あるようにし、正規のＰＣＲとＳＴＣ値との差分を算出
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＰＥＧ（Moving
Picture Experts Group）を利用した衛星多チャネル・
デジタル放送用の受信機に備えられるシステム・タイム
・クロック生成用のＰＬＬ（Phase Locked Loop）回路
などのように、外部から基準時刻値が供給されるＰＬＬ
回路に関する。
Picture Experts Group）を利用した衛星多チャネル・
デジタル放送用の受信機に備えられるシステム・タイム
・クロック生成用のＰＬＬ（Phase Locked Loop）回路
などのように、外部から基準時刻値が供給されるＰＬＬ
回路に関する。
【０００２】
【従来の技術】ＭＰＥＧを利用した衛星多チャネル・デ
ジタル放送システムにおいては、複数のＭＰＥＧトラン
スポート・ストリームをトランスポート・パケットを単
位として混合してなるＭＰＥＧ混合トランスポート・ス
トリームがトランスポンダ（衛星中継器）の数だけ同時
に送信される。
ジタル放送システムにおいては、複数のＭＰＥＧトラン
スポート・ストリームをトランスポート・パケットを単
位として混合してなるＭＰＥＧ混合トランスポート・ス
トリームがトランスポンダ（衛星中継器）の数だけ同時
に送信される。
【０００３】図４はＭＰＥＧトランスポート・ストリー
ムの混合例を示す図である。この例では、トランスポー
ト・パケットの並びをｐ１、ｐ２、ｐ３、ｐ４・・・と
するＭＰＥＧトランスポート・ストリームＴＳ１と、ト
ランスポート・パケットの並びをｐａ、ｐｂ、ｐｃ、ｐ
ｄ・・・とするＭＰＥＧトランスポート・ストリームＴ
Ｓ２とが混合器１で混合され、トランスポート・パケッ
トの並びをｐ１、ｐ２、ｐａ、ｐｂ、ｐ３、ｐ４、ｐ
ｃ、ｐｄ・・・とするＭＰＥＧ混合トランスポート・ス
トリームmixed ＴＳが形成されている。
ムの混合例を示す図である。この例では、トランスポー
ト・パケットの並びをｐ１、ｐ２、ｐ３、ｐ４・・・と
するＭＰＥＧトランスポート・ストリームＴＳ１と、ト
ランスポート・パケットの並びをｐａ、ｐｂ、ｐｃ、ｐ
ｄ・・・とするＭＰＥＧトランスポート・ストリームＴ
Ｓ２とが混合器１で混合され、トランスポート・パケッ
トの並びをｐ１、ｐ２、ｐａ、ｐｂ、ｐ３、ｐ４、ｐ
ｃ、ｐｄ・・・とするＭＰＥＧ混合トランスポート・ス
トリームmixed ＴＳが形成されている。
【０００４】このように、ＭＰＥＧを利用した衛星多チ
ャネル・デジタル放送システムによれば、複数のＭＰＥ
Ｇトランスポート・ストリームを１個のＭＰＥＧ混合ト
ランスポート・ストリームとして１個の回線で送信する
ことができることから、回線の利用率の向上を図ること
ができる。
ャネル・デジタル放送システムによれば、複数のＭＰＥ
Ｇトランスポート・ストリームを１個のＭＰＥＧ混合ト
ランスポート・ストリームとして１個の回線で送信する
ことができることから、回線の利用率の向上を図ること
ができる。
【０００５】図５はＭＰＥＧを利用した衛星多チャネル
・デジタル放送用の受信機として、従来、提案されてい
る受信機の一例の一部分を示す回路図である。図５中、
２は受信され、復調されたＭＰＥＧ混合トランスポート
・ストリームmixed ＴＳからデコードしようとするＭＰ
ＥＧトランスポート・ストリームを選別するＴＳ選別装
置、３はＴＳ選別装置２から出力されるＭＰＥＧトラン
スポート・ストリームをデコードして映像信号及び音声
信号を再生するＴＳデコード装置、４はＴＳデコード装
置３内に設けられた映像信号及び音声信号の再生に必要
なシステム・タイム・クロック生成用のＰＬＬ回路であ
る。
・デジタル放送用の受信機として、従来、提案されてい
る受信機の一例の一部分を示す回路図である。図５中、
２は受信され、復調されたＭＰＥＧ混合トランスポート
・ストリームmixed ＴＳからデコードしようとするＭＰ
ＥＧトランスポート・ストリームを選別するＴＳ選別装
置、３はＴＳ選別装置２から出力されるＭＰＥＧトラン
スポート・ストリームをデコードして映像信号及び音声
信号を再生するＴＳデコード装置、４はＴＳデコード装
置３内に設けられた映像信号及び音声信号の再生に必要
なシステム・タイム・クロック生成用のＰＬＬ回路であ
る。
【０００６】図６はＰＬＬ回路４の構成を示す回路図で
ある。図６中、５はシステム・タイム・クロックＳＴＣ
を出力する水晶発振型の電圧制御発振器、６は電圧制御
発振器５から出力されるシステム・タイム・クロックＳ
ＴＣをカウントして内部時刻値であるシステム・タイム
・クロック値(ＳＴＣ値）を出力するカウンタ、７はデ
コードすべきＭＰＥＧトランスポート・ストリームに含
まれている基準時刻値であるプログラム時刻基準参照値
ＰＣＲとカウンタ６から出力されるシステム・タイム・
クロック値との差分を検出する差分検出器、８は差分検
出器７から出力されるデジタル差分信号をアナログ差分
信号に変換し、このアナログ差分信号を制御電圧として
電圧制御発振器５に供給するデジタル／アナログ変換器
である。
ある。図６中、５はシステム・タイム・クロックＳＴＣ
を出力する水晶発振型の電圧制御発振器、６は電圧制御
発振器５から出力されるシステム・タイム・クロックＳ
ＴＣをカウントして内部時刻値であるシステム・タイム
・クロック値(ＳＴＣ値）を出力するカウンタ、７はデ
コードすべきＭＰＥＧトランスポート・ストリームに含
まれている基準時刻値であるプログラム時刻基準参照値
ＰＣＲとカウンタ６から出力されるシステム・タイム・
クロック値との差分を検出する差分検出器、８は差分検
出器７から出力されるデジタル差分信号をアナログ差分
信号に変換し、このアナログ差分信号を制御電圧として
電圧制御発振器５に供給するデジタル／アナログ変換器
である。
【０００７】図５に示す従来の受信機は、ＴＳデコード
装置３にＰＬＬ回路４を設け、ＴＳ選別装置２から出力
されるＭＰＥＧトランスポート・ストリームに含まれて
いるプログラム時刻基準参照値ＰＣＲを基準時刻値とし
てＰＬＬ回路４に供給し、ＰＬＬ回路４において、送信
側のエンコード装置で使用されているシステム・タイム
・クロックＳＴＣと周波数を同一とする２７ＭＨzのシ
ステム・タイム・クロックＳＴＣを再現することにより
映像信号及び音声信号の再生を行うというものである。
なお、プログラム時刻基準参照値ＰＣＲは、システム・
タイム・クロックＳＴＣの周波数と同一の２７ＭＨzで
カウントされるものであり、約０.１秒間隔で送出され
るものである。
装置３にＰＬＬ回路４を設け、ＴＳ選別装置２から出力
されるＭＰＥＧトランスポート・ストリームに含まれて
いるプログラム時刻基準参照値ＰＣＲを基準時刻値とし
てＰＬＬ回路４に供給し、ＰＬＬ回路４において、送信
側のエンコード装置で使用されているシステム・タイム
・クロックＳＴＣと周波数を同一とする２７ＭＨzのシ
ステム・タイム・クロックＳＴＣを再現することにより
映像信号及び音声信号の再生を行うというものである。
なお、プログラム時刻基準参照値ＰＣＲは、システム・
タイム・クロックＳＴＣの周波数と同一の２７ＭＨzで
カウントされるものであり、約０.１秒間隔で送出され
るものである。
【０００８】図７はＭＰＥＧを利用した衛星多チャネル
・デジタル放送用の受信機として、従来、提案されてい
る受信機の他の例の一部分を示す回路図である。図７
中、９は受信され、復調されたＭＰＥＧ混合トランスポ
ート・ストリームmixed ＴＳからデコードしようとする
ＭＰＥＧトランスポート・ストリームを選別するＴＳ選
別装置、１０はＴＳ選別装置９から出力される伝送クロ
ックを分周してなる分周クロックを生成する分周クロッ
ク・ジェネレータである。
・デジタル放送用の受信機として、従来、提案されてい
る受信機の他の例の一部分を示す回路図である。図７
中、９は受信され、復調されたＭＰＥＧ混合トランスポ
ート・ストリームmixed ＴＳからデコードしようとする
ＭＰＥＧトランスポート・ストリームを選別するＴＳ選
別装置、１０はＴＳ選別装置９から出力される伝送クロ
ックを分周してなる分周クロックを生成する分周クロッ
ク・ジェネレータである。
【０００９】また、１１はＴＳ選別装置９から出力され
るＭＰＥＧトランスポート・ストリームをトランスポー
ト・パケットを単位として順に格納し、分周クロック・
ジェネレータ１０から出力される分周クロックに同期し
てトランスポート・パケットを格納順に出力するバッフ
ァメモリ、１２はバッファメモリ１１から出力されるＭ
ＰＥＧトランスポート・ストリームをデコードするＴＳ
デコード装置、１３はＴＳデコード装置１２内に設けら
れたシステム・タイム・クロック生成用のＰＬＬ回路で
ある。
るＭＰＥＧトランスポート・ストリームをトランスポー
ト・パケットを単位として順に格納し、分周クロック・
ジェネレータ１０から出力される分周クロックに同期し
てトランスポート・パケットを格納順に出力するバッフ
ァメモリ、１２はバッファメモリ１１から出力されるＭ
ＰＥＧトランスポート・ストリームをデコードするＴＳ
デコード装置、１３はＴＳデコード装置１２内に設けら
れたシステム・タイム・クロック生成用のＰＬＬ回路で
ある。
【００１０】図７に示す従来の受信機は、ＴＳ選別装置
９から出力されるＭＰＥＧトランスポート・ストリーム
をトランスポート・パケットを単位として順にバッファ
メモリ１１に格納し、伝送クロックを分周した分周クロ
ックに同期してバッファメモリ１１からトランスポート
・パケットを格納順に出力させ、混合前のタイミングの
ＭＰＥＧトランスポート・ストリームを得ることによ
り、送信側のエンコ−ド装置で使用されているシステム
・タイム・クロックＳＴＣと周波数を同一とする２７Ｍ
Ｈzのシステム・タイム・クロックＳＴＣを再現して、
映像信号及び音声信号の再生を行うというものである。
９から出力されるＭＰＥＧトランスポート・ストリーム
をトランスポート・パケットを単位として順にバッファ
メモリ１１に格納し、伝送クロックを分周した分周クロ
ックに同期してバッファメモリ１１からトランスポート
・パケットを格納順に出力させ、混合前のタイミングの
ＭＰＥＧトランスポート・ストリームを得ることによ
り、送信側のエンコ−ド装置で使用されているシステム
・タイム・クロックＳＴＣと周波数を同一とする２７Ｍ
Ｈzのシステム・タイム・クロックＳＴＣを再現して、
映像信号及び音声信号の再生を行うというものである。
【００１１】
【発明が解決しようとする課題】図８は図５に示す従来
の受信機が有している問題点を説明するためのタイミン
グチャートであり、図４に示したＭＰＥＧトランスポー
ト・ストリームＴＳ１、ＴＳ２を混合してＭＰＥＧ混合
トランスポート・ストリームmixed ＴＳを送信する場合
のタイミングを示しているが、ここでは、図５に示す従
来の受信機でＭＰＥＧ混合トランスポート・ストリーム
mixed ＴＳからＭＰＥＧトランスポート・ストリームＴ
Ｓ１を選別してデコードする場合を検討する。
の受信機が有している問題点を説明するためのタイミン
グチャートであり、図４に示したＭＰＥＧトランスポー
ト・ストリームＴＳ１、ＴＳ２を混合してＭＰＥＧ混合
トランスポート・ストリームmixed ＴＳを送信する場合
のタイミングを示しているが、ここでは、図５に示す従
来の受信機でＭＰＥＧ混合トランスポート・ストリーム
mixed ＴＳからＭＰＥＧトランスポート・ストリームＴ
Ｓ１を選別してデコードする場合を検討する。
【００１２】図８から明らかなように、ＭＰＥＧ混合ト
ランスポート・ストリームmixed ＴＳのトランスポート
・パケットｐ１、ｐ３・・・ｐ２ｎ＋１は、それぞれ、
ＭＰＥＧトランスポート・ストリームＴＳ１を単独で送
信するとした場合に、ＭＰＥＧトランスポート・ストリ
ームＴＳ１のトランスポート・パケットｐ１、ｐ３・・
・ｐ２ｎ＋１が送信されるタイミングと同一のタイミン
グで送信されることになる。
ランスポート・ストリームmixed ＴＳのトランスポート
・パケットｐ１、ｐ３・・・ｐ２ｎ＋１は、それぞれ、
ＭＰＥＧトランスポート・ストリームＴＳ１を単独で送
信するとした場合に、ＭＰＥＧトランスポート・ストリ
ームＴＳ１のトランスポート・パケットｐ１、ｐ３・・
・ｐ２ｎ＋１が送信されるタイミングと同一のタイミン
グで送信されることになる。
【００１３】これに対して、ＭＰＥＧ混合トランスポー
ト・ストリームmixed ＴＳのトランスポート・パケット
ｐ２、ｐ４・・・ｐ２ｎ＋２は、それぞれ、ＭＰＥＧト
ランスポート・ストリームＴＳ１を単独で送信するとし
た場合に、ＭＰＥＧトランスポート・ストリームＴＳ１
のトランスポート・パケットｐ２、ｐ４・・・ｐ２ｎ＋
２が送信されるタイミングよりも時間ｔｍ（＝ｔ／２）
だけ早く送信されることになる。但し、ｔｍはＭＰＥＧ
混合トランスポート・ストリームmixed ＴＳにおける１
トランスポート・パケットの転送時間、ｔはＭＰＥＧト
ランスポート・ストリームＴＳ１、ＴＳ２における１ト
ランスポート・パケットの転送時間である。
ト・ストリームmixed ＴＳのトランスポート・パケット
ｐ２、ｐ４・・・ｐ２ｎ＋２は、それぞれ、ＭＰＥＧト
ランスポート・ストリームＴＳ１を単独で送信するとし
た場合に、ＭＰＥＧトランスポート・ストリームＴＳ１
のトランスポート・パケットｐ２、ｐ４・・・ｐ２ｎ＋
２が送信されるタイミングよりも時間ｔｍ（＝ｔ／２）
だけ早く送信されることになる。但し、ｔｍはＭＰＥＧ
混合トランスポート・ストリームmixed ＴＳにおける１
トランスポート・パケットの転送時間、ｔはＭＰＥＧト
ランスポート・ストリームＴＳ１、ＴＳ２における１ト
ランスポート・パケットの転送時間である。
【００１４】そこで、例えば、約０.１秒の間隔で送出
される連続するプログラム時刻基準参照値ＰＣＲ−１、
ＰＣＲ−２のうち、プログラム時刻基準参照値ＰＣＲ−
１がトランスポート・パケットｐ１に挿入され、プログ
ラム時刻基準参照値ＰＣＲ−２がトランスポート・パケ
ットｐ２ｎ＋１に挿入されているとすると、送信される
ＭＰＥＧ混合トランスポート・ストリームmixed ＴＳの
トランスポート・パケットｐ２ｎ＋１が受信機に到達す
るタイミングは、ＭＰＥＧトランスポート・ストリーム
ＴＳ１を単独で送信するとした場合に、ＭＰＥＧトラン
スポート・ストリームＴＳ１のトランスポート・パケッ
トｐ２ｎ＋１が受信機に到達するタイミングと同一とな
り、正しいタイミングでプログラム時刻基準参照値ＰＣ
Ｒ−２を得ることができることになるので、システム・
タイム・クロックＳＴＣを生成するのに何ら問題は生じ
ない。
される連続するプログラム時刻基準参照値ＰＣＲ−１、
ＰＣＲ−２のうち、プログラム時刻基準参照値ＰＣＲ−
１がトランスポート・パケットｐ１に挿入され、プログ
ラム時刻基準参照値ＰＣＲ−２がトランスポート・パケ
ットｐ２ｎ＋１に挿入されているとすると、送信される
ＭＰＥＧ混合トランスポート・ストリームmixed ＴＳの
トランスポート・パケットｐ２ｎ＋１が受信機に到達す
るタイミングは、ＭＰＥＧトランスポート・ストリーム
ＴＳ１を単独で送信するとした場合に、ＭＰＥＧトラン
スポート・ストリームＴＳ１のトランスポート・パケッ
トｐ２ｎ＋１が受信機に到達するタイミングと同一とな
り、正しいタイミングでプログラム時刻基準参照値ＰＣ
Ｒ−２を得ることができることになるので、システム・
タイム・クロックＳＴＣを生成するのに何ら問題は生じ
ない。
【００１５】これに対して、プログラム時刻基準参照値
ＰＣＲ−１がトランスポート・パケットｐ１に挿入さ
れ、プログラム時刻基準参照値ＰＣＲ−２がトランスポ
ート・パケットｐ２ｎ＋２に挿入されているとすると、
送信されるＭＰＥＧ混合トランスポート・ストリームmi
xed ＴＳのトランスポート・パケットｐ２ｎ＋２が受信
機に到達するタイミングは、ＭＰＥＧトランスポート・
ストリームＴＳ１を単独で送信するとした場合に、ＭＰ
ＥＧトランスポート・ストリームＴＳ１のトランスポー
ト・パケットｐ２ｎ＋２が受信機に到達するタイミング
よりも時間ｔｍ＝ｔ／２だけ早くなり、正しいタイミン
グでプログラム時刻基準参照値ＰＣＲ−２を得ることが
できないことになる。
ＰＣＲ−１がトランスポート・パケットｐ１に挿入さ
れ、プログラム時刻基準参照値ＰＣＲ−２がトランスポ
ート・パケットｐ２ｎ＋２に挿入されているとすると、
送信されるＭＰＥＧ混合トランスポート・ストリームmi
xed ＴＳのトランスポート・パケットｐ２ｎ＋２が受信
機に到達するタイミングは、ＭＰＥＧトランスポート・
ストリームＴＳ１を単独で送信するとした場合に、ＭＰ
ＥＧトランスポート・ストリームＴＳ１のトランスポー
ト・パケットｐ２ｎ＋２が受信機に到達するタイミング
よりも時間ｔｍ＝ｔ／２だけ早くなり、正しいタイミン
グでプログラム時刻基準参照値ＰＣＲ−２を得ることが
できないことになる。
【００１６】ここに、例えば、ＭＰＥＧ混合トランスポ
ート・ストリームmixed ＴＳの転送速度を３０Ｍｂｐｓ
とすると、トランスポート・パケットは、２０４バイト
で構成されている（データは１８８バイトで構成されて
いる）ことから、時間ｔｍの誤差は、システム・タイム
・クロック値に換算すると、 ｛（２０４×８ビット）／（３０×１０6 ）｝×２７×
１０6≒１４６９ となるが、これは、 １４６９／（２７×１０6 ×０.１）≒５４４ｐｐｍ の誤差となる。この誤差を前提としてＰＬＬ回路４を構
成する場合には、プログラム時刻基準参照値ＰＣＲに対
して１／１４６９程度の感度低減を図るためのフィルタ
を構成しておく必要があり、単純に１５００回程度の信
号が追従のために必要となるが、これは、追従時間が１
５０秒以上となるので、図５に示す従来の受信機は実用
的とはいえない。
ート・ストリームmixed ＴＳの転送速度を３０Ｍｂｐｓ
とすると、トランスポート・パケットは、２０４バイト
で構成されている（データは１８８バイトで構成されて
いる）ことから、時間ｔｍの誤差は、システム・タイム
・クロック値に換算すると、 ｛（２０４×８ビット）／（３０×１０6 ）｝×２７×
１０6≒１４６９ となるが、これは、 １４６９／（２７×１０6 ×０.１）≒５４４ｐｐｍ の誤差となる。この誤差を前提としてＰＬＬ回路４を構
成する場合には、プログラム時刻基準参照値ＰＣＲに対
して１／１４６９程度の感度低減を図るためのフィルタ
を構成しておく必要があり、単純に１５００回程度の信
号が追従のために必要となるが、これは、追従時間が１
５０秒以上となるので、図５に示す従来の受信機は実用
的とはいえない。
【００１７】また、図７に示す従来の受信機では、ＭＰ
ＥＧトランスポート・ストリームを混合する単位が図４
（図８）に示す例のように２ストリーム／４トランスポ
ート・パケットであれば、２個のトランスポート・パケ
ットをバッファメモリ１１に格納し、伝送クロックを２
分周してなる分周クロックに同期させて出力させること
により、混合前のタイミングのＭＰＥＧトランスポート
・ストリームを再生することができるが、放送仕様上
は、２ストリーム／４トランスポート・パケットを単位
とすることに限定されておらず、４８トランスポート・
パケット期間内で最大８個のＭＰＥＧトランスポート・
ストリームを並べるとする仕様があるため、例えば、送
信期間の半分が目標の信号とした場合、バッファメモリ
１１として２４トランスポート・パケット分、約１０Ｋ
バイトの容量を有するバッファメモリが必要となる。こ
れは、パターンルールを０.３５μｍ程度とする現行の
プロセスにおいて、１ｍｍ2 程度のチップ領域を占め、
ＴＳデコード装置１２の回路規模を大きくしなければな
らず、コスト上、大きなデメリットとなるため、図７に
示す従来の受信機も、やはり、実用的とはいえない。
ＥＧトランスポート・ストリームを混合する単位が図４
（図８）に示す例のように２ストリーム／４トランスポ
ート・パケットであれば、２個のトランスポート・パケ
ットをバッファメモリ１１に格納し、伝送クロックを２
分周してなる分周クロックに同期させて出力させること
により、混合前のタイミングのＭＰＥＧトランスポート
・ストリームを再生することができるが、放送仕様上
は、２ストリーム／４トランスポート・パケットを単位
とすることに限定されておらず、４８トランスポート・
パケット期間内で最大８個のＭＰＥＧトランスポート・
ストリームを並べるとする仕様があるため、例えば、送
信期間の半分が目標の信号とした場合、バッファメモリ
１１として２４トランスポート・パケット分、約１０Ｋ
バイトの容量を有するバッファメモリが必要となる。こ
れは、パターンルールを０.３５μｍ程度とする現行の
プロセスにおいて、１ｍｍ2 程度のチップ領域を占め、
ＴＳデコード装置１２の回路規模を大きくしなければな
らず、コスト上、大きなデメリットとなるため、図７に
示す従来の受信機も、やはり、実用的とはいえない。
【００１８】なお、ＭＰＥＧトランスポート・ストリー
ムの混合後に、プログラム時刻基準参照値ＰＣＲを正し
いタイミングに書き換えるようにする場合には、図５に
示す従来の受信機で対応することができるが、この場合
には、ＭＰＥＧ混合トランスポート・ストリームに含ま
れているＭＰＥＧトランスポート・ストリームの分析、
再合成作業が必要となるので、これを行うことは極めて
困難である。
ムの混合後に、プログラム時刻基準参照値ＰＣＲを正し
いタイミングに書き換えるようにする場合には、図５に
示す従来の受信機で対応することができるが、この場合
には、ＭＰＥＧ混合トランスポート・ストリームに含ま
れているＭＰＥＧトランスポート・ストリームの分析、
再合成作業が必要となるので、これを行うことは極めて
困難である。
【００１９】本発明は、かかる点に鑑み、ＭＰＥＧを利
用した衛星多チャネル・デジタル放送用の受信機に備え
られるシステム・タイム・クロック生成用のＰＬＬ回路
などのように、外部から基準時刻値が供給されるＰＬＬ
回路であって、外部から供給される基準時刻値が正規の
タイミングで供給されることが保証されていない場合で
あっても、メモリを追加することなく、短い時間で内部
時刻値を正規の基準時刻値に追従させることができるよ
うにしたＰＬＬ回路を提供することを目的とする。
用した衛星多チャネル・デジタル放送用の受信機に備え
られるシステム・タイム・クロック生成用のＰＬＬ回路
などのように、外部から基準時刻値が供給されるＰＬＬ
回路であって、外部から供給される基準時刻値が正規の
タイミングで供給されることが保証されていない場合で
あっても、メモリを追加することなく、短い時間で内部
時刻値を正規の基準時刻値に追従させることができるよ
うにしたＰＬＬ回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明のＰＬＬ回路は、
クロックを出力する電圧制御発振器と、前記クロックを
カウントして内部時刻値を出力するカウンタと、外部か
ら供給される基準時刻値と内部時刻値とを入力して、内
部時刻値が正規の基準時刻値に追従するように前記電圧
制御発振器を制御する電圧制御発振器制御回路を備えて
いるというものである。
クロックを出力する電圧制御発振器と、前記クロックを
カウントして内部時刻値を出力するカウンタと、外部か
ら供給される基準時刻値と内部時刻値とを入力して、内
部時刻値が正規の基準時刻値に追従するように前記電圧
制御発振器を制御する電圧制御発振器制御回路を備えて
いるというものである。
【００２１】本発明のＰＬＬ回路によれば、外部から供
給される基準時刻値と内部時刻値とを入力して内部時刻
値が正規の基準時刻値に追従するように電圧制御発振器
を制御する電圧制御発振器制御回路を備えているので、
外部から供給される基準時刻値が正規のタイミングで供
給されることが保証されていない場合であっても、メモ
リを追加することなく、短い時間で内部時刻値を正規の
基準時刻値に追従させることができる。
給される基準時刻値と内部時刻値とを入力して内部時刻
値が正規の基準時刻値に追従するように電圧制御発振器
を制御する電圧制御発振器制御回路を備えているので、
外部から供給される基準時刻値が正規のタイミングで供
給されることが保証されていない場合であっても、メモ
リを追加することなく、短い時間で内部時刻値を正規の
基準時刻値に追従させることができる。
【００２２】
【発明の実施の形態】以下、図１〜図３を参照して、本
発明のＰＬＬ回路の第１実施形態〜第３実施形態につい
て説明する。
発明のＰＬＬ回路の第１実施形態〜第３実施形態につい
て説明する。
【００２３】第１実施形態・・図１ 図１は本発明のＰＬＬ回路の第１実施形態を備える受信
機の一部分を示す回路図であり、この受信機は、ＭＰＥ
Ｇを利用した衛星多チャネル・デジタル放送用のもので
ある。
機の一部分を示す回路図であり、この受信機は、ＭＰＥ
Ｇを利用した衛星多チャネル・デジタル放送用のもので
ある。
【００２４】図１中、１５は受信され、復調されたＭＰ
ＥＧ混合トランスポート・ストリームmixed ＴＳからデ
コードしようとするＭＰＥＧトランスポート・ストリー
ムを選別するＴＳ選別装置、１６はＴＳ選別装置１５か
ら出力されるＭＰＥＧトランスポート・ストリームのデ
コードを行うＴＳデコード装置であり、その構成の一部
分を示している。
ＥＧ混合トランスポート・ストリームmixed ＴＳからデ
コードしようとするＭＰＥＧトランスポート・ストリー
ムを選別するＴＳ選別装置、１６はＴＳ選別装置１５か
ら出力されるＭＰＥＧトランスポート・ストリームのデ
コードを行うＴＳデコード装置であり、その構成の一部
分を示している。
【００２５】ＴＳデコード装置１６において、１７はＭ
ＰＥＧトランスポート・ストリームとして多重化された
信号の中から目的のＰＩＤ（Packet Identifier）を持
つトランスポート・パケットを選別するＴＳパケット抽
出回路、１８は抽出したトランスポート・パケット内に
あるアダプテーション・フィールドに符号化されたプロ
グラム時刻基準参照値ＰＣＲを取り出すＰＣＲ抽出回
路、１９は本発明のＰＬＬ回路の第１実施形態である。
ＰＥＧトランスポート・ストリームとして多重化された
信号の中から目的のＰＩＤ（Packet Identifier）を持
つトランスポート・パケットを選別するＴＳパケット抽
出回路、１８は抽出したトランスポート・パケット内に
あるアダプテーション・フィールドに符号化されたプロ
グラム時刻基準参照値ＰＣＲを取り出すＰＣＲ抽出回
路、１９は本発明のＰＬＬ回路の第１実施形態である。
【００２６】本発明のＰＬＬ回路の第１実施形態１９に
おいて、２０はシステム・タイム・クロックＳＴＣを出
力する水晶発振型の電圧制御発振器、２１は電圧制御発
振器２０から出力されるシステム・タイム・クロックＳ
ＴＣをカウントしてシステム・タイム・クロック値を出
力するカウンタ、２２はＰＣＲ抽出回路１８から出力さ
れるプログラム時刻基準参照値ＰＣＲ又はＰＣＲ補正回
路２３から出力される補正されたプログラム時刻基準参
照値ＰＣＲとシステム・タイム・クロック値との差分を
検出する差分検出器、２４は差分検出器２２から出力さ
れるデジタル差分信号をアナログ差分信号に変換し、こ
のアナログ差分信号を制御電圧として電圧制御発振器２
０に供給するデジタル／アナログ変換器である。
おいて、２０はシステム・タイム・クロックＳＴＣを出
力する水晶発振型の電圧制御発振器、２１は電圧制御発
振器２０から出力されるシステム・タイム・クロックＳ
ＴＣをカウントしてシステム・タイム・クロック値を出
力するカウンタ、２２はＰＣＲ抽出回路１８から出力さ
れるプログラム時刻基準参照値ＰＣＲ又はＰＣＲ補正回
路２３から出力される補正されたプログラム時刻基準参
照値ＰＣＲとシステム・タイム・クロック値との差分を
検出する差分検出器、２４は差分検出器２２から出力さ
れるデジタル差分信号をアナログ差分信号に変換し、こ
のアナログ差分信号を制御電圧として電圧制御発振器２
０に供給するデジタル／アナログ変換器である。
【００２７】ここに、差分検出器２２は、ＰＣＲ抽出回
路１８から供給されるプログラム時刻基準参照値ＰＣＲ
とシステム・タイム・クロック値との差分を検出し、差
分が±７３４以内の場合には、この差分をデジタル／ア
ナログ変換器２４に供給し、差分が±７３４を越えてい
る場合には、差分が＋７３４を越えるものか、−７３４
を越えるものかの情報とプログラム時刻基準参照値ＰＣ
ＲとをＰＣＲ補正回路２３に供給し、この結果、ＰＣＲ
補正回路２３から供給される補正されたプログラム時刻
基準参照値ＰＣＲとシステム・タイム・クロック値との
差分を検出し、差分が±７３４以内の場合には、この差
分をデジタル／アナログ変換器２４に供給し、差分が±
７３４を越えている場合には、差分が＋７３４を越える
ものか、−７３４を越えるものかの情報と補正されたプ
ログラム時刻基準参照値ＰＣＲとをＰＣＲ補正回路２３
に供給し、このような動作を繰り返し、差分が±７３４
以内になると、この差分をデジタル／アナログ変換器２
４に供給するように動作するものである。
路１８から供給されるプログラム時刻基準参照値ＰＣＲ
とシステム・タイム・クロック値との差分を検出し、差
分が±７３４以内の場合には、この差分をデジタル／ア
ナログ変換器２４に供給し、差分が±７３４を越えてい
る場合には、差分が＋７３４を越えるものか、−７３４
を越えるものかの情報とプログラム時刻基準参照値ＰＣ
ＲとをＰＣＲ補正回路２３に供給し、この結果、ＰＣＲ
補正回路２３から供給される補正されたプログラム時刻
基準参照値ＰＣＲとシステム・タイム・クロック値との
差分を検出し、差分が±７３４以内の場合には、この差
分をデジタル／アナログ変換器２４に供給し、差分が±
７３４を越えている場合には、差分が＋７３４を越える
ものか、−７３４を越えるものかの情報と補正されたプ
ログラム時刻基準参照値ＰＣＲとをＰＣＲ補正回路２３
に供給し、このような動作を繰り返し、差分が±７３４
以内になると、この差分をデジタル／アナログ変換器２
４に供給するように動作するものである。
【００２８】また、ＰＣＲ補正回路２３は、差分検出器
２２から差分が＋７３４以上である旨の情報を与えられ
た場合には、差分検出器２２から供給されるプログラム
時刻基準参照値ＰＣＲから１４６９の減算を行い、これ
を補正されたプログラム時刻基準参照値ＰＣＲとして、
差分検出器２２に供給し、差分検出器２２から差分が−
７３４以上である旨の情報を与えられた場合には、差分
検出器２２から供給されるプログラム時刻基準参照値Ｐ
ＣＲに１４６９を加算し、これを補正されたプログラム
時刻基準参照値ＰＣＲとして差分検出器２２に供給する
ように構成されている。
２２から差分が＋７３４以上である旨の情報を与えられ
た場合には、差分検出器２２から供給されるプログラム
時刻基準参照値ＰＣＲから１４６９の減算を行い、これ
を補正されたプログラム時刻基準参照値ＰＣＲとして、
差分検出器２２に供給し、差分検出器２２から差分が−
７３４以上である旨の情報を与えられた場合には、差分
検出器２２から供給されるプログラム時刻基準参照値Ｐ
ＣＲに１４６９を加算し、これを補正されたプログラム
時刻基準参照値ＰＣＲとして差分検出器２２に供給する
ように構成されている。
【００２９】このように構成された受信機においては、
ＴＳ選別装置１５において、ＭＰＥＧ混合トランスポー
ト・ストリームmixed ＴＳからデコードすべきＭＰＥＧ
トランスポート・ストリームの選別が行われ、ＴＳパケ
ット抽出回路１７において、ＭＰＥＧトランスポート・
ストリームから目標とするＰＩＤを含むトランスポート
・パケットの抽出が行われ、ＰＣＲ抽出回路１８におい
て、トランスポート・パケットからプログラム時刻基準
参照値ＰＣＲの抽出が行われる。
ＴＳ選別装置１５において、ＭＰＥＧ混合トランスポー
ト・ストリームmixed ＴＳからデコードすべきＭＰＥＧ
トランスポート・ストリームの選別が行われ、ＴＳパケ
ット抽出回路１７において、ＭＰＥＧトランスポート・
ストリームから目標とするＰＩＤを含むトランスポート
・パケットの抽出が行われ、ＰＣＲ抽出回路１８におい
て、トランスポート・パケットからプログラム時刻基準
参照値ＰＣＲの抽出が行われる。
【００３０】そして、ＰＣＲ抽出回路１８から出力され
たプログラム時刻基準参照値ＰＣＲは、差分検出器２２
に供給され、差分検出器２２において、プログラム時刻
基準参照値ＰＣＲとシステム・タイム・クロック値との
差分が検出され、差分が±７３４未満の場合には、この
差分がデジタル／アナログ変換器２４に供給され、シス
テム・タイム・クロック値がプログラム時刻基準参照値
ＰＣＲに追従するように電圧制御発振器２０が制御され
る。
たプログラム時刻基準参照値ＰＣＲは、差分検出器２２
に供給され、差分検出器２２において、プログラム時刻
基準参照値ＰＣＲとシステム・タイム・クロック値との
差分が検出され、差分が±７３４未満の場合には、この
差分がデジタル／アナログ変換器２４に供給され、シス
テム・タイム・クロック値がプログラム時刻基準参照値
ＰＣＲに追従するように電圧制御発振器２０が制御され
る。
【００３１】これに対して、プログラム時刻基準参照値
ＰＣＲとシステム・タイム・クロック値との差分が＋７
３４以上の場合には、この差分は、デジタル／アナログ
変換器２４に供給されず、差分検出器２２から被減数と
してプログラム時刻基準参照値ＰＣＲ、減数として１４
６９がＰＣＲ補正回路２３に供給され、ＰＣＲ補正回路
２３において、プログラム時刻基準参照値ＰＣＲから１
４６９の減算が行われ、この結果が第１補正プログラム
時刻基準参照値ＰＣＲ１として差分検出器２２に供給さ
れる。
ＰＣＲとシステム・タイム・クロック値との差分が＋７
３４以上の場合には、この差分は、デジタル／アナログ
変換器２４に供給されず、差分検出器２２から被減数と
してプログラム時刻基準参照値ＰＣＲ、減数として１４
６９がＰＣＲ補正回路２３に供給され、ＰＣＲ補正回路
２３において、プログラム時刻基準参照値ＰＣＲから１
４６９の減算が行われ、この結果が第１補正プログラム
時刻基準参照値ＰＣＲ１として差分検出器２２に供給さ
れる。
【００３２】この場合、差分検出器２２においては、第
１補正プログラム時刻基準参照値ＰＣＲ１とシステム・
タイム・クロック値との差分が検出され、差分が±７３
４未満の場合には、この差分がデジタル／アナログ変換
器２４に供給され、システム・タイム・クロック値がプ
ログラム時刻基準参照値ＰＣＲに追従するように電圧制
御発振器２０が制御される。
１補正プログラム時刻基準参照値ＰＣＲ１とシステム・
タイム・クロック値との差分が検出され、差分が±７３
４未満の場合には、この差分がデジタル／アナログ変換
器２４に供給され、システム・タイム・クロック値がプ
ログラム時刻基準参照値ＰＣＲに追従するように電圧制
御発振器２０が制御される。
【００３３】これに対して、第１補正プログラム時刻基
準参照値ＰＣＲ１とシステム・タイム・クロック値との
差分が＋７３４以上の場合には、この差分は、デジタル
／アナログ変換器２４に供給されず、差分検出器２２か
ら被減数として第１補正時刻基準参照値ＰＣＲ１、減数
として１４６９がＰＣＲ補正回路２３に供給され、ＰＣ
Ｒ補正回路２３において、第１補正プログラム時刻基準
参照値ＰＣＲ１から１４６９の減算が行われ、この結果
が第２補正プログラム時刻基準参照値ＰＣＲ２として差
分検出器２２に供給され、差分が±７３４未満となるま
で、差分検出器２２とＰＣＲ補正回路２３との間の動作
が繰り返される。
準参照値ＰＣＲ１とシステム・タイム・クロック値との
差分が＋７３４以上の場合には、この差分は、デジタル
／アナログ変換器２４に供給されず、差分検出器２２か
ら被減数として第１補正時刻基準参照値ＰＣＲ１、減数
として１４６９がＰＣＲ補正回路２３に供給され、ＰＣ
Ｒ補正回路２３において、第１補正プログラム時刻基準
参照値ＰＣＲ１から１４６９の減算が行われ、この結果
が第２補正プログラム時刻基準参照値ＰＣＲ２として差
分検出器２２に供給され、差分が±７３４未満となるま
で、差分検出器２２とＰＣＲ補正回路２３との間の動作
が繰り返される。
【００３４】また、ＰＣＲ抽出回路１８から出力された
プログラム時刻基準参照値ＰＣＲとシステム・タイム・
クロック値との差分が−７３４以上の場合には、この差
分は、デジタル／アナログ変換器２４に供給されず、差
分検出器２２から被加数としてプログラム時刻基準参照
値ＰＣＲ、加数として１４６９がＰＣＲ補正回路２３に
供給され、ＰＣＲ補正回路２３において、プログラム時
刻基準参照値ＰＣＲと１４６９との加算が行われ、この
結果が第１補正プログラム時刻基準参照値ＰＣＲ１とし
て差分検出器２２に供給される。
プログラム時刻基準参照値ＰＣＲとシステム・タイム・
クロック値との差分が−７３４以上の場合には、この差
分は、デジタル／アナログ変換器２４に供給されず、差
分検出器２２から被加数としてプログラム時刻基準参照
値ＰＣＲ、加数として１４６９がＰＣＲ補正回路２３に
供給され、ＰＣＲ補正回路２３において、プログラム時
刻基準参照値ＰＣＲと１４６９との加算が行われ、この
結果が第１補正プログラム時刻基準参照値ＰＣＲ１とし
て差分検出器２２に供給される。
【００３５】この場合、差分検出器２２においては、第
１補正プログラム時刻基準参照値ＰＣＲ１とシステム・
タイム・クロック値との差分が検出され、差分が±７３
４未満の場合には、この差分がデジタル／アナログ変換
器２４に供給され、システム・タイム・クロック値がプ
ログラム時刻基準参照値ＰＣＲに追従するように電圧制
御発振器２０が制御される。
１補正プログラム時刻基準参照値ＰＣＲ１とシステム・
タイム・クロック値との差分が検出され、差分が±７３
４未満の場合には、この差分がデジタル／アナログ変換
器２４に供給され、システム・タイム・クロック値がプ
ログラム時刻基準参照値ＰＣＲに追従するように電圧制
御発振器２０が制御される。
【００３６】これに対して、第１補正プログラム時刻基
準参照値ＰＣＲ１とシステム・タイム・クロック値との
差分が−７３４以上の場合には、この差分は、デジタル
／アナログ変換器２４に供給されず、差分検出器２２か
ら被加数として第１補正プログラム時刻基準参照値ＰＣ
Ｒ１、加数として１４６９がＰＣＲ補正回路２３に供給
され、ＰＣＲ補正回路２３において、第１補正プログラ
ム時刻基準参照値ＰＣＲ１と１４６９との加算が行わ
れ、この結果が第２補正プログラム時刻基準参照値ＰＣ
Ｒ２として差分検出器２２に供給され、差分が±７３４
未満となるまで、差分検出器２２とＰＣＲ補正回路２３
との間の動作が繰り返される。
準参照値ＰＣＲ１とシステム・タイム・クロック値との
差分が−７３４以上の場合には、この差分は、デジタル
／アナログ変換器２４に供給されず、差分検出器２２か
ら被加数として第１補正プログラム時刻基準参照値ＰＣ
Ｒ１、加数として１４６９がＰＣＲ補正回路２３に供給
され、ＰＣＲ補正回路２３において、第１補正プログラ
ム時刻基準参照値ＰＣＲ１と１４６９との加算が行わ
れ、この結果が第２補正プログラム時刻基準参照値ＰＣ
Ｒ２として差分検出器２２に供給され、差分が±７３４
未満となるまで、差分検出器２２とＰＣＲ補正回路２３
との間の動作が繰り返される。
【００３７】このように、本発明のＰＬＬ回路の第１実
施形態１９においては、１トランスポート・パケットの
転送時間の２７ＭＨzでのカウント値が１４６９である
ことから、ＰＣＲ抽出回路１８から供給されるプログラ
ム時刻基準参照値ＰＣＲとシステム・タイム・クロック
値との間の誤差が許容される範囲を１４６９の±１／２
である±７３４の範囲とし、ＰＣＲ抽出回路１８から供
給されるプログラム時刻基準参照値ＰＣＲとシステム・
タイム・クロック値との誤差が±７３４の範囲を越えて
いる場合には、ＰＣＲ抽出回路１８から供給されるプロ
グラム時刻基準参照値ＰＣＲに対して１４６９×ｍ（但
し、ｍは正の正数である）を加減算し、補正されたプロ
グラム時刻基準参照値ＰＣＲとシステム・タイム・クロ
ック値との差分が±７３４の範囲となるようにして、正
規のプログラム時刻基準参照値ＰＣＲとシステム・タイ
ム・クロック値との差分を算出するようにしている。
施形態１９においては、１トランスポート・パケットの
転送時間の２７ＭＨzでのカウント値が１４６９である
ことから、ＰＣＲ抽出回路１８から供給されるプログラ
ム時刻基準参照値ＰＣＲとシステム・タイム・クロック
値との間の誤差が許容される範囲を１４６９の±１／２
である±７３４の範囲とし、ＰＣＲ抽出回路１８から供
給されるプログラム時刻基準参照値ＰＣＲとシステム・
タイム・クロック値との誤差が±７３４の範囲を越えて
いる場合には、ＰＣＲ抽出回路１８から供給されるプロ
グラム時刻基準参照値ＰＣＲに対して１４６９×ｍ（但
し、ｍは正の正数である）を加減算し、補正されたプロ
グラム時刻基準参照値ＰＣＲとシステム・タイム・クロ
ック値との差分が±７３４の範囲となるようにして、正
規のプログラム時刻基準参照値ＰＣＲとシステム・タイ
ム・クロック値との差分を算出するようにしている。
【００３８】したがって、本発明のＰＬＬ回路の第１実
施形態１９によれば、ＰＣＲ抽出回路１８から供給され
るプログラム時刻基準参照値ＰＣＲが正規のタイミング
で供給されることが保証されていない場合であっても、
メモリを追加することなく、短い時間でシステム・タイ
ム・クロックＳＴＣを正規のプログラム時刻基準参照値
ＰＣＲに追従させることができる。ちなみに、放送信号
の精度を３０ｐｐｍとすると、図５に示す従来のＰＬＬ
回路４に比べ、１００倍以上の高速追従が可能となる。
施形態１９によれば、ＰＣＲ抽出回路１８から供給され
るプログラム時刻基準参照値ＰＣＲが正規のタイミング
で供給されることが保証されていない場合であっても、
メモリを追加することなく、短い時間でシステム・タイ
ム・クロックＳＴＣを正規のプログラム時刻基準参照値
ＰＣＲに追従させることができる。ちなみに、放送信号
の精度を３０ｐｐｍとすると、図５に示す従来のＰＬＬ
回路４に比べ、１００倍以上の高速追従が可能となる。
【００３９】第２実施形態・・図２ 図２は本発明のＰＬＬ回路の第２実施形態を備える受信
機の一部分を示す回路図であり、この受信機も、ＭＰＥ
Ｇを利用した衛星多チャネル・デジタル放送用のもので
ある。
機の一部分を示す回路図であり、この受信機も、ＭＰＥ
Ｇを利用した衛星多チャネル・デジタル放送用のもので
ある。
【００４０】図２中、２５は受信され、復調されたＭＰ
ＥＧ混合トランスポート・ストリームmixed ＴＳからデ
コードしようとするＭＰＥＧトランスポート・ストリー
ムを選別するＴＳ選別装置、２６はＴＳ選別装置２５か
ら出力されるＭＰＥＧトランスポート・ストリームのデ
コードを行うＴＳデコード装置であり、その構成の一部
分を示している。
ＥＧ混合トランスポート・ストリームmixed ＴＳからデ
コードしようとするＭＰＥＧトランスポート・ストリー
ムを選別するＴＳ選別装置、２６はＴＳ選別装置２５か
ら出力されるＭＰＥＧトランスポート・ストリームのデ
コードを行うＴＳデコード装置であり、その構成の一部
分を示している。
【００４１】ＴＳデコード装置２６において、２７はＭ
ＰＥＧトランスポート・ストリームとして多重化された
信号の中から目的のＰＩＤを持つトランスポート・パケ
ットを選別するＴＳパケット抽出回路、２８は抽出した
トランスポート・パケット内にあるアダプテーション・
フィールドに符号化されたプログラム時刻基準参照値Ｐ
ＣＲを取り出すＰＣＲ抽出回路、２９は本発明のＰＬＬ
回路の第２実施形態である。
ＰＥＧトランスポート・ストリームとして多重化された
信号の中から目的のＰＩＤを持つトランスポート・パケ
ットを選別するＴＳパケット抽出回路、２８は抽出した
トランスポート・パケット内にあるアダプテーション・
フィールドに符号化されたプログラム時刻基準参照値Ｐ
ＣＲを取り出すＰＣＲ抽出回路、２９は本発明のＰＬＬ
回路の第２実施形態である。
【００４２】本発明のＰＬＬ回路の第２実施形態２９に
おいて、３０はシステム・タイム・クロックＳＴＣを出
力する水晶発振型の電圧制御発振器、３１は電圧制御発
振器３０から出力されるシステム・タイム・クロックを
カウントしてシステム・タイム・クロック値を出力する
カウンタ、３２はＰＣＲ抽出回路２８から出力されるプ
ログラム時刻基準参照値ＰＣＲとシステム・タイム・ク
ロック値との差分を検出する差分検出器である。
おいて、３０はシステム・タイム・クロックＳＴＣを出
力する水晶発振型の電圧制御発振器、３１は電圧制御発
振器３０から出力されるシステム・タイム・クロックを
カウントしてシステム・タイム・クロック値を出力する
カウンタ、３２はＰＣＲ抽出回路２８から出力されるプ
ログラム時刻基準参照値ＰＣＲとシステム・タイム・ク
ロック値との差分を検出する差分検出器である。
【００４３】また、３３は差分検出器３２から出力され
る差分又は差分補正回路３４から出力される補正された
差分が±７３４の範囲にあるか否かを点検する差分点検
回路、３５は差分点検回路３３から出力される差分をア
ナログ電圧に変換し、このアナログ電圧を制御電圧とし
て電圧制御発振器３０に供給するデジタル／アナログ変
換器である。
る差分又は差分補正回路３４から出力される補正された
差分が±７３４の範囲にあるか否かを点検する差分点検
回路、３５は差分点検回路３３から出力される差分をア
ナログ電圧に変換し、このアナログ電圧を制御電圧とし
て電圧制御発振器３０に供給するデジタル／アナログ変
換器である。
【００４４】ここに、差分点検回路３３は、差分検出器
３２から供給される差分ΔＰＣＲが±７３４以内の場合
には、この差分ΔＰＣＲをデジタル／アナログ変換器３
５に供給し、差分ΔＰＣＲが±７３４を越えている場合
には、差分ΔＰＣＲが＋７３４を越えるものか、−７３
４を越えるものかの情報と差分ΔＰＣＲとを差分補正回
路３４に供給し、差分補正回路３４から供給される補正
された差分ΔＰＣＲが±７３４以内の場合には、この補
正された差分ΔＰＣＲをデジタル／アナログ変換器３５
に供給し、補正された差分ΔＰＣＲが±７３４を越えて
いる場合には、補正された差分ΔＰＣＲが＋７３４を越
えるものか、−７３４を越えるものかの情報と補正され
た差分ΔＰＣＲとを差分補正回路３４に供給し、このよ
うな動作を繰り返し、補正された差分ΔＰＣＲが±７３
４以内になると、この補正された差分ΔＰＣＲをデジタ
ル／アナログ変換器３５に供給するように動作するもの
である。
３２から供給される差分ΔＰＣＲが±７３４以内の場合
には、この差分ΔＰＣＲをデジタル／アナログ変換器３
５に供給し、差分ΔＰＣＲが±７３４を越えている場合
には、差分ΔＰＣＲが＋７３４を越えるものか、−７３
４を越えるものかの情報と差分ΔＰＣＲとを差分補正回
路３４に供給し、差分補正回路３４から供給される補正
された差分ΔＰＣＲが±７３４以内の場合には、この補
正された差分ΔＰＣＲをデジタル／アナログ変換器３５
に供給し、補正された差分ΔＰＣＲが±７３４を越えて
いる場合には、補正された差分ΔＰＣＲが＋７３４を越
えるものか、−７３４を越えるものかの情報と補正され
た差分ΔＰＣＲとを差分補正回路３４に供給し、このよ
うな動作を繰り返し、補正された差分ΔＰＣＲが±７３
４以内になると、この補正された差分ΔＰＣＲをデジタ
ル／アナログ変換器３５に供給するように動作するもの
である。
【００４５】また、差分補正回路３４は、差分点検回路
３３から差分ΔＰＣＲが＋７３４以上である旨の情報を
与えられた場合には、差分点検回路３３から供給される
差分ΔＰＣＲから１４６９の減算を行い、これを補正さ
れた差分ΔＰＣＲとして差分点検回路３３に供給し、差
分点検回路３３から差分ΔＰＣＲが−７３４以上である
旨の情報を与えられた場合には、差分点検回路３３から
供給される差分ΔＰＣＲに１４６９を加算し、これを補
正された差分ＰＣＲとして差分点検回路３３に供給する
ように構成されている。
３３から差分ΔＰＣＲが＋７３４以上である旨の情報を
与えられた場合には、差分点検回路３３から供給される
差分ΔＰＣＲから１４６９の減算を行い、これを補正さ
れた差分ΔＰＣＲとして差分点検回路３３に供給し、差
分点検回路３３から差分ΔＰＣＲが−７３４以上である
旨の情報を与えられた場合には、差分点検回路３３から
供給される差分ΔＰＣＲに１４６９を加算し、これを補
正された差分ＰＣＲとして差分点検回路３３に供給する
ように構成されている。
【００４６】このように構成された受信機においては、
ＴＳ選別装置２５において、デコードすべきＭＰＥＧト
ランスポート・ストリームの選別が行われ、ＴＳパケッ
ト抽出回路２７において、ＭＰＥＧトランスポート・ス
トリームから目標とするＰＩＤを含むトランスポート・
パケットの抽出が行われ、ＰＣＲ抽出回路２８におい
て、トランスポート・パケットからプログラム時刻基準
参照値ＰＣＲの抽出が行われる。
ＴＳ選別装置２５において、デコードすべきＭＰＥＧト
ランスポート・ストリームの選別が行われ、ＴＳパケッ
ト抽出回路２７において、ＭＰＥＧトランスポート・ス
トリームから目標とするＰＩＤを含むトランスポート・
パケットの抽出が行われ、ＰＣＲ抽出回路２８におい
て、トランスポート・パケットからプログラム時刻基準
参照値ＰＣＲの抽出が行われる。
【００４７】そして、ＰＣＲ抽出回路２８から出力され
たプログラム時刻基準参照値ＰＣＲは、差分検出器３２
に供給され、差分検出器３２において、プログラム時刻
基準参照値ＰＣＲとシステム・タイム・クロック値との
差分ΔＰＣＲが検出され、その差分ΔＰＣＲが差分点検
回路３３に供給され、差分点検回路３３においては、差
分検出回路３２から供給された差分ΔＰＣＲが±７３４
の範囲にあるか否かが点検され、差分ΔＰＣＲが±７３
４の範囲にある場合には、その差分ΔＰＣＲがデジタル
／アナログ変換器３５に供給され、システム・タイム・
クロック値がプログラム時刻基準参照値ＰＣＲに追従す
るように電圧制御発振器３０が制御される。
たプログラム時刻基準参照値ＰＣＲは、差分検出器３２
に供給され、差分検出器３２において、プログラム時刻
基準参照値ＰＣＲとシステム・タイム・クロック値との
差分ΔＰＣＲが検出され、その差分ΔＰＣＲが差分点検
回路３３に供給され、差分点検回路３３においては、差
分検出回路３２から供給された差分ΔＰＣＲが±７３４
の範囲にあるか否かが点検され、差分ΔＰＣＲが±７３
４の範囲にある場合には、その差分ΔＰＣＲがデジタル
／アナログ変換器３５に供給され、システム・タイム・
クロック値がプログラム時刻基準参照値ＰＣＲに追従す
るように電圧制御発振器３０が制御される。
【００４８】これに対して、差分検出器３２から供給さ
れた差分ΔＰＣＲが＋７３４以上の場合には、この差分
ΔＰＣＲは、デジタル／アナログ変換器３５に供給され
ず、差分点検回路３３から被減数として差分検出器３２
から供給された差分ΔＰＣＲ、減数として１４６９が差
分補正回路３４に供給され、差分補正回路３４におい
て、差分検出器３２から供給された差分ΔＰＣＲから１
４６９の減算が行われ、この結果が第１補正差分ΔＰＣ
Ｒ１として差分点検回路３３に供給される。
れた差分ΔＰＣＲが＋７３４以上の場合には、この差分
ΔＰＣＲは、デジタル／アナログ変換器３５に供給され
ず、差分点検回路３３から被減数として差分検出器３２
から供給された差分ΔＰＣＲ、減数として１４６９が差
分補正回路３４に供給され、差分補正回路３４におい
て、差分検出器３２から供給された差分ΔＰＣＲから１
４６９の減算が行われ、この結果が第１補正差分ΔＰＣ
Ｒ１として差分点検回路３３に供給される。
【００４９】差分点検回路３３においては、第１補正差
分ΔＰＣＲ１が±７３４の範囲にあるか否かが点検さ
れ、第１補正差分ΔＰＣＲ１が±７３４の範囲にある場
合には、この第１補正差分ΔＰＣＲ１がデジタル／アナ
ログ変換器３５に供給され、システム・タイム・クロッ
ク値がプログラム時刻基準参照値ＰＣＲに追従するよう
に電圧制御発振器３０が制御される。
分ΔＰＣＲ１が±７３４の範囲にあるか否かが点検さ
れ、第１補正差分ΔＰＣＲ１が±７３４の範囲にある場
合には、この第１補正差分ΔＰＣＲ１がデジタル／アナ
ログ変換器３５に供給され、システム・タイム・クロッ
ク値がプログラム時刻基準参照値ＰＣＲに追従するよう
に電圧制御発振器３０が制御される。
【００５０】これに対して、第１補正差分ΔＰＣＲ１が
＋７３４以上の場合には、この第１補正差分ΔＰＣＲ
は、デジタル／アナログ変換器３５に供給されず、差分
点検回路３３から被減数として第１補正差分ΔＰＣＲ
１、減数として１４６９が差分補正回路３４に供給さ
れ、差分補正回路３４において、第１補正差分ΔＰＣＲ
１から１４６９の減算が行われ、この結果が第２補正差
分ΔＰＣＲ２として差分点検回路３３に供給され、以
下、補正差分ΔＰＣＲが±７３４未満となるまで、差分
点検回路３３と差分補正回路３４との間の動作が繰り返
される。
＋７３４以上の場合には、この第１補正差分ΔＰＣＲ
は、デジタル／アナログ変換器３５に供給されず、差分
点検回路３３から被減数として第１補正差分ΔＰＣＲ
１、減数として１４６９が差分補正回路３４に供給さ
れ、差分補正回路３４において、第１補正差分ΔＰＣＲ
１から１４６９の減算が行われ、この結果が第２補正差
分ΔＰＣＲ２として差分点検回路３３に供給され、以
下、補正差分ΔＰＣＲが±７３４未満となるまで、差分
点検回路３３と差分補正回路３４との間の動作が繰り返
される。
【００５１】これに対して、差分検出器３２から供給さ
れた差分ΔＰＣＲが−７３４以上の場合には、この差分
ΔＰＣＲは、デジタル／アナログ変換器３５に供給され
ず、差分点検回路３３から被加数として差分検出器３２
から供給された差分ΔＰＣＲ、加数として１４６９が差
分補正回路３４に供給され、差分補正回路３４におい
て、差分検出器３２から供給された差分ΔＰＣＲと１４
６９との加算が行われ、この結果が第１補正差分ΔＰＣ
Ｒ１として差分点検回路３３に供給される。
れた差分ΔＰＣＲが−７３４以上の場合には、この差分
ΔＰＣＲは、デジタル／アナログ変換器３５に供給され
ず、差分点検回路３３から被加数として差分検出器３２
から供給された差分ΔＰＣＲ、加数として１４６９が差
分補正回路３４に供給され、差分補正回路３４におい
て、差分検出器３２から供給された差分ΔＰＣＲと１４
６９との加算が行われ、この結果が第１補正差分ΔＰＣ
Ｒ１として差分点検回路３３に供給される。
【００５２】差分点検回路３３においては、第１補正差
分ΔＰＣＲが±７３４の範囲にあるか否かが点検され、
第１補正差分ΔＰＣＲ１が±７３４の範囲にある場合に
は、この第１補正差分ΔＰＣＲ１がデジタル／アナログ
変換器３５に供給され、システム・タイム・クロック値
がプログラム時刻基準参照値ＰＣＲに追従するように電
圧制御発振器３０が制御される。
分ΔＰＣＲが±７３４の範囲にあるか否かが点検され、
第１補正差分ΔＰＣＲ１が±７３４の範囲にある場合に
は、この第１補正差分ΔＰＣＲ１がデジタル／アナログ
変換器３５に供給され、システム・タイム・クロック値
がプログラム時刻基準参照値ＰＣＲに追従するように電
圧制御発振器３０が制御される。
【００５３】これに対して、第１補正差分ΔＰＣＲ１が
−７３４以上の場合には、この第１補正差分ΔＰＣＲ１
は、デジタル／アナログ変換器３５に供給されず、差分
点検回路３３から被加数として第１補正差分ΔＰＣＲ
１、加数として１４６９が差分補正回路３４に供給さ
れ、差分補正回路３４において、第１補正差分ΔＰＣＲ
１と１４６９との加算が行われ、この結果が第２補正差
分ΔＰＣＲ２として差分点検回路３３に供給され、以
下、補正差分が±７３４未満となるまで、差分点検回路
３３と差分補正回路３４との間の動作が繰り返される。
−７３４以上の場合には、この第１補正差分ΔＰＣＲ１
は、デジタル／アナログ変換器３５に供給されず、差分
点検回路３３から被加数として第１補正差分ΔＰＣＲ
１、加数として１４６９が差分補正回路３４に供給さ
れ、差分補正回路３４において、第１補正差分ΔＰＣＲ
１と１４６９との加算が行われ、この結果が第２補正差
分ΔＰＣＲ２として差分点検回路３３に供給され、以
下、補正差分が±７３４未満となるまで、差分点検回路
３３と差分補正回路３４との間の動作が繰り返される。
【００５４】このように、本発明のＰＬＬ回路の第２実
施形態２９においては、１トランスポート・パケットの
転送時間の２７ＭＨzでのカウント値が１４６９である
ことから、ＰＣＲ抽出回路２８からプログラム時刻基準
参照値ＰＣＲとシステム・タイム・クロック値との間の
誤差が許容される範囲を１４６９の±１／２の±７３４
の範囲とし、差分検出器３２から出力される差分が±７
３４の範囲を越えている場合には、差分検出器３２から
出力される差分ΔＰＣＲに対して１４６９×ｍを加減算
し、補正された差分ΔＰＣＲが±７３４の範囲となるよ
うにし、正規のプログラム時刻基準参照値ＰＣＲとシス
テム・タイム・クロック値との差分を算出するようにし
ている。
施形態２９においては、１トランスポート・パケットの
転送時間の２７ＭＨzでのカウント値が１４６９である
ことから、ＰＣＲ抽出回路２８からプログラム時刻基準
参照値ＰＣＲとシステム・タイム・クロック値との間の
誤差が許容される範囲を１４６９の±１／２の±７３４
の範囲とし、差分検出器３２から出力される差分が±７
３４の範囲を越えている場合には、差分検出器３２から
出力される差分ΔＰＣＲに対して１４６９×ｍを加減算
し、補正された差分ΔＰＣＲが±７３４の範囲となるよ
うにし、正規のプログラム時刻基準参照値ＰＣＲとシス
テム・タイム・クロック値との差分を算出するようにし
ている。
【００５５】したがって、本発明のＰＬＬ回路の第２実
施形態２９によれば、ＰＣＲ抽出回路２８から供給され
るプログラム時刻基準参照値ＰＣＲが正規のタイミング
で供給されることが保証されていない場合であっても、
メモリを追加することなく、短い時間でシステム・タイ
ム・クロック値を正規のプログラム時刻基準参照値ＰＣ
Ｒに追従させることができる。なお、本発明のＰＬＬ回
路の第２実施形態においても、本発明のＰＬＬ回路の第
１実施形態１９の場合と同様に、放送信号の精度を３０
ｐｐｍとすると、図５に示す従来のＰＬＬ回路４に比
べ、１００倍以上の高速追従が可能となる。
施形態２９によれば、ＰＣＲ抽出回路２８から供給され
るプログラム時刻基準参照値ＰＣＲが正規のタイミング
で供給されることが保証されていない場合であっても、
メモリを追加することなく、短い時間でシステム・タイ
ム・クロック値を正規のプログラム時刻基準参照値ＰＣ
Ｒに追従させることができる。なお、本発明のＰＬＬ回
路の第２実施形態においても、本発明のＰＬＬ回路の第
１実施形態１９の場合と同様に、放送信号の精度を３０
ｐｐｍとすると、図５に示す従来のＰＬＬ回路４に比
べ、１００倍以上の高速追従が可能となる。
【００５６】第３実施形態・・図３ 図３は本発明のＰＬＬ回路の第３実施形態を備える受信
機の一部分を示す回路図であり、この受信機も、ＭＰＥ
Ｇを利用した衛星多チャネル・デジタル放送用のもので
ある。
機の一部分を示す回路図であり、この受信機も、ＭＰＥ
Ｇを利用した衛星多チャネル・デジタル放送用のもので
ある。
【００５７】図３中、３６は受信され、復調されたＭＰ
ＥＧ混合トランスポート・ストリームmixed ＴＳからデ
コードしようとするＭＰＥＧトランスポート・ストリー
ムを選別するＴＳ選別装置、３７はＴＳ選別装置３６か
ら出力されるＭＰＥＧトランスポート・ストリームのデ
コードを行うＴＳデコード装置であり、その構成の一部
分を示している。
ＥＧ混合トランスポート・ストリームmixed ＴＳからデ
コードしようとするＭＰＥＧトランスポート・ストリー
ムを選別するＴＳ選別装置、３７はＴＳ選別装置３６か
ら出力されるＭＰＥＧトランスポート・ストリームのデ
コードを行うＴＳデコード装置であり、その構成の一部
分を示している。
【００５８】ＴＳデコード装置３７において、３８はＭ
ＰＥＧトランスポート・ストリームとして多重化された
信号の中から目的のＰＩＤを持つトランスポート・パケ
ットを選別するＴＳパケット抽出回路、３９は抽出した
トランスポート・パケット内にあるアダプテーション・
フィールドに符号化されたプログラム時刻基準参照値Ｐ
ＣＲを取り出すＰＣＲ抽出回路、４０は本発明のＰＬＬ
回路の第３実施形態である。
ＰＥＧトランスポート・ストリームとして多重化された
信号の中から目的のＰＩＤを持つトランスポート・パケ
ットを選別するＴＳパケット抽出回路、３９は抽出した
トランスポート・パケット内にあるアダプテーション・
フィールドに符号化されたプログラム時刻基準参照値Ｐ
ＣＲを取り出すＰＣＲ抽出回路、４０は本発明のＰＬＬ
回路の第３実施形態である。
【００５９】本発明のＰＬＬ回路の第３実施形態４０に
おいて、４１はシステム・タイム・クロックＳＴＣを出
力する水晶発振型の電圧制御発振器、４２は電圧制御発
振器４１から出力されるシステム・タイム・クロックＳ
ＴＣをカウントしてシステム・タイム・クロック値を出
力するカウンタ、４３はＰＣＲ抽出回路３９から出力さ
れるプログラム時刻基準参照値ＰＣＲとカウンタ４２か
ら出力されるシステム・タイム・クロック値を外部に取
り出すためのＰＣＲ・ＳＴＣ値取出し回路である。
おいて、４１はシステム・タイム・クロックＳＴＣを出
力する水晶発振型の電圧制御発振器、４２は電圧制御発
振器４１から出力されるシステム・タイム・クロックＳ
ＴＣをカウントしてシステム・タイム・クロック値を出
力するカウンタ、４３はＰＣＲ抽出回路３９から出力さ
れるプログラム時刻基準参照値ＰＣＲとカウンタ４２か
ら出力されるシステム・タイム・クロック値を外部に取
り出すためのＰＣＲ・ＳＴＣ値取出し回路である。
【００６０】また、４４はＰＣＲ・ＳＴＣ値取出し回路
４３から取り出されたプログラム時刻基準参照値ＰＣＲ
とシステム・タイム・クロック値から正規のプログラム
時刻基準参照値ＰＣＲとシステム・タイム・クロック値
との差分ΔＰＣＲを算出するのに利用される制御用のＣ
ＰＵ、４５はＣＰＵ４４から出力される差分ΔＰＣＲを
アナログ電圧に変換し、このアナログ電圧を制御電圧と
して電圧制御発振器４１に供給するデジタル／アナログ
変換器である。
４３から取り出されたプログラム時刻基準参照値ＰＣＲ
とシステム・タイム・クロック値から正規のプログラム
時刻基準参照値ＰＣＲとシステム・タイム・クロック値
との差分ΔＰＣＲを算出するのに利用される制御用のＣ
ＰＵ、４５はＣＰＵ４４から出力される差分ΔＰＣＲを
アナログ電圧に変換し、このアナログ電圧を制御電圧と
して電圧制御発振器４１に供給するデジタル／アナログ
変換器である。
【００６１】ここに、ＣＰＵ４４は、結果的に、 ΔＰＣＲ＝(ＰＣＲ−ＳＴＣ)−[round｛(ＰＣＲ−ＳＴ
Ｃ)／ｋ｝*ｋ] なる演算を行わせ、ΔＰＣＲを正規のプログラム時刻基
準参照値ＰＣＲとシステム・タイム・クロック値との差
分としてデジタル／アナログ変換器４５に供給するため
に使用するものである。但し、round は四捨五入関数、
ｋは１４６９である。
Ｃ)／ｋ｝*ｋ] なる演算を行わせ、ΔＰＣＲを正規のプログラム時刻基
準参照値ＰＣＲとシステム・タイム・クロック値との差
分としてデジタル／アナログ変換器４５に供給するため
に使用するものである。但し、round は四捨五入関数、
ｋは１４６９である。
【００６２】このように構成された受信機においては、
ＴＳ選別装置３６において、デコードすべきＭＰＥＧト
ランスポート・ストリームの選別が行われ、ＴＳパケッ
ト抽出回路３８において、ＭＰＥＧトランスポート・ス
トリームから目標とするパケットＩＤを含むトランスポ
ート・パケットの抽出が行われ、ＰＣＲ抽出回路３９に
おいて、トランスポート・パケットからプログラム時刻
基準参照値ＰＣＲの抽出が行われる。
ＴＳ選別装置３６において、デコードすべきＭＰＥＧト
ランスポート・ストリームの選別が行われ、ＴＳパケッ
ト抽出回路３８において、ＭＰＥＧトランスポート・ス
トリームから目標とするパケットＩＤを含むトランスポ
ート・パケットの抽出が行われ、ＰＣＲ抽出回路３９に
おいて、トランスポート・パケットからプログラム時刻
基準参照値ＰＣＲの抽出が行われる。
【００６３】そして、ＰＣＲ抽出回路３９から出力され
たプログラム時刻基準参照値ＰＣＲ及びカウンタ４２か
ら出力されるシステム・タイム・クロック値は、ＰＣＲ
・ＳＴＣ値取出し回路４３を介してＣＰＵ４４に供給さ
れ、ＣＰＵ４４において、正規のプログラム時刻基準参
照値ＰＣＲとシステム・タイム・クロック値との差分Δ
ＰＣＲが算出され、この差分ΔＰＣＲがデジタル／アナ
ログ変換器４５に供給され、システム・タイム・クロッ
ク値がプログラム時刻基準参照値ＰＣＲに追従するよう
に電圧制御発振器４１が制御される。
たプログラム時刻基準参照値ＰＣＲ及びカウンタ４２か
ら出力されるシステム・タイム・クロック値は、ＰＣＲ
・ＳＴＣ値取出し回路４３を介してＣＰＵ４４に供給さ
れ、ＣＰＵ４４において、正規のプログラム時刻基準参
照値ＰＣＲとシステム・タイム・クロック値との差分Δ
ＰＣＲが算出され、この差分ΔＰＣＲがデジタル／アナ
ログ変換器４５に供給され、システム・タイム・クロッ
ク値がプログラム時刻基準参照値ＰＣＲに追従するよう
に電圧制御発振器４１が制御される。
【００６４】このように、本発明のＰＬＬ回路の第３実
施形態４０においては、１トランスポート・パケットの
転送時間の２７ＭＨzでのカウント値が１４６９である
ことから、ＰＣＲ抽出回路３９から供給されるプログラ
ム時刻基準参照値ＰＣＲとシステム・タイム・クロック
値との誤差が許容される範囲を１４６９の±１／２の±
７３４とし、ＣＰＵ４４において、正規のプログラム時
刻基準参照値ＰＣＲとシステム・タイム・クロック値と
の差分ΔＰＣＲを算出するようにしている。
施形態４０においては、１トランスポート・パケットの
転送時間の２７ＭＨzでのカウント値が１４６９である
ことから、ＰＣＲ抽出回路３９から供給されるプログラ
ム時刻基準参照値ＰＣＲとシステム・タイム・クロック
値との誤差が許容される範囲を１４６９の±１／２の±
７３４とし、ＣＰＵ４４において、正規のプログラム時
刻基準参照値ＰＣＲとシステム・タイム・クロック値と
の差分ΔＰＣＲを算出するようにしている。
【００６５】したがって、本発明のＰＬＬ回路の第３実
施形態４０によっても、ＰＣＲ抽出回路３９から供給さ
れるプログラム時刻基準参照値ＰＣＲが正規のタイミン
グで供給されることが保証されていない場合であって
も、メモリを追加することなく、短い時間でシステム・
タイム・クロック値を正規のプログラム時刻基準参照値
ＰＣＲに追従させることができる。なお、本発明のＰＬ
Ｌ回路の第３実施形態においても、本発明のＰＬＬ回路
の第１実施形態１９の場合と同様に、放送信号の精度を
３０ｐｐｍとすると、図５に示す従来のＰＬＬ回路４に
比べ、１００倍以上の高速追従が可能となる。
施形態４０によっても、ＰＣＲ抽出回路３９から供給さ
れるプログラム時刻基準参照値ＰＣＲが正規のタイミン
グで供給されることが保証されていない場合であって
も、メモリを追加することなく、短い時間でシステム・
タイム・クロック値を正規のプログラム時刻基準参照値
ＰＣＲに追従させることができる。なお、本発明のＰＬ
Ｌ回路の第３実施形態においても、本発明のＰＬＬ回路
の第１実施形態１９の場合と同様に、放送信号の精度を
３０ｐｐｍとすると、図５に示す従来のＰＬＬ回路４に
比べ、１００倍以上の高速追従が可能となる。
【００６６】また、本発明のＰＬＬ回路の第１実施形態
〜第３実施形態においては、ＰＣＲとＳＴＣ値との差分
の許容範囲をＭＰＥＧ混合トランスポート・ストリーム
における１トランスポート・パケットの転送時間の±１
／２の範囲とした場合について説明したが、必ずしも、
このようにする必要はない。しかし、１トランスポート
・パケットの転送時間のカウント値が放送仕様で一定値
tpとされていることから、ＰＣＲとＳＴＣ値との差分の
許容範囲を±tp/2の範囲とすることが好適である。
〜第３実施形態においては、ＰＣＲとＳＴＣ値との差分
の許容範囲をＭＰＥＧ混合トランスポート・ストリーム
における１トランスポート・パケットの転送時間の±１
／２の範囲とした場合について説明したが、必ずしも、
このようにする必要はない。しかし、１トランスポート
・パケットの転送時間のカウント値が放送仕様で一定値
tpとされていることから、ＰＣＲとＳＴＣ値との差分の
許容範囲を±tp/2の範囲とすることが好適である。
【００６７】また、本発明のＰＬＬ回路の第１実施形態
〜第３実施形態においては、本発明をＭＰＥＧを利用し
た衛星多チャネル・デジタル放送用の受信機に備えられ
るシステム・タイム・クロック生成用のＰＬＬ回路に適
用した場合について説明したが、本発明は、外部から供
給される基準時刻値と内部時刻値との差分が、外部から
供給される基準時刻値と内部時刻値との間に発生する可
能性のある誤差の最小値の整数倍であるＰＬＬ回路に広
く適用することができる。
〜第３実施形態においては、本発明をＭＰＥＧを利用し
た衛星多チャネル・デジタル放送用の受信機に備えられ
るシステム・タイム・クロック生成用のＰＬＬ回路に適
用した場合について説明したが、本発明は、外部から供
給される基準時刻値と内部時刻値との差分が、外部から
供給される基準時刻値と内部時刻値との間に発生する可
能性のある誤差の最小値の整数倍であるＰＬＬ回路に広
く適用することができる。
【００６８】
【発明の効果】以上のように、本発明のＰＬＬ回路によ
れば、外部から供給される基準時刻値と内部時刻値とを
入力して内部時刻値が正規の基準時刻値に追従するよう
に電圧制御発振器を制御する電圧制御発振器制御回路を
備えているので、外部から供給される基準時刻値が正規
のタイミングで供給されることが保証されていない場合
であっても、メモリを追加することなく、短い時間で内
部時刻値を正規の基準時刻値に追従させることができ
る。
れば、外部から供給される基準時刻値と内部時刻値とを
入力して内部時刻値が正規の基準時刻値に追従するよう
に電圧制御発振器を制御する電圧制御発振器制御回路を
備えているので、外部から供給される基準時刻値が正規
のタイミングで供給されることが保証されていない場合
であっても、メモリを追加することなく、短い時間で内
部時刻値を正規の基準時刻値に追従させることができ
る。
【図１】本発明のＰＬＬ回路の第１実施形態を備える受
信機の一部分を示す回路図である。
信機の一部分を示す回路図である。
【図２】本発明のＰＬＬ回路の第２実施形態を備える受
信機の一部分を示す回路図である。
信機の一部分を示す回路図である。
【図３】本発明のＰＬＬ回路の第３実施形態を備える受
信機の一部分を示す回路図である。
信機の一部分を示す回路図である。
【図４】ＭＰＥＧトランスポート・ストリームの混合例
を示す図である。
を示す図である。
【図５】ＭＰＥＧを利用した衛星多チャネル・デジタル
放送用の受信機として、従来、提案されている受信機の
一例の一部分を示す回路図である。
放送用の受信機として、従来、提案されている受信機の
一例の一部分を示す回路図である。
【図６】図５に示す受信機が備えるシステム・タイム・
クロック生成用のＰＬＬ回路の構成を示す回路図であ
る。
クロック生成用のＰＬＬ回路の構成を示す回路図であ
る。
【図７】ＭＰＥＧを利用した衛星多チャネル・デジタル
放送用の受信機として、従来、提案されている受信機の
他の例の一部分を示す回路図である。
放送用の受信機として、従来、提案されている受信機の
他の例の一部分を示す回路図である。
【図８】図５に示す従来の受信機が有している問題点を
説明するためのタイミングチャートである。
説明するためのタイミングチャートである。
mixed ＴＳ ＭＰＥＧ混合トランスポート・ストリーム ＰＣＲ プログラム時刻基準参照値 ＳＴＣ システム・タイム・クロック
Claims (2)
- 【請求項１】クロックを出力する電圧制御発振器と、 前記クロックをカウントして内部時刻値を出力するカウ
ンタと、 外部から供給される基準時刻値と前記内部時刻値とを入
力して、前記内部時刻値が正規の基準時刻値に追従する
ように前記電圧制御発振器を制御する電圧制御発振器制
御回路を備えていることを特徴とするＰＬＬ回路。 - 【請求項２】前記電圧制御発振器制御回路は、前記外部
から供給される基準時刻値が正規のタイミングで供給さ
れている場合には、前記外部から供給される基準時刻値
と前記内部時刻値との差分に基づいて前記電圧制御発振
器を制御し、前記外部から供給される基準時刻値が正規
のタイミングで供給されていない場合には、正規の基準
時刻値と前記内部時刻値との差分を算出し、この算出し
た差分に基づいて前記電圧制御発振器を制御するように
構成されていることを特徴とする請求項１記載のＰＬＬ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11885899A JP2000312147A (ja) | 1999-04-27 | 1999-04-27 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11885899A JP2000312147A (ja) | 1999-04-27 | 1999-04-27 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000312147A true JP2000312147A (ja) | 2000-11-07 |
Family
ID=14746889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11885899A Withdrawn JP2000312147A (ja) | 1999-04-27 | 1999-04-27 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000312147A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082603A1 (en) * | 2000-04-24 | 2001-11-01 | Matsushita Electric Industrial Co., Ltd. | Data broadcasting service system of storage type |
| JP2004343697A (ja) * | 2003-02-18 | 2004-12-02 | Thomson Licensing Sa | イメージ情報及び同期情報を包含するビデオ信号を伝送する第１のビデオ装置のタイムベースとビデオ信号を受信する第２のビデオ装置のタイムベースとを同期させる方法及びビデオ装置 |
| JP2007228061A (ja) * | 2006-02-21 | 2007-09-06 | Toshiba Corp | Ｔｓ処理装置及びｔｓ処理方法 |
-
1999
- 1999-04-27 JP JP11885899A patent/JP2000312147A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082603A1 (en) * | 2000-04-24 | 2001-11-01 | Matsushita Electric Industrial Co., Ltd. | Data broadcasting service system of storage type |
| JP2004343697A (ja) * | 2003-02-18 | 2004-12-02 | Thomson Licensing Sa | イメージ情報及び同期情報を包含するビデオ信号を伝送する第１のビデオ装置のタイムベースとビデオ信号を受信する第２のビデオ装置のタイムベースとを同期させる方法及びビデオ装置 |
| JP2007228061A (ja) * | 2006-02-21 | 2007-09-06 | Toshiba Corp | Ｔｓ処理装置及びｔｓ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0716547B1 (en) | Audio/video synchronizer | |
| US6493832B1 (en) | Communication apparatus which handles a time stamp | |
| JP4979039B2 (ja) | 圧縮されたビデオ・データを送信する方法 | |
| US20010004366A1 (en) | Communication apparatus, communication method and storage medium | |
| JP2002027467A (ja) | 圧縮されたビデオ信号を発生する装置および伝達する方法 | |
| US6021168A (en) | Clock recovery circuit and method for MPEG-2 system decoder | |
| KR100238287B1 (ko) | 프레임 동기 장치 및 그 방법 | |
| JP4905060B2 (ja) | 受信装置およびデータ再生方法 | |
| JP2000312147A (ja) | Ｐｌｌ回路 | |
| JPH11112982A (ja) | Ｍｐｅｇデータ受信装置 | |
| US20040235507A1 (en) | Radio transmission system | |
| US6557109B1 (en) | Synchronizing device and method that adjusts readout speed according to remaining quantity of data in memory while operating decoder on fixed frequency system clock | |
| JP2002374220A (ja) | ストリーム送受信システム、ストリーム送信装置および受信装置 | |
| JP4224749B2 (ja) | 通信装置、通信方法、および記録媒体 | |
| US20020044224A1 (en) | Digital AV signal processing apparatus | |
| JPH11225136A (ja) | クロック再生装置 | |
| JP3744514B2 (ja) | データ伝送装置 | |
| JP2000307542A (ja) | データ多重化装置及びデータ多重化方法 | |
| JP2001177401A (ja) | 位相同期回路 | |
| JP2001016210A (ja) | 通信装置および方法、並びに媒体 | |
| JP2003037574A (ja) | ストリーム送信装置および受信装置、ならびに送受信方法 | |
| JP3496647B2 (ja) | 時刻情報分配方式 | |
| JP3901162B2 (ja) | タイミング調整装置及び方法 | |
| JP4015381B2 (ja) | Ｌａｎコントローラおよびｌａｎコントローラを備えた伝送装置 | |
| JP2004015363A (ja) | データ通信装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |