JP2000312322A - テレビ - Google Patents

テレビ

Info

Publication number
JP2000312322A
JP2000312322A JP2000074659A JP2000074659A JP2000312322A JP 2000312322 A JP2000312322 A JP 2000312322A JP 2000074659 A JP2000074659 A JP 2000074659A JP 2000074659 A JP2000074659 A JP 2000074659A JP 2000312322 A JP2000312322 A JP 2000312322A
Authority
JP
Japan
Prior art keywords
substrate
thin film
film transistor
pixel circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000074659A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Akira Mase
晃 間瀬
正明 ▲ひろ▼木
Masaaki Hiroki
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000074659A priority Critical patent/JP2000312322A/ja
Publication of JP2000312322A publication Critical patent/JP2000312322A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】テレビを提供する。 【解決手段】絶縁表面を有する第１および第２の基板上
と、前記第１の基板上に形成された薄膜トランジスタを
有する画素回路と、前記画素回路に電気的に接続された
リードと、前記第１の基板上に形成された保護回路と、
前記画素回路上に形成された平坦化膜と、前記第２の基
板上に形成されたＩＴＯと、前記第１および第２の基板
の間に狭持された液晶組成物と、前記リードに電気的に
接続されたＴＡＢ形状の駆動ＩＣと、 を有するテレビ
であって、前記保護回路は、ＩＴＯを有することを特徴
とするテレビ。

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明は、駆動用スイッチング素子
として薄膜トランジスタ（以下ＴＦＴという）を使用し
た液晶電気光学装置における画像表示方法において、特
に中間的な色調や濃淡の表現を得るための階調表示方法
に関するものである。本発明は、特に、外部からいかな
るアナログ信号をもアクティブ素子に印加することな
く、階調表示をおこなう、いわゆる完全デジタル階調表
示に関するものである。
【０００２】
【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向に誘電率が異なるため、外
部の電界に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
は、この誘電率の異方性を利用して、光の透過光量また
は散乱量を制御することでＯＮ／ＯＦＦ、すなわち明暗
の表示をおこなっている。液晶材料としては、ＴＮ（ツ
イステッド・ネマティック）液晶、ＳＴＮ（スーパー・
ツイステッド・ネマティック）液晶、強誘電性液晶、ポ
リマー液晶あるいは分散型液晶とよばれる材料が知られ
ている。液晶は外部電圧に対して、無限に短い時間に反
応するのではなく、応答するまでにある一定の時間がか
かることが知られている。その値はそれぞれの液晶材料
に固有で、ＴＮ液晶の場合には、数１０ｍｓｅｃ、ＳＴ
Ｎ液晶の場合には数１００ｍｓｅｃ、強誘電性液晶の場
合には数１００μｓｅｃ、分散型あるいはポリマー液晶
の場合には数１０ｍｓｅｃである。
【０００３】液晶を利用した電気光学装置のうちでもっ
とも優れた画質が得られるものは、アクティブマトリク
ス方式を用いたものであった。従来のアクティブマトリ
クス型の液晶電気光学装置では、アクティブ素子として
薄膜トランジスタ（ＴＦＴ）を用い、ＴＦＴにはアモル
ファスまたは多結晶型の半導体を用い、１つの画素にＰ
型またはＮ型のいずれか一方のみのタイプのＴＦＴを用
いたものであった。即ち、一般にはＮチャネル型ＴＦＴ
（ＮＴＦＴという）を画素に直列に連結している。そし
て、マトリクスの信号線に信号電圧を流し、それぞれの
信号線の直交する箇所に設けられたＴＦＴに双方から信
号が印加されるとＴＦＴがＯＮ状態となることを利用し
て液晶画素のＯＮ／ＯＦＦを個別に制御するものであっ
た。このような方法によって画素の制御をおこなうこと
によって、コントラストの大きい液晶電気光学装置を実
現することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなアクティブマトリクス方式では、明暗や色調といっ
た、階調表示をおこなうことは極めて難しかった。従
来、階調表示は液晶の光透過性が、印加される電圧の大
きさによって変わることを利用する方式が検討されてい
た。これは、例えば、マトリクス中のＴＦＴのソース・
ドレイン間に、適切な電圧を周辺回路から供給し、その
状態でゲイト電極に信号電圧を印加することによって、
液晶画素にその大きさの電圧をかけようとするものであ
った。
【０００５】しかしながら、このような方法では、例え
ば、ＴＦＴの不均質性やマトリクス配線の不均質性のた
めに、実際には液晶画素にかかる電圧は、各画素によっ
て、最低でも数％も異なってしまった。これに対し、例
えば、液晶の光透過度の電圧依存性は、極めて非線型性
が強く、ある特定の電圧で急激に光透過性が変化するた
め、たとえ数％の違いでも、光透過性が著しく異なって
しまうことがあった。そのため、実際には１６階調を達
成することが限界であった。
【０００６】このように階調表示が困難であるというこ
とは、液晶ディスプレー装置が従来の一般的な表示装置
であるＣＲＴ（陰極線管）と競争してゆく上で極めて不
利であった。
【０００７】本発明は従来、困難であった階調表示を実
現させるための全く新しい方法を提案することを目的と
するものである。
【０００８】
【問題を解決するための手段】さて、液晶にかける電圧
をアナログ的に制御することによって、その光透過性を
制御することが可能であることを先に述べたが、本発明
人らは、液晶に電圧のかかっている時間を制御すること
によって、視覚的に階調を得ることができることを見出
した。
【０００９】例えば、代表的な液晶材料であるＴＮ（ツ
イステッド・ネマチック）液晶を用いた場合において、
例えば、図１に示されている各種のパルスを液晶画素に
印加することによって、明るさを変化させることが可能
であることを見出した。すなわち、図１の“１”、
“２”、・・・“１５”という順に段階的に明るくする
ことができる。すなわち、図１の例では１６階調の表示
が可能である。このとき、“１”では、１単位の長さの
パルスが印加される。また、“２”では、２単位の長さ
のパルスが印加される。“３”では、１単位のパルスと
２単位のパルスが印加され、結果として３単位の長さの
パルスが印加される。“４”では、４単位の長さのパル
スが印加され、“５”では、１単位のパルスと４単位の
パルス、“６”では、２単位のパルスと４単位のパルス
が、それぞれ印加される。さらに、８単位の長さのパル
スを用意することによって、最大で１５単位の長さのパ
ルスまで得ることができる。
【００１０】すなわち、１単位、２単位、４単位、８単
位という４種類のパルスを適切に組み合わせることによ
って、２4 ＝１６階調の表示が可能となる。さらに、１
６単位、３２単位、６４単位、１２８単位というよう
に、多くのパルスを用意することによって、それぞれ、
３２階調、６４階調、１２８階調、２５６階調という高
階調表示が可能となる。例えば、２５６階調を得るため
には、８種類のパルスを用意すればよい。
【００１１】また、図１の例では、画素に印加される電
圧の持続時間は、最初Ｔ1 、次が２Ｔ1 、その次が４Ｔ
1 というように等比数列的に増大するように配列した例
を示したが、これは例えば、図３のように、最初Ｔ1 、
次に８Ｔ1 、その次に２Ｔ1、最後に４Ｔ1 としてもよ
い。このように配列せしめることによって、表示装置に
データを伝送する装置の負担を減らすことができる。
【００１２】本発明を実施せんとすれば、液晶材料とし
ては、ＴＮ液晶やＳＴＮ液晶、強誘電性液晶、分散型
（ポリマー）液晶が適している。また、１単位のパルス
幅は、どの液晶材料を選択するかによって微妙に異なる
が、ＴＮ液晶材料の場合には、１０ｎｓｅｃ以上が適し
ていた。
【００１３】さらに本発明を実施するには、例えば、図
４に示すようなＴＦＴを用いたマトリクス回路を組めば
よい。図４に示した回路は従来のアクティブマトリクス
で用いられていたものとは異なり、ＣＭＯＳバッファー
回路を変形して、そのスイッチング素子に用いたもので
ある。
【００１４】図４には、４つの変形バッファー回路が描
かれている。各変形バッファー回路は少なくとも２つの
ＮＴＦＴと少なくとも２つのＰＴＦＴから構成される。
ＴＦＴの数は、不良が存在した場合に備えて、さらに増
やしても構わない。この回路ではまず、中央部の１組の
ＮＴＦＴとＰＴＦＴのゲイト電極が接続され、さらに信
号線Ｘn に接続され、また、このＮＴＦＴとＰＴＦＴの
ソースあるいはドレインの一方は互いに接続され、これ
は画素Ｚn,m の電極に接続される。この状態は通常の相
補型電界効果素子（ＣＭＯＳ）と同じである。このＮＴ
ＦＴおよびＰＴＦＴの他方のソースあるいはドレイン
は、それぞれ、第２のＰＴＦＴ、ＮＴＦＴのソースある
いはドレインに接続されている。また、この第２のＰＴ
ＦＴ、ＮＴＦＴの他方のソースあるいはドレインは、そ
れぞれ、信号線Ｙm とＹm+1 に接続されている。さら
に、第２のＰＴＦＴ、ＮＴＦＴのゲイト電極は、それぞ
れ、信号線Ｙm+1 とＹm に接続されている。以下では、
信号線Ｘ1,Ｘ2,..ＸN を、集合的に、あるいは個別にＸ
線とよび、信号線Ｙ1,Ｙ2,..ＹM を、集合的に、あるい
は個別にＹ線とよぶ。
【００１５】また、図では画素のキャパシタと並列に人
為的にキャパシタが挿入されている。このとき挿入され
たキャパシタは、画素が自然放電によって、画素の電圧
が降下することを抑制する作用を有する。画素の電圧の
降下速度は画素のばらつきによって決定されるから、特
に本発明のように、画素に印加される電圧が一定のもの
として階調表示をおこなおうとする発明においては、画
質の低下を招くものである。しかしながら、このように
画素に並列にキャパシタを挿入することにより、画素の
ばらつきによる電圧効果は著しく抑えることができ、高
画質を得ることができる。
【００１６】また、液晶セル等の画素に、例えば、テト
ラフルオロエチレンやポリビニリデンフルオライドの有
機強誘電性材料を含有せしめることにより、画素の静電
容量を増大せしめ、よって画素の放電の時定数を増大せ
しめることにより、このような人為的なキャパシタをも
うけることなく、高画質を得ることも可能である。
【００１７】もちろん、画素の放電が充分に小さけれ
ば、このような人為的なキャパシタは不要である。特
に、過大な静電容量の存在は、充電・放電の動作に時間
がかかり、本発明を実施するにおいて望ましいものでな
い。画素の放電を小さくするには、例えば、ＴＦＴのＯ
ＦＦ抵抗を大きくし、リーク電流を減らすことと、液晶
等の画素自身の電極間抵抗を充分大きくすることが必要
である。特に後者の目的には、画素電極を窒化珪素、酸
化珪素、酸化タンタル、酸化アルミニウム等の絶縁性材
料で被覆してしまうことが有効である。
【００１８】このような回路において、各ＴＦＴのゲイ
ト電圧やソース・ドッレイン電圧をコントロールするこ
とによって、画素に印加される電圧のＯＮ／ＯＦＦを制
御することができる。図４の例ではマトリクスは４８０
×６４０ドットであるが、煩雑さをさけるため、そのう
ちのｎ行ｍ列近傍のみを示した。これと同じものを上下
左右に展開すれば完全なものが得られる。この回路の動
作例を図２に示す。Ｙ線には、図２に示すように、順番
に矩形パルス信号が印加されてゆく。一方、Ｘ線にも、
複数のパルスからなる信号が印加されてゆく。このパル
ス列には、１単位の時間Ｔ1 中に、４８０個の情報が含
まれている。
【００１９】以下では、４つの画素Ｚn,m 、Ｚn,m+1 、
Ｚn+1,m 、Ｚn+1,m+1 に注目する。これらの画素には、
例えばＺn,m を例にとれば、Ｘn が正の電位、あるいは
もっと一般的な表現を使用すれば、高電位状態（ＶH ）
であり、かつ、Ｙm もＶH であれば、画素電極はＶH と
なる。一方、Ｙm がＶL であれば、Ｘn の状態の如何に
関わらず、画素には何ら変化は生じない。したがって、
この４つの画素に関しては、信号線Ｘn とＸn+1 、およ
びＹm とＹm+1 に注目すればよい。
【００２０】図に示すように、矩形パルスがＹm に印加
され、ＶH 状態になった場合を考える。今、４つの画素
に注目しているので、Ｘn およびＸn+1 のそのときの状
態に注目すればよい。このとき、Ｘn はＶH 、Ｘn+1 は
ＶL であるので、結局、画素Ｚn,m はＶH 、画素Ｚ
n+1,m はＶL となる。そして、Ｘ線に次の信号を加える
より早く、Ｙ線をＶL とすれば、画素の電圧状態は、画
素のキャパシタによって維持されるので、画素Ｚn,m は
ＶH を保つ。以後、次にＹm がＶH となるまで、基本的
には、それぞれの画素の状態が持続する。ついで、Ｙ
m+1 にパルスが印加される。図に示されているように、
そのときにはＸn はＶL 、Ｘn+1 はＶH であるので、画
素Ｚn,m+1 はＶL 、画素Ｚn+1,m+1 はＶH となる。そし
て、先に述べたのと同様に、それぞれの状態は維持され
る。
【００２１】次に、先にＹm にパルスが印加されてか
ら、時間Ｔ1 後に、再び、Ｙm にパルスが印加されたと
きには、Ｘn はＶL 、Ｘn+1 はＶH であるので、画素Ｚ
n,m はＶL に、画素Ｚn+1,m はＶH に、それぞれ状態が
変化する。さらに、Ｙm+1 にパルスが印加される。この
とき、図に示されているように、Ｘn もＸn+1 もＶH で
あるので、画素Ｚn,m+1 も画素Ｚn+1,m+1 もＶH とな
る。このとき、画素Ｚn+1, m+1 はＶH を継続することと
なる。
【００２２】その後、時間２Ｔ1 後に、３回目のパルス
がＹm に印加される。そのときには、Ｘn もＸn+1 もＶ
H であるので、画素Ｚn,m はＶL からＶH に変化し、画
素Ｚ n+1,m はＶH を継続することとなる。さらに、Ｙ
m+1 にパルスが印加される。そのときには、Ｘn もＸ
n+1 もＶL であるので、画素Ｚn,m+1 も画素Ｚn+1,m+1
もＶL となる。
【００２３】その後、時間４Ｔ1 後に、４回目のパルス
がＹm に印加される。そのときには、Ｘn もＸn+1 もＶ
L であるので、画素Ｚn,m も画素Ｚn+1,m もＶL とな
る。さらに、Ｙm+1 にパルスが印加されるが、やはり、
Ｘn もＸn+1 もＶL であるので、画素Ｚn,m+1 も画素Ｚ
n+1,m+1 もＶL のままである。
【００２４】このようにして、１周期が完了する。この
間、各Ｙ線には、４個のパルスが印加され、各Ｘ線には
３×６４０＝１９２０の情報信号が印加される。また、
この１周期の時間は８Ｔ1 であり、Ｔ1 としては、例え
ば、１０ｎｓｅｃ〜１０ｍｓｅｃが適当である。そし
て、各画素に注目してみれば、画素Ｚn,m には、時間Ｔ
1 のパルスと４Ｔ1 のパルスが印加され、視覚的には５
Ｔ1 のパルスが印加されたのと同じ効果が得られる。す
なわち、“５”の明るさが得られる。同様に、画素Ｚ
n+1,m 、画素Ｚn,m+1 、画素Ｚn+1,m+1 には、結局、
“２”、“６”、“３”の明るさが得られる。
【００２５】以上の例では、８階調の表示が可能である
が、さらに、多くのパルス信号を加えることによって、
より高階調が可能である。例えば、１周期中に、さら
に、Ｙ線に５回のパルスを加え、各Ｘ線には８×６４０
＝５１２０の情報信号を印加すれば、２５６階調もの高
階調表示を達成することができる。
【００２６】高階調表示をおこなわんとすれば、図２か
ら明らかなように、極めて高速のスイッチングが必要と
される。例えば、２５６階調を実現するには、動画は毎
秒３０枚以上繰り出される必要があるので、２５６Ｔ1
＜３０ｍｓｅｃ。したがって、Ｔ1 ＜１００μｓｅｃで
ある。したがって、Ｙ線には、Ｙ線の数が６４０本の場
合には、幅１５０ｎｓｅｃ以下のパルスが印加される必
要がある。このような動作性能が要求されることから
も、従来とは異なり、ＣＭＯＳバッファー回路を用いる
必要がある。
【００２７】以上の説明では、理解を容易にするため
に、画素の対向電極についてはなんら記述しなかった
が、画素の対向電極に適切なバイアス電圧を印加するこ
とにより、画素材料にかかる実質的な電圧を変化させる
ことが可能である。例えば、画素の対向電極に、適切な
電圧を印加することにより、画素材料に印加される電圧
の向きをＶL とＶH で変化させ、正負両方取りうるよう
にすることもできる。このような操作は、例えば、強誘
電性液晶においては必要である。
【００２８】さらに、説明をわかりやすくするために、
信号のゼロレベルと電圧レベルを明確にしたが、これ
は、液晶あるいはＴＦＴのしきい値電圧以下であるか、
以上であるかという問題だけであるので、絶対にゼロで
ある必要はない。また、電圧とは任意の点の電位を基準
とした相対的な物理量であるので、以上の例において、
パルスは逆の極性を持つものであっても、構わないこと
は明らかであろう。
【００２９】また、以上の例では、１行づつ走査する方
式を示したが、例えば、最初にＹ1,Ｙ3,Ｙ5,..というよ
うに走査して、その後、Ｙ2,Ｙ4,Ｙ6,..というように走
査する、いわゆる飛び越し走査という方法も可能である
ことはいうまでもない。
【００３０】
【実施例】『実施例１』 本実施例では図４に示すよう
な回路構成を用いた液晶表示装置を用いて、壁掛けテレ
ビを作製したので、その説明を行う。またその際のＴＦ
Ｔは、レーザーアニールを用いた多結晶シリコンとし
た。
【００３１】この回路構成に対応する実際の電極等の配
置構成を１つの画素について、図５に示している。ま
ず、本実施例で使用する液晶パネルの作製方法を図６を
使用して説明する。本発明を実施するためには、１つの
画素にＮＴＦＴとＰＴＦＴが２つづつ必要であるので、
計４つのＴＦＴを図に示すが、簡略化のために、番号は
ＮＴＦＴとＰＴＦＴの一方にのみ付して説明する。図６
（Ａ）において、石英ガラス等の高価でない７００℃以
下、例えば約６００℃の熱処理に耐え得るガラス５０上
にマグネトロンＲＦ（高周波) スパッタ法を用いてブロ
ッキング層５１としての酸化珪素膜を１０００〜３００
０Åの厚さに作製する。プロセス条件は酸素１００％雰
囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力
０．５Ｐａとした。タ−ゲットに石英または単結晶シリ
コンを用いた成膜速度は３０〜１００Å／分であった。
【００３２】この上にシリコン膜をプラズマＣＶＤ法に
より珪素膜５２を作製した。成膜温度は２５０℃〜３５
０℃で行い本実施例では３２０℃とし、モノシラン(SiH
4)を用いた。モノシラン(SiH4)に限らず、ジシラン(Si2
H6) またトリシラン(Si3H8)を用いてもよい。これらを
ＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６Ｍ
Ｈｚの高周波電力を加えて成膜した。この際、高周波電
力は０．０２〜０．１０Ｗ／ｃｍ2 が適当であり、本実
施例では０．０５５Ｗ／ｃｍ2 を用いた。また、モノシ
ラン(SiH4)の流量は２０ＳＣＣＭとし、その時の成膜速
度は約１２０Å/ 分であった。ＰＴＦＴとＮＴＦＴとの
スレッシュホ−ルド電圧（Ｖth）を概略同一に制御する
ため、ホウ素をジボランを用いて１×1015〜１×1018cm
-3の濃度として成膜中に添加してもよい。またＴＦＴの
チャネル領域となるシリコン層の成膜にはこのプラズマ
ＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用いて
も良く、以下にその方法を簡単に述べる。
【００３３】スパッタ法で行う場合、スパッタ前の背圧
を１×10-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。
【００３４】減圧気相法で形成する場合、結晶化温度よ
りも１００〜２００℃低い４５０〜５５０℃、例えば５
３０℃でジシラン(Si2H6) またはトリシラン(Si3H8) を
ＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜
３００Ｐａとした。成膜速度は５０〜２５０Å/ 分であ
った。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧
（Ｖth）を概略同一に制御するため、ホウ素をジボラン
を用いて１×1015〜１×1018cm-3の濃度として成膜中に
添加してもよい。
【００３５】これらの方法によって形成された被膜は、
酸素が５×1021cm-3以下であることが好ましい。結晶化
を助長させるためには、酸素濃度を７×1019cm-3以下、
好ましくは１×1019cm-3以下とすることが望ましいが、
少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸
素濃度が高いと、結晶化させにくく、レーザーアニ−ル
温度を高くまたはレーザーアニ−ル時間を長くしなけれ
ばならない。水素は４×1020cm-3であり、珪素４×1022
cm-3として比較すると１原子％であった。
【００３６】また、ソ−ス、ドレインに対してより結晶
化を助長させるため、酸素濃度を７×1019cm-3以下、好
ましくは１×1019cm-3以下とし、ピクセル構成するＴＦ
Ｔのチャネル形成領域のみに酸素をイオン注入法により
５×1020〜５×1021cm-3となるように添加してもよい。
上記方法によって、アモルファス状態の珪素膜を５００
〜５０００Å、本実施例では１０００Åの厚さに成膜し
た。
【００３７】その後、フォトレジスト５３をマスクＰ１
を用いてソース・ドレイン領域のみ開孔したパターンを
形成した。その上に、プラズマＣＶＤ法によりｎ型の活
性層となる珪素膜５４を作製した。成膜温度は２５０℃
〜３５０℃でおこない、本実施例では３２０℃とし、モ
ノシラン(SiH4)とモノシランベースのフォスフィン(P
H3) ３％濃度のものを用いた。これらをＰＣＶＤ装置内
５Ｐａの圧力でに導入し、１３．５６ＭＨｚの高周波電
力を加えて成膜した。この際、高周波電力は０．０５〜
０．２０Ｗ／ｃｍ2 が適当であり、本実施例では０．１
２０Ｗ／ｃｍ2 を用いた。
【００３８】この方法によって出来上がったｎ型シリコ
ン層の比導電率は２×１０-1〔Ωｃｍ-1〕程度となっ
た。膜厚は５０Åとした。その後リフトオフ法を用い
て、レジスト５３を除去し、ｎ型不純物領域５５を形成
した。
【００３９】同様のプロセスを用いて、ｐ型の活性層を
形成した。その際の導入ガスは、モノシラン(SiH4)とモ
ノシランベースのジボラン(B2H6)５％濃度のものを用い
た。これらをＰＣＶＤ装置内に４Ｐａの圧力でに導入
し、１３．５６ＭＨｚの高周波電力を加えて成膜した。
この際、高周波電力は０．０５〜０．２０Ｗ／ｃｍ2 が
適当であり、本実施例では０．１２０Ｗ／ｃｍ2 を用い
た。この方法によって出来上がったｐ型シリコン層の比
導電率は５×１０-2〔Ωｃｍ-1〕程度となった。膜厚は
５０Åとした。その後Ｎ型領域と同様にリフトオフ法を
用いて、ｐ画不純物領域５９を形成した。その後、マス
クＰ３を用いて珪素膜５２をエッチング除去し、Ｎチャ
ネル型薄膜トランジスタ用アイランド領域６３とＰチャ
ネル型薄膜トランジスタ用アイランド領域６４を形成し
た。
【００４０】その後ＸｅＣｌエキシマレーザーを用い
て、ソース・ドレイン・チャネル領域をレーザーアニー
ルすると同時に、活性層にレーザードーピングを行なっ
た。この時のレーザーエネルギーは、閾値エネルギーが
１３０ｍＪ／ｃｍ2 で、膜厚全体が溶融するには２２０
ｍＪ／ｃｍ2 が必要となる。しかし、最初から２２０ｍ
Ｊ／ｃｍ2 以上のエネルギーを照射すると、膜中に含ま
れる水素が急激に放出されるために、膜の破壊が起き
る。そのために低エネルギーで最初に水素を追い出した
後に溶融させる必要がある。本実施例では最初１５０ｍ
Ｊ／ｃｍ2 で水素の追い出しを行なった後、２３０ｍＪ
／ｃｍ2 で結晶化をおこなった。
【００４１】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
【００４２】この後、この上側にリンが１〜５×1021cm
-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi2 または
WSi2との多層膜を形成した。これを第４のフォトマスク
Ｐ４にてパタ−ニングして図６(D) を得た。ＮＴＦＴ用
のゲイト電極６６、ＰＴＦＴ用のゲイト電極６７を形成
した。例えばチャネル長７μｍ、ゲイト電極としてリン
ド−プ珪素を０．２μｍ、その上にモリブデンを０．３
μｍの厚さに形成した。同時に、図７（Ａ）に示すよう
に、ゲイト配線とそれに並行して配置された配線６８も
パターニングした。
【００４３】また、ゲート電極材料としてアルミニウム
（Al）を用いた場合、これを第４のフォトマスクＰ４に
てパタ−ニング後、その表面を陽極酸化することで、セ
ルファライン工法が適用可能なため、ソース・ドレイン
のコンタクトホールをよりゲートに近い位置に形成する
ことが出来るため、移動度、スレッシュホールド電圧の
低減からさらにＴＦＴの特性を上げることができる。
【００４４】かくすると、４００℃以上にすべての工程
で温度を加えることがなくＣ／ＴＦＴを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。
【００４５】図６（Ｅ）において、層間絶縁物６９を前
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ
法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．
６μｍの厚さに形成し、その後、第５のフォトマスクＰ
５を用いて電極用の窓７９を形成した。その後、さら
に、これら全体にアルミニウムを０．３μｍの厚みにス
パッタ法により形成し第６のフォトマスクＰ６を用いて
リ−ド７４およびコンタクト７３、７５を作製した。こ
うして、図６（Ｅ）と図７（Ｂ）を得た。その後、表面
を平坦化用有機樹脂７７例えば透光性ポリイミド樹脂を
塗布形成し、再度の電極穴あけを第７のフォトマスクＰ
７にて行った。さらに、これら全体にＩＴＯ（インジウ
ム酸化錫）を０．１μｍの厚みにスパッタ法により形成
し第８のフォトマスクＰ８を用いて画素電極７１を形成
した。このＩＴＯは室温〜１５０℃で成膜し、２００〜
４００℃の酸素または大気中のアニ−ルにより成就し
た。
【００４６】こうして、図６（Ｆ）と図７（Ｃ）を得
た。図７（Ｃ）のＡ−Ａ’の断面図を図７（Ｄ）に示
す。実際には、この上に液晶材料をはさんで、対向電極
が設けられ、図に示すように対向電極と電極７１の間に
静電容量が生じる。それと同時に配線６８と電極７１と
の間にも静電容量が生じる。そして、配線６８を対向電
極と同電位に保つことによって、図４に示されたよう
に、液晶画素に並列に容量が挿入された回路を構成する
こととなる。特に本実施例のように配置することによっ
て、配線６８はゲイト配線６５と平行であるので、２配
線間の寄生容量が少なく、したがって、ゲイト配線を伝
わる信号の減衰や遅延を減らす効果がある。
【００４７】また、このようにして形成された配線６８
は、接地して使用される場合には、各マトリクスの終端
に設けられる保護回路の接地線として使用できる。保護
回路は、図１０に示されるように、周辺の駆動回路と画
素のあいだに設けられ、図１１および図１２で示される
ような回路をいう。いずれも画素の配線に過大な電圧が
かかるとＯＮ状態となり、電圧を取り去る作用を有す
る。これらの保護回路は、シリコンのようなドーピング
された、あるいはドーピングされていない半導体材料
や、ＩＴＯのような透明導電性材料、あるいは通常の配
線材料を用いて構成される。したがって、画素の回路を
形成するときに同時に形成することが可能である。。
【００４８】このことは、例えば、図１１の各保護回路
が、ＮＴＦＴやＰＴＦＴ、あるいはそれらをあわせたＣ
／ＴＦＴで構成されていることから明らかであろう。ま
た、図１２の保護回路ではＴＦＴは使用されていない
が、ダイオードは、例えばＰＩＮ接合によって構成さ
れ、また、特にツェナー特性を重視するダイオードはＮ
ＩＮ、ＰＩＰ、ＮＰＮあるいはＰＮＰといった構造を有
し、いちいち説明するまでもなく、本実施例で示した作
製方法を援用することによって作製されうることは自明
である。
【００４９】さて、このようにして得られたＴＦＴの電
気的な特性はＰＴＦＴで移動度は４０（cm2/Vs）、Ｖth
は−５．９（Ｖ）で、ＮＴＦＴで移動度は８０（cm2/V
s）、Ｖthは５．０（Ｖ）であった。
【００５０】上記の様な方法に従って作製された液晶電
気光学装置用の一方の基板を得ることが出来た。この液
晶表示装置の電極等の配置の様子を図５に示している。
本発明による変形バッファーを構成する相補型ＴＦＴ
（Ｃ／ＴＦＴ）が信号線Ｙ1 とＹ2 の間、およびＹ2 と
Ｙ3 の間に、信号線Ｘ1 、Ｘ2 に平行に設けられてい
る。このようなＣ／ＴＦＴを用いたマトリクス構成を有
せしめた。かかる構造を左右、上下に繰り返すことによ
り、６４０×４８０、１２８０×９６０といった大画素
の液晶表示装置とすることができる。本実施例では１９
２０×４００とした。この様にして第１の基板を得た。
【００５１】他方の基板の作製方法を図８に示す。ガラ
ス基板上にポリイミドに黒色顔料を混合したポリイミド
樹脂をスピンコート法を用いて１μｍの厚みに成膜し、
第９のフォトマスクＰ９を用いてブラックストライプ８
１を作製した。その後、赤色顔料を混合したポリイミド
樹脂をスピンコート法を用いて１μｍの厚みに成膜し、
第１０のフォトマスクＰ１０を用いて赤色フィルター８
３を作製した。同様にしてマスクＰ１１、Ｐ１２を使用
し、緑色フィルター８５および青色フィルター８６を作
製した。これらの作製中各フィルターは３５０℃にて窒
素中で６０分の焼成を行なった。その後、やはりスピン
コート法を用いて、レベリング層８９を透明ポリイミド
を用いて作製した。
【００５２】その後、これら全体にＩＴＯ（インジュー
ム酸化錫）を０．１μｍの厚みにスパッタ法により形成
し第１３のフォトマスクＰ１３を用いて共通電極９０を
形成した。このＩＴＯは室温〜１５０℃で成膜し、２０
０〜３００℃の酸素または大気中のアニ−ルにより成就
し、第２の基板を得た。
【００５３】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて３５０℃１時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けた。
【００５４】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードにＴＡＢ形状の
駆動ＩＣと共通信号、電位配線を有するＰＣＢを接続
し、外側に偏光板を貼り、透過型の液晶電気光学装置を
得た。これと冷陰極管を３本配置した後部照明装置、テ
レビ電波を受信するチューナーを接続し、壁掛けテレビ
として完成させた。従来のＣＲＴ方式のテレビと比べ
て、平面形状の装置となったために、壁等に設置するこ
とも出来るようになった。この液晶テレビの動作は図
１、図２に示したものと、実質的に同等な信号を液晶画
素に印加することにより確認された。
【００５５】『実施例２』 本実施例では図４に示すよ
うな回路構成を用いた液晶表示装置を用いて、壁掛けテ
レビを作製したので、その説明を行う。またその際のＴ
ＦＴは、レーザーアニールを用いた多結晶シリコンとし
た。
【００５６】以下では、ＴＦＴ部分の作製方法について
図９にしたがって記述する。図９（Ａ）において、石英
ガラス等の高価でない７００℃以下、例えば約６００℃
の熱処理に耐え得るガラス１００上にマグネトロンＲＦ
（高周波) スパッタ法を用いてブロッキング層１０１と
しての酸化珪素膜を１０００〜３０００Åの厚さに作製
する。プロセス条件は酸素１００％雰囲気、成膜温度１
５℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。
タ−ゲットに石英または単結晶シリコンを用いた成膜速
度は３０〜１００Å／分であった。
【００５７】この上にシリコン膜をプラズマＣＶＤ法に
より珪素膜１０２を作製した。成膜温度は２５０℃〜３
５０℃で行い本実施例では３２０℃とし、モノシラン(S
iH4)を用いた。モノシラン(SiH4)に限らず、ジシラン(S
i2H6) またトリシラン(Si3H8) を用いてもよい。これら
をＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６
ＭＨｚの高周波電力を加えて成膜した。この際、高周波
電力は０．０２〜０．１０Ｗ／ｃｍ2 が適当であり、本
実施例では０．０５５Ｗ／ｃｍ2 を用いた。また、モノ
シラン(SiH4)の流量は２０ＳＣＣＭとし、その時の成膜
速度は約１２０Å/ 分であった。ＰＴＦＴとＮＴＦＴと
のスレッシュホ−ルド電圧（Ｖth）を概略同一に制御す
るため、ホウ素をジボランを用いて１×1015〜１×1018
cm-3の濃度として成膜中に添加してもよい。またＴＦＴ
のチャネル領域となるシリコン層の成膜にはこのプラズ
マＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用い
ても良く、以下にその方法を簡単に述べる。
【００５８】スパッタ法で行う場合、スパッタ前の背圧
を１×10-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。
【００５９】減圧気相法で形成する場合、結晶化温度よ
りも１００〜２００℃低い４５０〜５５０℃、例えば５
３０℃でジシラン(Si2H6) またはトリシラン(Si3H8) を
ＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜
３００Ｐａとした。成膜速度は５０〜２５０Å/ 分であ
った。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧
（Ｖth）を概略同一に制御するため、ホウ素をジボラン
を用いて１×1015〜１×1018cm-3の濃度として成膜中に
添加してもよい。
【００６０】これらの方法によって形成された被膜は、
酸素が５×1021cm-3以下であることが好ましい。結晶化
を助長させるためには、酸素濃度を７×1019cm-3以下、
好ましくは１×1019cm-3以下とすることが望ましいが、
少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸
素濃度が高いと、結晶化させにくく、レーザーアニ−ル
温度を高くまたはレーザーアニ−ル時間を長くしなけれ
ばならない。水素は４×1020cm-3であり、珪素４×1022
cm-3として比較すると１原子％であった。
【００６１】また、ソ−ス、ドレインに対してより結晶
化を助長させるため、酸素濃度を７×1019cm-3以下、好
ましくは１×1019cm-3以下とし、ピクセル構成するＴＦ
Ｔのチャネル形成領域のみに酸素をイオン注入法により
５×1020〜５×1021cm-3となるように添加してもよい。
上記方法によって、アモルファス状態の珪素膜を５００
〜５０００Å、本実施例では１０００Åの厚さに成膜し
た。
【００６２】その後、フォトレジスト１０３をマスクＰ
１を用いてＮＴＦＴのソース・ドレイン領域となるべき
領域のみ開孔したパターンを形成した。そして、レジス
ト１０３をマスクとして、リンイオンをイオン注入法に
より、２×１０14〜５×１０ 16ｃｍ-2、好ましくは２×
１０16ｃｍ-2だけ、注入し、ｎ型不純物領域１０４を形
成した。その後、レジスト１０３は除去された。
【００６３】同様に、レジスト１０５を塗布し、マスク
Ｐ２を用いて、ＰＴＦＴのソース・ドレイン領域となる
べき領域のみ開孔したパターンを形成した。そして、レ
ジスト１０５をマスクとして、ｐ型の不純物領域１０６
を形成した。不純物としては、ホウソを用い、やはりイ
オン注入法を用いて、２×１０14〜５×１０16ｃｍ-2、
好ましくは２×１０16ｃｍ-2だけ、不純物を導入した。
このようにして。図９（Ｂ）を得た。
【００６４】その後、珪素膜１０２上に、厚さ５０〜３
００ｎｍ、例えば、１００ｎｍの酸化珪素被膜１０７
を、上記のＲＦスパッタ法によって形成した。そして、
ＸｅＣｌエキシマレーザーを用いて、ソース・ドレイン
・チャネル領域をレーザーアニールによって、結晶化・
活性化した。この時のレーザーエネルギーは、閾値エネ
ルギーが１３０ｍＪ／ｃｍ2 で、膜厚全体が溶融するに
は２２０ｍＪ／ｃｍ2 が必要となる。しかし、最初から
２２０ｍＪ／ｃｍ2 以上のエネルギーを照射すると、膜
中に含まれる水素が急激に放出されるために、膜の破壊
が起きる。そのために低エネルギーで最初に水素を追い
出した後に溶融させる必要がある。本実施例では最初１
５０ｍＪ／ｃｍ2 で水素の追い出しを行なった後、２３
０ｍＪ／ｃｍ2 で結晶化をおこなった。さらに、レーザ
ーアニール終了後は酸化珪素膜１０７は取り去った。
【００６５】その後、フォトマスクＰ３によって、アイ
ランド状のＮＴＦＴ領域１１１とＰＴＦＴ領域１１２を
形成した。この上に酸化珪素膜１０８をゲイト絶縁膜と
して５００〜２０００Å例えば１０００Åの厚さに形成
した。これはブロッキング層としての酸化珪素膜の作製
と同一条件とした。この成膜中に弗素を少量添加し、ナ
トリウムイオンの固定化をさせてもよい。
【００６６】この後、この上側にリンが１〜５×1021cm
-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi2 または
WSi2との多層膜を形成した。これを第４のフォトマスク
Ｐ４にてパタ−ニングして図９(D) を得た。ＮＴＦＴ用
のゲイト電極１０９、ＰＴＦＴ用のゲイト電極１１０を
形成した。例えばチャネル長７μｍ、ゲイト電極として
リンド−プ珪素を０．２μｍ、その上にモリブデンを
０．３μｍの厚さに形成した。図には示されていない
が、実施例１の場合と同様にゲイト配線とそれに平行な
配線も形成した。
【００６７】この配線の材料としては、上記の材料以外
にも、例えばアルミニウム（Ａｌ）を用いることも可能
である。アルミニウムを用いた場合、これを第４のフォ
トマスクＰ４にてパタ−ニング後、その表面を陽極酸化
することで、セルファライン工法が適用可能なため、ソ
ース・ドレインのコンタクトホールをよりゲートに近い
位置に形成することが出来るため、移動度、スレッシュ
ホールド電圧の低減からさらにＴＦＴの特性を上げるこ
とができる。
【００６８】図９（Ｅ）において、層間絶縁物１１３を
前記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ
法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．
６μｍの厚さに形成し、その後、第５のフォトマスクＰ
５を用いて電極用の窓１１７を形成した。
【００６９】その後、さらに、これら全体にアルミニウ
ムを０．３μｍの厚みにスパッタ法により形成し第６の
フォトマスクＰ６を用いてリ−ド１１６およびコンタク
ト１１４、１１５を作製した後、表面を平坦化用有機樹
脂１１９、例えば透光性ポリイミド樹脂を塗布形成し、
再度の電極穴あけを第７のフォトマスクＰ７にて行っ
た。さらに、これら全体にＩＴＯ（インジウム酸化錫）
を０．１μｍの厚みにスパッタ法により形成し第８のフ
ォトマスクＰ８を用いて画素電極１１８を形成した。こ
のＩＴＯは室温〜１５０℃で成膜し、２００〜４００℃
の酸素または大気中のアニ−ルにより成就した。
【００７０】得られたＴＦＴの電気的な特性はＰＴＦＴ
で移動度は３５（cm2/Vs）、Ｖthは−５．９（Ｖ）で、
ＮＴＦＴで移動度は９０（cm2/Vs）、Ｖthは４．８
（Ｖ）であった。
【００７１】上記の様な方法に従って作製された液晶電
気光学装置用の一方の基板を得ることが出来た。他方の
基板の作製方法は実施例１と同じであるので省略する。
その後、前記第一の基板と第二の基板によって、ネマチ
ック液晶組成物を挟持し、周囲をエポキシ性接着剤にて
固定した。基板上のリードにＴＡＢ形状の駆動ＩＣと共
通信号、電位配線を有するＰＣＢを接続し、外側に偏光
板を貼り、透過型の液晶電気光学装置を得た。これと冷
陰極管を３本配置した後部照明装置、テレビ電波を受信
するチューナーを接続し、壁掛けテレビとして完成させ
た。従来のＣＲＴ方式のテレビと比べて、平面形状の装
置となったために、壁等に設置することも出来るように
なった。この液晶テレビの動作は図１、図２に示したも
のと、実質的に同等な信号を液晶画素に印加することに
より、１２８階調の表示が可能であることが確認され
た。
【００７２】
【発明の効果】本発明では、従来のアナログ方式の階調
表示に対し、デジタル方式の階調表示を行うことを特徴
としている。その効果として、例えば６４０×４００ド
ットの画素数を有する液晶電気光学装置を想定したばあ
い、合計２５６，０００個のＴＦＴすべての特性をばら
つき無く作製することは、非常に困難を有し、現実的に
は量産性、歩留りを考慮すると、１６階調表示が限界と
考えられているのに対し、本発明のように、全くアナロ
グ的な信号を加えることなく純粋にデジタル制御のみで
階調表示することにより、２５６階調表示以上の階調表
示が可能となった。完全なデジタル表示であるので、Ｔ
ＦＴの特性ばらつきによる階調の曖昧さは全くなくな
り、したがって、ＴＦＴのばらつきが少々あっても、極
めて均質な階調表示が可能であった。したがって、従来
はばらつきの少ないＴＦＴを得るために極めて歩留りが
悪かったのに対し、本発明によって、ＴＦＴの歩留りが
さほど問題とされなくなったため、液晶装置の歩留りは
向上し、作製コストも著しく抑えることができた。
【００７３】例えば６４０×４００ドットの２５６，０
００組のＴＦＴを３００ｍｍ角に作成した液晶電気光学
装置に対し通常のアナログ的な階調表示を行った場合、
ＴＦＴの特性ばらつきが約±１０％存在するために、１
６階調表示が限界であった。しかしながら、本発明によ
るデジタル階調表示をおこなった場合、ＴＦＴ素子の特
性ばらつきの影響を受けにくいために、２５６階調表示
まで可能になりカラー表示ではなんと１６，７７７，２
１６色の多彩であり微妙な色彩の表示が実現できてい
る。テレビ映像の様なソフトを映す場合、例えば同一色
からなる『岩』でもその微細な窪み等から微妙に色合い
が異なる。自然の色彩に近い表示を行おうとした場合、
１６階調では困難を要する。本発明による階調表示によ
って、これらの微細な色調の変化を付けることが可能に
なった。
【００７４】本発明の実施例では、シリコンを用いたＴ
ＦＴを中心に説明を加えたが、ゲルマニウムを用いたＴ
ＦＴも同様に使用できる。とくに、単結晶ゲルマニウム
の電子移動度は３６００ｃｍ2 ／Ｖｓ、ホール移動度は
１８００ｃｍ2 ／Ｖｓと、単結晶シリコンの値（電子移
動度で１３５０ｃｍ2 ／Ｖｓ、ホール移動度で４８０ｃ
ｍ2 ／Ｖｓ）の特性を上回っているため、高速動作が要
求される本発明を実行する上で極めて優れた材料であ
る。また、ゲルマニウムは非晶質状態から結晶状態へ遷
移する温度がシリコンに比べて低く、低温プロセスに向
いている。また、結晶成長の際の核発生率が小さく、し
たがって、一般に、多結晶成長させた場合には大きな結
晶が得られる。このようにゲルマニウムはシリコンと比
べても遜色のない特性を有している。
【００７５】本発明の技術思想を説明するために、主と
して液晶を用いた電気光学装置、特に表示装置を例とし
て説明を加えたが、本発明の思想を適用するには、なに
も表示装置である必要はなく、いわゆるプロジェクショ
ン型テレビやその他の光スイッチ、光シャッターであっ
てもよい。さらに、電気光学材料も液晶に限らず、電
界、電圧等の電気的な影響を受けて光学的な特性の変わ
るものであれば、本発明を適用できることは明らかであ
ろう。
【図面の簡単な説明】
【図１】 本発明による駆動波形の例を示す。
【図２】 本発明による駆動波形の例を示す。
【図３】 本発明による駆動波形の例を示す。
【図４】 本発明によるマトリクス構成の例を示す。
【図５】 実施例による素子の平面構造を示す。
【図６】 実施例によるＴＦＴのプロセスを示す。
【図７】 実施例によるＴＦＴのプロセスを示す。
【図８】 実施例によるカラーフィルターの工程を示
す。
【図９】 実施例によるＴＦＴのプロセスを示す。
【図１０】実施例における保護回路の接続例を示す。
【図１１】実施例における保護回路の例を示す。
【図１２】実施例における保護回路の例を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０２Ｆ 1/136 ５００ (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された平坦化膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、 を有するテレビであって、 前記保護回路は、ＩＴＯを有することを特徴とするテレ
    ビ。
  2. 【請求項２】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された平坦化膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、 を有するテレビであって、 前記保護回路は、シリコンを有することを特徴とするテ
    レビ。
  3. 【請求項3】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された平坦化膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、 を有するテレビであって、 前記保護回路は、ドーピングされたシリコンを有するこ
    とを特徴とするテレビ。
  4. 【請求項4】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された平坦化膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、を有するテレビであって、 前記保護回路は、薄膜トランジスタおよびＩＴＯを有し
    ており、 前記薄膜トランジスタのソースまたはドレインの一方
    は、前記薄膜トランジスタのゲートに電気的に接続され
    ていることを特徴とするテレビ。
  5. 【請求項5】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された平坦化膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、 を有するテレビであって、 前記保護回路は、Ｎチャネル型薄膜トランジスタ、Pチ
    ャネル型薄膜トランジスタおよびＩＴＯを有しており、 前記Ｎチャネル型薄膜トランジスタのソースまたはドレ
    インの一方およびゲートは、前記Ｐチャネル型薄膜トラ
    ンジスタのソースまたはドレインの一方およびゲートに
    電気的に接続されており、 前記Ｎチャネル型薄膜トランジスタのソースまたはドレ
    インの他方は、前記Ｐチャネル型薄膜トランジスタのソ
    ースまたはドレインの他方に電気的に接続されているこ
    とを特徴とするテレビ。
  6. 【請求項6】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された有機樹脂膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、 を有するテレビであって、 前記保護回路は、ＩＴＯを有することを特徴とするテレ
    ビ。
  7. 【請求項7】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された有機樹脂膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、 を有するテレビであって、 前記保護回路は、シリコンを有することを特徴とするテ
    レビ。
  8. 【請求項8】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された有機樹脂膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、を有するテレビであって、 前記保護回路は、ドーピングされたシリコンを有するこ
    とを特徴とするテレビ。
  9. 【請求項9】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された有機樹脂膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、を有するテレビであって、 前記保護回路は、薄膜トランジスタおよびＩＴＯを有し
    ており、 前記薄膜トランジスタのソースまたはドレインの一方
    は、前記薄膜トランジスタのゲートに電気的に接続され
    ていることを特徴とするテレビ。
  10. 【請求項10】絶縁表面を有する第１および第２の基板上
    と、 前記第１の基板上に形成された薄膜トランジスタを有す
    る画素回路と、 前記画素回路に電気的に接続されたリードと、 前記第１の基板上に形成された保護回路と、 前記画素回路上に形成された有機樹脂膜と、 前記第２の基板上に形成されたＩＴＯと、 前記第１および第２の基板の間に狭持された液晶組成物
    と、 前記リードに電気的に接続されたＴＡＢ形状の駆動ＩＣ
    と、を有するテレビであって、 前記保護回路は、Ｎチャネル型薄膜トランジスタ、Pチ
    ャネル型薄膜トランジスタおよびＩＴＯを有しており、 前記Ｎチャネル型薄膜トランジスタのソースまたはドレ
    インの一方およびゲートは、前記Ｐチャネル型薄膜トラ
    ンジスタのソースまたはドレインの一方およびゲートに
    電気的に接続されており、 前記Ｎチャネル型薄膜トランジスタのソースまたはドレ
    インの他方は、前記Ｐチャネル型薄膜トランジスタのソ
    ースまたはドレインの他方に電気的に接続されているこ
    とを特徴とするテレビ。
JP2000074659A 2000-01-01 2000-03-16 テレビ Pending JP2000312322A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000074659A JP2000312322A (ja) 2000-01-01 2000-03-16 テレビ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000074659A JP2000312322A (ja) 2000-01-01 2000-03-16 テレビ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3169307A Division JP3062299B2 (ja) 1991-06-14 1991-06-14 電気光学装置の画像表示方法

Publications (1)

Publication Number Publication Date
JP2000312322A true JP2000312322A (ja) 2000-11-07

Family

ID=18592668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000074659A Pending JP2000312322A (ja) 2000-01-01 2000-03-16 テレビ

Country Status (1)

Country Link
JP (1) JP2000312322A (ja)

Similar Documents

Publication Publication Date Title
JP2592382B2 (ja) 液晶表示装置の画像表示方法
JP3062300B2 (ja) 電気光学装置の画像表示方法
JP3062299B2 (ja) 電気光学装置の画像表示方法
JP2754292B2 (ja) 電気光学装置の画像表示方法
JP3119898B2 (ja) 電気光学装置
JP3566616B2 (ja) アクティブマトリクス型表示装置
JP3000200B2 (ja) 電気光学装置
JP3119899B2 (ja) 電気光学装置
JP3380513B2 (ja) 表示装置、テレビ、液晶表示装置及びプロジェクション型表示装置
JP4044594B2 (ja) 液晶表示装置
JP2000221543A (ja) 電気光学装置
JP3062297B2 (ja) 電気光学装置の画像表示方法
JP3315392B2 (ja) 電気光学装置およびその駆動方法
JP3566617B2 (ja) 電気光学装置
JP2000298291A (ja) プロジェクション型表示装置
JP2562745B2 (ja) 電気光学装置の画像表示方法
JP4044593B2 (ja) 液晶表示装置
JP4044592B2 (ja) 液晶表示装置
JP2722284B2 (ja) 電気光学装置の画像表示方法
JP2000206920A (ja) 電気光学装置
JP3865252B2 (ja) 電気光学装置
JP3865251B2 (ja) 電気光学装置
JP2000199918A (ja) 電気光学装置
JP2000214438A (ja) 電気光学装置
JPH0695076A (ja) 電気光学装置の画像表示方法