JP2000314897A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000314897A JP2000314897A JP12567099A JP12567099A JP2000314897A JP 2000314897 A JP2000314897 A JP 2000314897A JP 12567099 A JP12567099 A JP 12567099A JP 12567099 A JP12567099 A JP 12567099A JP 2000314897 A JP2000314897 A JP 2000314897A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- crystal display
- display device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】液晶表示装置の電極およびＴＦＴの配線として
ＡｌまたはＡｌ合金の配線を用い、ヒロックの発生を抑
制した液晶表示装置。 【解決手段】少なくとも一方の基板に電極を有し対向配
置された一対の基板と、前記電極を有する基板の一方に
ＴＦＴを有し、前記一対の基板間には液晶層が挟持さ
れ、該液晶層を挟むように配置された一対の偏光板を有
する液晶表示装置であって、前記電極およびＴＦＴの配
線（１〜４）がＡｌまたはＡｌ合金であり、前記配線の
上層（３２）には純ＣｒまたはＣｒ合金、あるいは、純
ＭｏまたはＭｏ合金の薄膜が被覆されており、前記配線
の側面はアルミナ層（３１）で被覆されている液晶表示
装置にある。
ＡｌまたはＡｌ合金の配線を用い、ヒロックの発生を抑
制した液晶表示装置。 【解決手段】少なくとも一方の基板に電極を有し対向配
置された一対の基板と、前記電極を有する基板の一方に
ＴＦＴを有し、前記一対の基板間には液晶層が挟持さ
れ、該液晶層を挟むように配置された一対の偏光板を有
する液晶表示装置であって、前記電極およびＴＦＴの配
線（１〜４）がＡｌまたはＡｌ合金であり、前記配線の
上層（３２）には純ＣｒまたはＣｒ合金、あるいは、純
ＭｏまたはＭｏ合金の薄膜が被覆されており、前記配線
の側面はアルミナ層（３１）で被覆されている液晶表示
装置にある。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）によって駆動するアクティブマトリクス型液
晶表示装置（ＴＦＴ−ＬＣＤ）に関する。
（ＴＦＴ）によって駆動するアクティブマトリクス型液
晶表示装置（ＴＦＴ−ＬＣＤ）に関する。
【０００２】
【従来の技術】近年、ＴＦＴ−ＬＣＤの画面の大型化、
高精細化に伴ない、ＬＣＤ素子の配線の低抵抗化、低応
力化、あるいは、その加工性等の点において、ますます
その要求が厳しくなりつつある。該ＬＣＤ素子のゲート
配線やデータ配線には、一般に金属膜が用いられている
が、従来のＡｌのみやＣｒのみと云った単体材料では上
記の全ての要求を満足できなくなってきている。
高精細化に伴ない、ＬＣＤ素子の配線の低抵抗化、低応
力化、あるいは、その加工性等の点において、ますます
その要求が厳しくなりつつある。該ＬＣＤ素子のゲート
配線やデータ配線には、一般に金属膜が用いられている
が、従来のＡｌのみやＣｒのみと云った単体材料では上
記の全ての要求を満足できなくなってきている。
【０００３】
【発明が解決しようとする課題】ＴＦＴ−ＬＣＤはブラ
ウン管型表示装置に比べ薄型、軽量と云う特長を有する
が、製造工程数が多く、かつ、複雑であるため製造歩留
りが低下し易く、コスト高と云う問題があった。
ウン管型表示装置に比べ薄型、軽量と云う特長を有する
が、製造工程数が多く、かつ、複雑であるため製造歩留
りが低下し易く、コスト高と云う問題があった。
【０００４】具体的には、ＴＦＴ基板上に厚さ数百〜数
千Åのゲート配線、ゲート絶縁膜、半導体層、ソース配
線、ドレーン配線、画素電極、対向電極、絶縁性保護膜
等の複数の薄膜をホトリソグラフィで加工した構造を有
しており、全域にわたるパターン加工精度の達成と、電
極間の短絡や断線の発生を抑制することが難しいと云う
ことである。
千Åのゲート配線、ゲート絶縁膜、半導体層、ソース配
線、ドレーン配線、画素電極、対向電極、絶縁性保護膜
等の複数の薄膜をホトリソグラフィで加工した構造を有
しており、全域にわたるパターン加工精度の達成と、電
極間の短絡や断線の発生を抑制することが難しいと云う
ことである。
【０００５】また、画面の大型化・高精細化に伴う配線
の基本的特性としては、表示ムラがないよう低抵抗であ
ることが必要となるが、配線の抵抗は、その比抵抗に比
例し、厚さに反比例するので、低比抵抗であればその配
線を薄くできると云う利点がある。
の基本的特性としては、表示ムラがないよう低抵抗であ
ることが必要となるが、配線の抵抗は、その比抵抗に比
例し、厚さに反比例するので、低比抵抗であればその配
線を薄くできると云う利点がある。
【０００６】Ａｌは低比抵抗、かつ、低応力な材料では
あるが、融点が低いために配線形成後のＣＶＤプロセス
での加熱処理によるヒロックが発生し、配線表面で短絡
不良等が生じ易い。そのため、ＡｌまたはＡｌ合金を配
線に使用する場合には、Ａｌの表面に陽極酸化によるア
ルミナ膜を形成するか、あるいは、ＡｌまたはＡｌ合金
配線の表面を他の金属で被覆（クラッド構造）するなど
して、上記ヒロックの発生を抑制する方法がある。
あるが、融点が低いために配線形成後のＣＶＤプロセス
での加熱処理によるヒロックが発生し、配線表面で短絡
不良等が生じ易い。そのため、ＡｌまたはＡｌ合金を配
線に使用する場合には、Ａｌの表面に陽極酸化によるア
ルミナ膜を形成するか、あるいは、ＡｌまたはＡｌ合金
配線の表面を他の金属で被覆（クラッド構造）するなど
して、上記ヒロックの発生を抑制する方法がある。
【０００７】しかし、前者の陽極酸化は、薬液中に基板
を縦に挿入し、電流を流してＡｌ表面に絶縁層を形成す
るもので、基板の大型化に伴ないスループットの面で非
常に不利である。
を縦に挿入し、電流を流してＡｌ表面に絶縁層を形成す
るもので、基板の大型化に伴ないスループットの面で非
常に不利である。
【０００８】こうしたヒロック発生を抑制するアルミナ
膜の形成法であるベーマイト処理法としては、特開昭５
２−５０６８７１号、特開平６−２３６８８１号公報が
挙げられるが、この方法を液晶表示装置のゲート配線に
適用した場合、端子取出し部の形成にはホトリソグラフ
ィ工程を用いて、絶縁膜であるアルミナ膜を除去しなけ
ればならず、スループットの面でやはり不利である。
膜の形成法であるベーマイト処理法としては、特開昭５
２−５０６８７１号、特開平６−２３６８８１号公報が
挙げられるが、この方法を液晶表示装置のゲート配線に
適用した場合、端子取出し部の形成にはホトリソグラフ
ィ工程を用いて、絶縁膜であるアルミナ膜を除去しなけ
ればならず、スループットの面でやはり不利である。
【０００９】一方、後者のクラッド構造にする方法で
は、ＡｌまたはＡｌ合金配線で１ホトリソグラフィ工
程、他金属の被覆でさらに１ホトリソグラフィ工程の合
計２回のホトグラフィ工程が必要となり、やはりスルー
プットの面で不利である。
は、ＡｌまたはＡｌ合金配線で１ホトリソグラフィ工
程、他金属の被覆でさらに１ホトリソグラフィ工程の合
計２回のホトグラフィ工程が必要となり、やはりスルー
プットの面で不利である。
【００１０】本発明の目的は、液晶表示装置の電極およ
びＴＦＴの配線にＡｌまたはＡｌ合金を用い、配線のヒ
ロック等の発生を抑制し、端子取出し部でも同様の配線
構造を有し、その配線が簡易な方法で形成できる液晶表
示装置の提供にある。
びＴＦＴの配線にＡｌまたはＡｌ合金を用い、配線のヒ
ロック等の発生を抑制し、端子取出し部でも同様の配線
構造を有し、その配線が簡易な方法で形成できる液晶表
示装置の提供にある。
【００１１】
【課題を解決するための手段】前記目的を達成する本発
明の要旨は次のとおりである。
明の要旨は次のとおりである。
【００１２】〔１〕 少なくとも一方の基板に電極を有
し対向配置された一対の基板と、前記電極を有する基板
の一方にＴＦＴを有し、前記一対の基板間には液晶層が
挟持され、該液晶層を挟むように配置された一対の偏光
板を有する液晶表示装置であって、前記電極およびＴＦ
Ｔの配線がＡｌまたはＡｌ合金であり、前記配線の上層
には純ＣｒまたはＣｒ合金、あるいは、純ＭｏまたはＭ
ｏ合金の薄膜が被覆されており、前記配線の側面はアル
ミナ層で被覆されていることを特徴とする液晶表示装
置。
し対向配置された一対の基板と、前記電極を有する基板
の一方にＴＦＴを有し、前記一対の基板間には液晶層が
挟持され、該液晶層を挟むように配置された一対の偏光
板を有する液晶表示装置であって、前記電極およびＴＦ
Ｔの配線がＡｌまたはＡｌ合金であり、前記配線の上層
には純ＣｒまたはＣｒ合金、あるいは、純ＭｏまたはＭ
ｏ合金の薄膜が被覆されており、前記配線の側面はアル
ミナ層で被覆されていることを特徴とする液晶表示装
置。
【００１３】〔２〕 少なくとも一方の基板に電極を有
し対向配置された一対の基板と、前記電極を有する基板
の一方にＴＦＴを有し、前記一対の基板間には液晶層が
挟持され、該液晶層を挟むように配置された一対の偏光
板を有する液晶表示装置であって、前記電極およびＴＦ
Ｔの配線がＡｌまたはＡｌ合金であり、前記配線が下地
層と上層を有し、これらの層が純ＣｒまたはＣｒ合金、
あるいは、純ＭｏまたはＭｏ合金の薄膜で形成されてお
り、前記配線の側面はアルミナ層で被覆されていること
を特徴とする液晶表示装置。
し対向配置された一対の基板と、前記電極を有する基板
の一方にＴＦＴを有し、前記一対の基板間には液晶層が
挟持され、該液晶層を挟むように配置された一対の偏光
板を有する液晶表示装置であって、前記電極およびＴＦ
Ｔの配線がＡｌまたはＡｌ合金であり、前記配線が下地
層と上層を有し、これらの層が純ＣｒまたはＣｒ合金、
あるいは、純ＭｏまたはＭｏ合金の薄膜で形成されてお
り、前記配線の側面はアルミナ層で被覆されていること
を特徴とする液晶表示装置。
【００１４】〔３〕 前記配線の側面に形成されたアル
ミナ層がベーマイト処理により形成されたアルミナ層で
ある前記の液晶表示装置。
ミナ層がベーマイト処理により形成されたアルミナ層で
ある前記の液晶表示装置。
【００１５】〔４〕 前記配線の断面形状が順テーパ形
状を有する前記の液晶表示装置。
状を有する前記の液晶表示装置。
【００１６】〔５〕 前記配線は、配線幅が下地層から
上層に行くに従い狭くなる前記〔２〕に記載の液晶表示
装置。
上層に行くに従い狭くなる前記〔２〕に記載の液晶表示
装置。
【００１７】〔６〕 前記配線を構成するＡｌ合金がＴ
ｉ，Ｔａ，Ｎｄ，Ｙ，Ｌａ，Ｓｍ，Ｓｉの１種以上を
０.１〜１ａｔ％含む前記の液晶表示装置。
ｉ，Ｔａ，Ｎｄ，Ｙ，Ｌａ，Ｓｍ，Ｓｉの１種以上を
０.１〜１ａｔ％含む前記の液晶表示装置。
【００１８】〔７〕 前記液晶表示装置が、横電界液晶
駆動方式（横電界方式）である前記の液晶表示装置。
駆動方式（横電界方式）である前記の液晶表示装置。
【００１９】
【発明の実施の形態】ＬＣＤ素子の配線材料にＡｌ配線
の使用は、配線の低抵抗化を図る上で極めて優れている
ことは既述した。そして、本発明におけるＡｌ配線のヒ
ロック発生は、Ａｌ配線の上部に形成したＡｌ以外の金
属薄膜からなる上層と、Ａｌ配線の側面にベーマイト処
理によって形成したアルミナ層により抑制することがで
きる。
の使用は、配線の低抵抗化を図る上で極めて優れている
ことは既述した。そして、本発明におけるＡｌ配線のヒ
ロック発生は、Ａｌ配線の上部に形成したＡｌ以外の金
属薄膜からなる上層と、Ａｌ配線の側面にベーマイト処
理によって形成したアルミナ層により抑制することがで
きる。
【００２０】さらに、Ａｌ配線の端子部取り出しもＡｌ
配線の上部に形成した上層から容易に取り出すことがで
きるので、従来の全表面にアルミナ層で被覆されたＡｌ
配線のように、端子取出し部の形成のためにホトリソグ
ラフィ工程を施す必要が無く、Ａｌ配線の形成プロセス
を簡易化できる。
配線の上部に形成した上層から容易に取り出すことがで
きるので、従来の全表面にアルミナ層で被覆されたＡｌ
配線のように、端子取出し部の形成のためにホトリソグ
ラフィ工程を施す必要が無く、Ａｌ配線の形成プロセス
を簡易化できる。
【００２１】図１２は、一例として、上記ベーマイト処
理法を用いて液晶ディスプレイのゲート配線を形成した
場合の端子取出し部の模式断面図である。即ち、端子取
出し部としては、ベーマイト処理法により形成されるゲ
ート配線１のアルミナ膜３１を、上面１ａには形成しな
いことが必要である。もし、上面１ａにもアルミナ膜３
１が形成されるとゲート配線１の端子取出し部の導通が
不能になるために、アルミナ膜の除去が必要である。
理法を用いて液晶ディスプレイのゲート配線を形成した
場合の端子取出し部の模式断面図である。即ち、端子取
出し部としては、ベーマイト処理法により形成されるゲ
ート配線１のアルミナ膜３１を、上面１ａには形成しな
いことが必要である。もし、上面１ａにもアルミナ膜３
１が形成されるとゲート配線１の端子取出し部の導通が
不能になるために、アルミナ膜の除去が必要である。
【００２２】図１３、図１４は、ベーマイト処理法によ
る図１２の配線構造のものを形成する従来の一般的な作
製工程を示す図である。
る図１２の配線構造のものを形成する従来の一般的な作
製工程を示す図である。
【００２３】図１３では、（ａ）〜（ｃ）工程による配
線形成後に、（ｄ）工程で端子取出し部をフォトレジス
ト３５で被覆し、（ｅ）工程のベーマイト処理によるア
ルミナ膜３１の形成後、（ｆ）工程でフォトレジスト３
５を除去することにより完成する。
線形成後に、（ｄ）工程で端子取出し部をフォトレジス
ト３５で被覆し、（ｅ）工程のベーマイト処理によるア
ルミナ膜３１の形成後、（ｆ）工程でフォトレジスト３
５を除去することにより完成する。
【００２４】また、図１４では、（ｄ）工程でＡｌ配線
の表面全体をベーマイト処理しアルミナ膜３１を形成後
に、（ｅ）工程では端子取出し部となる上面以外の側面
をフォトレジスト３５で被覆し、フォトレジスト３５の
無い上面のアルミナ膜３１をエッチング後、（ｆ）工程
でフォトレジスト３５を除去することで完成する。
の表面全体をベーマイト処理しアルミナ膜３１を形成後
に、（ｅ）工程では端子取出し部となる上面以外の側面
をフォトレジスト３５で被覆し、フォトレジスト３５の
無い上面のアルミナ膜３１をエッチング後、（ｆ）工程
でフォトレジスト３５を除去することで完成する。
【００２５】上記のように図１３、図１４のいずれの工
程でも図１２の配線構造を形成することはできるが、後
述の本発明の作製工程に比べ、工程数が多いと云う問題
がある。
程でも図１２の配線構造を形成することはできるが、後
述の本発明の作製工程に比べ、工程数が多いと云う問題
がある。
【００２６】図１は、本発明のＬＣＤ素子の配線の模式
断面図の一例である。端子取出し部を上記従来技術のよ
うに、特に形成する必要がない。
断面図の一例である。端子取出し部を上記従来技術のよ
うに、特に形成する必要がない。
【００２７】それは図１に示すようにＡｌ配線に導電性
の金属膜からなる上層３２を設け、次に、ベーマイト処
理することでアルミナ膜３１は配線の側端面部のみに形
成される。上層３２は導電性の金属膜で形成されている
ので、前記図１３，１４の様な特別な端子取出し部を形
成しなくとも導通可能である。
の金属膜からなる上層３２を設け、次に、ベーマイト処
理することでアルミナ膜３１は配線の側端面部のみに形
成される。上層３２は導電性の金属膜で形成されている
ので、前記図１３，１４の様な特別な端子取出し部を形
成しなくとも導通可能である。
【００２８】図１５は、本発明の液晶表示装置の配線構
造の作製工程の一例を示す図である。（ａ）〜（ｃ）工
程によりＡｌ膜３４上に上層３２となる上層金属膜３６
をスパッタで積層形成し、これをホトエッチしてゲート
配線１を形成する。該ゲート配線１は（ｃ）工程図のよ
うに上面に導電性の金属膜からなる上層３２が形成され
ている。
造の作製工程の一例を示す図である。（ａ）〜（ｃ）工
程によりＡｌ膜３４上に上層３２となる上層金属膜３６
をスパッタで積層形成し、これをホトエッチしてゲート
配線１を形成する。該ゲート配線１は（ｃ）工程図のよ
うに上面に導電性の金属膜からなる上層３２が形成され
ている。
【００２９】次に、（ｄ）工程でベーマイト処理するこ
とにより配線の側端面部のみにアルミナ膜３１を形成し
完成する。
とにより配線の側端面部のみにアルミナ膜３１を形成し
完成する。
【００３０】図１５から明らかなように、図１３，１４
の方法に比べてそのプロセスが簡易である。
の方法に比べてそのプロセスが簡易である。
【００３１】上記アルミナ膜を形成する他の手法とし
て、例えば、陽極酸化法があるが、図のベーマイト処理
部分が陽極酸化処理に替わるのみである。
て、例えば、陽極酸化法があるが、図のベーマイト処理
部分が陽極酸化処理に替わるのみである。
【００３２】本発明の上層３２として適用した金属膜と
して、例えば、Ｃｒ合金またはＭｏ合金の場合では、陽
極酸化処理によりそれぞれＣｒ酸化物、Ｍｏ酸化物とな
るが、これらはいずれも電気的に導通するものであり、
特別な端子部取出しのための工程は不要である。
して、例えば、Ｃｒ合金またはＭｏ合金の場合では、陽
極酸化処理によりそれぞれＣｒ酸化物、Ｍｏ酸化物とな
るが、これらはいずれも電気的に導通するものであり、
特別な端子部取出しのための工程は不要である。
【００３３】次に、図３に示すような下地層３３を形成
した本発明の３層積層配線の場合について、図４の横電
界液晶駆動方式（横電界方式）のＬＣＤの模式断面図を
例に説明する。
した本発明の３層積層配線の場合について、図４の横電
界液晶駆動方式（横電界方式）のＬＣＤの模式断面図を
例に説明する。
【００３４】ＡｌもしくはＡｌ合金により形成したデー
タ配線２、および、ドレイン配線３を、下地層３３を形
成せずにｎ型半導体〔ｎ(+)−Ｓｉ〕８上に配置する
と、ｎ(+)−ＳｉのＳｉがＡｌに拡散する。この拡散を
防ぐためＡｌ配線の下層に下地層３３を設けることで、
ｎ(+)−ＳｉのＡｌ中への拡散を防止することができ、
電気的に安定したデータ配線２、ドレイン配線３を形成
することができる。
タ配線２、および、ドレイン配線３を、下地層３３を形
成せずにｎ型半導体〔ｎ(+)−Ｓｉ〕８上に配置する
と、ｎ(+)−ＳｉのＳｉがＡｌに拡散する。この拡散を
防ぐためＡｌ配線の下層に下地層３３を設けることで、
ｎ(+)−ＳｉのＡｌ中への拡散を防止することができ、
電気的に安定したデータ配線２、ドレイン配線３を形成
することができる。
【００３５】上記のように、Ａｌ積層配線を形成するこ
とでＴＦＴ−ＬＣＤの画面の大型化・高精細化に伴う配
線の低抵抗化を容易に図ることができ、電極間ショート
不良がなく、高歩留まりで液晶表示装置を提供すること
ができる。次に、本発明を更に具体的な実施例により説
明する。
とでＴＦＴ−ＬＣＤの画面の大型化・高精細化に伴う配
線の低抵抗化を容易に図ることができ、電極間ショート
不良がなく、高歩留まりで液晶表示装置を提供すること
ができる。次に、本発明を更に具体的な実施例により説
明する。
【００３６】〔実施例 １〕ターゲットサイズ：１２７
ｍｍ×３８１ｍｍ、ターゲット組成：０.６ａｔ％のＡ
ｌ−Ｎｄターゲットを用い、ＤＣスパッタ法により、成
膜条件、パワー：３ｋＷ、Ａｒ圧力：０.３Ｐａ、基板
温度：１２０℃で、厚さ０.７ｍｍのガラス基板上に３
０００ÅのＡｌ−０.６ａｔ％Ｎｄ薄膜を形成した。
ｍｍ×３８１ｍｍ、ターゲット組成：０.６ａｔ％のＡ
ｌ−Ｎｄターゲットを用い、ＤＣスパッタ法により、成
膜条件、パワー：３ｋＷ、Ａｒ圧力：０.３Ｐａ、基板
温度：１２０℃で、厚さ０.７ｍｍのガラス基板上に３
０００ÅのＡｌ−０.６ａｔ％Ｎｄ薄膜を形成した。
【００３７】得られたＡｌ−０.６ａｔ％Ｎｄ薄膜にホ
トリソグラフィ工程（ホトレジストを塗付し、マスクを
用いて選択パターン露光後、パターン現像：この作業工
程を以下、単にホト工程と云う）を行い、その後、混酸
（リン酸，硝酸，酢酸および純水との混合液）を用いて
４０℃で選択エッチングを行い、ラインパターンを形成
後、ベーマイト処理を施した。
トリソグラフィ工程（ホトレジストを塗付し、マスクを
用いて選択パターン露光後、パターン現像：この作業工
程を以下、単にホト工程と云う）を行い、その後、混酸
（リン酸，硝酸，酢酸および純水との混合液）を用いて
４０℃で選択エッチングを行い、ラインパターンを形成
後、ベーマイト処理を施した。
【００３８】ベーマイト処理は、８０℃以上の純水また
は水蒸気にＡｌを曝すことで、Ａｌ表面を化成処理する
方法である。これにより、Ａｌ−０.６ａｔ％Ｎｄ表面
にアルミナ層の被膜を形成した。
は水蒸気にＡｌを曝すことで、Ａｌ表面を化成処理する
方法である。これにより、Ａｌ−０.６ａｔ％Ｎｄ表面
にアルミナ層の被膜を形成した。
【００３９】図２は、Ａｌ配線のベーマイト処理時間
（８０℃の純水中への浸漬時間）と配線膜厚との関係を
示すグラフである。ベーマイト処理時間２分未満ではＡ
ｌ表面にはバリヤー型と呼ばれる非常に緻密な被膜が形
成されるが、それ以上の処理時間では、ポーラス型と呼
ばれる粗で表面凹凸の被膜となるため、急速に被膜が成
長しその後飽和する。
（８０℃の純水中への浸漬時間）と配線膜厚との関係を
示すグラフである。ベーマイト処理時間２分未満ではＡ
ｌ表面にはバリヤー型と呼ばれる非常に緻密な被膜が形
成されるが、それ以上の処理時間では、ポーラス型と呼
ばれる粗で表面凹凸の被膜となるため、急速に被膜が成
長しその後飽和する。
【００４０】そこで、ベーマイト処理時間を０，６０，
９０，１２０，１５０および２００秒と変えて、液晶表
示装置の配線回路を形成した結果を実施例２〜４に示
す。
９０，１２０，１５０および２００秒と変えて、液晶表
示装置の配線回路を形成した結果を実施例２〜４に示
す。
【００４１】〔実施例 ２〕横電界方式の液晶表示装置
のゲート配線とコモン配線には上層（図１：２層積層構
造）を、また、データ配線とソース配線には上層と下地
層（図３：３層積層構造）とを積層した例を示す模式断
面図である。なお、図１，３のように、各積層膜の上辺
が下辺より狭い順テーパ形状では、その配線上に形成す
る絶縁膜のカバレージも良くなる。
のゲート配線とコモン配線には上層（図１：２層積層構
造）を、また、データ配線とソース配線には上層と下地
層（図３：３層積層構造）とを積層した例を示す模式断
面図である。なお、図１，３のように、各積層膜の上辺
が下辺より狭い順テーパ形状では、その配線上に形成す
る絶縁膜のカバレージも良くなる。
【００４２】図４は、横電界方式の液晶表示装置の模式
断面図である。液晶表示素子はＴＦＴガラス基板１１の
一方の表面にゲート配線１、データ配線２、ソース配線
３、コモン配線４、アルミナ層３１、上層３２、下地層
３３、ゲート絶縁膜６、真性半導体７、Ｎ型半導体８、
保護膜９、配向膜１０を形成した。
断面図である。液晶表示素子はＴＦＴガラス基板１１の
一方の表面にゲート配線１、データ配線２、ソース配線
３、コモン配線４、アルミナ層３１、上層３２、下地層
３３、ゲート絶縁膜６、真性半導体７、Ｎ型半導体８、
保護膜９、配向膜１０を形成した。
【００４３】これと対向して配置した対向ガラス基板１
２の一方の表面に、カラーフィルタ１３、ブラックマト
リクス１４、対向基板保護膜１５、対向基板配向膜１６
を形成した。
２の一方の表面に、カラーフィルタ１３、ブラックマト
リクス１４、対向基板保護膜１５、対向基板配向膜１６
を形成した。
【００４４】上記の一対の基板（１１，１２）間に挟持
された液晶層１７と、該両基板の外側に設けた偏光板１
８，対向偏光板１９とで液晶表示素子を構成した。
された液晶層１７と、該両基板の外側に設けた偏光板１
８，対向偏光板１９とで液晶表示素子を構成した。
【００４５】図５は、上記液晶表示装置の１画素と、そ
の周辺部分の平面パターンを示す模式図である。画素を
構成するゲート配線１、データ配線２、ソース配線３、
コモン配線４、薄膜トランジスタ（ＴＦＴ）２１を示
し、図４の模式断面図はＡ−Ａ’断面を示したものであ
る。但し、コモン配線４はゲート配線１と同一薄膜か
ら、また、データ配線２とソース配線３は同一薄膜から
それぞれホト工程で加工したものである。
の周辺部分の平面パターンを示す模式図である。画素を
構成するゲート配線１、データ配線２、ソース配線３、
コモン配線４、薄膜トランジスタ（ＴＦＴ）２１を示
し、図４の模式断面図はＡ−Ａ’断面を示したものであ
る。但し、コモン配線４はゲート配線１と同一薄膜か
ら、また、データ配線２とソース配線３は同一薄膜から
それぞれホト工程で加工したものである。
【００４６】図６は、ＴＦＴガラス基板の製造工程の一
例を示すフローチャートである。先ず、透明ガラス基板
（ＴＦＴガラス基板１１）の片側全面に、ＤＣスパッタ
法により厚さ３０００ÅのＡｌ−０.６ａｔ％Ｎｄ薄膜
を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）す
る。
例を示すフローチャートである。先ず、透明ガラス基板
（ＴＦＴガラス基板１１）の片側全面に、ＤＣスパッタ
法により厚さ３０００ÅのＡｌ−０.６ａｔ％Ｎｄ薄膜
を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）す
る。
【００４７】さらに上記Ａｌ薄膜上にＤＣスパッタ法に
より厚さ１０００ÅのＣｒ−１８.８ａｔ％Ｍｏ薄膜を
形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）する。
より厚さ１０００ÅのＣｒ−１８.８ａｔ％Ｍｏ薄膜を
形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）する。
【００４８】上記により得られた（Ｃｒ−１８.８ａｔ
％Ｍｏ薄膜）／（Ａｌ−０.６ａｔ％Ｎｄ薄膜）からな
る積層膜に、ホト工程により、まず、硝酸第２セリウム
アンモニウム水溶液（１５重量％、３０℃）によってＣ
ｒ−１８.８ａｔ％Ｍｏ薄膜の選択エッチングを行い、
その後、混酸（リン酸，硝酸，酢酸および純水の混合
液、４０℃）を用いてＡｌ−０.６ａｔ％Ｎｄ薄膜の選
択エッチングを行い、Ｃｒ−１８.８ａｔ％Ｍｏ薄膜を
上層３２とする図１５（ｃ）に示すようなゲート配線１
およびコモン配線４のパターンを作製する。
％Ｍｏ薄膜）／（Ａｌ−０.６ａｔ％Ｎｄ薄膜）からな
る積層膜に、ホト工程により、まず、硝酸第２セリウム
アンモニウム水溶液（１５重量％、３０℃）によってＣ
ｒ−１８.８ａｔ％Ｍｏ薄膜の選択エッチングを行い、
その後、混酸（リン酸，硝酸，酢酸および純水の混合
液、４０℃）を用いてＡｌ−０.６ａｔ％Ｎｄ薄膜の選
択エッチングを行い、Ｃｒ−１８.８ａｔ％Ｍｏ薄膜を
上層３２とする図１５（ｃ）に示すようなゲート配線１
およびコモン配線４のパターンを作製する。
【００４９】次に、ベーマイト処理（８０℃の純水中に
浸漬）により、アルミナ層３１をゲート配線１、コモン
配線４の側面に露出しているＡｌ−０.６ａｔ％Ｎｄ表
面に図１５（ｄ）に示すようなアルミナ層３１を形成す
る。
浸漬）により、アルミナ層３１をゲート配線１、コモン
配線４の側面に露出しているＡｌ−０.６ａｔ％Ｎｄ表
面に図１５（ｄ）に示すようなアルミナ層３１を形成す
る。
【００５０】ＴＦＴガラス基板１１上のゲート配線１お
よびコモン配線４のパターン上に、ゲート絶縁膜６（Ｓ
ｉＮ、厚さ２００ｎｍ）、真性半導体７（非晶質Ｓｉ、
厚さ２００ｎｍ）、Ｎ型半導体８（非晶質Ｓｉ、厚さ３
５ｎｍ）をプラズマＣＶＤ装置により、基板温度を３０
０℃で連続成膜する。ここで、ホト工程を行い、真性半
導体７、Ｎ型半導体８をドライエッチング（ＣＣｌ3と
Ｏ2の混合ガス使用）してパターン加工する。
よびコモン配線４のパターン上に、ゲート絶縁膜６（Ｓ
ｉＮ、厚さ２００ｎｍ）、真性半導体７（非晶質Ｓｉ、
厚さ２００ｎｍ）、Ｎ型半導体８（非晶質Ｓｉ、厚さ３
５ｎｍ）をプラズマＣＶＤ装置により、基板温度を３０
０℃で連続成膜する。ここで、ホト工程を行い、真性半
導体７、Ｎ型半導体８をドライエッチング（ＣＣｌ3と
Ｏ2の混合ガス使用）してパターン加工する。
【００５１】続いてＤＣスパッタ法にて、厚さ１０００
ÅのＣｒ−１８.８ａｔ％Ｍｏ薄膜を形成（基板温度１
２０℃、Ａｒ圧力０.３Ｐａ）する。その上にさらにＤ
Ｃスパッタ法にて、厚さ３０００ÅのＡｌ−０.６ａｔ
％Ｎｄ薄膜を形成（基板温度１２０℃、Ａｒ圧力０.３
Ｐａ）し、さらに、該Ａｌ−０.６ａｔ％Ｎｄ薄膜上に
ＤＣスパッタ法にて、厚さ１０００ÅのＣｒ−１８.８
ａｔ％Ｍｏ薄膜を形成（基板温度１２０℃、Ａｒ圧力
０.３Ｐａ）した。
ÅのＣｒ−１８.８ａｔ％Ｍｏ薄膜を形成（基板温度１
２０℃、Ａｒ圧力０.３Ｐａ）する。その上にさらにＤ
Ｃスパッタ法にて、厚さ３０００ÅのＡｌ−０.６ａｔ
％Ｎｄ薄膜を形成（基板温度１２０℃、Ａｒ圧力０.３
Ｐａ）し、さらに、該Ａｌ−０.６ａｔ％Ｎｄ薄膜上に
ＤＣスパッタ法にて、厚さ１０００ÅのＣｒ−１８.８
ａｔ％Ｍｏ薄膜を形成（基板温度１２０℃、Ａｒ圧力
０.３Ｐａ）した。
【００５２】上記積層膜にホト工程を行い、まず、硝酸
第２セリウムアンモニウム水溶液（１５重量％、３０
℃）によってＣｒ−１８.８ａｔ％Ｍｏの選択エッチン
グを行い、その後混酸（リン酸：硝酸：酢酸：純水の混
合液、４０℃）でＡｌ−０.６ａｔ％Ｎｄの選択エッチ
ングを行い、更に、硝酸第２セリウムアンモニウム水溶
液（１５重量％、３０℃）によってＣｒ−１８.８ａｔ
％Ｍｏの選択エッチングを行うことで、上層３２と下地
層３３付きのデータ配線２、ソース配線３を形成した。
第２セリウムアンモニウム水溶液（１５重量％、３０
℃）によってＣｒ−１８.８ａｔ％Ｍｏの選択エッチン
グを行い、その後混酸（リン酸：硝酸：酢酸：純水の混
合液、４０℃）でＡｌ−０.６ａｔ％Ｎｄの選択エッチ
ングを行い、更に、硝酸第２セリウムアンモニウム水溶
液（１５重量％、３０℃）によってＣｒ−１８.８ａｔ
％Ｍｏの選択エッチングを行うことで、上層３２と下地
層３３付きのデータ配線２、ソース配線３を形成した。
【００５３】次に、これをベーマイト処理（８０℃の純
水に浸漬）し、アルミナ層３１を露出しているＡｌ−
０.６ａｔ％Ｎｄ薄膜の側面に形成（図３参照）した。
さらに、プラズマＣＶＤ装置を用いて保護膜９（Ｓｉ
Ｎ、厚さ５００ｎｍ）を形成した。
水に浸漬）し、アルミナ層３１を露出しているＡｌ−
０.６ａｔ％Ｎｄ薄膜の側面に形成（図３参照）した。
さらに、プラズマＣＶＤ装置を用いて保護膜９（Ｓｉ
Ｎ、厚さ５００ｎｍ）を形成した。
【００５４】以上のようにして作製した液晶表示装置に
ついて、ゲート配線とデータ配線間の絶縁不良素子数を
ベーマイト処理時間との関係を調べた結果を表１に示
す。
ついて、ゲート配線とデータ配線間の絶縁不良素子数を
ベーマイト処理時間との関係を調べた結果を表１に示
す。
【００５５】
【表１】
【００５６】表１から分かるように、ベーマイト処理時
間３０〜１２０秒の範囲で不良パネル数が低減してお
り、特に、６０〜９０秒では、配線側面に形成した緻密
なアルミナ層がヒロックの発生を抑制し、ゲート配線上
のゲート絶縁膜の絶縁特性が良好なため、ゲート配線と
データ配線間のショートに基づく絶縁不良パネルの発生
は認められない。
間３０〜１２０秒の範囲で不良パネル数が低減してお
り、特に、６０〜９０秒では、配線側面に形成した緻密
なアルミナ層がヒロックの発生を抑制し、ゲート配線上
のゲート絶縁膜の絶縁特性が良好なため、ゲート配線と
データ配線間のショートに基づく絶縁不良パネルの発生
は認められない。
【００５７】一方、ベーマイト処理しないもの（処理時
間０秒）は、配線側面にアルミナ層が無いためにヒロッ
クの発生を抑制できず、絶縁不良パネルが発生した。ま
た、ベーマイト処理時間１２０秒以上では、配線側面の
アルミナ層がポーラス型と呼ばれる粗で表面凹凸の激し
い被膜となるため、ゲート配線上のゲート絶縁膜が劣化
し、絶縁不良パネルが多発した。
間０秒）は、配線側面にアルミナ層が無いためにヒロッ
クの発生を抑制できず、絶縁不良パネルが発生した。ま
た、ベーマイト処理時間１２０秒以上では、配線側面の
アルミナ層がポーラス型と呼ばれる粗で表面凹凸の激し
い被膜となるため、ゲート配線上のゲート絶縁膜が劣化
し、絶縁不良パネルが多発した。
【００５８】〔実施例 ３〕コモンレス横電界方式の液
晶表示装置のゲート配線に上層（図１参照）を、また、
データ配線とソース配線に上層と下地層（図３参照）と
を形成した例を示す。
晶表示装置のゲート配線に上層（図１参照）を、また、
データ配線とソース配線に上層と下地層（図３参照）と
を形成した例を示す。
【００５９】また、図７に本実施例の液晶表示装置の模
式断面図を示すが、前記実施例２と同じく図４と同様の
構成のものを作製した。
式断面図を示すが、前記実施例２と同じく図４と同様の
構成のものを作製した。
【００６０】図８は、作製した液晶表示装置の１画素と
その周辺部分の平面パターンを示す模式図である。画素
を構成するゲート配線１、データ配線２、ソース配線
３、薄膜トランジスタ（ＴＦＴ）２１を示し、図７の模
式断面図はＡ−Ａ’断面を示したものである。但し、デ
ータ配線２とソース配線３は同一薄膜からホト工程によ
り加工したものである。
その周辺部分の平面パターンを示す模式図である。画素
を構成するゲート配線１、データ配線２、ソース配線
３、薄膜トランジスタ（ＴＦＴ）２１を示し、図７の模
式断面図はＡ−Ａ’断面を示したものである。但し、デ
ータ配線２とソース配線３は同一薄膜からホト工程によ
り加工したものである。
【００６１】ＴＦＴガラス基板の製造工程はコモン配線
を形成しない以外は図６と同様である。
を形成しない以外は図６と同様である。
【００６２】以上のようにして作製した液晶表示装置に
ついて、ゲート配線とデータ配線間の絶縁不良数とベー
マイト処理時間との関係を調べ結果を表２に示した。
ついて、ゲート配線とデータ配線間の絶縁不良数とベー
マイト処理時間との関係を調べ結果を表２に示した。
【００６３】
【表２】
【００６４】表２にから分かるように、ベーマイト処理
時間３０〜１２０秒の範囲で不良素子が低減し、特に、
６０〜９０秒では配線側面に形成された緻密なアルミナ
層がヒロックの発生を抑制して、ゲート配線上のゲート
絶縁膜の絶縁特性が良好なため、ゲート配線とデータ配
線間のショートによる絶縁不良が無くなる。
時間３０〜１２０秒の範囲で不良素子が低減し、特に、
６０〜９０秒では配線側面に形成された緻密なアルミナ
層がヒロックの発生を抑制して、ゲート配線上のゲート
絶縁膜の絶縁特性が良好なため、ゲート配線とデータ配
線間のショートによる絶縁不良が無くなる。
【００６５】一方、ベーマイト処理無し（処理時間０
秒）では配線側面にアルミナ層が無いためにヒロックの
発生を抑制できず絶縁不良が発生した。また、ベーマイ
ト処理時間１２０秒以上ではポーラス型と呼ばれる粗で
表面凹凸の激しい被膜となるため、ゲート配線上のゲー
ト絶縁膜が劣化し、絶縁不良素子が多発した。
秒）では配線側面にアルミナ層が無いためにヒロックの
発生を抑制できず絶縁不良が発生した。また、ベーマイ
ト処理時間１２０秒以上ではポーラス型と呼ばれる粗で
表面凹凸の激しい被膜となるため、ゲート配線上のゲー
ト絶縁膜が劣化し、絶縁不良素子が多発した。
【００６６】〔実施例 ４〕縦電界液晶駆動方式（縦電
界方式）の液晶表示装置のゲート配線に上層（図１参
照）を、また、データ配線とソース配線に上層と下地層
（図３参照）を形成した例を示す。
界方式）の液晶表示装置のゲート配線に上層（図１参
照）を、また、データ配線とソース配線に上層と下地層
（図３参照）を形成した例を示す。
【００６７】図９は本実施例の縦電界方式の液晶表示装
置の模式断面図である。液晶表示素子はＴＦＴガラス基
板１１の一方の表面にゲート配線１、データ配線２、ソ
ース配線３、アルミナ層３１、上層３２、下地層３３、
遮光膜２２、透明画素電極２３、ゲート絶縁膜６、真性
半導体７、Ｎ型半導体８、保護膜９、配向膜１０を形成
し、これと対向する対向ガラス基板１２の一方の表面に
共通透明電極２４、カラーフィルタ１３、ブラックマト
リクス１４、対向基板保護膜１５、対向基板配向膜１６
を形成した。
置の模式断面図である。液晶表示素子はＴＦＴガラス基
板１１の一方の表面にゲート配線１、データ配線２、ソ
ース配線３、アルミナ層３１、上層３２、下地層３３、
遮光膜２２、透明画素電極２３、ゲート絶縁膜６、真性
半導体７、Ｎ型半導体８、保護膜９、配向膜１０を形成
し、これと対向する対向ガラス基板１２の一方の表面に
共通透明電極２４、カラーフィルタ１３、ブラックマト
リクス１４、対向基板保護膜１５、対向基板配向膜１６
を形成した。
【００６８】上記一対のガラス基板（１１，１２）間に
挟持された液晶層１７、および、偏光板１８と対向偏光
板１９で縦電界方式の液晶表示装置を構成した。
挟持された液晶層１７、および、偏光板１８と対向偏光
板１９で縦電界方式の液晶表示装置を構成した。
【００６９】図１０は、作製した縦電界方式の液晶表示
装置の１画素とその周辺部分の平面パターンを示す模式
図で、画素の構成するゲート配線１、データ配線２、ソ
ース配線３、透明画素電極２３、薄膜トランジスタ（Ｔ
ＦＴ）２１を示し、図９は図１０のＡ−Ａ’断面を示し
たものである。但し、データ配線２とソース配線３は同
一薄膜からホト加工したものである。
装置の１画素とその周辺部分の平面パターンを示す模式
図で、画素の構成するゲート配線１、データ配線２、ソ
ース配線３、透明画素電極２３、薄膜トランジスタ（Ｔ
ＦＴ）２１を示し、図９は図１０のＡ−Ａ’断面を示し
たものである。但し、データ配線２とソース配線３は同
一薄膜からホト加工したものである。
【００７０】図１１は、本実施例のＴＦＴガラス基板の
製造工程を示すフロー図である。先ず、透明ガラス基板
（ＴＦＴガラス基板１１）の片側全面上に、ＤＣスパッ
タ法にて、厚さ３０００ÅのＡｌ−０.６ａｔ％Ｎｄ薄
膜を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）す
る。さらに、Ａｌ−０.６ａｔ％Ｎｄ薄膜上にＤＣスパ
ッタ法にて、厚さ１０００ÅのＣｒ−１８.８ａｔ％Ｍ
ｏ薄膜を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐ
ａ）する。
製造工程を示すフロー図である。先ず、透明ガラス基板
（ＴＦＴガラス基板１１）の片側全面上に、ＤＣスパッ
タ法にて、厚さ３０００ÅのＡｌ−０.６ａｔ％Ｎｄ薄
膜を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）す
る。さらに、Ａｌ−０.６ａｔ％Ｎｄ薄膜上にＤＣスパ
ッタ法にて、厚さ１０００ÅのＣｒ−１８.８ａｔ％Ｍ
ｏ薄膜を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐ
ａ）する。
【００７１】上記の積層膜にホト工程を行い、まず、硝
酸第２セリウムアンモニウム水溶液（１５重量％、３０
℃）によってＣｒ−１８.８ａｔ％Ｍｏの選択エッチン
グを行い、その後、混酸（リン酸，硝酸，酢酸および純
水の混合液、４０℃）でＡｌ−０.６ａｔ％Ｎｄ薄膜の
選択エッチングを行い、上層３２を形成したゲート配線
１、遮光膜２２のパターンを作製する。
酸第２セリウムアンモニウム水溶液（１５重量％、３０
℃）によってＣｒ−１８.８ａｔ％Ｍｏの選択エッチン
グを行い、その後、混酸（リン酸，硝酸，酢酸および純
水の混合液、４０℃）でＡｌ−０.６ａｔ％Ｎｄ薄膜の
選択エッチングを行い、上層３２を形成したゲート配線
１、遮光膜２２のパターンを作製する。
【００７２】次に、ベーマイト処理（８０℃の純水中に
浸漬）し、アルミナ層３１をゲート配線１、遮光膜２２
の側面の露出したＡｌ−０.６ａｔ％Ｎｄ薄膜表面に形
成する。
浸漬）し、アルミナ層３１をゲート配線１、遮光膜２２
の側面の露出したＡｌ−０.６ａｔ％Ｎｄ薄膜表面に形
成する。
【００７３】次に、ＴＦＴガラス基板１１上のゲート配
線１パターンの上に、ゲート絶縁膜６（ＳｉＮ、厚さ２
００ｎｍ）、真性半導体７（非晶質Ｓｉ、厚さ２００ｎ
ｍ）、Ｎ型半導体８（非晶質Ｓｉ、厚さ３５ｎｍ）をプ
ラズマＣＶＤ装置で、基板温度を３００℃として連続成
膜する。次いで、ホト工程を行い、真性半導体７、Ｎ型
半導体８をドライエッチング（ＣＣｌ3とＯ2の混合ガス
使用）してパターン加工する。
線１パターンの上に、ゲート絶縁膜６（ＳｉＮ、厚さ２
００ｎｍ）、真性半導体７（非晶質Ｓｉ、厚さ２００ｎ
ｍ）、Ｎ型半導体８（非晶質Ｓｉ、厚さ３５ｎｍ）をプ
ラズマＣＶＤ装置で、基板温度を３００℃として連続成
膜する。次いで、ホト工程を行い、真性半導体７、Ｎ型
半導体８をドライエッチング（ＣＣｌ3とＯ2の混合ガス
使用）してパターン加工する。
【００７４】次いでＤＣスパッタ法にて、厚さ１０００
ÅのＣｒ−１８.８ａｔ％Ｍｏ薄膜を形成（基板温度１
２０℃、Ａｒ圧力０.３Ｐａ）する。その上にＤＣスパ
ッタ法により厚さ３０００ÅのＡｌ−０.６ａｔ％Ｎｄ
薄膜を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）
し、更にＡｌ−０.６ａｔ％Ｎｄ薄膜上にＤＣスパッタ
法により、厚さ１０００ÅのＣｒ−１８.８ａｔ％Ｍｏ
薄膜を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）
した。
ÅのＣｒ−１８.８ａｔ％Ｍｏ薄膜を形成（基板温度１
２０℃、Ａｒ圧力０.３Ｐａ）する。その上にＤＣスパ
ッタ法により厚さ３０００ÅのＡｌ−０.６ａｔ％Ｎｄ
薄膜を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）
し、更にＡｌ−０.６ａｔ％Ｎｄ薄膜上にＤＣスパッタ
法により、厚さ１０００ÅのＣｒ−１８.８ａｔ％Ｍｏ
薄膜を形成（基板温度１２０℃、Ａｒ圧力０.３Ｐａ）
した。
【００７５】上記の積層膜にホト工程を行い、まず、硝
酸第２セリウムアンモニウム水溶液（１５重量％、３０
℃）を用いてＣｒ−１８.８ａｔ％Ｍｏ膜の選択エッチ
ングを行い、その後、混酸（リン酸，硝酸，酢酸，純水
の混合液、４０℃）を用いてＡｌ−０.６ａｔ％Ｎｄ薄
膜の選択エッチングを行い、硝酸第２セリウムアンモニ
ウム水溶液（１５重量％、３０℃）でＣｒ−１８.８ａ
ｔ％Ｍｏ薄膜の選択エッチングを行い、上層３２および
下地層３３付きのデータ配線２、ソース配線３のパター
ンを形成した。
酸第２セリウムアンモニウム水溶液（１５重量％、３０
℃）を用いてＣｒ−１８.８ａｔ％Ｍｏ膜の選択エッチ
ングを行い、その後、混酸（リン酸，硝酸，酢酸，純水
の混合液、４０℃）を用いてＡｌ−０.６ａｔ％Ｎｄ薄
膜の選択エッチングを行い、硝酸第２セリウムアンモニ
ウム水溶液（１５重量％、３０℃）でＣｒ−１８.８ａ
ｔ％Ｍｏ薄膜の選択エッチングを行い、上層３２および
下地層３３付きのデータ配線２、ソース配線３のパター
ンを形成した。
【００７６】次に、ベーマイト処理（８０℃の純水中に
浸漬）して、アルミナ層３１をデータ配線２、ソース配
線３のＡｌ−０.６ａｔ％Ｎｄ薄膜の側面に形成する。
さらに、プラズマＣＶＤ装置を用いて保護膜９（Ｓｉ
Ｎ、厚さ５００ｎｍ）を作製する。
浸漬）して、アルミナ層３１をデータ配線２、ソース配
線３のＡｌ−０.６ａｔ％Ｎｄ薄膜の側面に形成する。
さらに、プラズマＣＶＤ装置を用いて保護膜９（Ｓｉ
Ｎ、厚さ５００ｎｍ）を作製する。
【００７７】次にＩＴＯ（Ｉndium Ｔin Ｏxide）をＤ
Ｃスパッタで膜厚１５０ｎｍ成膜し、ホト工程を行い、
ＩＴＯ膜をウェットエッチング（ＨＢｒ）で透明画素電
極２３を形成した。
Ｃスパッタで膜厚１５０ｎｍ成膜し、ホト工程を行い、
ＩＴＯ膜をウェットエッチング（ＨＢｒ）で透明画素電
極２３を形成した。
【００７８】以上により作成した液晶表示装置につい
て、ゲート配線とデータ配線間の絶縁不良数とベーマイ
ト処理時間との関係を調べた結果を表３に示した。
て、ゲート配線とデータ配線間の絶縁不良数とベーマイ
ト処理時間との関係を調べた結果を表３に示した。
【００７９】
【表３】
【００８０】表３から分かるように、ベーマイト処理時
間３０〜１２０秒では、不良素子数が低減し、特に、６
０〜９０秒では配線側面に形成された緻密なアルミナ層
がヒロックの発生を抑制し、ゲート配線上のゲート絶縁
膜の絶縁特性が良好なため、ゲート配線とデータ配線間
のショートによる絶縁不良素子は全く認められなかっ
た。
間３０〜１２０秒では、不良素子数が低減し、特に、６
０〜９０秒では配線側面に形成された緻密なアルミナ層
がヒロックの発生を抑制し、ゲート配線上のゲート絶縁
膜の絶縁特性が良好なため、ゲート配線とデータ配線間
のショートによる絶縁不良素子は全く認められなかっ
た。
【００８１】一方、ベーマイト処理無し（処理時間０
秒）では、配線側面にアルミナ層が無いため、ヒロック
の発生を抑制できず、絶縁不良素子の発生が認められ
る。また、ベーマイト処理時間１２０秒以上ではポーラ
ス型と呼ばれる粗で表面凹凸の激しい被膜となるため、
ゲート配線上のゲート絶縁膜が劣化し、絶縁不良素子が
多発した。
秒）では、配線側面にアルミナ層が無いため、ヒロック
の発生を抑制できず、絶縁不良素子の発生が認められ
る。また、ベーマイト処理時間１２０秒以上ではポーラ
ス型と呼ばれる粗で表面凹凸の激しい被膜となるため、
ゲート配線上のゲート絶縁膜が劣化し、絶縁不良素子が
多発した。
【００８２】〔実施例 ５〕Ａｌ合金ターゲットを使用
し、ＤＣマグネトロンスパッタ法により、厚さ０.７ｍ
ｍのガラス基板上に、厚さ３００ｎｍの２元系Ａｌ合金
膜を基板温度１２０℃で作製した。このＡｌ合金膜の比
抵抗を四端子針法により測定した。
し、ＤＣマグネトロンスパッタ法により、厚さ０.７ｍ
ｍのガラス基板上に、厚さ３００ｎｍの２元系Ａｌ合金
膜を基板温度１２０℃で作製した。このＡｌ合金膜の比
抵抗を四端子針法により測定した。
【００８３】測定したＴｉ、Ｔａ、Ｎｄ、Ｙ、Ｌａ、Ｓ
ｍ、Ｓｉ元素の含有量を不純物濃度（ａｔ％）とし、比
抵抗値（μΩｃｍ）との関係を図１６に示す。熱処理無
しのＡｌ合金膜の比抵抗は，上記不純物元素の濃度に依
存し、比抵抗値を８μΩｃｍ以下にするには、１.０ａ
ｔ％以下にすればよいことが分かる。
ｍ、Ｓｉ元素の含有量を不純物濃度（ａｔ％）とし、比
抵抗値（μΩｃｍ）との関係を図１６に示す。熱処理無
しのＡｌ合金膜の比抵抗は，上記不純物元素の濃度に依
存し、比抵抗値を８μΩｃｍ以下にするには、１.０ａ
ｔ％以下にすればよいことが分かる。
【００８４】実施例２〜４では、ゲート配線１、データ
配線２、ソース配線３と、実施例２のコモン配線４に
は、Ａｌ合金配線としてＡｌ−０.６ａｔ％Ｎｄを使用
した。
配線２、ソース配線３と、実施例２のコモン配線４に
は、Ａｌ合金配線としてＡｌ−０.６ａｔ％Ｎｄを使用
した。
【００８５】これに対し、表４に示す合金組成のものを
用いて、実施例２と同様の構成で作製したＡｌ合金配線
素子の評価結果を表４に示す。また、実施例３、４にお
いても表４のＡｌ合金配線を用い、ほぼ同様の結果が得
られた。なお、本実施例では、ベーマイト処理時間を６
０秒に統一した。
用いて、実施例２と同様の構成で作製したＡｌ合金配線
素子の評価結果を表４に示す。また、実施例３、４にお
いても表４のＡｌ合金配線を用い、ほぼ同様の結果が得
られた。なお、本実施例では、ベーマイト処理時間を６
０秒に統一した。
【００８６】
【表４】
【００８７】実施例２〜４で用いた上層３２、下地層３
３の金属膜で構成でも、同様の効果が得られた。
３の金属膜で構成でも、同様の効果が得られた。
【００８８】また、上層３２および下地層３３にＣｒ−
１８.８ａｔ％Ｍｏを適用したが、他の金属膜の実施例
として純Ｃｒ、Ｃｒを主体とするＣｒ−Ｔｉ、Ｃｒ−Ｎ
ｂ、Ｃｒ−Ｔａ、Ｃｒ−Ｗ、Ｃｒ−Ｚｒ、Ｃｒ−Ｈｆ、
Ｃｒ−Ｖ、Ｃｒ−Ｙ、Ｃｒ−Ｎｉ、Ｃｒ−Ｃｕ、Ｃｒ−
Ｌａ、Ｃｒ−Ｐｒ、Ｃｒ−Ｎｄ、Ｃｒ−Ｇｄ、Ｃｒ−Ｄ
ｙ、Ｃｒ−Ｈｏ、Ｃｒ−Ｅｒ、Ｃｒ−Ｙｂでも、ほぼ同
様の結果が得られた。
１８.８ａｔ％Ｍｏを適用したが、他の金属膜の実施例
として純Ｃｒ、Ｃｒを主体とするＣｒ−Ｔｉ、Ｃｒ−Ｎ
ｂ、Ｃｒ−Ｔａ、Ｃｒ−Ｗ、Ｃｒ−Ｚｒ、Ｃｒ−Ｈｆ、
Ｃｒ−Ｖ、Ｃｒ−Ｙ、Ｃｒ−Ｎｉ、Ｃｒ−Ｃｕ、Ｃｒ−
Ｌａ、Ｃｒ−Ｐｒ、Ｃｒ−Ｎｄ、Ｃｒ−Ｇｄ、Ｃｒ−Ｄ
ｙ、Ｃｒ−Ｈｏ、Ｃｒ−Ｅｒ、Ｃｒ−Ｙｂでも、ほぼ同
様の結果が得られた。
【００８９】また、純Ｍｏ、Ｍｏを主体とするＭｏ−Ｔ
ｉ、Ｍｏ−Ｎｂ、Ｍｏ−Ｔａ、Ｍｏ−Ｃｒ、Ｍｏ−Ｗ、
Ｍｏ−Ｚｒ、Ｍｏ−Ｈｆ、Ｍｏ−Ｖ、Ｍｏ−Ｙ、Ｍｏ−
Ｎｉ、Ｍｏ−Ｃｕ、Ｍｏ−Ｌａ、Ｍｏ−Ｐｒ、Ｍｏ−Ｎ
ｄ、Ｍｏ−Ｇｄ、Ｍｏ−Ｄｙ、Ｍｏ−Ｈｏ、Ｍｏ−Ｅ
ｒ、Ｍｏ−Ｙｂでも、ほぼ同様の結果が得られた。
ｉ、Ｍｏ−Ｎｂ、Ｍｏ−Ｔａ、Ｍｏ−Ｃｒ、Ｍｏ−Ｗ、
Ｍｏ−Ｚｒ、Ｍｏ−Ｈｆ、Ｍｏ−Ｖ、Ｍｏ−Ｙ、Ｍｏ−
Ｎｉ、Ｍｏ−Ｃｕ、Ｍｏ−Ｌａ、Ｍｏ−Ｐｒ、Ｍｏ−Ｎ
ｄ、Ｍｏ−Ｇｄ、Ｍｏ−Ｄｙ、Ｍｏ−Ｈｏ、Ｍｏ−Ｅ
ｒ、Ｍｏ−Ｙｂでも、ほぼ同様の結果が得られた。
【００９０】
【発明の効果】本発明により、低抵抗配線であるＡｌま
たはＡｌ合金配線のヒロック発生を、配線の上層に形成
した金属薄膜と、配線側面に形成したアルミナ層とで抑
制することができる。
たはＡｌ合金配線のヒロック発生を、配線の上層に形成
した金属薄膜と、配線側面に形成したアルミナ層とで抑
制することができる。
【００９１】また、ＡｌまたはＡｌ合金の配線の上層の
金属膜が低抵抗膜であることから、端子取出し部として
十分に機能するので、従来のような端子取出し部形成の
ためのホト工程の必要が無く、プロセスが簡易となる。
従って、電極間のショート等が無い液晶表示装置を高歩
留まりで安価に提供することができる。
金属膜が低抵抗膜であることから、端子取出し部として
十分に機能するので、従来のような端子取出し部形成の
ためのホト工程の必要が無く、プロセスが簡易となる。
従って、電極間のショート等が無い液晶表示装置を高歩
留まりで安価に提供することができる。
【図１】本発明の液晶表示装置の配線の一実施例を示す
模式断面図である。
模式断面図である。
【図２】ベーマイト処理時間とＡｌ配線膜厚との関係を
示すグラフである。
示すグラフである。
【図３】本発明の液晶表示装置の配線の一実施例を示す
模式断面図である。
模式断面図である。
【図４】本発明による横電界方式の液晶表示装置の一実
施例を示す模式断面図である。
施例を示す模式断面図である。
【図５】本発明による横電界方式の液晶表示装置の画素
の模式平面図である。
の模式平面図である。
【図６】本発明による横電界方式の液晶表示装置の薄膜
トランジスタの製造工程の一例を示すフロー図である。
トランジスタの製造工程の一例を示すフロー図である。
【図７】本発明によるコモンレス横電界方式の液晶表示
装置の一実施例を示す模式断面図である。
装置の一実施例を示す模式断面図である。
【図８】本発明によるコモンレス横電界方式の液晶表示
装置の画素の模式平面図である。
装置の画素の模式平面図である。
【図９】本発明による縦電界方式の液晶表示装置の一実
施例を示す模式断面図である。
施例を示す模式断面図である。
【図１０】本発明による縦電界方式の液晶表示装置の画
素の模式平面図である。
素の模式平面図である。
【図１１】本発明による縦電界方式の液晶表示装置の薄
膜トランジスタの製造工程の一例を示すフロー図であ
る。
膜トランジスタの製造工程の一例を示すフロー図であ
る。
【図１２】従来法によるゲート配線の端子取出し部の模
式断面図である。
式断面図である。
【図１３】従来法によるゲート配線の端子取出し部の作
製工程図である。
製工程図である。
【図１４】従来法によるゲート配線の端子取出し部の作
製工程図である。
製工程図である。
【図１５】本発明によるゲート配線の端子取出し部の作
製工程図である。
製工程図である。
【図１６】Ａｌ合金薄膜の不純物添加量と比抵抗値との
関係を示すグラフである。
関係を示すグラフである。
１…ゲート配線、２…データ配線、３…ソース配線、４
…コモン配線、６…ゲート絶縁膜、７…真性半導体、８
…Ｎ型半導体、９…保護膜、１０…配向膜、１１…ＴＦ
Ｔガラス基板、１２…対向ガラス基板、１３…カラーフ
ィルタ、１４…ブラックマトリクス、１５…対向基板保
護膜、１６…対向基板配向膜、１７…液晶層、１８…偏
光板、１９…対向偏光板、２１…薄膜トランジスタ、２
２…遮光膜、２３…透明画素電極、２４…共通透明電
極、３１…アルミナ層、３２…上層、３３…下地層、３
４…Ａｌ膜、３５…レジスト、３６…上層金属膜。
…コモン配線、６…ゲート絶縁膜、７…真性半導体、８
…Ｎ型半導体、９…保護膜、１０…配向膜、１１…ＴＦ
Ｔガラス基板、１２…対向ガラス基板、１３…カラーフ
ィルタ、１４…ブラックマトリクス、１５…対向基板保
護膜、１６…対向基板配向膜、１７…液晶層、１８…偏
光板、１９…対向偏光板、２１…薄膜トランジスタ、２
２…遮光膜、２３…透明画素電極、２４…共通透明電
極、３１…アルミナ層、３２…上層、３３…下地層、３
４…Ａｌ膜、３５…レジスト、３６…上層金属膜。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１６Ｕ ６１７Ｋ ６１７Ｌ (72)発明者 鬼沢 賢一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 茶原 健一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 金子 寿輝 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 Ｆターム(参考） 2H092 GA13 GA17 HA06 JA24 JA40 KA05 KA18 KB04 MA05 MA08 MA15 MA17 MA19 MA22 NA16 NA27 NA28 NA29 PA08 PA09 PA11 5C094 AA42 AA43 BA03 BA43 CA19 DA14 DA15 DB04 EA04 EA05 EA07 EB02 EB05 ED02 ED14 FB12 FB14 5F110 AA16 DD02 EE03 EE04 EE06 EE14 EE22 EE23 EE31 EE32 EE44 EE48 FF03 FF30 GG02 GG15 GG25 GG35 GG45 HK03 HK06 HK22 HK33 HK42 HM02 HM03 NN04 NN24 NN35 QQ05 QQ09
Claims (7)
- 【請求項１】 少なくとも一方の基板に電極を有し対向
配置された一対の基板と、前記電極を有する基板の一方
にＴＦＴを有し、前記一対の基板間には液晶層が挟持さ
れ、該液晶層を挟むように配置された一対の偏光板を有
する液晶表示装置であって、前記電極およびＴＦＴの配
線がＡｌまたはＡｌ合金であり、前記配線の上層には純
ＣｒまたはＣｒ合金、あるいは、純ＭｏまたはＭｏ合金
の薄膜が被覆されており、前記配線の側面はアルミナ層
で被覆されていることを特徴とする液晶表示装置。 - 【請求項２】 少なくとも一方の基板に電極を有し対向
配置された一対の基板と、前記電極を有する基板の一方
にＴＦＴを有し、前記一対の基板間には液晶層が挟持さ
れ、該液晶層を挟むように配置された一対の偏光板を有
する液晶表示装置であって、前記電極およびＴＦＴの配
線がＡｌまたはＡｌ合金であり、前記配線が下地層と上
層を有し、これらの層が純ＣｒまたはＣｒ合金、あるい
は、純ＭｏまたはＭｏ合金の薄膜で形成されており、前
記配線の側面はアルミナ層で被覆されていることを特徴
とする液晶表示装置。 - 【請求項３】 前記配線の側面に形成されたアルミナ層
がベーマイト処理により形成されたアルミナ層である請
求項１または２に記載の液晶表示装置。 - 【請求項４】 前記配線の断面形状が順テーパ形状を有
する請求項１，２または３に記載の液晶表示装置。 - 【請求項５】 前記配線は、配線幅が下地層から上層に
行くに従い狭くなる請求項２に記載の液晶表示装置。 - 【請求項６】 前記配線を構成するＡｌ合金がＴｉ，Ｔ
ａ，Ｎｄ，Ｙ，Ｌａ，Ｓｍ，Ｓｉの１種以上を０.１〜
１ａｔ％含む請求項１または２に記載の液晶表示装置。 - 【請求項７】 前記液晶表示装置が、横電界液晶駆動方
式（横電界方式）である請求項１〜６のいずれかに記載
の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12567099A JP2000314897A (ja) | 1999-05-06 | 1999-05-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12567099A JP2000314897A (ja) | 1999-05-06 | 1999-05-06 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000314897A true JP2000314897A (ja) | 2000-11-14 |
Family
ID=14915761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12567099A Pending JP2000314897A (ja) | 1999-05-06 | 1999-05-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000314897A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353704A (ja) * | 1999-06-10 | 2000-12-19 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置並びにそれらの製造方法 |
| JP2003149674A (ja) * | 2001-11-13 | 2003-05-21 | Hitachi Ltd | 液晶表示装置 |
| US6894311B2 (en) | 2001-05-18 | 2005-05-17 | Nec Lcd Technologies, Ltd. | Active matrix substrate for liquid crystal display utilizing interconnection lines formed from multilayered films that include an aluminum-neodymium alloy layer |
| JP2006179878A (ja) * | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009016756A (ja) * | 2007-07-09 | 2009-01-22 | Nec Lcd Technologies Ltd | アクティブマトリクス駆動表示装置 |
| US7501652B2 (en) | 2002-09-09 | 2009-03-10 | Chunghwa Picture Tubes, Ltd. | Thin film transistor structure and manufacturing method thereof |
| US7550768B2 (en) | 2004-09-08 | 2009-06-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US7599037B2 (en) | 2001-08-20 | 2009-10-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| US7633580B2 (en) | 2001-03-29 | 2009-12-15 | Nec Lcd Technologies, Ltd. | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
| US7760276B2 (en) | 2004-12-31 | 2010-07-20 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| JP2012103698A (ja) * | 2011-11-15 | 2012-05-31 | Getner Foundation Llc | 液晶表示装置及びその製造方法 |
| US8399313B2 (en) | 2004-11-26 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device having first conductive layer including aluminum |
| JP2017112658A (ja) * | 2015-12-14 | 2017-06-22 | 株式会社豊田中央研究所 | 摩擦帯電現象を利用する発電機 |
| JP2017527959A (ja) * | 2014-08-11 | 2017-09-21 | エルジー・ケム・リミテッド | アルミニウムパターン及びその製造方法 |
| JP2022118009A (ja) * | 2004-09-15 | 2022-08-12 | 株式会社半導体エネルギー研究所 | 表示装置、電子機器 |
-
1999
- 1999-05-06 JP JP12567099A patent/JP2000314897A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353704A (ja) * | 1999-06-10 | 2000-12-19 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置並びにそれらの製造方法 |
| US7633580B2 (en) | 2001-03-29 | 2009-12-15 | Nec Lcd Technologies, Ltd. | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
| US6894311B2 (en) | 2001-05-18 | 2005-05-17 | Nec Lcd Technologies, Ltd. | Active matrix substrate for liquid crystal display utilizing interconnection lines formed from multilayered films that include an aluminum-neodymium alloy layer |
| US7599037B2 (en) | 2001-08-20 | 2009-10-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| JP2003149674A (ja) * | 2001-11-13 | 2003-05-21 | Hitachi Ltd | 液晶表示装置 |
| US7501652B2 (en) | 2002-09-09 | 2009-03-10 | Chunghwa Picture Tubes, Ltd. | Thin film transistor structure and manufacturing method thereof |
| US7662715B2 (en) | 2004-09-08 | 2010-02-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US7550768B2 (en) | 2004-09-08 | 2009-06-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| CN1761049B (zh) * | 2004-09-08 | 2010-09-01 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| JP2024001129A (ja) * | 2004-09-15 | 2024-01-09 | 株式会社半導体エネルギー研究所 | 表示装置、電子機器 |
| JP2022118009A (ja) * | 2004-09-15 | 2022-08-12 | 株式会社半導体エネルギー研究所 | 表示装置、電子機器 |
| US8399313B2 (en) | 2004-11-26 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device having first conductive layer including aluminum |
| JP2006179878A (ja) * | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7760276B2 (en) | 2004-12-31 | 2010-07-20 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| US8189162B2 (en) | 2004-12-31 | 2012-05-29 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| JP2009016756A (ja) * | 2007-07-09 | 2009-01-22 | Nec Lcd Technologies Ltd | アクティブマトリクス駆動表示装置 |
| JP2012103698A (ja) * | 2011-11-15 | 2012-05-31 | Getner Foundation Llc | 液晶表示装置及びその製造方法 |
| JP2017527959A (ja) * | 2014-08-11 | 2017-09-21 | エルジー・ケム・リミテッド | アルミニウムパターン及びその製造方法 |
| US10796817B2 (en) | 2014-08-11 | 2020-10-06 | Lg Chem, Ltd. | Aluminum pattern and method for manufacturing same |
| JP2017112658A (ja) * | 2015-12-14 | 2017-06-22 | 株式会社豊田中央研究所 | 摩擦帯電現象を利用する発電機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| CN1323319C (zh) | 薄膜晶体管阵列衬底的制造方法 | |
| US6528357B2 (en) | Method of manufacturing array substrate | |
| KR101183361B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100235472B1 (ko) | 표시장치용 기판 및 그 제조방법 | |
| JP4117002B2 (ja) | 薄膜トランジスタ基板および表示デバイス | |
| KR100570577B1 (ko) | 액티브 매트릭스 어드레싱 액정 표시 장치 | |
| JP2004302448A (ja) | 液晶表示装置及びその製造方法 | |
| JP2007017926A (ja) | 表示デバイス | |
| US7110058B2 (en) | Method of fabricating liquid crystal display device | |
| JP2001059976A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000314897A (ja) | 液晶表示装置 | |
| JP2985124B2 (ja) | 液晶表示装置 | |
| JPH0715017A (ja) | 平板表示装置およびその製造方法 | |
| CN100514165C (zh) | 用于液晶显示器件的阵列基板及其制造方法 | |
| JP2009105424A (ja) | 薄膜トランジスタ基板および表示デバイス | |
| JPH11258625A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| US6317185B1 (en) | Liquid crystal display apparatus | |
| JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
| KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
| JP2000056323A (ja) | 液晶表示装置 | |
| JP4316117B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JP2937255B2 (ja) | 透明導電膜のパターニング方法 | |
| JP2000047240A (ja) | 液晶表示装置 |