JP2000315818A

JP2000315818A - 半導体装置の製造方法

Info

Publication number: JP2000315818A
Application number: JP12461099A
Authority: JP
Inventors: Koji Otsuka; 康二大塚; Tetsuji Moku; 哲次杢
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1999-04-30
Filing date: 1999-04-30
Publication date: 2000-11-14
Anticipated expiration: 2019-04-30
Also published as: JP3987985B2

Abstract

(57)【要約】【課題】ｐ型不純物元素の活性化率が高く、抵抗率の
低いｐ型半導体層を有した半導体装置の製造方法を提供
する。【解決手段】ｐ型ＧａＮ系化合物半導体層１５を堆積
する工程と、ｎ型ＧａＮ系化合物半導体層１６を堆積す
る工程と、水素ガスを含む雰囲気中で原子状水素（Ｈ）
をｐ型ＧａＮ系化合物半導体層１５に溶解させる温度範
囲に存在する基板温度まで冷却する工程と、ｎ型ＧａＮ
系化合物半導体層１５に接して、金属薄膜１８を堆積す
る工程とを少なくとも有する半導体装置の製造方法であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、窒化ガリウム（Ｇ
ａＮ）系化合物半導体を用いた発光ダイオード（ＬＥ
Ｄ）、半導体レーザなどの半導体発光素子、あるいはト
ランジスタ等の半導体装置の製造方法に係り、特にこれ
らの半導体装置に用いることが可能な低抵抗でｐ型のＧ
ａＮ系化合物半導体層を良好に形成することができる半
導体装置の製造方法に関する。

【０００２】

【従来の技術】ＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ、Ｉｎ
ＧａＡｌＮ等のＧａＮ系化合物半導体を用いた青色半導
体発光素子（青色ＬＥＤ、青色レーザなど）は公知であ
る。この種の半導体発光素子は、一般的にサファイア
（Ａｌ₂Ｏ₃）より成る絶縁性基板の上にＧａ_xＡｌ_1-xＮ
（但し、０≦ｘ≦１）で表されるＧａＮ系化合物半導体
層を周知の気相エピタキシャル成長方法などで堆積して
構成されている。

【０００３】即ち、従来のこの種の半導体発光素子は図
５に示すように、サファイア等から成る絶縁性基板１１
の一方の主面（上面）に気相エピタキシャル成長方法に
よって、ＧａＮ系化合物半導体層から成るバッファ層１
２、このバッファ層１２の上に形成されたＧａＮ系化合
物半導体層からなるｎ型クラッド層６３、このｎ型クラ
ッド層６３の上に気相エピタキシャル成長方法によって
形成されたＧａＮ系化合物半導体層から成る活性層６
４、及びこの活性層６４の上に形成されたＧａＮ系化合
物半導体層から成るｐ型クラッド層６５からなる半導体
積層構造を堆積している。更に、この半導体積層構造の
一方の主面（上面）に露出したｐ型クラッド層６５には
アノード電極１９が形成されている。ｐ型クラッド層６
５と活性層６４の一部には図示のように切欠け部が形成
されており、この切欠け部の底部においてｎ型クラッド
層６３の上面の一部が露出している。カソード電極１８
はこの切欠け部の底部に露出したｎ型クラッド層６３に
電気的に接続されている。

【０００４】なお、サファイア基板１１の代わりに炭化
珪素（ＳｉＣ）等から成る低抵抗性基板の上に同様な半
導体積層構造を堆積し、この半導体積層構造の最上面と
最下面にそれぞれアノード電極１９とカソード電極１８
を形成した半導体発光素子も公知である。この半導体発
光素子によれば電流を半導体積層構造の縦方向に流すこ
とができ、上述の半導体発光素子のように半導体積層構
造に切欠け部を形成する必要がない。

【０００５】ところで、上述の半導体発光素子におい
て、絶縁性基板又は低抵抗性基板の上面に形成されるＧ
ａＮ系化合物半導体層は、周知のＭＯＣＶＤ（有機金属
化合物気相成長）法やＭＢＥ（分子線エピタキシー）法
等によって形成される。なお、ＭＢＥ法では良質な膜を
形成し難いため、ＭＯＣＶＤ法で形成するのが一般的で
ある。ここで、半導体層を特定の導電型（ｎ型又はｐ
型）にするには、半導体層の中にこの導電型を決定する
ための不純物を導入する必要があり、ＧａＮ系化合物半
導体においてはｎ型の不純物としてシリコン（Ｓｉ）、
ｐ型の不純物としてマグネシウウム（Ｍｇ）や亜鉛（Ｚ
ｎ）が通常用いられている。勿論、これ以外の不純物を
用いることもある。

【０００６】従来この種の半導体発光素子の製造方法に
おいて問題とされていたのは、このようなＭＯＣＶＤ法
によってもｐ型のＧａＮ系化合物半導体層を良好に形成
することができないということである。つまり、ｐ型の
ＧａＮ系化合物半導体層を形成するためには、上述のよ
うにＭＯＣＶＤ法等により半導体層を気相エピタキシャ
ル成長させる際にｐ型不純物としてのＭｇやＺｎを導入
するのであるが、単にｐ型不純物を膜内に導入しても低
抵抗なｐ型のＧａＮ系化合物半導体層とはならず、形成
された膜はかなり高い抵抗値を示す高抵抗半導体層とな
ってしまう。

【０００７】この問題点を解決する手段として、上述の
ようにして形成された高抵抗半導体層に対して電子線を
照射することでその抵抗値を低くする方法（第１の従来
技術）が公知となっている（例えば、天野ら：ジャパニ
ーズ・ジャーナル・オブ・アプライド・フィジックス、
第２８巻、第Ｌ２２１２頁乃至第Ｌ２２１４頁等参
照）。

【０００８】また、高抵抗半導体層に電子線を照射する
代わりに、水素ガスを含まない雰囲気下で熱処理を施す
ことによって半導体層の低抵抗化を図る方法（第２の従
来技術）が発表されている（例えば、特開平５−１８３
１８９号公報、若しくは中村ら：ジャパニーズ・ジャー
ナル・オブ・アプライド・フィジックス、第３１巻、第
１２５８頁乃至第１２６６頁等参照）。この方法によれ
ば、電子線照射による場合に比べて生産性の点で有利で
あり、実用化が期待された。

【０００９】更に、特開平８−８４６０号公報には、ｐ
型のＡｌ_xＧａ_1-xＮ系化合物半導体層の上にｎ型半導体
層を気相成長で形成させ、ｎ型半導体層でｐ型のＡｌ_x
Ｇａ₁ _-xＮ系化合物半導体層を被覆した状態で、ガス供
給を止めて、成長温度から基板を冷却することにより低
抵抗ｐ型のＧａＮ系化合物半導体層を得ようとする技術
（第３の従来技術）が示されている。この第３の従来技
術を提案した発明者らは、ｐ型半導体層の低抵抗化の理
由は不明であるとしている。しかし、第３の従来技術に
よれば、気相成長後のアニーリング処理や電子線照射の
必要を回避することが出来る。

【００１０】

【発明が解決しようとする課題】しかし、第１の従来技
術は、たとえ半導体層の低抵抗化が図れたとしても、半
導体ウエハ全体に電子線を走査する必要があり生産性の
点において望ましくない。

【００１１】第２の従来技術においては、成長室内の雰
囲気を水素ガスの含まれない雰囲気に切り替える必要が
あり、バルブ操作等が煩雑である。また、水素ガスに比
べると窒素等は、ガス精製技術上、高純度化が困難であ
り、雰囲気ガスからのコンタミネーションの問題があ
る。更に、成長室内の雰囲気を窒素ガスに切り替える
と、窒素は水素ガスに比べて熱伝導率が低いので成長室
内の温度分布に変化を来たす。このため、ガスを切り替
えることによって、成長室内の温度が一時的に上昇し、
成長室内部からの付着物からの不純物が再蒸発して絶縁
基板上に形成した半導体膜中に混入する欠点がある。

【００１２】第３の従来技術によれば、目的とするデバ
イス（半導体装置）の動作には寄与しないｎ型半導体層
を形成している。従って、最終的には、動作には寄与し
ないｎ型半導体層を反応性イオンエッチング（ＲＩＥ）
等の手法により除去し、ｐ型半導体層を露出させ、更
に、この露出したｐ型半導体層に電極を設けるという工
程が必要である。つまり、目的とするデバイス（半導体
装置）の最終構造としては必須でない半導体層を堆積す
る工程と、この必須でない半導体層を除去する工程が、
余分に追加され、工程数が増大するので、生産性に問題
があった。

【００１３】そこで、本発明は、ｐ型のＧａＮ系化合物
半導体層を良好に形成し、この良好なｐ型のＧａＮ系化
合物半導体層を用いた生産性の良い新たな半導体装置の
製造方法を提供することを目的とする。

【００１４】即ち、本発明の目的は、アクセプタ不純物
の活性化率が高く、高いキャリア密度が得ることが容易
に可能なＧａＮ系化合物半導体装置の製造方法を提供す
ることである。

【００１５】本発明の他の目的は、エピタキシャル成長
時のキャリアガスとして用いた水素ガスの含まれる雰囲
気のままで成長室内の温度を低下して、作業手順を簡素
化し、しかも、アクセプタ不純物の活性化率を高くし、
高いキャリア密度を実現できるＧａＮ系化合物半導体装
置の製造方法を提供することである。

【００１６】本発明のさらに他の目的は、高純度に精製
可能な水素ガスを、一貫して使用してエピタキシャル成
長を行い、不純物混入を低く押さえ、しかも、アクセプ
タ不純物の活性化率が高いＧａＮ系化合物半導体装置の
製造方法を提供することである。

【００１７】本発明のさらに他の目的は、ガスを切り替
えることによって、成長室内の温度が一時的に上昇する
ことを回避し、このガス切り替え時に、成長室内部から
の付着物（不純物）が再蒸発によるコンタミネーション
を防止し、しかも、アクセプタ不純物の活性化率が高い
ＧａＮ系化合物半導体装置の製造方法を提供することで
ある。

【００１８】本発明のさらに他の目的は、光学的特性や
電気的特性の優れたＧａＮ系化合物半導体装置の製造方
法を提供することである。

【００１９】本発明のさらに他の目的は、半導体装置の
最終構造としては必須でない余分な半導体層を堆積する
工程や、この必須でない半導体層を除去する工程を余分
に追加することなく、簡単な工程で、アクセプタ不純物
の活性化率を高くし、高いキャリア密度を実現できるＧ
ａＮ系化合物半導体装置の製造方法を提供することであ
る。

【００２０】本発明のさらに他の目的は、製造工程が少
なく、歩留まりの高いＧａＮ系化合物半導体装置の製造
方法を提供することである。

【００２１】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、（イ）第１の基板温度において、水素ガ
スを含む雰囲気中で、ｐ型ドーパントガスを導入しなが
らエピタキシャル成長することにより、ｐ型ＧａＮ系化
合物半導体層を堆積する工程と、（ロ）ｐ型ＧａＮ系化
合物半導体層の上に直接若しくは間接的に、第２の基板
温度において、水素ガスを含む雰囲気中で、ｎ型ドーパ
ントガスを導入しながらエピタキシャル成長することに
より、ｎ型ＧａＮ系化合物半導体層を堆積する工程と、
（ハ）水素ガスを含む雰囲気中で、第１及び第２の基板
温度より低く、且つ原子状水素をｐ型ＧａＮ系化合物半
導体層に溶解させる温度範囲に存在する第３の基板温度
まで冷却する工程と、（ニ）ｎ型ＧａＮ系化合物半導体
層に接して、金属薄膜を堆積する工程とを少なくとも有
する半導体装置の製造方法であることである。ここで、
「ｎ型ドーパントガス」とは、モノシラン（Ｓｉ
Ｈ₄）、ジシラン（Ｓｉ₂Ｈ₆）等のシリコン（Ｓｉ）を
含む化合物ガス、若しくはジエチルセレン（ＤＥＳ
ｅ）、ジエチルテルル（ＤＥＴｅ）等のVI族元素を含む
化合物ガスが該当する。また、「ｐ型ドーパントガス」
とは、ジメチル亜鉛（ＤＭＺ）、ビスシクロペンタジエ
ニールマグネシウム（Ｃｐ₂Ｍｇ）等のII族元素を含む
化合物ガスが該当する。また、「原子状水素をｐ型Ｇａ
Ｎ系化合物半導体層に溶解させる温度範囲」は、後述す
る「溶解安定化温度」に対応する温度範囲であり、この
温度範囲は、例えば、ＧａＮの場合は、８００℃程度以
下の温度である。

【００２２】本発明によれば、ｐ型ＧａＮ系化合物半導
体層の表面をｎ型ＧａＮ系化合物半導体層で被覆した状
態で、「溶解安定化温度」よりも高い成長温度である第
２の基板温度から、「溶解安定化温度」より低い第３の
基板温度まで冷却するようにしているので、水素ガスを
含む雰囲気中で基板を冷却しても、この基板温度の下降
の過程において原子状水素がｐ型ＧａＮ系化合物半導体
層に溶け込むのを有効に防止できる。この結果、原子状
水素がｐ型ＧａＮ系化合物半導体層中に安定して存在す
ることが防止され、ｐ型不純物元素（アクセプタ元素）
の活性化率が向上し、抵抗率（比抵抗）の低いｐ型Ｇａ
Ｎ系化合物半導体層が得られる。

【００２３】また、本発明によれば、エピタキシャル成
長時のキャリアガスとして用いた水素ガスの含まれる雰
囲気のままで成長室内の温度を低下できる。即ち、成長
室内の雰囲気ガスを、水素ガスを含まないガスに切り替
える必要がなく、バルブ操作等の作業手順が簡素化でき
る。また、窒素（Ｎ₂）ガス等に比べると水素ガスの方
がより高純度に精製可能であるため、不純物混入がより
低く押さえられる利点がある。更に、成長室内の雰囲気
を窒素ガスに切り替えると、窒素は水素ガスに比べて熱
伝導率が低いので成長室内の温度分布に変化を来たす虞
がある。即ち、ガスを切り替えることによって、成長室
内の温度が一時的に上昇し、成長室内部からの付着物
（不純物）が再蒸発してエピタキシャル成長膜中に混入
する虞がある。本発明によれば、このような問題が生じ
ないので、ディープレベルや結晶欠陥の原因となる意図
しない不純物や残留不純物の密度が低く、高品位のエピ
タキシャル成長膜を得ることが可能となる。

【００２４】また、本発明によれば、ｎ型ＧａＮ系化合
物半導体層を半導体装置の動作に寄与する領域として全
部又は一部を残存させるので、工程が簡単化する。

【００２５】本発明において、ｎ型ＧａＮ系化合物半導
体層が原子状水素の溶解を有効に阻止できるのは、この
ｎ型ＧａＮ系化合物半導体層とこの下のｐ型ＧａＮ系化
合物半導体層等との間にヘテロ接合又はｐｎ接合（若し
くはｐｉｎ接合）に基づく電位障壁が形成されることに
ある。つまり、この電位障壁は、ｎ型ＧａＮ系化合物半
導体層からｐ型ＧａＮ系化合物半導体層に向かって電位
レベルの高くなる障壁を構築する。このため、原子状水
素がｎ型ＧａＮ系化合物半導体層を透過し、ｐ型ＧａＮ
系化合物半導体層へ溶解する過程が、この電位障壁によ
って阻止される。したがって、原子状水素の溶解を阻止
する目的のためには、この電位障壁は高い方が望まし
い。従って、ｎ型ＧａＮ系化合物半導体層の不純物密度
は、５×１０¹⁸ｃｍ^-3以上の高不純物密度であることが
好ましい。

【００２６】本発明において、ｎ型ＧａＮ系化合物半導
体層のｐ型ＧａＮ系化合物半導体層との界面近傍の不純
物密度をｎ型ＧａＮ系化合物半導体層の固溶度以上の高
い値とすることで、原子状水素がｐ型ＧａＮ系化合物半
導体層へ溶解することを有効に阻止する電位障壁が形成
できる。

【００２７】さらに、本発明において、ｎ型ＧａＮ系化
合物半導体層のｐ型ＧａＮ系化合物半導体層との界面近
傍に、ｎ型不純物原子のみからなる１乃至５分子層を形
成することで、原子状水素がｐ型ＧａＮ系化合物半導体
層へ溶解を有効に阻止する電位障壁が形成できる。

【００２８】さらに、本発明において、ｎ型ＧａＮ系化
合物半導体層の禁制帯幅を、ｐ型ＧａＮ系化合物半導体
層の禁制帯幅よりも小さくして、ヘテロ接合を形成すれ
ば、ヘテロ接合界面に於ける伝導帯の不連続量ΔＥ_Cに
よる電位障壁の高さを加えることが出来るので、原子状
水素がｐ型ＧａＮ系化合物半導体層へ溶解を有効に阻止
するための高い電位障壁が形成できる。

【００２９】さらに、本発明において、第１及び第２の
基板温度は、いずれも原子状水素をｐ型ＧａＮ系化合物
半導体層に溶解させる温度範囲に属さないことが通常で
ある。即ち、気相エピタキシャル成長時の基板温度は、
「溶解安定化温度」より高く、ガス状水素及びこのガス
状水素が熱で分解した原子状水素は、気相エピタキシャ
ル成長時においては半導体層中のそれぞれの構成元素と
は結合しない。このため、ガス状水素及び原子状水素
は、半導体層の格子間に存在しないか、又は半導体層内
に安定して存在できず、エピタキシャル成長膜の上面に
吸着（付着）した状態になっている。

【００３０】本発明において、更に工程を付加してもか
まわない。例えば、ｎ型ＧａＮ系化合物半導体層に接し
て、金属薄膜を堆積する工程後に、水素ガスを含まない
雰囲気中で、熱処理（シンタリング）することにより、
ｎ型ＧａＮ系化合物半導体層に接する電極層を形成する
工程とを更に付加してもかまわない。この「電極層」
は、半導体装置に電流や電圧を印加するための低コンタ
クト抵抗のオーミック電極層である。このように、水素
ガスを含まない雰囲気中で熱処理して電極層を形成する
ことにより、気相エピタキシャル成長工程以外のプロセ
ス中において、原子状水素がｐ型ＧａＮ系化合物半導体
層へ混入することを有効に防止出来る。

【００３１】また、同様に、水素ガスを含まない雰囲気
中で、ｐ型ＧａＮ系化合物半導体層の少なくとも一部を
ドライエッチングして除去する工程を更に有す付加して
もかまわない。気相エッチング、光励起エッチング、プ
ラズマエッチング、イオンエッチング等のドライエッチ
ングに用いるガスを、水素ガスを含まない雰囲気とする
ことで、気相エピタキシャル成長工程以外のプロセス中
において、原子状水素がｐ型ＧａＮ系化合物半導体層へ
混入することを有効に防止出来る。

【００３２】

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には同一又は類似の符号を付してい
る。ただし、図面は模式的なものであり、厚みと平面寸
法との関係、各層の厚みの比率等は現実のものとは異な
ることに留意すべきである。したがって、具体的な厚み
や寸法は以下の説明を参酌して判断すべきものである。
また図面相互間においても互いの寸法の関係や比率が異
なる部分が含まれていることはもちろんである。

【００３３】図１（ｃ）は本発明の実施の形態に係る半
導体発光素子の構造を示す断面図である。図１（ｃ）に
示すように、本発明の実施の形態に係る半導体発光素子
は、絶縁性基板としてのｃ面を主面としたサファイア基
板１１上に、バッファ層１２、ｐ型クラッド層１５、活
性層１４、ｎ型クラッド層１３が順に堆積されている。
バッファ層１２の厚みは約２５ｎｍ程度である。ｐ型ク
ラッド層１５の厚みは、約２μｍで、このｐ型クラッド
層１５の不純物密度は約３×１０¹⁸ｃｍ^-3である。活性
層１４は、真性（ｉ型）のＩｎＧａＮ（窒化インジウム
ガリウム）半導体層から構成されている。「真性（ｉ
型）」とは、故意には不純物を添加（ドープ）していな
いという意味であり、現実の結晶成長技術のレベルを考
慮すれば、ある程度の残留不純物は許容することに留意
すべきである。従って、活性層１４は不純物密度５×１
０¹⁵ｃｍ^-3程度以下のｐ型半導体層でもかまわない。こ
の活性層１４の厚みは約２ｎｍである。ｎ型クラッド層
１３の厚みは約０．５μｍで、その不純物密度は約５×
１０¹⁸ｃｍ^-3である。

【００３４】そして、図１（ｃ）に示すように、ｐ型ク
ラッド層１５、活性層１４及びｎ型クラッド層１３の一
部が、エッチング除去されて凹部（切り欠き部）８１が
形成されている。この凹部（切り欠き部）８１の底面に
露出したｐ型クラッド層１５に対して、アノード電極１
９が形成され、ｎ型クラッド層１３に対してカソード電
極１８が形成されている。カソード電極１８は、ｎ型ク
ラッド層１３に対して、低抵抗性オーミック接触する金
属薄膜、例えば、チタン（Ｔｉ）が厚さ２０ｎｍ、金
（Ａｕ）が厚さ４００ｎｍ程度積層した２層構造が採用
されている。一方、アノード電極１９としては、ｐ型ク
ラッド層１５に対して低抵抗性オーミック接触する金属
薄膜、例えば、ニッケル（Ｎｉ）が厚さ２０ｎｍ、金
（Ａｕ）が厚さ４００ｎｍ堆積された２層構造が採用さ
れている。ｐ型クラッド層１５への低抵抗性オーミック
接触する金属薄膜としては、Ｎｉ／Ａｕの積層構造のほ
かに、パラジウム（Ｐｄ）、Ｔｉ、白金（Ｐｔ），イン
ジウム（Ｉｎ）の単層、あるいはＮｉやＡｕを含めた積
層構造、合金でも可能である。ｎ型クラッド層１３への
低抵抗性オーミック接触する金属薄膜としては、Ｔｉ、
Ａｕのほかに、Ａｌ、Ｉｎの単層、あるいはＴｉやＡｕ
を含めた積層構造や合金も可能である。

【００３５】図１（ｃ）に示す本発明の実施の形態に係
る半導体発光素子は、図５に示した従来の半導体発光素
子とは、サファイア基板の上面に形成された各半導体層
の導電型が反対になっていることに留意すべきである。
また、ｐ型クラッド層１５中のアクセプタ不純物の活性
化率を高めるために、ｐ型クラッド層１５に関連したプ
ロセスが従来の半導体発光素子の製造方法と相違してい
る。以下、本発明の実施の形態に係る半導体発光素子の
製造方法を、図１の工程断面図を参照しながら詳述す
る。

【００３６】（イ）まず、出発母材となるサファイア基
板１１を用意する。このサファイア基板１１は、有機洗
浄および酸洗浄をほどこしたのち、ＭＯＣＶＤ装置のチ
ャンバ（成長室）内に配置し、水素ガス（Ｈ₂）雰囲気
中で、１１００℃、１０分程度の熱処理等を施して、表
面の自然酸化膜等を除去する。なお、絶縁性基板として
はサファイア基板１１以外を用いることもできるが、Ｇ
ａＮ系化合物半導体材料との格子定数の相違などを考慮
するとサファイア基板１１が実用的である。

【００３７】（ロ）次に、サファイア基板１１を約６０
０℃まで加熱し、このサファイア基板１１の一方の主面
上にバッファ層１２を形成する。さらに、サファイア基
板１１の温度を１０４０℃まで昇温し、図１（ａ）に示
すように、バッファ層１２の上に、第１の基板温度で本
発明のｐ型ＧａＮ系化合物半導体層となるｐ型クラッド
層１５、活性層１４、第２の基板温度でｎ型ＧａＮ系化
合物半導体層となるｎ型クラッド層１３を順次連続的に
堆積する。そして、バッファ層１２、ｐ型クラッド層１
５、活性層１４、ｎ型クラッド層１３の連続的堆積が完
了したら、サファイア基板１１の温度を、水素ガスの含
まれる雰囲気中で第３の基板温度（室温近傍）まで低下
させる。

【００３８】（ハ）次に、サファイア基板１１の温度が
室温近傍まで低下したら、サファイア基板１１をＭＯＣ
ＶＤ装置から取り出す。本発明の実施の形態では、半導
体積層構造の最上層に位置するｎ型半導体層１３がキャ
ップ層として機能すると同時に、そのままｎ型クラッド
層１３として機能するので、従来技術（第３の従来技
術）のようにｎ型クラッド層１３の除去工程は不要であ
る。従って、サファイア基板１１をＭＯＣＶＤ装置から
取り出したら、直ちに、ｐ型クラッド層１５の露出工程
に移る。即ち、半導体積層構造の最上層となるｎ型クラ
ッド層１３の上面にフォトレジストやシリコン酸化膜
（ＳｉＯ₂）などから成るマスク（図示省略）を形成す
る。このマスクは、ｐ型クラッド層１５を露出させる凹
部（切り欠き部）８１に対応する位置に開口パターンを
有する。続いて、周知のドライエッチング装置内に配置
して、このマスクの開口パターンを通じて、ｎ型クラッ
ド層１３、活性層１４及びｐ型クラッド層１５の一部
を、ＲＩＥ法等によりドライエッチングし凹部（切り欠
き部）８１を形成する。この結果、図１（ｂ）に示すよ
うに、ｎ型クラッド層１３、活性層１４の一部が除去さ
れて、更にｐ型クラッド層１５の一部が凹部（切り欠き
部）８１の底面に露出する。本発明の実施の形態では、
この凹部（切り欠き部）８１を形成するドライエッチン
グも、実質的に水素ガスを含まない雰囲気中で行う。即
ち、エッチングガスとして塩素ガス（Ｃｌ₂）を用い
て、ｎ型クラッド層１３、活性層１４及びｐ型クラッド
層１５の一部をエッチング除去する。このようにするこ
とによって、このドライエッチング工程中にｐ型クラッ
ド層１５内に原子状水素が溶解することを良好に阻止で
きる。なお、ドライエッチングにおける基板温度を４０
０℃未満の比較的低い温度とすれば、水素ガスを含む雰
囲気中でエッチングしてもｐ型クラッド層１５内への原
子状水素溶解はさほど生じないと考えられる。このよう
な場合には、水素ガスを若干含む雰囲気内でエッチング
し、凹部（切り欠き部）８１を形成することもできる。

【００３９】（ニ）最後に、凹部（切り欠き部）８１の
底部のｐ型クラッド層１５に対する低抵抗性オーミック
接触する金属薄膜として、ニッケル（Ｎｉ）を２０ｎ
ｍ、金（Ａｕ）を４００ｎｍ、周知の真空蒸着法やスパ
ッタ法などを用いて形成する。また、ｎ型クラッド層１
３に対する低抵抗性オーミック接触する金属薄膜として
チタン（Ｔｉ）を２０ｎｍ、金を４００ｎｍ程度形成す
る。これらの低抵抗性オーミック接触する金属薄膜をい
わゆるリフトオフ法を用いてパターニングし、その後熱
処理（シンタリング）をすれば、ｐ型クラッド層１５に
アノード電極１９が、ｎ型クラッド層１３にカソード電
極１８が形成され、図１（ｃ）に示す半導体発光素子が
得られる。低抵抗性オーミック接触を得るためのシンタ
リングは基板温度４００℃程度において、窒素
（Ｎ₂）、ヘリウム（Ｈｅ）ガス、アルゴン（Ａｒ）ガ
ス等の水素ガスを含まない雰囲気中で行う。

【００４０】さて、上述の半導体発光素子の製造方法に
おいて、（ロ）の工程で説明した、サファイア基板１１
上にバッファ層１２、ｐ型クラッド層１５、活性層１
４、ｎ型クラッド層１３を、ＭＯＣＶＤ法によって、連
続的に気相エピタキシャル成長する工程を、詳細に説明
すれば、以下の(i)乃至(v)に示すようになる。

【００４１】(i）サファイア基板１１をＭＯＣＶＤ装置
の成長室内に配置後、先ず、成長室内にまずトリメチル
ガリウムガス（Gａ(CH₃)₃：以下、「ＴＭＧガス」とい
う）、ＮＨ₃（アンモニア）ガスを供給してサファイア
基板１１の上面にＧａＮから成るバッファ層１２を形成
する。ＴＭＧガスとＮＨ₃ガスはそれぞれＧａ源とＮ源
となるものである。バッファ層１２は、サファイアの絶
縁性基板１１の上に積層するエピタキシャル成長層の結
晶性を良好にするためのものである。即ち、絶縁性基板
となるサファイア基板１１とその上に形成されるＧａＮ
系化合物半導体材料とは格子定数が大幅に異なっている
ため、この格子定数の違いによる応力を緩和するために
形成する半導体層である。このバッファ層１２は、この
層の上方に形成されるｐ型クラッド層１５、活性層１
４、ｎ型クラッド層１３の形成に比べて低温で形成され
る。本発明の実施の形態では、サファイア基板１１の加
熱温度を約６００℃とした後、ＴＭＧガスの流量即ちＧ
ａの供給量を約４．３μモル／分、ＮＨ₃ガスの流量即
ちＮの供給量を約１７．９ｍモル／分としてバッファ層
１２を形成した。

【００４２】（ii）続いて、サファイア基板１１の加熱
温度を約１０４０℃（第１の基板温度）とし、成長室内
にＴＭＧガス、ＮＨ₃ガス及びＣｐ₂Ｍｇガスを供給して
サファイア基板１１の上面にｐ型ＧａＮから成るクラッ
ド層（ｐ型ＧａＮ系化合物半導体層）１５を形成する。
本発明の実施の形態では、ＴＭＧガスの流量を約４．３
μモル／分、ＮＨ₃ガスの流量を約５３．６ｍモル／
分、Ｃｐ₂Ｍｇガスの流量即ちＭｇの供給量を約０．１
２μモル／分とした。このｐ型クラッド層１５の形成時
において成長室内にはｐ型導電型不純物の活性化を阻害
する水素ガスが多量に含まれているが、この気相エピタ
キシャル成長時の雰囲気温度は原子状水素の溶解安定化
温度よりもかなり高い温度となっているので、気相エピ
タキシャル成長層中に原子状水素は溶解しないと考えら
れる。即ち、特定の不純物が半導体材料中に溶解して安
定化する温度（以下、便宜上「溶解安定化温度」と称す
る）はその物質毎にほぼ決まっており、この溶解安定化
温度よりもかなり高い温度や低い温度では不純物は半導
体材料中に安定して存在することができず、結果として
半導体材料の表面に吸着した状態（析出とも言えるかも
しれない）となっていると考えられる。ここで、原子状
水素の溶解安定化温度は４００℃〜８００℃よりもかな
り低い温度であると考えられる。このことからすると、
上述のＭＯＣＶＤ等による膜成長温度は１０４０℃程度
であるため、原子状水素はこの気相エピタキシャル成長
時においては半導体領域内に安定して存在できず、成長
膜の上面に吸着（付着）した状態になっていると考えら
れる。

【００４３】(iii）続いて、サファイア基板１１の加熱
温度を８００℃とし、成長室内にＴＭＧガス、ＮＨ₃ガ
ス及びトリメチルインジウムガス（In(CH₃)₃：以下、
「ＴＭＩガス」という）を供給してｐ型クラッド層１５
の上にＩｎＧａＮ半導体層から成る活性層１４を形成す
る。本発明の実施の形態では、ＴＭＧガスの供給量を約
１．１μモル／分、ＮＨ₃ガスの流量を約６７ｍモル／
分、ＴＭＩガスの流量即ちＩｎの供給量を約４．５μモ
ル／分とした。

【００４４】（iv）続いて、サファイア基板１１の加熱
温度を１０４０℃（第２の基板温度）とし、成長室内に
ＴＭＧガス、ＮＨ₃ガス、モノシランガスを供給して、
図１（ａ）に示すように、活性層１４の上にｎ型ＧａＮ
から成るｎ型クラッド層（ｎ型ＧａＮ系化合物半導体
層）１３を形成する。本発明の実施の形態では、ＴＭＧ
ガスの流量即ちＧａの供給量を約４．３μモル／分、Ｎ
Ｈ₃ガスの流量即ちＮの供給量を約５３．６ｍモル／
分、モノシランガスの流量即ちＳｉの供給量を約２．５
ｎモル／分とした。

【００４５】(v)こうして、図１（ａ）に示すように、
サファイア基板１１の一方の主面上にバッファ層１２、
ｐ型クラッド層１５、活性層１４、ｎ型クラッド層１３
からなる半導体積層構造を順次連続的に形成した後、成
長室内の温度を（第３の基板温度まで）低下させる。成
長室内の温度を低下させる過程において、半導体積層構
造は原子状水素の溶解安定化温度に曝されるが、キャッ
プ層として機能するｎ型クラッド層１３の存在によって
原子状水素の溶解が有効に阻止される。また、成長室内
を水素ガスが含まれない雰囲気（例えば、窒素雰囲気）
にする必要がないため、実施の形態と同様に水素ガスの
含まれる雰囲気のままで成長室内の温度を低下させるこ
とができ、不純物の混入を有効に防止することができ
る。

【００４６】以上のようにすれば、上述の（ロ）の工程
に係る、バッファ層１２、ｐ型クラッド層１５、活性層
１４、ｎ型クラッド層１３の連続エピタキシャル成長が
実現できる。

【００４７】連続エピタキシャル成長の最上層となるｎ
型クラッド層１３は、この下に活性層１４を介して形成
されたｐ型クラッド層１５内にｐ型不純物の活性化を妨
げる原子状水素が溶解することを阻止する膜として機能
するため、その不純物密度と厚みは重要である。即ち、
ｎ型クラッド層１３が原子状水素の溶解を阻止できるの
は、このｎ型クラッド層１３と、この下のｉ型活性層１
４と、さらにこの下のｐ型クラッド層１５とによりｐｉ
ｎ接合が形成され、このｐｉｎ接合に基づく電位障壁が
形成されることにある（活性層１４が残留不純物の存在
によりｐ型であれば、ｎ型クラッド層１３と、この下の
ｐ型活性層１４とによりｐｎ接合が形成され、このｐｎ
接合に基づく電位障壁が形成されることになる）。つま
り、このｐｉｎ接合（若しくはｐｎ接合）に伴う電位障
壁は、ｎ型クラッド層１３から活性層１４を介してｐ型
クラッド層１５に向かって電位レベルの高くなる障壁を
構築する。このため、原子状水素がｎ型クラッド層１３
を透過し、ｐ型クラッド層１５へ溶解する過程が、この
ｐｉｎ接合（若しくはｐｎ接合）によって阻止される。
したがって、原子状水素溶解を阻止する上ではこの電位
障壁は高い方が望ましく、この為にはｎ型クラッド層１
３の不純物密度は高い方が好ましい。一方、原子状水素
の溶解はこのｐｉｎ接合（若しくはｐｎ接合）に基づく
電位障壁によって阻止されるが、ｎ型クラッド層１３の
存在自体も原子状水素溶解の阻止にある程度寄与すると
考えられるし、またｐｉｎ接合（若しくはｐｎ接合）を
ｎ型クラッド層１３とｐ型クラッド層１５との間に良好
に形成する観点からしても、このｎ型クラッド層１３を
余り薄く形成することは望ましくない。以上を鑑みて、
本発明の実施の形態では、ｎ型クラッド層１３の不純物
密度を約５×１０¹⁸ｃｍ^-3とし、ｎ型クラッド層１３の
厚みを約０．５μｍとした。さらに、原子状水素がｐ型
クラッド層１５へ溶解するを有効に阻止する電位障壁を
形成するためには、ｎ型クラッド層１３のｐ型クラッド
層１５との界面近傍の不純物密度を５×１０¹⁹ｃｍ^-3以
上とすればよい。あるいは、ｎ型クラッド層１３の活性
層１４との界面近傍の不純物密度をｎ型クラッド層１３
の固溶度以上の高い値とすることで、原子状水素がｐ型
クラッド層１５へ溶解を有効に阻止する電位障壁が形成
できる。

【００４８】さらに、ｎ型クラッド層１３の活性層１４
との界面近傍に、いわゆるデルタ（δ）ドープのよう
に、ｎ型不純物原子のみからなる１乃至５分子層を形成
することで、原子状水素がｐ型クラッド層１５へ溶解を
有効に阻止する電位障壁が形成できる。

【００４９】一方、ｎ型クラッド層１３の禁制帯幅Ｅ_g
を、活性層１４及びｐ型クラッド層１５の禁制帯幅Ｅ_g
よりも小さくして、ヘテロ接合を形成すれば、ヘテロ接
合界面に於ける伝導帯の不連続量ΔＥ_Cによる電位障壁
の高さを加えることが出来るので、原子状水素がｐ型ク
ラッド層１５へ溶解を有効に阻止するための高い電位障
壁が形成できる。

【００５０】本発明の実施の形態に係る半導体発光素子
の製造方法においては、上述したようにしてサファイア
基板１１の上にバッファ層１２、第１の基板温度でｐ型
クラッド層１５、活性層１４、第２の基板温度でｎ型ク
ラッド層１３を順次連続的に形成した後、成長室内の温
度を室温近傍の第３の基板温度まで低下させている。成
長室内の温度を低下させる過程において、半導体積層構
造は原子状水素の溶解安定化温度に曝されるため、ｎ型
クラッド層１３を形成しない従来の製造方法では成長室
内の雰囲気中に含まれる原子状水素がｐ型クラッド層１
５中に溶解してしまう。このため、従来の製造方法にお
いて、この原子状水素の溶解を防止するためには、成長
室の温度を低下させる過程において成長室内を水素ガス
が含まれない雰囲気にする必要があった。

【００５１】一方、本発明の実施の形態では、上述のよ
うにｎ型クラッド層１３の存在によって原子状水素の溶
解が有効に阻止されるため、成長室内を水素ガスが含ま
れない雰囲気（例えば、窒素雰囲気）にする必要がな
い。このため、本発明の実施の形態では水素ガスの含ま
れる雰囲気のままで成長室内の温度を低下させている。
この結果、成長室内の雰囲気を水素ガスの含まれない雰
囲気に切り替える必要がなく、成長プロセスが簡素化で
きる。また、窒素等に比べると水素ガスの方がより高純
度に精製可能であるため、成長室内の温度を低下させる
段階においてチャンバー内において半導体積層構造内へ
の不純物混入がより低く押さえられる利点がある。更
に、成長室内の雰囲気を窒素ガスに切り替えに伴う成長
室内部からの付着物からの不純物が再蒸発の問題もな
い。

【００５２】また、本発明の実施の形態に係る半導体発
光素子（青色ＬＥＤ）の製造方法によれば、キャップ層
をデバイス（青色ＬＥＤ）の動作に寄与するｎ型クラッ
ド層１３によって構成するので、キャップ層を除去する
工程は不要であり、工程数の増大もなく、工程が簡略化
するという利点がある。

【００５３】（その他の実施の形態）上記の実施の形態
の開示の一部をなす論述及び図面はこの発明を限定する
ものであると理解すべきではない。以下に示すように、
当業者には様々な代替実施の形態、実施例及び運用技術
が可能であることは、上記の説明から明らかとなろう。

【００５４】例えば、上記の実施の形態の説明において
は、ＧａＮからなるｎ型クラッド層１３を用いた場合に
ついて説明したが、ｎ型クラッド層は、ＧａＮ以外のＧ
ａＮ系化合物半導体層を用いることが可能である。例え
ば、ｎ型不純物としてシリコン（Ｓｉ）やセレン（Ｓ
ｅ）を導入したＩｎ_xＡｌ_yＧａ_1-x-yＮ（0＜ｘ≦1、0＜
ｙ≦1、ｘ+ｙ≦1）を用いても良い。Ｉｎ_xＡｌ_yＧａ
_1-x-yＮを用いることにより、ｐ型クラッド層との界面
に電位障壁の高さの高いバリアを形成し、原子状水素の
溶解をより有効に阻止できる。

【００５５】また、上記の実施の形態の説明において
は、活性層１４は故意には不純物を添加（ドープ）して
いない真性（ｉ型）領域であり、この真性（ｉ型）領域
は、ある程度の残留不純物は許容できる半導体領域であ
るとして説明した。しかし、活性層１４に積極的に不純
物をドープしても良い。例えば、ｐ型不純物（アクセプ
タ）をドープして、不純物密度８×１０¹⁵ｃｍ^-3乃至１
×１０¹⁶ｃｍ^-3程度のｐ型半導体層から成る活性層１４
を用いてもかまわない。

【００５６】更に、以下のような変形例も可能である。

【００５７】（変形例１）上記の実施の形態の説明にお
いては、絶縁性基板としてのサファイア基板１１を用い
た場合について説明したが、絶縁性基板１１の代わりに
図２に示す炭化珪素（ＳｉＣ）などから成る低抵抗性基
板２１，２２を使用してもよい。この場合は、電流をデ
バイスの縦方向に流すタイプの半導体発光素子となる。

【００５８】図２は、本発明の実施の形態の変形例に係
る半導体発光素子の模式的な断面図であり、ｐ型ＳｉＣ
基板２２の上面にバッファ層１２、ｐ型クラッド層１
５、活性層１４、ｎ型クラッド層１３が順次形成されて
いる。そして、ｐ型ＳｉＣ基板２２の下面にアノード電
極１９が形成され、ｎ型クラッド層１３の上面にカソー
ド電極１８が形成されている。図２に示す構造では、半
導体積層構造の最上層に位置するｎ型半導体層１３がキ
ャップ層として機能すると同時に、そのままｎ型クラッ
ド層１３として機能するので、電極形成前に、これをエ
ッチングにより除去する工程は不要である。

【００５９】（変形例２：半導体レーザ）さらに、本発
明は、図３に示すような、半導体レーザにも適用でき
る。図３は、サファイア基板等の絶縁性基板２３上に形
成されたＧａＮ系の青色半導体レーザの模式的な構造例
である。図３に示すように厚さ７０μｍの絶縁性基板２
３の上に、厚さ５０ｎｍのｎ型ＧａＮからなるバッファ
層１２、厚さ４μｍのｎ型ＧａＮからなるｎ型コンタク
ト層３３、厚さ 0.５μｍのｎ型Ａｌ_x Ｇａ_1-xＮから
なるｎ型クラッド層３４、厚さ３０ｎｍの真性（ｉ型）
のＧａＮからなるｎ側光ガイド層３５、多重量子井戸
（ＭＱＷ）構造を有する活性層（以下において、「ＭＱ
Ｗ活性層」という）３６、厚さ３０ｎｍの真性（ｉ型）
のＧａＮからなるｐ側光ガイド層３７、第１の基板温度
で形成された、厚さ0.５μｍのｐ型Ａｌ_xＧａ_1-xＮか
らなるｐ型クラッド層３８、同じく第１の基板温度で形
成された厚さ１μｍのｐ型ＧａＮからなるｐ型コンタク
ト層３９が順に堆積された半導体積層構造を形成してい
る。そして、この第１の基板温度で形成されたｐ型コン
タクト層３９の上部に部分的に、即ち、中央部にストラ
イプ状の開口部を有するようにして、第２の基板温度
で、厚さ 0.２μｍのｎ型ＧａＮからなるｎ型キャップ
層４０が堆積され、半導体積層構造の最上層を形成して
いる。ｎ型キャップ層４０は、製造工程の途中において
は、ｐ型コンタクト層３９の上部の全面に、第２の基板
温度で、一旦堆積され、アノード電極１９形成前に、エ
ッチングにより、図３に断面を示すストライプ形状にパ
ターニングされ除去されている。このｎ型キャップ層４
０は、製造工程の途中においてはこの下に形成されたｐ
型クラッド層１５内にｐ型不純物の活性化を妨げる原子
状水素が溶解することを阻止する膜として機能する層で
あると同時に、製造工程の完了後は、電流通路を制限す
る電流狭窄層として機能する層である。図１の例と同様
に、連続エピタキシャル成長の終了後、第３の基板温度
まで冷却し、その後水素ガスを含まないガスを用いたＲ
ＩＥ法等で、半導体積層構造の一部をｎ型コンタクト層
３３が表面に現われるまでエッチングし凹部（切り欠き
部）を形成し、凹部底面に露出したｎ型コンタクト層３
３の表面に、下からチタン（Ｔｉ）、金（Ａｕ）、Ｔ
ｉ、Ａｕの順序で積層してカソード電極１８を形成して
いる。カソード電極１８を構成する各金属層の厚みは、
夫々２０ｎｍ、４００ｎｍ、２０ｎｍ、１μｍである。
又、ｐ型コンタクト層３９及びｎ型キャップ層４０の上
には、下から白金（Ｐｔ）、Ｔｉ、Ｐｔ、Ｔｉの順序で
積層してアノード電極１９が形成されている。アノード
電極１９を構成する各金属層の厚みは、夫々２０ｎｍ、
４００ｎｍ、２０ｎｍ、１μｍである。或いは、アノー
ド電極１９を、下からパラジウム（Ｐｄ）、Ｔｉ、Ｐ
ｔ、Ｔｉを、この順序で積層して形成してもよい。低抵
抗性オーミック接触のカソード電極１８及びアノード電
極１９を得るためのシンタリングは、基板温度４００℃
程度において、Ｎ₂ガス、Ｈｅガス、Ａｒガス等の水素
ガスを含まない雰囲気中で行う。

【００６０】ＭＱＷ活性層３６は、Ｉｎ_xＧａ_1-xＮ化
合物半導体層のＩｎの組成ｘの周期的な変化を用いた超
格子構造である。具体的には、厚さ２．５ｎｍで、Ｉｎ
の組成ｘ = 0.20からなる量子井戸層と、厚さ２．５ｎ
ｍで、Ｉｎの組成ｘ = 0.05のバリア層とが交互に２０
周期ほど積層されている。

【００６１】図３の半導体積層構造を構成する各層の不
純物密度は、例えば、ｎ型コンタクト層３３が 2×10¹⁸
cm^-3、ｎ型クラッド層３４が 5×10¹⁷cm^-3、ｐ型クラッ
ド層３８が 5 ×10¹⁷cm^-3、ｐ型コンタクト層３９が 2
×10¹⁹cm^-3である。そして、ｎ型キャップ層４０の不純
物密度は、約５×１０¹⁸ｃｍ^-3である。

【００６２】（変形例３：半導体レーザ）さらに、本発
明は、図４に示すような、半導体レーザにも適用でき
る。図４は、ｎ型ＳｉＣ基板等からなるｎ型の低抵抗性
基板２４上に形成されたＭＱＷ活性層３６を有するＧａ
Ｎ系の青色半導体レーザの模式的な構造例である。低抵
抗性基板２４を用い、この低抵抗性基板２４の下面にカ
ソード電極１８が配置されていることが、図３とは異な
る。他は図３と同様であり、第１の基板温度で形成され
たｐ型コンタクト層３９の上部に、第２の基板温度で形
成されたｎ型キャップ層４０が部分的に残存し、ｐ型コ
ンタクト層３９に対してアノード電極１９が形成されて
いる。このアノード電極１９は、連続エピタキシャル成
長の終了後、第３の基板温度まで冷却し、その後水素ガ
スを含まないガスを用いたＲＩＥ法等で、ｎ型キャップ
層４０の一部をｐ型コンタクト層４０が表面に現われる
までエッチングした後に形成したものである。その他
は、図３と同様であるので、説明を省略する。

【００６３】（変形例４：トランジスタ）また、本発明
は、これらの半導体発光素子以外に、トランジスタや半
導体集積回路等の半導体装置を製造することも可能であ
る。例えば、絶縁ゲート型ＳＩＴや絶縁ゲート型ＦＥＴ
は、サファイア基板等の絶縁性基板、若しくはＳｉＣ基
板等の低抵抗性基板の上にバッファ層を介して、所定の
厚さのｐ型半導体層を形成し、このｐ型半導体層の上に
本発明のｎ型キャップ層を形成する工程により実現でき
る。すなわち、絶縁ゲート型ＳＩＴは以下のようにすれ
ば製造できる。

【００６４】（イ）まず、サファイア基板を用意し、こ
のサファイア基板の上面にバッファ層１２を形成する。
さらに、バッファ層１２の上に、厚さ０．５μｍないし
１μｍのＧａＮからなる第１のｐ型半導体層、第１の基
板温度において、厚さ０．５μｍないし１μｍのＩｎ
_0.2Ｇａ_0.8Ｎからなる第２のｐ型半導体層、及び第２の
基板温度において、厚さ０．２μｍないし０．５μｍの
Ｉｎ_0.3Ａｌ_0.3Ｇａ_0.4Ｎからなるｎ型キャップ層を、
連続的に減圧ＭＯＣＶＤで堆積し、半導体積層構造を形
成する。半導体積層構造の形成が完了したら、サファイ
ア基板の温度を、水素ガスの含まれる雰囲気中で室温近
傍（第３の基板温度）まで低下させる。

【００６５】（ロ）そして、フォトリソグラフィー技術
及びＲＩＥを用いて、ドレイン領域及びソース領域とな
るｎ型キャップ層の部分を選択的に残し、他のｎ型キャ
ップ層は、エッチング除去して、チャネル領域となる第
２のｐ型半導体層を露出させる。さらに第２のｐ型半導
体層を０．２μｍないし０．５μｍエッチングしてリセ
スゲート構造としても良い。

【００６６】（ニ）そして露出したチャネル領域となる
第２のｐ型半導体層の上にゲート絶縁膜を堆積する。こ
のゲート絶縁膜の上の全面にアルミニウム（Ａｌ）等の
金属膜を真空蒸着法やスパッタリング法で堆積する。そ
して、ｎ型ドレイン領域及びｎ型ソース領域の間のゲー
ト絶縁膜の上のみに、このアルミニウム等の金属を選択
的に残すように、フォトリソグラフィー技術及び反応性
イオンエッチング（ＲＩＥ）を用いて、パターニングし
てゲート電極を形成する。

【００６７】（ホ）そして、ｎ型ドレイン領域及びｎ型
ソース領域の表面に、リフトオフ法を用いて、Ｔｉ／Ａ
ｕ／Ｔｉ／Ａｕなどの金属を、真空蒸着法やスパッタリ
ング法で堆積し、それぞれドレイン電極及びソース電極
を形成すれば絶縁ゲート型ＳＩＴが完成する。低抵抗性
オーミック接触のドレイン電極及びソース電極を得るた
めのシンタリングは、基板温度４００℃程度において、
Ｎ₂ガス、Ｈｅガス、Ａｒガス等の水素ガスを含まない
雰囲気中で行う。

【００６８】また、ｎ型ドレイン領域及びｎ型ソース領
域を構成する化合物半導体層の禁制帯幅を、第２のｐ型
半導体層の禁制帯幅よりも小さくして、ヘテロ接合を形
成すれば、ヘテロ接合界面に於ける伝導帯の不連続量Δ
Ｅ_Cによる電位障壁の高さを加えることが出来るので、
原子状水素が第２のｐ型半導体層へ溶解を有効に阻止す
るための高い電位障壁が形成できると同時に、ｎ型ドレ
イン領域及びｎ型ソース領域に対して、より低いコンタ
クト抵抗でオーミック電極が形成できる。

【００６９】上記の絶縁ゲート型ＳＩＴの製造工程にお
いて、ゲート絶縁膜の代わりに、第２のｐ型半導体層を
構成するＩｎ_0.2Ｇａ_0.8Ｎより禁制帯幅の大きなＧａＮ
をチャネル領域の上に堆積しても良い。こうすれば、Ｉ
ｎ_0.2Ｇａ_0.8Ｎ／ＧａＮヘテロ構造のゲート構造によ
り、高電子移動度トランジスタ（ＨＥＭＴ）と同様な動
作が可能である。

【００７０】一方、サファイア基板を用意し、このサフ
ァイア基板の上面にバッファ層１２を形成し、さらに、
バッファ層１２の上に、厚さ０．５μｍないし１μｍの
Ｉｎ_0.2Ｇａ_0.8Ｎからなるからなるｎ型のコレクタ層、
第１の基板温度において、厚さ０．１μｍないし０．５
μｍのＩｎ_0.2Ｇａ_0.8Ｎからなるｐ型のベース層、及び
第２の基板温度において、厚さ０．２μｍないし０．５
μｍのＧａＮからなるｎ型キャップ層を連続的に減圧Ｍ
ＯＣＶＤで堆積し、半導体積層構造を形成すれば、ｎ型
キャップ層をワイドエミッタ層とするヘテロ接合バイポ
ーラトランジスタ（ＨＢＴ）を構成することもできる。
この場合は、半導体積層構造の形成が完了したら、サフ
ァイア基板の温度を、水素ガスを含む雰囲気中で室温近
傍（第３の基板温度）まで低下させ、ｎ型キャップ層を
ワイドエミッタ層となる部分を残して、水素ガスを含ま
ない雰囲気中でエッチングにより除去する。さらに、エ
ッチングにより露出したベース層を、水素ガスを含まな
い雰囲気中でさらにエッチングし、ｎ型のコレクタ層を
露出させる。水素ガスを含まない雰囲気中で、エッチン
グにより露出したベース層からベース電極を取り出し、
ｎ型キャップ層の上部にエミッタ電極を、エッチングに
より露出したコレクタ層にコレクタ電極を形成すればｎ
ｐｎ型バイポーラトランジスタを製造することも可能で
ある。このｎｐｎ型バイポーラトランジスタを青色光を
検出するフォトトランジスタとして用いても良い。同様
に接合ゲート型の縦型ＳＩＴを製造することも可能であ
ることは、上記の説明から容易に理解できるであろう。
さらに、この縦型ＳＩＴやバイポーラトランジスタをマ
トリクス状に集積化して、青色光を検出するイメージセ
ンサを製造することも可能である。

【００７１】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。

【００７２】

【発明の効果】本発明によれば、アクセプタ不純物の活
性化率が高く、高いキャリア密度が得られる。つまり、
抵抗率の低いｐ型ＧａＮ系化合物半導体層を簡単に形成
できる。

【００７３】また、本発明によれば、エピタキシャル成
長時のキャリアガスとして用いた水素ガスの含まれる雰
囲気のままで成長室内の温度を低下できるので作業手順
が簡素化できる。

【００７４】さらに、本発明によれば、高純度に精製可
能な水素ガスを、一貫して使用してエピタキシャル成長
を完了出来るので、不純物混入を低く押さえることが可
能である。

【００７５】さらに、本発明によれば、ガスを切り替え
ることによって、成長室内の温度が一時的に上昇するこ
ともないにので、ガス切り替え時に、成長室内部からの
付着物（不純物）が再蒸発もない。このため、意図しな
い不純物や残留不純物の密度が低い。つまり、不純物密
度の制御性が高く、高品位のエピタキシャル成長膜を得
ることが可能となる。また、エピタキシャル成長膜の表
面モホロジーも良好である。

【００７６】さらに、本発明によれば、半導体発光素子
への応用においては発光強度が大きく、半導体集積回路
への応用においては消費電力の小さいＧａＮ系化合物半
導体装置の製造方法を提供することができる。

【００７７】さらに、本発明によれば、ｎ型ＧａＮ系化
合物半導体層を半導体装置の動作に寄与する領域として
残存させるので、工程数の増大もなく、工程が簡単化す
る。このため、製造が低く、歩留まりの高いＧａＮ系化
合物半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体発光素子の製
造方法を示す模式的な工程断面図である。

【図２】本発明の他の実施の形態に係る半導体発光素子
の構造を示す模式的な断面図である（変形例１）。

【図３】本発明の他の実施の形態に係る半導体発光素子
の構造を示す模式的な断面図である（変形例２：半導体
レーザ）。

【図４】本発明の他の実施の形態に係る半導体発光素子
の構造を示す模式的な断面図である（変形例３：半導体
レーザ）。

【図５】従来の半導体発光素子の構造を示す模式的な断
面図である。

【符号の説明】

１１サファイア基板１２バッファ層１３，３４ｎ型クラッド層１４活性層１５，３８ｐ型クラッド層１８カソード電極１９アノード電極２２ｐ型ＳｉＣ基板２４低抵抗性基板２３絶縁性基板３３ｎ型コンタクト層３５ｎ側光ガイド層３６多重量子井戸（ＭＱＷ）活性層３７ｐ側光ガイド層３９ｐ型コンタクト層８１凹部（切り欠き部）

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F041 AA41 AA42 CA04 CA05 CA33 CA34 CA40 CA46 CA53 CA57 CA65 CA73 CA74 CA82 CA92 5F045 AA04 AB14 AB17 AB18 AC01 AC08 AC12 AC19 AD10 AD12 AD14 AF02 AF09 AF13 CA10 CA12 DA53 DA55 DA59 DA66 EB15 EJ02 HA16 HA22

Claims

【特許請求の範囲】

【請求項１】第１の基板温度において、水素ガスを含
む雰囲気中で、ｐ型ドーパントガスを導入しながらエピ
タキシャル成長することにより、ｐ型窒化ガリウム系化
合物半導体層を堆積する工程と、前記ｐ型窒化ガリウム系化合物半導体層の上に直接若し
くは間接的に、第２の基板温度において、前記水素ガス
を含む雰囲気中で、ｎ型ドーパントガスを導入しながら
エピタキシャル成長することにより、ｎ型窒化ガリウム
系化合物半導体層を堆積する工程と、前記水素ガスを含む雰囲気中で、前記第１及び第２の基
板温度より低く、且つ原子状水素を前記ｐ型窒化ガリウ
ム系化合物半導体層に溶解させる温度範囲に存在する第
３の基板温度まで冷却する工程と、前記ｎ型窒化ガリウム系化合物半導体層に接して、金属
薄膜を堆積する工程とを少なくとも有する半導体装置の
製造方法。
【請求項２】前記金属薄膜を堆積する工程後に、前記
水素ガスを含まない雰囲気中で、熱処理することによ
り、前記ｎ型窒化ガリウム系化合物半導体層に接する電
極層を形成する工程を更に有することを特徴とする請求
項１記載の半導体装置の製造方法。
【請求項３】前記ｎ型窒化ガリウム系化合物半導体層
の不純物密度は５×１０¹⁸ｃｍ^-3以上であることを特徴
とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】前記第１及び第２の基板温度は、前記原
子状水素を前記ｐ型窒化ガリウム系化合物半導体層に溶
解させる温度範囲に属さないことを特徴とする請求項１
乃至３のいずれか１項記載の半導体装置の製造方法。