JP2000323488A - ダイオードおよびその製造方法 - Google Patents
ダイオードおよびその製造方法Info
- Publication number
- JP2000323488A JP2000323488A JP11128230A JP12823099A JP2000323488A JP 2000323488 A JP2000323488 A JP 2000323488A JP 11128230 A JP11128230 A JP 11128230A JP 12823099 A JP12823099 A JP 12823099A JP 2000323488 A JP2000323488 A JP 2000323488A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- diode
- impurity concentration
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/045—Manufacture or treatment of PN junction diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/50—PIN diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ｐｉｎダイオードの逆回復特性をソフトリカバ
リー化するとともに、順電圧の負の温度依存性を軽減
し、或いは正にする。 【解決手段】低不純物濃度のｎドリフト層１とｐアノー
ド層２との間の少なくとも一部に、ｎドリフト層１より
高濃度のｎ+ バリア層９を設ける。
リー化するとともに、順電圧の負の温度依存性を軽減
し、或いは正にする。 【解決手段】低不純物濃度のｎドリフト層１とｐアノー
ド層２との間の少なくとも一部に、ｎドリフト層１より
高濃度のｎ+ バリア層９を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、低不純物濃度の第
一導電型ドリフト層の一方の側に高不純物濃度の第一導
電型カソード層を、他方の側に第二導電型アノード層を
有するいわゆるｐｉｎダイオードおよびその製造方法に
関する。
一導電型ドリフト層の一方の側に高不純物濃度の第一導
電型カソード層を、他方の側に第二導電型アノード層を
有するいわゆるｐｉｎダイオードおよびその製造方法に
関する。
【０００２】
【従来の技術】近年、電力用半導体素子（以下パワーデ
バイスと称する）の用途は、インバータを初めとする様
々な分野に、広がりつつある。中でも高耐圧かつ大容量
の用途では、絶縁ゲートバイポーラトランジスタ（以下
ＩＧＢＴと記す）に代表される低損失かつ高い周波数で
動作可能なスイッチング素子が開発され、適用されてい
る。特に大容量分野では、ゲートターンオフ（ＧＴＯ）
サイリスタのＩＧＢＴへの置き換えが進んでいる。
バイスと称する）の用途は、インバータを初めとする様
々な分野に、広がりつつある。中でも高耐圧かつ大容量
の用途では、絶縁ゲートバイポーラトランジスタ（以下
ＩＧＢＴと記す）に代表される低損失かつ高い周波数で
動作可能なスイッチング素子が開発され、適用されてい
る。特に大容量分野では、ゲートターンオフ（ＧＴＯ）
サイリスタのＩＧＢＴへの置き換えが進んでいる。
【０００３】更に、パワーデバイスの低損失化・高速ス
イッチング化、および、周辺回路の低インダクタンス
化、スナバレス化等の動きに伴い、パワーデバイスと組
み合わせて使用される電力用ダイオード（フリーホイー
リングダイオード：ＦＷＤと呼ぶこともある）の逆回復
過程の特性（逆回復耐量・逆回復損失・ソフトスイッチ
ング性等）改善が求められている。更に近年、パワーエ
レクトロニクス機器でのダイオードの動作時におけるＥ
ＭＩノイズの低減のために、ソフトリカバリー特性が強
く要求されるようになっている。
イッチング化、および、周辺回路の低インダクタンス
化、スナバレス化等の動きに伴い、パワーデバイスと組
み合わせて使用される電力用ダイオード（フリーホイー
リングダイオード：ＦＷＤと呼ぶこともある）の逆回復
過程の特性（逆回復耐量・逆回復損失・ソフトスイッチ
ング性等）改善が求められている。更に近年、パワーエ
レクトロニクス機器でのダイオードの動作時におけるＥ
ＭＩノイズの低減のために、ソフトリカバリー特性が強
く要求されるようになっている。
【０００４】図１６は、現在広く用いられているｐｉｎ
構造のスイッチングダイオードの断面図である。高比抵
抗のｎ型半導体基板の一方の主表面の表面層にｐ型アノ
ード層２（以下ｐアノード層と記す）が形成され、他方
の主表面の表面層にｎ型カソード層３（以下ｎカソード
層と記す）が形成されており、それぞれの表面に接触す
るアノード電極５、カソード電極６が設けられている。
ｐアノード層２とｎカソード層３との中間部分をｎ型ド
リフト層１（以下ｎドリフト層と記す）と呼ぶ（ｉ層と
呼ぶこともある）。ｎドリフト層１は、高い電圧を確保
するために、ｐアノード層２とｎカソード層３よりも高
比抵抗とされる。
構造のスイッチングダイオードの断面図である。高比抵
抗のｎ型半導体基板の一方の主表面の表面層にｐ型アノ
ード層２（以下ｐアノード層と記す）が形成され、他方
の主表面の表面層にｎ型カソード層３（以下ｎカソード
層と記す）が形成されており、それぞれの表面に接触す
るアノード電極５、カソード電極６が設けられている。
ｐアノード層２とｎカソード層３との中間部分をｎ型ド
リフト層１（以下ｎドリフト層と記す）と呼ぶ（ｉ層と
呼ぶこともある）。ｎドリフト層１は、高い電圧を確保
するために、ｐアノード層２とｎカソード層３よりも高
比抵抗とされる。
【０００５】このダイオードが順方向バイアス［アノー
ド電極５に正、カソード電極６に負の電圧を印加］した
場合、ｐアノード層２とｎドリフト層１とで形成される
ｐｎ接合７にかかる電圧が（シリコン半導体の場合）約
０．６Ｖのえん層電圧を越えると、ｐアノード層２から
ｎドリフト層１に正孔が注入され、ｎ+ カソード層３か
らｎドリフト層１に電気的な中性条件を満たすように電
子が注入される。（以降、ｎドリフト層１内に過剰に蓄
積された電子・正孔を指して、過剰キャリアと称す
る）。その結果、ｎドリフト層１は蓄積キャリアのため
伝導度変調を起こし、その抵抗は極めて小さくなって導
通状態となる。
ド電極５に正、カソード電極６に負の電圧を印加］した
場合、ｐアノード層２とｎドリフト層１とで形成される
ｐｎ接合７にかかる電圧が（シリコン半導体の場合）約
０．６Ｖのえん層電圧を越えると、ｐアノード層２から
ｎドリフト層１に正孔が注入され、ｎ+ カソード層３か
らｎドリフト層１に電気的な中性条件を満たすように電
子が注入される。（以降、ｎドリフト層１内に過剰に蓄
積された電子・正孔を指して、過剰キャリアと称す
る）。その結果、ｎドリフト層１は蓄積キャリアのため
伝導度変調を起こし、その抵抗は極めて小さくなって導
通状態となる。
【０００６】図１７（ａ）は従来の１２００V クラスの
ダイオードで、ライフタイム制御をおこなったスイッチ
ングダイオードの一例の順方向特性図である。横軸は電
圧、縦軸は電流密度である。印加電圧が０．６V 以上に
なると電流が流れはじめ、急速に増大することがわか
る。また、室温（２５℃）より高温（１２５℃）の方が
同じ電流密度における順電圧が大きいことがわかる。ま
た、順方向バイアス状態から逆方向バイアス状態に遷移
する過程においては、過渡的に大きな逆向きの電流がダ
イオードに流れる。これを逆回復電流という。
ダイオードで、ライフタイム制御をおこなったスイッチ
ングダイオードの一例の順方向特性図である。横軸は電
圧、縦軸は電流密度である。印加電圧が０．６V 以上に
なると電流が流れはじめ、急速に増大することがわか
る。また、室温（２５℃）より高温（１２５℃）の方が
同じ電流密度における順電圧が大きいことがわかる。ま
た、順方向バイアス状態から逆方向バイアス状態に遷移
する過程においては、過渡的に大きな逆向きの電流がダ
イオードに流れる。これを逆回復電流という。
【０００７】図１７（ｂ）は従来の１２００V クラスの
スイッチングダイオードの逆回復時の電流、電圧波形図
である。横軸は時間、縦軸は電圧（Ｖ）および電流
（Ｉ）である。電流が減少して零になった後、電圧が立
ち上がるが、その間逆方向に電流が流れている。この逆
方向に流れている電流が逆方向ピーク電流の１／１０に
なるまでの期間を逆回復時間という。
スイッチングダイオードの逆回復時の電流、電圧波形図
である。横軸は時間、縦軸は電圧（Ｖ）および電流
（Ｉ）である。電流が減少して零になった後、電圧が立
ち上がるが、その間逆方向に電流が流れている。この逆
方向に流れている電流が逆方向ピーク電流の１／１０に
なるまでの期間を逆回復時間という。
【０００８】この逆回復過程は、順方向バイアス時にｎ
ドリフト層１に蓄積されていた過剰キャリアのために、
逆バイアスにした直後も過剰キャリアが消滅するまでの
間、逆方向に電流が流れつづける（短絡状態）現象であ
る。このときダイオードに、定常的な状態よりも大きな
電気的損失が生じる。ダイオードに流れる定常電流を大
きくしたり、阻止状態の電圧を大きくすると、ダイオー
ドにかかる電気的責務が大きくなり、そのためにダイオ
ードが破壊することがある。電力用ダイオードにおい
て、高い信頼性を保証するためには、この逆回復耐量を
大きくすることが強く要求される。
ドリフト層１に蓄積されていた過剰キャリアのために、
逆バイアスにした直後も過剰キャリアが消滅するまでの
間、逆方向に電流が流れつづける（短絡状態）現象であ
る。このときダイオードに、定常的な状態よりも大きな
電気的損失が生じる。ダイオードに流れる定常電流を大
きくしたり、阻止状態の電圧を大きくすると、ダイオー
ドにかかる電気的責務が大きくなり、そのためにダイオ
ードが破壊することがある。電力用ダイオードにおい
て、高い信頼性を保証するためには、この逆回復耐量を
大きくすることが強く要求される。
【０００９】ｐｉｎダイオードの順バイアス状態での電
圧降下［順電圧］、逆回復特性および耐量を改善するた
めの方策として、金や白金等の重金属拡散や電子線やプ
ロトンといった粒子線の照射によって、半導体基板、特
にその中のｎドリフト層１のキャリアのライフタイム制
御が広く適用されている。
圧降下［順電圧］、逆回復特性および耐量を改善するた
めの方策として、金や白金等の重金属拡散や電子線やプ
ロトンといった粒子線の照射によって、半導体基板、特
にその中のｎドリフト層１のキャリアのライフタイム制
御が広く適用されている。
【００１０】すなわちｎドリフト層１内のライフタイム
を小さくすることにより、定常状態における総キャリア
濃度が減少するため、逆回復過程で空乏層の広がりで掃
きだされるキャリアが減少し、逆回復時間や逆回復ピー
ク電流、逆回復電荷を小さくすることができる。また、
キャリアが空乏層を走り抜けることによる逆回復中の電
界強度も、そのキャリア濃度の減少によって緩和される
ため、責務が小さくなり、逆回復耐量が向上する。
を小さくすることにより、定常状態における総キャリア
濃度が減少するため、逆回復過程で空乏層の広がりで掃
きだされるキャリアが減少し、逆回復時間や逆回復ピー
ク電流、逆回復電荷を小さくすることができる。また、
キャリアが空乏層を走り抜けることによる逆回復中の電
界強度も、そのキャリア濃度の減少によって緩和される
ため、責務が小さくなり、逆回復耐量が向上する。
【００１１】同様の目的で、Merged pin Schottky Diod
e （以下ＭＰＳと記す）と称する、少数キャリアの注入
効率を下げて逆回復特性を改良したダイオードが開発さ
れている。図１８はそのＭＰＳの部分断面図である［ W
ilamowski, B. M., Solid State Electron.,Vol.26,No.
5,p.491,(1983)］。
e （以下ＭＰＳと記す）と称する、少数キャリアの注入
効率を下げて逆回復特性を改良したダイオードが開発さ
れている。図１８はそのＭＰＳの部分断面図である［ W
ilamowski, B. M., Solid State Electron.,Vol.26,No.
5,p.491,(1983)］。
【００１２】低不純物濃度のｎドリフト層１の一方の側
の表面層に高不純物濃度のｎ+ カソード層３が形成され
ており、他方の側の表面層には、表面不純物濃度が高く
て深いｐシールド領域４が選択的に形成されており、ア
ノード電極５はｎドリフト層１とショットキー接合を形
成する金属になっている。ｎ+ カソード層３の表面には
カソード電極６が設けられている。
の表面層に高不純物濃度のｎ+ カソード層３が形成され
ており、他方の側の表面層には、表面不純物濃度が高く
て深いｐシールド領域４が選択的に形成されており、ア
ノード電極５はｎドリフト層１とショットキー接合を形
成する金属になっている。ｎ+ カソード層３の表面には
カソード電極６が設けられている。
【００１３】ｐシールド領域４は、ストライプ状、円
形、多角形の島状などで形成される。このダイオードに
おいては、少数キャリアの注入効率を下げることによ
り、低損失で高速なスイッチング特性が得られる。
形、多角形の島状などで形成される。このダイオードに
おいては、少数キャリアの注入効率を下げることによ
り、低損失で高速なスイッチング特性が得られる。
【００１４】図１９は、清水らによる別のタイプのダイ
オードでスタティックシールディングダイオード（ＳＳ
Ｄ）と呼ばれるものの要部の部分断面図である［ IEEE
Trans. on Electron Devices, Vol.ED-31, No.9, p.131
4,(1984)参照］。
オードでスタティックシールディングダイオード（ＳＳ
Ｄ）と呼ばれるものの要部の部分断面図である［ IEEE
Trans. on Electron Devices, Vol.ED-31, No.9, p.131
4,(1984)参照］。
【００１５】低不純物濃度のｎベース層１の一方の側の
表面層に高不純物濃度のｎ+ カソード層３が形成されて
いる。他方の側の表面層には、表面不純物濃度が低くて
浅いｐチャネル領域２と、表面不純物濃度が高くて深い
ｐシールド領域４が形成されている。
表面層に高不純物濃度のｎ+ カソード層３が形成されて
いる。他方の側の表面層には、表面不純物濃度が低くて
浅いｐチャネル領域２と、表面不純物濃度が高くて深い
ｐシールド領域４が形成されている。
【００１６】例えば、ｐチャネル領域２の表面不純物濃
度、拡散深さと幅は５×１０15cm-3、１μm 、６μm で
あり、ｐシールド領域４の表面不純物濃度、拡散深さと
幅は４×１０18cm-3、５μm 、１５μm である。
度、拡散深さと幅は５×１０15cm-3、１μm 、６μm で
あり、ｐシールド領域４の表面不純物濃度、拡散深さと
幅は４×１０18cm-3、５μm 、１５μm である。
【００１７】ｐシールド領域４は、ストライプ状、円
形、多角形の島状などで形成される。ｐ層の濃度は２種
類ではなく複数種類形成する場合もある。ｎ+ カソード
層３の表面にはカソード電極６、ｐチャネル領域２とｐ
シールド領域４の表面にはアノード電極５が設けられて
いる。
形、多角形の島状などで形成される。ｐ層の濃度は２種
類ではなく複数種類形成する場合もある。ｎ+ カソード
層３の表面にはカソード電極６、ｐチャネル領域２とｐ
シールド領域４の表面にはアノード電極５が設けられて
いる。
【００１８】このようにすることによって、低損失で高
速なスイッチング特性と正の温度特性とを両立させるこ
とができる。これは順バイアス状態において、キャリア
の注入が抑えられるために、ライフタイム制御も少なく
し、またはライフタイム制御無しで内部のキャリア濃度
が低くでき、その結果逆回復ピーク電流や逆回復電荷を
低減し、逆回復耐量を向上させることができるのであ
る。
速なスイッチング特性と正の温度特性とを両立させるこ
とができる。これは順バイアス状態において、キャリア
の注入が抑えられるために、ライフタイム制御も少なく
し、またはライフタイム制御無しで内部のキャリア濃度
が低くでき、その結果逆回復ピーク電流や逆回復電荷を
低減し、逆回復耐量を向上させることができるのであ
る。
【００１９】図２０は更に別のタイプのダイオードでソ
フトアンドファストリカバリダイオード（Soft and Fas
t Recovery Diode以下ＳＦＤと記す）と呼ばれるものの
要部の部分断面図である［MORI,M.et.al.,ISPSD '91 p.
113 (1991)参照］。
フトアンドファストリカバリダイオード（Soft and Fas
t Recovery Diode以下ＳＦＤと記す）と呼ばれるものの
要部の部分断面図である［MORI,M.et.al.,ISPSD '91 p.
113 (1991)参照］。
【００２０】低不純物濃度のｎベース層１の一方の側の
表面層に高不純物濃度のｎ+ カソード層３が形成されて
いる。他方の側の表面層には、表面不純物濃度が高くて
深いｐシールド領域４と、非常に薄い合金層８とが形成
されている。このダイオードでも、キャリアの注入が抑
えられるために、逆回復ピーク電流や逆回復電荷を低減
し、逆回復耐量を向上させることができる
表面層に高不純物濃度のｎ+ カソード層３が形成されて
いる。他方の側の表面層には、表面不純物濃度が高くて
深いｐシールド領域４と、非常に薄い合金層８とが形成
されている。このダイオードでも、キャリアの注入が抑
えられるために、逆回復ピーク電流や逆回復電荷を低減
し、逆回復耐量を向上させることができる
【００２１】
【発明が解決しようとする課題】現在、パワーデバイス
の適用範囲は、耐圧６００V 以下の小、中容量から、耐
圧２．５kV以上の大容量と広い。それに伴い、ダイオー
ドにも同様の用途において、低損失かつ高い周波数で動
作が可能な高速逆回復特性が要求されている。
の適用範囲は、耐圧６００V 以下の小、中容量から、耐
圧２．５kV以上の大容量と広い。それに伴い、ダイオー
ドにも同様の用途において、低損失かつ高い周波数で動
作が可能な高速逆回復特性が要求されている。
【００２２】一方、逆回復特性の他に、順バイアス状態
での順電圧の温度係数もダイオードの重要な特性の一つ
である。順電圧の温度係数とは、定格電流近傍におい
て、室温での順電圧の値に対して高温での順電圧の値が
大きいかどうかの指標のことで、高温での順電圧が室温
よりも高いと正、低ければ負となる。この順電圧の温度
係数は、正であることが望ましい。
での順電圧の温度係数もダイオードの重要な特性の一つ
である。順電圧の温度係数とは、定格電流近傍におい
て、室温での順電圧の値に対して高温での順電圧の値が
大きいかどうかの指標のことで、高温での順電圧が室温
よりも高いと正、低ければ負となる。この順電圧の温度
係数は、正であることが望ましい。
【００２３】この理由を説明するために、ダイオードチ
ップ面内や、チップ間あるいはモジュールの並列動作時
における電流のバランスについて考える。例えばあるダ
イオードチップに電流集中が生じたとき、そこの部分の
温度が局所的に増加する。このとき、順電圧の温度係数
が正であれば、ダイオードの温度上昇に伴い順電圧が増
すため、電流は流れにくくなって並列している他のダイ
オードチップにより多くの電流が流れるようになり、電
流の集中を緩和する効果が期待できる。
ップ面内や、チップ間あるいはモジュールの並列動作時
における電流のバランスについて考える。例えばあるダ
イオードチップに電流集中が生じたとき、そこの部分の
温度が局所的に増加する。このとき、順電圧の温度係数
が正であれば、ダイオードの温度上昇に伴い順電圧が増
すため、電流は流れにくくなって並列している他のダイ
オードチップにより多くの電流が流れるようになり、電
流の集中を緩和する効果が期待できる。
【００２４】一方温度係数が負の場合、電流集中が生じ
てあるダイオードチップの温度が上昇すると、温度の上
昇に伴って順電圧が下がり、そのダイオードチップへの
電流の集中が促進される。よって、チップ内、チップ間
或いはモジュール間の不均一動作が加速されることにな
る。
てあるダイオードチップの温度が上昇すると、温度の上
昇に伴って順電圧が下がり、そのダイオードチップへの
電流の集中が促進される。よって、チップ内、チップ間
或いはモジュール間の不均一動作が加速されることにな
る。
【００２５】現在、高耐圧かつ大容量の用途では、複数
のチップやモジュールの並列動作が増えている。よって
バランスのとれた動作のために、順電圧の正の温度係数
は強く要求される。
のチップやモジュールの並列動作が増えている。よって
バランスのとれた動作のために、順電圧の正の温度係数
は強く要求される。
【００２６】ｐｉｎダイオードの場合、逆回復動作を速
くするためには、上で述べたように少数キャリアのライ
フタイム制御が必要である。しかし、例えば電子線など
を多く照射し、ライフタイムを短くすると、順電圧の温
度係数が負になりやすくなる傾向がある。これは、高温
（一般に１２５℃）においては、室温に比べてボルツマ
ン因子[ exp(- ΔE/kT) ］分だけ高い割合で、キャリア
がトラップから励起できることと、高温におけるキャリ
アの捕獲断面積が小さくなるためである。
くするためには、上で述べたように少数キャリアのライ
フタイム制御が必要である。しかし、例えば電子線など
を多く照射し、ライフタイムを短くすると、順電圧の温
度係数が負になりやすくなる傾向がある。これは、高温
（一般に１２５℃）においては、室温に比べてボルツマ
ン因子[ exp(- ΔE/kT) ］分だけ高い割合で、キャリア
がトラップから励起できることと、高温におけるキャリ
アの捕獲断面積が小さくなるためである。
【００２７】またｐｉｎダイオードの場合、アノード層
の不純物濃度を下げて逆回復特性および逆回復耐量を向
上させる方法がある。この方法は、逆回復ピーク電流の
抑制に対して効果はある。しかしながら、例えば１００
０V 以上の耐圧を確保するためには、ｐアノード層の積
分濃度は、最低１．３×１０12/cm2必要であり、ｐアノ
ード層の積分濃度をこの値以下に下げることはできな
い。
の不純物濃度を下げて逆回復特性および逆回復耐量を向
上させる方法がある。この方法は、逆回復ピーク電流の
抑制に対して効果はある。しかしながら、例えば１００
０V 以上の耐圧を確保するためには、ｐアノード層の積
分濃度は、最低１．３×１０12/cm2必要であり、ｐアノ
ード層の積分濃度をこの値以下に下げることはできな
い。
【００２８】さらに順バイアス時に５００A/cm2 以上の
大電流が流れるとき、順電圧が大きくなるというデメリ
ットがある。これは、不純物濃度を下げることで、少数
キャリアの注入が少なくなるためである。従って、アノ
ード層の不純物濃度を下げたｐｉｎダイオードでは、逆
回復特性の向上と、順電圧の正の温度係数との両立は困
難である。
大電流が流れるとき、順電圧が大きくなるというデメリ
ットがある。これは、不純物濃度を下げることで、少数
キャリアの注入が少なくなるためである。従って、アノ
ード層の不純物濃度を下げたｐｉｎダイオードでは、逆
回復特性の向上と、順電圧の正の温度係数との両立は困
難である。
【００２９】先に述べたＭＰＳやＳＳＤといったキャリ
アの注入効率を下げたダイオードは、逆回復特性と正の
温度特性とを両立させることができた。これはオン状態
において、ホールの注入が抑えられるために、内部のキ
ャリア濃度が低くでき、その結果逆回復ピーク電流や電
荷を向上できるだけでなく、ライフタイム制御も少なく
または無しにすることができるためである。
アの注入効率を下げたダイオードは、逆回復特性と正の
温度特性とを両立させることができた。これはオン状態
において、ホールの注入が抑えられるために、内部のキ
ャリア濃度が低くでき、その結果逆回復ピーク電流や電
荷を向上できるだけでなく、ライフタイム制御も少なく
または無しにすることができるためである。
【００３０】しかしながらＭＰＳの場合、チップ内にｐ
ｉｎの他にショットキー接合を含むために、逆バイアス
時、特に高温のときにショットキー接合からの漏れ電流
が増加するというデメリットがある。これは、ショット
キー接合におけるバリアハイトローワリングの効果によ
るものである。ＳＦＤもショットキー接合を有するの
で、同様のデメリットがある。
ｉｎの他にショットキー接合を含むために、逆バイアス
時、特に高温のときにショットキー接合からの漏れ電流
が増加するというデメリットがある。これは、ショット
キー接合におけるバリアハイトローワリングの効果によ
るものである。ＳＦＤもショットキー接合を有するの
で、同様のデメリットがある。
【００３１】またＳＳＤは、ショットキー接合ではなく
薄いｐチャネル領域を形成するため、漏れ電流は小さく
なるが、順バイアス時にはそこから正孔が注入されるた
め、逆回復特性はＭＰＳ程良くならない。
薄いｐチャネル領域を形成するため、漏れ電流は小さく
なるが、順バイアス時にはそこから正孔が注入されるた
め、逆回復特性はＭＰＳ程良くならない。
【００３２】このような状況で上記の問題に鑑み本発明
の目的は、簡便な方法で逆回復特性のソフトスイッチン
グ化および、順電圧の負の温度依存性を小さくあるいは
正にすることを可能としたダイオードを提供することに
ある。
の目的は、簡便な方法で逆回復特性のソフトスイッチン
グ化および、順電圧の負の温度依存性を小さくあるいは
正にすることを可能としたダイオードを提供することに
ある。
【００３３】
【課題を解決するための手段】以下の記述では、第一導
電型を電子が多数キャリアであるｎ型、第二導電型を正
孔が多数キャリアであるｐ型とし、それぞれｎ、ｐを冠
記して各層、領域を示すが、これを逆にすることもでき
る。
電型を電子が多数キャリアであるｎ型、第二導電型を正
孔が多数キャリアであるｐ型とし、それぞれｎ、ｐを冠
記して各層、領域を示すが、これを逆にすることもでき
る。
【００３４】上記の課題解決のため本発明は、低不純物
濃度のｎドリフト層の一方の側に高不純物濃度のｎカソ
ード層を、他方の側にｐアノード層を有し、ｎカソード
層、ｐアノード層の表面にそれぞれ接触してカソード電
極、アノード電極が設けられたｐｉｎダイオードにおい
て、少なくともｐアノード層とｎドリフト層との間の一
部にｎドリフト層より高不純物濃度のｎバリア層を有す
るものとする。
濃度のｎドリフト層の一方の側に高不純物濃度のｎカソ
ード層を、他方の側にｐアノード層を有し、ｎカソード
層、ｐアノード層の表面にそれぞれ接触してカソード電
極、アノード電極が設けられたｐｉｎダイオードにおい
て、少なくともｐアノード層とｎドリフト層との間の一
部にｎドリフト層より高不純物濃度のｎバリア層を有す
るものとする。
【００３５】通常のｐｉｎダイオードにおいて、順方向
のバイアスを加えると、ｐアノード層からｎドリフト層
に正孔が注入され、かつｎ+ カソード層からｎドリフト
層に電子が注入される。一方、本発明のダイオードで
は、順方向のバイアスを加えると、まずｐアノード層か
らｎ+ バリア層にホールが注入されるが、そこでキャリ
ア濃度が減衰する。これは、ｎ+ バリア層の不純物濃度
がｎドリフト層のそれより高いため、正孔のｎ+ バリア
層における拡散長が短くなるためである。すなわち、ｐ
アノード層からの正孔の注入効率が、ｎ+ バリア層の濃
度の増加に伴い減少する。このため、順バイアス時の定
常状態のキャリア密度分布において、アノード側の濃度
がカソード側よりも極めて低くなる。
のバイアスを加えると、ｐアノード層からｎドリフト層
に正孔が注入され、かつｎ+ カソード層からｎドリフト
層に電子が注入される。一方、本発明のダイオードで
は、順方向のバイアスを加えると、まずｐアノード層か
らｎ+ バリア層にホールが注入されるが、そこでキャリ
ア濃度が減衰する。これは、ｎ+ バリア層の不純物濃度
がｎドリフト層のそれより高いため、正孔のｎ+ バリア
層における拡散長が短くなるためである。すなわち、ｐ
アノード層からの正孔の注入効率が、ｎ+ バリア層の濃
度の増加に伴い減少する。このため、順バイアス時の定
常状態のキャリア密度分布において、アノード側の濃度
がカソード側よりも極めて低くなる。
【００３６】よって、逆回復時、特に逆電流が流れて後
ｐ／ｎ+ ／ｎ接合部に空間電荷領域が形成されるとき
の、空間電荷領域を通り抜ける正孔濃度が低くなり、逆
回復ピーク電流の減少が期待できる。
ｐ／ｎ+ ／ｎ接合部に空間電荷領域が形成されるとき
の、空間電荷領域を通り抜ける正孔濃度が低くなり、逆
回復ピーク電流の減少が期待できる。
【００３７】また、通常のｐｉｎダイオードに比べて総
キャリア濃度を大幅に減らせるため、逆回復電荷も減少
できる。さらにライフタイム制御無しでも、キャリア濃
度が低減できるため、順電圧の温度特性も、負から正に
近づけることが可能となる。
キャリア濃度を大幅に減らせるため、逆回復電荷も減少
できる。さらにライフタイム制御無しでも、キャリア濃
度が低減できるため、順電圧の温度特性も、負から正に
近づけることが可能となる。
【００３８】前項でキャリアの注入効率を下げるためｐ
アノード層の不純物濃度を下げる方法があるが、その方
法では、高耐圧のダイオードとすることが難しいことを
述べた。このように、ｎ+ バリア層を間に設ければ、ｐ
アノード層の不純物濃度を高く保ち、すなわち積分濃度
を保ちながらキャリアの注入効率を下げられるので、高
耐圧ダイオードに適する構造である。
アノード層の不純物濃度を下げる方法があるが、その方
法では、高耐圧のダイオードとすることが難しいことを
述べた。このように、ｎ+ バリア層を間に設ければ、ｐ
アノード層の不純物濃度を高く保ち、すなわち積分濃度
を保ちながらキャリアの注入効率を下げられるので、高
耐圧ダイオードに適する構造である。
【００３９】本発明のダイオードではさまざまな変形を
考えられるが、いずれも上記の構造を含むので、それら
は、上述と同様の作用で動作し、逆回復特性の向上が可
能となる。
考えられるが、いずれも上記の構造を含むので、それら
は、上述と同様の作用で動作し、逆回復特性の向上が可
能となる。
【００４０】例えば、アノード電極が、ｐアノード層に
覆われないｎ+ バリア層の表面に接触してショットキー
接合を形成するものでもよい。その場合には、ショット
キー接合の部分だけ順バイアス時の正孔注入量が抑制さ
れるので、総キャリア濃度を大幅に減らせるため、逆回
復電荷も減少できる。
覆われないｎ+ バリア層の表面に接触してショットキー
接合を形成するものでもよい。その場合には、ショット
キー接合の部分だけ順バイアス時の正孔注入量が抑制さ
れるので、総キャリア濃度を大幅に減らせるため、逆回
復電荷も減少できる。
【００４１】ｐアノード層が接合深さの浅いｐチャネル
領域と、接合深さの深いｐシールド領域とからなるもの
とすることもできる。そのようにすれば、順バイアス時
の正孔注入量の制御の自由度が増す。その際、ｐシール
ド領域がｎ+ バリア層内にあってよいし、また、ｐシー
ルド領域がｎドリフト層に達しても良い。
領域と、接合深さの深いｐシールド領域とからなるもの
とすることもできる。そのようにすれば、順バイアス時
の正孔注入量の制御の自由度が増す。その際、ｐシール
ド領域がｎ+ バリア層内にあってよいし、また、ｐシー
ルド領域がｎドリフト層に達しても良い。
【００４２】ｐシールド領域がｎ+ バリア層内にあれ
ば、順バイアス時の正孔注入量が抑制される。ｐシール
ド領域がｎドリフト層に達していれば、逆バイアス時に
そこから広がる空間電荷領域がパンチスルーして、ｐチ
ャネル領域部分の電界を緩和することができる。
ば、順バイアス時の正孔注入量が抑制される。ｐシール
ド領域がｎドリフト層に達していれば、逆バイアス時に
そこから広がる空間電荷領域がパンチスルーして、ｐチ
ャネル領域部分の電界を緩和することができる。
【００４３】ｐシールド領域の表面不純物濃度をｐチャ
ネル領域のそれより高くしても、ｐチャネル領域の表面
不純物濃度をｐシールド領域のそれより高くしても良
い。ｐシールド領域、ｐチャネル領域の表面不純物濃度
を互いに変えられれば、順バイアス時の正孔注入量の制
御の自由度を増すことができる。
ネル領域のそれより高くしても、ｐチャネル領域の表面
不純物濃度をｐシールド領域のそれより高くしても良
い。ｐシールド領域、ｐチャネル領域の表面不純物濃度
を互いに変えられれば、順バイアス時の正孔注入量の制
御の自由度を増すことができる。
【００４４】上記のようなダイオードの製造方法として
は、ｎカソード層、ｎ+ バリア層、ｐアノード層の少な
くとも一つを不純物イオンの注入と高温の拡散、気相ま
たは固相から不純物拡散、エピタキシャル成長により形
成するものとする。いずれの方法によっても、上記のよ
うなダイオードの製造が可能である。
は、ｎカソード層、ｎ+ バリア層、ｐアノード層の少な
くとも一つを不純物イオンの注入と高温の拡散、気相ま
たは固相から不純物拡散、エピタキシャル成長により形
成するものとする。いずれの方法によっても、上記のよ
うなダイオードの製造が可能である。
【００４５】
【発明の実施の形態】以下図面を参照しながら、本発明
の実施例について説明する。 以下の記述でｎ、ｐを冠
記した層、領域等はそれぞれ電子、正孔を多数キャリア
とする層、領域等を意味している。 ［実施例１］図１（ａ）は、本発明第一の実施例のダイ
オードの部分断面図である。図１（ｂ）は、対数表示し
た不純物濃度の分布図である。
の実施例について説明する。 以下の記述でｎ、ｐを冠
記した層、領域等はそれぞれ電子、正孔を多数キャリア
とする層、領域等を意味している。 ［実施例１］図１（ａ）は、本発明第一の実施例のダイ
オードの部分断面図である。図１（ｂ）は、対数表示し
た不純物濃度の分布図である。
【００４６】高比抵抗のｎドリフト層１の一方の主表面
の表面層にｎ+ カソード層３が形成され、他方の主表面
の表面層にはｎ+ バリア層９が形成され、さらにそれに
隣接してｐアノード層２が形成されている。ｎ+ カソー
ド層３に接触してカソード電極６が、またｐアノード層
２の表面に接触してアノード電極５がそれぞれ設けられ
ている。
の表面層にｎ+ カソード層３が形成され、他方の主表面
の表面層にはｎ+ バリア層９が形成され、さらにそれに
隣接してｐアノード層２が形成されている。ｎ+ カソー
ド層３に接触してカソード電極６が、またｐアノード層
２の表面に接触してアノード電極５がそれぞれ設けられ
ている。
【００４７】図１（ｂ）から、各層の表面不純物濃度と
厚さが読み取ることができる。例えば、２５００V クラ
スのダイオードのとき、ｎドリフト層１の不純物濃度は
約４×１０13/cm3、厚さは３００μm である。各層は、
イオン注入と高温ドライブインによる拡散により形成さ
れ、ｐアノード層２の表面不純物濃度は約５×１０16/c
m3、厚さは４μm 、ｎ+ カソード層３の表面不純物濃度
は約１×１０20/cm3、厚さは８０μm 、ｎ+ バリア層９
の表面不純物濃度は約２×１０16/cm3、厚さは１０μm
である。ｎドリフト層１のライフタイムは３μs であ
る。また、高比抵抗のバルクウェハに気相或いは固相か
らの拡散により形成しても良い。
厚さが読み取ることができる。例えば、２５００V クラ
スのダイオードのとき、ｎドリフト層１の不純物濃度は
約４×１０13/cm3、厚さは３００μm である。各層は、
イオン注入と高温ドライブインによる拡散により形成さ
れ、ｐアノード層２の表面不純物濃度は約５×１０16/c
m3、厚さは４μm 、ｎ+ カソード層３の表面不純物濃度
は約１×１０20/cm3、厚さは８０μm 、ｎ+ バリア層９
の表面不純物濃度は約２×１０16/cm3、厚さは１０μm
である。ｎドリフト層１のライフタイムは３μs であ
る。また、高比抵抗のバルクウェハに気相或いは固相か
らの拡散により形成しても良い。
【００４８】このダイオードの動作は従来のｐｉｎダイ
オードとほぼ同様である。順方向バイアス［アノード電
極５に正、カソード電極６に負の電圧を印加］した場
合、ｐアノード層２とｎドリフト層１とで形成されるｐ
ｎ接合７にかかる電圧が（シリコン半導体の場合）約
０．６Ｖのえん層電圧を越えると、ｐアノード層２から
ｎドリフト層１に正孔が注入され、ｎ+ カソード層３か
らｎドリフト層１に電気的な中性条件を満たすように電
子が注入される。（以降、ｎドリフト層１内に過剰に蓄
積された電子・正孔を指して、過剰キャリアと称す
る）。その結果、ｎドリフト層１は蓄積キャリアのため
伝導度変調を起こし、その抵抗は極めて小さくなって導
通状態となる。
オードとほぼ同様である。順方向バイアス［アノード電
極５に正、カソード電極６に負の電圧を印加］した場
合、ｐアノード層２とｎドリフト層１とで形成されるｐ
ｎ接合７にかかる電圧が（シリコン半導体の場合）約
０．６Ｖのえん層電圧を越えると、ｐアノード層２から
ｎドリフト層１に正孔が注入され、ｎ+ カソード層３か
らｎドリフト層１に電気的な中性条件を満たすように電
子が注入される。（以降、ｎドリフト層１内に過剰に蓄
積された電子・正孔を指して、過剰キャリアと称す
る）。その結果、ｎドリフト層１は蓄積キャリアのため
伝導度変調を起こし、その抵抗は極めて小さくなって導
通状態となる。
【００４９】図１６の従来のｐｉｎダイオードとの違い
は、ｐアノード層２の下方にｎ+ バリア層９が形成され
ている点である。図２は、実施例１のダイオードの室温
（３００K ）と高温（３９８K ）における電流−電圧特
性図である（太線）。同図に比較例として従来型ｐｉｎ
ダイオードの電流−電圧特性をも示した（細線）。な
お、従来型ｐｉｎダイオードでは、ｐアノード層２の表
面濃度を５×１０16/cm3、拡散深さを４μm とし、順電
圧を同等とするためにｎドリフト層１のライフタイムは
１μs とした。
は、ｐアノード層２の下方にｎ+ バリア層９が形成され
ている点である。図２は、実施例１のダイオードの室温
（３００K ）と高温（３９８K ）における電流−電圧特
性図である（太線）。同図に比較例として従来型ｐｉｎ
ダイオードの電流−電圧特性をも示した（細線）。な
お、従来型ｐｉｎダイオードでは、ｐアノード層２の表
面濃度を５×１０16/cm3、拡散深さを４μm とし、順電
圧を同等とするためにｎドリフト層１のライフタイムは
１μs とした。
【００５０】両者を比較すると、従来型ｐｉｎダイオー
ドの順電圧の温度係数は負であるのに対し、本実施例１
のダイオードでは、１００A/cm2 以上において温度係数
が正となっていることがわかる。従って、多数チップや
多数モジュールの並列運転の場合には、電流集中が緩和
され、不均一動作を避けられることになる。
ドの順電圧の温度係数は負であるのに対し、本実施例１
のダイオードでは、１００A/cm2 以上において温度係数
が正となっていることがわかる。従って、多数チップや
多数モジュールの並列運転の場合には、電流集中が緩和
され、不均一動作を避けられることになる。
【００５１】図３は、実施例１のダイオードと従来型ｐ
ｉｎダイオードとの電流密度１００A/cm2 でのキャリア
分布の比較図である。従来型ｐｉｎダイオードに対し
て、本実施例１のダイオードの場合は、アノード側のキ
ャリア濃度が約１／２に減少している。
ｉｎダイオードとの電流密度１００A/cm2 でのキャリア
分布の比較図である。従来型ｐｉｎダイオードに対し
て、本実施例１のダイオードの場合は、アノード側のキ
ャリア濃度が約１／２に減少している。
【００５２】図４は、実施例１のダイオードの高温（３
９８K ）における逆回復過程の電流、電圧波形図である
（太線）。同図に従来型ｐｉｎダイオードの電流、電圧
波形をも示した（細線）。
９８K ）における逆回復過程の電流、電圧波形図である
（太線）。同図に従来型ｐｉｎダイオードの電流、電圧
波形をも示した（細線）。
【００５３】図３のキャリア分布を反映して実施例１の
ダイオードでは、逆回復電流のピーク値が従来型ｐｉｎ
ダイオードに比べて低減されており、ソフトリカバリー
波形となっているのがわかる。
ダイオードでは、逆回復電流のピーク値が従来型ｐｉｎ
ダイオードに比べて低減されており、ソフトリカバリー
波形となっているのがわかる。
【００５４】［実施例２］図５は、本発明第二の実施例
のダイオードの不純物濃度の分布図である。このように
各層は、エピタキシャル成長により各層がほぼ均一な不
純物濃度になるように形成することもできる。
のダイオードの不純物濃度の分布図である。このように
各層は、エピタキシャル成長により各層がほぼ均一な不
純物濃度になるように形成することもできる。
【００５５】［実施例３］図６は、本発明第三の実施例
のダイオードの断面図である。高比抵抗のｎドリフト層
１の一方の側にｎ+ カソード層３が形成され、その表面
に接触してカソード電極６が設けられている。ｎドリフ
ト層１の他方の側には、ｎ+ バリア層９が形成され、さ
らにその表面層にｐチャネル領域２とそれより接合深さ
の深いｐシールド領域４とが形成されている。そして、
ｐチャネル領域２とｐシールド領域４の表面には、アノ
ード電極５が設けられている。
のダイオードの断面図である。高比抵抗のｎドリフト層
１の一方の側にｎ+ カソード層３が形成され、その表面
に接触してカソード電極６が設けられている。ｎドリフ
ト層１の他方の側には、ｎ+ バリア層９が形成され、さ
らにその表面層にｐチャネル領域２とそれより接合深さ
の深いｐシールド領域４とが形成されている。そして、
ｐチャネル領域２とｐシールド領域４の表面には、アノ
ード電極５が設けられている。
【００５６】例えば、ｐチャネル領域２の表面不純物濃
度は約５×１０16/cm3、厚さは４μm であり、ｐシール
ド領域４の表面不純物濃度は約５×１０16/cm3、厚さは
１０μm である。ｎ+ バリア層９の接合深さは１５μm
である。ｐチャネル領域２とｐシールド領域４とは共に
紙面に垂直な方向に延びたストライプ状であり、その幅
Ｗp1、Ｗp2は同じとする。或いはその比を適当に選ぶこ
とで、少数キャリアの注入量を最適化することができ
る。このように、ｐチャネル領域２とｐシールド領域４
とに分けることによって、ｎドリフト層１へのキャリア
の注入量を制御する自由度を増ことができる。
度は約５×１０16/cm3、厚さは４μm であり、ｐシール
ド領域４の表面不純物濃度は約５×１０16/cm3、厚さは
１０μm である。ｎ+ バリア層９の接合深さは１５μm
である。ｐチャネル領域２とｐシールド領域４とは共に
紙面に垂直な方向に延びたストライプ状であり、その幅
Ｗp1、Ｗp2は同じとする。或いはその比を適当に選ぶこ
とで、少数キャリアの注入量を最適化することができ
る。このように、ｐチャネル領域２とｐシールド領域４
とに分けることによって、ｎドリフト層１へのキャリア
の注入量を制御する自由度を増ことができる。
【００５７】また、図７は実施例３のダイオードの逆バ
イアス印加時の断面図であり、空間電荷領域の境界１０
ａ、１０ｂが点線でが示されている。１０ｂは、より高
い逆電圧を印加した際の空間電荷領域の境界である。こ
の図に見られるように、この実施例３のダイオードで
は、ｐシールド領域４側からｐチャネル領域２の下方に
空間電荷領域を広げることによりピンチオフするので、
実施例１のダイオードよりｐチャネル領域２／ｎ+ バリ
ア層９間のｐｎ接合７における電界強度を緩和すること
ができる。
イアス印加時の断面図であり、空間電荷領域の境界１０
ａ、１０ｂが点線でが示されている。１０ｂは、より高
い逆電圧を印加した際の空間電荷領域の境界である。こ
の図に見られるように、この実施例３のダイオードで
は、ｐシールド領域４側からｐチャネル領域２の下方に
空間電荷領域を広げることによりピンチオフするので、
実施例１のダイオードよりｐチャネル領域２／ｎ+ バリ
ア層９間のｐｎ接合７における電界強度を緩和すること
ができる。
【００５８】［実施例４］図８は、本発明第四の実施例
のダイオードの部分断面図である。図６の実施例３のダ
イオードとの違いは、ｐ+ シールド領域４が表面不純物
濃度が、例えば１×１０17/cm3、接合深さが４μm と、
ｐチャネル領域２の５×１０16/cm3より高くされている
ことである。ｎ+ バリア層９の接合深さは１５μm 、ｐ
チャネル領域２の接合深さは、２μm である。
のダイオードの部分断面図である。図６の実施例３のダ
イオードとの違いは、ｐ+ シールド領域４が表面不純物
濃度が、例えば１×１０17/cm3、接合深さが４μm と、
ｐチャネル領域２の５×１０16/cm3より高くされている
ことである。ｎ+ バリア層９の接合深さは１５μm 、ｐ
チャネル領域２の接合深さは、２μm である。
【００５９】図９は、本実施例４のダイオードにおける
逆回復過程での電流、電圧波形図である。ｎドリフト層
１の比抵抗が４６Ωcm、厚さ２００μm の場合である。
図３と同様に従来型ｐｉｎダイオード、本発明の実施例
１の構造のダイオードについても比較した。
逆回復過程での電流、電圧波形図である。ｎドリフト層
１の比抵抗が４６Ωcm、厚さ２００μm の場合である。
図３と同様に従来型ｐｉｎダイオード、本発明の実施例
１の構造のダイオードについても比較した。
【００６０】本実施例４のダイオードでは、逆回復電流
のピーク値が従来型ｐｉｎダイオードは勿論のこと、実
施例１の構造のダイオードに比べても低減されており、
逆回復電荷が低減され、さらにソフトリカバリー波形と
なっているのがわかる。
のピーク値が従来型ｐｉｎダイオードは勿論のこと、実
施例１の構造のダイオードに比べても低減されており、
逆回復電荷が低減され、さらにソフトリカバリー波形と
なっているのがわかる。
【００６１】図１０は、図８の構造の実施例４のダイオ
ードにおいて、ｎ+ バリア層９の不純物濃度（ドーズ
量）を変えたとき、逆回復ｄｉ／ｄｔ耐量のｎ+ バリア
層０の不純物濃度依存性を示した特性図である。ここ
で、ｎ+ バリア層９のドーズ量が０とは、従来型ｐｉｎ
ダイオードに対応している。
ードにおいて、ｎ+ バリア層９の不純物濃度（ドーズ
量）を変えたとき、逆回復ｄｉ／ｄｔ耐量のｎ+ バリア
層０の不純物濃度依存性を示した特性図である。ここ
で、ｎ+ バリア層９のドーズ量が０とは、従来型ｐｉｎ
ダイオードに対応している。
【００６２】ｎ+ バリア層９のドーズ量が増加するにつ
れて、逆回復ｄｉ／ｄｔ耐量が向上することがわかる。
これは、ｎ+ バリア層９のドーズ量の増加に伴い、ｎド
リフト層１への正孔の注入効率が減少するため、逆回復
過程で掃きだされるキャリア濃度が減少し、その結果逆
回復中に速やかに空間電界領域が広がって、内部電界強
度が減少するためである。
れて、逆回復ｄｉ／ｄｔ耐量が向上することがわかる。
これは、ｎ+ バリア層９のドーズ量の増加に伴い、ｎド
リフト層１への正孔の注入効率が減少するため、逆回復
過程で掃きだされるキャリア濃度が減少し、その結果逆
回復中に速やかに空間電界領域が広がって、内部電界強
度が減少するためである。
【００６３】［実施例５］さらに図１１は、本発明第五
の実施例のダイオードの部分断面図である。ｐ-シール
ド領域４の表面不純物濃度が、例えば２×１０16/cm
3と、ｐチャネル領域２のそれが５×１０16/cm3であ
る。このように、ｐ- シールド領域４の表面不純物濃度
を、ｐチャネル領域２のそれより低くすることもでき
る。
の実施例のダイオードの部分断面図である。ｐ-シール
ド領域４の表面不純物濃度が、例えば２×１０16/cm
3と、ｐチャネル領域２のそれが５×１０16/cm3であ
る。このように、ｐ- シールド領域４の表面不純物濃度
を、ｐチャネル領域２のそれより低くすることもでき
る。
【００６４】［実施例６］図１２は、本発明第六の実施
例のダイオードの断面図である。高比抵抗のｎドリフト
層１の一方の側にｎ+ カソード層３が形成され、その表
面に接触してカソード電極６が設けられている。ｎドリ
フト層１の他方の側には、ｎ+ バリア層９が形成され、
さらにその表面層にｐチャネル領域２とｎ+ バリア層９
より深いｐシールド領域４とが形成されている。そし
て、ｐチャネル領域２とｐシールド領域４の表面には、
アノード電極５が設けられている。
例のダイオードの断面図である。高比抵抗のｎドリフト
層１の一方の側にｎ+ カソード層３が形成され、その表
面に接触してカソード電極６が設けられている。ｎドリ
フト層１の他方の側には、ｎ+ バリア層９が形成され、
さらにその表面層にｐチャネル領域２とｎ+ バリア層９
より深いｐシールド領域４とが形成されている。そし
て、ｐチャネル領域２とｐシールド領域４の表面には、
アノード電極５が設けられている。
【００６５】例えば、ｐチャネル領域２の表面不純物濃
度は約５×１０16/cm3、接合深さは４μm であり、ｐシ
ールド領域４の表面不純物濃度は約５×１０16/cm3、接
合深さは２０μm である。ｎ+ バリア層９の接合深さは
１５μm である。ｐチャネル領域２とｐシールド領域４
とは共に紙面に垂直な方向に延びたストライプ状であ
り、その幅Ｗp1、Ｗp2は同じとする。或いはその比を適
当に選ぶことで、少数キャリアの注入量を最適化するこ
とができる。この場合も、ｐチャネル領域２とｐシール
ド領域４とに分けることによって、ｎドリフト層１への
キャリアの注入量を制御する自由度を増ことができる。
度は約５×１０16/cm3、接合深さは４μm であり、ｐシ
ールド領域４の表面不純物濃度は約５×１０16/cm3、接
合深さは２０μm である。ｎ+ バリア層９の接合深さは
１５μm である。ｐチャネル領域２とｐシールド領域４
とは共に紙面に垂直な方向に延びたストライプ状であ
り、その幅Ｗp1、Ｗp2は同じとする。或いはその比を適
当に選ぶことで、少数キャリアの注入量を最適化するこ
とができる。この場合も、ｐチャネル領域２とｐシール
ド領域４とに分けることによって、ｎドリフト層１への
キャリアの注入量を制御する自由度を増ことができる。
【００６６】また、逆バイアス印加時には、ｐシールド
領域４側からｐチャネル領域２の下方に空乏層を広げる
ことによりピンチオフするので、実施例１のダイオード
よりｐチャネル領域２／ｎ+ バリア層９間のｐｎ接合７
における電界強度を緩和することができて高耐圧が得や
すい。
領域４側からｐチャネル領域２の下方に空乏層を広げる
ことによりピンチオフするので、実施例１のダイオード
よりｐチャネル領域２／ｎ+ バリア層９間のｐｎ接合７
における電界強度を緩和することができて高耐圧が得や
すい。
【００６７】［実施例７］図１３は、本発明第七の実施
例のダイオードの部分断面図である。図１２の実施例６
のダイオードとの違いは、ｐ+ シールド領域４の表面不
純物濃度が、例えば１×１０17/cm3とｐチャネル領域層
２の５×１０16/cm3より高くされていることである。逆
バイアス印加時に、ｐ+ シールド領域４から空間電荷領
域が広がり、ｐチャネル領域２の下方でピンチオフし易
い構造である。
例のダイオードの部分断面図である。図１２の実施例６
のダイオードとの違いは、ｐ+ シールド領域４の表面不
純物濃度が、例えば１×１０17/cm3とｐチャネル領域層
２の５×１０16/cm3より高くされていることである。逆
バイアス印加時に、ｐ+ シールド領域４から空間電荷領
域が広がり、ｐチャネル領域２の下方でピンチオフし易
い構造である。
【００６８】［実施例８］さらに図１４は、本発明第八
の実施例のダイオードの部分断面図である。ｐ-シール
ド領域４の表面不純物濃度が、例えば２×１０16/cm3と
ｐチャネル領域２の５×１０16/cm3より低くされている
ことである。このように、ｐ- シールド領域９の表面不
純物濃度を、ｐチャネル領域２のそれより低くすること
もできる。
の実施例のダイオードの部分断面図である。ｐ-シール
ド領域４の表面不純物濃度が、例えば２×１０16/cm3と
ｐチャネル領域２の５×１０16/cm3より低くされている
ことである。このように、ｐ- シールド領域９の表面不
純物濃度を、ｐチャネル領域２のそれより低くすること
もできる。
【００６９】［実施例９］図１５は、本発明第六の実施
例のダイオードの断面図である。高 比抵抗のｎドリフ
ト層１の一方の側にｎ+ カソード層３が形成され、その
表面に接触してカソード電極６が設けられている。ｎド
リフト層１の他方の側には、ｎ+ バリア層４が形成さ
れ、その表面層に選択的にｐアノード層２が形成されて
いる。ｐアノード層２と、ｎドリフト層１の表面に共通
に接触してアノード電極５が設けられている。特にこの
アノード電極５は、ｎドリフト層１の表面とショットキ
ー接合９を形成する金属が選ばれる。
例のダイオードの断面図である。高 比抵抗のｎドリフ
ト層１の一方の側にｎ+ カソード層３が形成され、その
表面に接触してカソード電極６が設けられている。ｎド
リフト層１の他方の側には、ｎ+ バリア層４が形成さ
れ、その表面層に選択的にｐアノード層２が形成されて
いる。ｐアノード層２と、ｎドリフト層１の表面に共通
に接触してアノード電極５が設けられている。特にこの
アノード電極５は、ｎドリフト層１の表面とショットキ
ー接合９を形成する金属が選ばれる。
【００７０】ｐアノード層２は例えば紙面に垂直な方向
のストライプ状である。ショットキー接合９部分には、
ｐアノード層２が形成されていないため、順バイアス時
にこの部分からのホールの注入は起きない。よって全体
のキャリア濃度を低く抑えることができる。更に、実施
例３〜８のダイオードと同様に逆バイアス印加時には、
空乏層がｐアノード層２からショットキー接合１１の下
方に広がり、ピンチオフするので、ｎ+ バリア層９／ア
ノード電極５間のショットキー接合１１の電界強度を緩
和することができる。よって、ｐ+ アノード層２の幅
と、ショットキー接合１１の幅とを適当に選ぶことで、
ショットキー接合１１からの漏れ電流を低く抑えること
が可能である。
のストライプ状である。ショットキー接合９部分には、
ｐアノード層２が形成されていないため、順バイアス時
にこの部分からのホールの注入は起きない。よって全体
のキャリア濃度を低く抑えることができる。更に、実施
例３〜８のダイオードと同様に逆バイアス印加時には、
空乏層がｐアノード層２からショットキー接合１１の下
方に広がり、ピンチオフするので、ｎ+ バリア層９／ア
ノード電極５間のショットキー接合１１の電界強度を緩
和することができる。よって、ｐ+ アノード層２の幅
と、ショットキー接合１１の幅とを適当に選ぶことで、
ショットキー接合１１からの漏れ電流を低く抑えること
が可能である。
【００７１】
【発明の効果】以上説明したように本発明によれば、低
不純物濃度の第一導電型ドリフト層を有するダイオード
において、第二導電型アノード層と第一導電型ドリフト
層との間の少なくとも一部に第一導電型ドリフト層より
高不純物濃度の第一導電型バリア層を設けることによ
り、逆回復電流が小さく、順電圧の温度依存性を正また
は小さい負の値のダイオードとすることができる。
不純物濃度の第一導電型ドリフト層を有するダイオード
において、第二導電型アノード層と第一導電型ドリフト
層との間の少なくとも一部に第一導電型ドリフト層より
高不純物濃度の第一導電型バリア層を設けることによ
り、逆回復電流が小さく、順電圧の温度依存性を正また
は小さい負の値のダイオードとすることができる。
【００７２】そのため、逆回復特性がソフトリカバリー
で、保護回路を軽減できるとともに、ダイオードのチッ
プ面内、チップ間等の電流集中を防止でき、均一動作が
可能となる。
で、保護回路を軽減できるとともに、ダイオードのチッ
プ面内、チップ間等の電流集中を防止でき、均一動作が
可能となる。
【００７３】本発明は、パワーデバイスの低損失化・高
速スイッチング化、および、周辺回路の低インダクタン
ス化、スナバレス化等に必要なダイオードとして大きな
貢献をなすものである。
速スイッチング化、および、周辺回路の低インダクタン
ス化、スナバレス化等に必要なダイオードとして大きな
貢献をなすものである。
【図１】（ａ）は本発明実施例１のスイッチングダイオ
ードの部分断面図、（ｂ）はその不純物濃度分布図
ードの部分断面図、（ｂ）はその不純物濃度分布図
【図２】実施例１のダイオードの電流−電圧特性図
【図３】順バイアス時の１００A/cm2 におけるキャリア
分布図
分布図
【図４】実施例１のダイオードと従来型ｐｉｎダイオー
ドにおける逆回復過程の電流、電圧波形図
ドにおける逆回復過程の電流、電圧波形図
【図５】実施例２のダイオードの不純物濃度分布図
【図６】実施例３のダイオードの部分断面図
【図７】実施例４のダイオードのにおける空乏層のピン
チオフの説明図
チオフの説明図
【図８】実施例４のダイオードの部分断面図
【図９】本発明の実施例４のダイオードにおける逆回復
過程の電流、電圧波形図
過程の電流、電圧波形図
【図１０】実施例４のダイオードの逆回復ｄｉ／ｄｔ耐
量特性図
量特性図
【図１１】実施例５のダイオードの部分断面図
【図１２】実施例６のダイオードの部分断面図
【図１３】実施例７のダイオードの部分断面図
【図１４】実施例８のダイオードの部分断面図
【図１５】実施例９のダイオードの部分断面図
【図１６】従来のｐｉｎダイオードの部分断面図
【図１７】（ａ）はｐｉｎダイオードの電流帆電圧特性
図、（ｂ）は逆回復過程の電流、電圧波形図
図、（ｂ）は逆回復過程の電流、電圧波形図
【図１８】従来のＳＳＤの部分断面図
【図１９】従来のＭＰＳの部分断面図
【図２０】従来のＳＦＤの部分断面図
１ ｎドリフト層 ２ ｐアノード層またはｐチャネル領域 ３ ｎ+ カソード層 ４ ｐシールド領域、ｐ+ シールド領域またはｐ
+ シールド領域 ５ アノード電極 ６ カソード電極 ７ ｐｎ接合 ８ 合金層 ９ ｎ+ バリア層 １０ａ、１０ｂ 空間電荷領域端 １１ ショットキー接合
+ シールド領域 ５ アノード電極 ６ カソード電極 ７ ｐｎ接合 ８ 合金層 ９ ｎ+ バリア層 １０ａ、１０ｂ 空間電荷領域端 １１ ショットキー接合
Claims (10)
- 【請求項１】低不純物濃度の第一導電型ドリフト層の一
方の側に高不純物濃度の第一導電型カソード層を、他方
の側に第二導電型アノード層を有し、第一導電型カソー
ド層、第二導電型アノード層の表面にそれぞれ接触して
カソード電極、アノード電極が設けられたｐｉｎダイオ
ードにおいて、少なくとも第二導電型アノード層と第一
導電型ドリフト層との間の一部に第一導電型ドリフト層
より高不純物濃度の第一導電型バリア層を有することを
特徴とするダイオード。 - 【請求項２】アノード電極が、第二導電型アノード層に
覆われない第一導電型バッファ層の表面に接触してショ
ットキー接合を形成することを特徴とする請求項１記載
のダイオード。 - 【請求項３】第二導電型アノード層が接合深さの浅い第
二導電型チャネル領域と、接合深さの深い第二導電型シ
ールド領域とからなることを特徴とする請求項１または
２に記載のダイオード。 - 【請求項４】第二導電型シールド領域が第一導電型バリ
ア層内にあることを特徴とする請求項３記載のダイオー
ド。 - 【請求項５】第二導電型シールド領域が第一導電型ドリ
フト層に達することを特徴とする請求項３記載のダイオ
ード。 - 【請求項６】第二導電型シールド領域の表面不純物濃度
が第二導電型チャネル領域のそれより高いことを特徴と
する請求項３ないし５のいずれかに記載のダイオード。 - 【請求項７】第二導電型チャネル領域の表面不純物濃度
が第二導電型シールド領域のそれより高いことを特徴と
する請求項３ないし５のいずれかに記載のダイオード。 - 【請求項８】低不純物濃度の第一導電型ドリフト層の一
方の側に高不純物濃度の第一導電型カソード層を、他方
の側の少なくとも一部に第一導電型ドリフト層より高不
純物濃度の第一導電型バリア層を介して第二導電型アノ
ード層を有し、第一導電型カソード層、第二導電型アノ
ード層の表面にそれぞれ接触してカソード電極、アノー
ド電極が設けられたｐｉｎダイオードの製造方法におい
て、第一導電型カソード層、第一導電型バリア層、第二
導電型アノード層の少なくとも一つを不純物イオンの注
入と高温の拡散により形成することを特徴とするダイオ
ードの製造方法。 - 【請求項９】低不純物濃度の第一導電型ドリフト層の一
方の側に高不純物濃度の第一導電型カソード層を、他方
の側の少なくとも一部に第一導電型ドリフト層より高不
純物濃度の第一導電型バリア層を介して第二導電型アノ
ード層を有し、第一導電型カソード層、第二導電型アノ
ード層の表面にそれぞれ接触してカソード電極、アノー
ド電極が設けられたｐｉｎダイオードの製造方法におい
て、第一導電型カソード層、第一導電型バリア層、第二
導電型アノード層の少なくとも一つを気相または固相か
ら不純物拡散により形成することを特徴とするダイオー
ドの製造方法。 - 【請求項１０】低不純物濃度の第一導電型ドリフト層の
一方の側に高不純物濃度の第一導電型カソード層を、他
方の側の少なくとも一部に第一導電型ドリフト層より高
不純物濃度の第一導電型バリア層を介して第二導電型ア
ノード層を有し、第一導電型カソード層、第二導電型ア
ノード層の表面にそれぞれ接触してカソード電極、アノ
ード電極が設けられたｐｉｎダイオードの製造方法にお
いて、第一導電型カソード層、第一導電型バリア層、第
二導電型アノード層の少なくとも一つをエピタキシャル
成長により形成することを特徴とするダイオードの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12823099A JP3968912B2 (ja) | 1999-05-10 | 1999-05-10 | ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12823099A JP3968912B2 (ja) | 1999-05-10 | 1999-05-10 | ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323488A true JP2000323488A (ja) | 2000-11-24 |
| JP3968912B2 JP3968912B2 (ja) | 2007-08-29 |
Family
ID=14979722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12823099A Expired - Lifetime JP3968912B2 (ja) | 1999-05-10 | 1999-05-10 | ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3968912B2 (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737731B1 (en) * | 2000-06-26 | 2004-05-18 | Fairchild Semiconductor Corporation | Soft recovery power diode |
| US6791121B2 (en) * | 2001-02-23 | 2004-09-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2006156637A (ja) * | 2004-11-29 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | ダイオードおよびブリッジダイオード |
| US7102207B2 (en) | 2002-12-03 | 2006-09-05 | Kabushiki Kaisha Toshiba | Semiconductor device having rectifying action |
| JP2007535800A (ja) * | 2003-10-16 | 2007-12-06 | クリー インコーポレイテッド | ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス |
| WO2009022592A1 (ja) * | 2007-08-13 | 2009-02-19 | The Kansai Electric Power Co., Inc. | ソフトリカバリーダイオード |
| WO2009034658A1 (ja) * | 2007-09-14 | 2009-03-19 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置 |
| WO2010026653A1 (ja) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | 記憶装置 |
| CN102194894A (zh) * | 2011-05-06 | 2011-09-21 | 杭州杭鑫电子工业有限公司 | 一种抗电浪涌低压保护硅二极管及其制备方法 |
| JP2013021240A (ja) * | 2011-07-13 | 2013-01-31 | Toyota Central R&D Labs Inc | ダイオードおよび半導体装置 |
| WO2013014943A2 (en) | 2011-07-27 | 2013-01-31 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and mosfet |
| US8716811B2 (en) | 2011-03-28 | 2014-05-06 | Sony Corporation | Semiconductor device |
| WO2014112228A1 (ja) * | 2013-01-18 | 2014-07-24 | 株式会社日立パワーデバイス | ダイオード、電力変換装置 |
| US20140231867A1 (en) * | 2013-02-15 | 2014-08-21 | Toyota Jidosha Kabushiki Kaisha | Diode and semiconductor device including built-in diode |
| JP2014154849A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | 半導体装置 |
| US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2016009871A (ja) * | 2014-06-26 | 2016-01-18 | アーベーベー・テクノロジー・アーゲー | 逆導通パワー半導体デバイス |
| CN105679835A (zh) * | 2014-12-03 | 2016-06-15 | 瑞萨电子株式会社 | 半导体器件 |
| US9443766B2 (en) | 2015-02-09 | 2016-09-13 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing diode |
| JP2017028055A (ja) * | 2015-07-21 | 2017-02-02 | トヨタ自動車株式会社 | ダイオード |
| WO2018055318A1 (en) * | 2016-09-23 | 2018-03-29 | Dynex Semiconductor Limited | A Power MOSFET with an Integrated Schottky Diode |
| CN108598153A (zh) * | 2018-06-29 | 2018-09-28 | 北京世港晟华科技有限公司 | 软恢复功率半导体二极管及其制备方法 |
| JP2018198324A (ja) * | 2018-08-08 | 2018-12-13 | ローム株式会社 | ショットキーバリアダイオード |
| US10497816B2 (en) | 2011-07-28 | 2019-12-03 | Rohm Co., Ltd. | Semiconductor device |
| CN110970485A (zh) * | 2018-10-01 | 2020-04-07 | 爱动力半导体公司 | 载子注入控制快恢复二极管结构及制造方法 |
| CN111883577A (zh) * | 2020-06-16 | 2020-11-03 | 西安理工大学 | 一种SiC耐高压抗浪涌pn结单极二极管 |
| CN118380476A (zh) * | 2024-06-21 | 2024-07-23 | 杭州赛晶电子有限公司 | 内并联p+nn-n+型pn结的硅二极管、芯片及制造方法 |
| CN118943014A (zh) * | 2024-07-31 | 2024-11-12 | 常州银河电器有限公司 | 一种高浪涌高电压二极管产品制造工艺 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311314B (zh) * | 2012-03-11 | 2016-08-03 | 深圳市立德电控科技有限公司 | 快恢复二极管及制作该二极管的方法 |
-
1999
- 1999-05-10 JP JP12823099A patent/JP3968912B2/ja not_active Expired - Lifetime
Cited By (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737731B1 (en) * | 2000-06-26 | 2004-05-18 | Fairchild Semiconductor Corporation | Soft recovery power diode |
| US6791121B2 (en) * | 2001-02-23 | 2004-09-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7781869B2 (en) | 2002-12-03 | 2010-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device having rectifying action |
| US7102207B2 (en) | 2002-12-03 | 2006-09-05 | Kabushiki Kaisha Toshiba | Semiconductor device having rectifying action |
| JP2007535800A (ja) * | 2003-10-16 | 2007-12-06 | クリー インコーポレイテッド | ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス |
| JP2012134513A (ja) * | 2003-10-16 | 2012-07-12 | Cree Inc | ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス |
| JP2006156637A (ja) * | 2004-11-29 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | ダイオードおよびブリッジダイオード |
| WO2009022592A1 (ja) * | 2007-08-13 | 2009-02-19 | The Kansai Electric Power Co., Inc. | ソフトリカバリーダイオード |
| JP2009049045A (ja) * | 2007-08-13 | 2009-03-05 | Kansai Electric Power Co Inc:The | ソフトリカバリーダイオード |
| JPWO2009034658A1 (ja) * | 2007-09-14 | 2010-12-16 | 新電元工業株式会社 | 半導体装置 |
| JP5113076B2 (ja) * | 2007-09-14 | 2013-01-09 | 新電元工業株式会社 | 半導体装置 |
| WO2009034658A1 (ja) * | 2007-09-14 | 2009-03-19 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置 |
| WO2010026653A1 (ja) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | 記憶装置 |
| US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
| US8716811B2 (en) | 2011-03-28 | 2014-05-06 | Sony Corporation | Semiconductor device |
| CN102194894A (zh) * | 2011-05-06 | 2011-09-21 | 杭州杭鑫电子工业有限公司 | 一种抗电浪涌低压保护硅二极管及其制备方法 |
| JP2013021240A (ja) * | 2011-07-13 | 2013-01-31 | Toyota Central R&D Labs Inc | ダイオードおよび半導体装置 |
| WO2013014943A2 (en) | 2011-07-27 | 2013-01-31 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and mosfet |
| DE112012003111B4 (de) | 2011-07-27 | 2024-12-05 | Denso Corporation | Diode, Halbleitervorrichtung und Mosfet |
| US10658503B2 (en) | 2011-07-27 | 2020-05-19 | Toyota Jidosha Kabushiki Kaisha | Diode, semiconductor device, and MOSFET |
| US10147812B2 (en) | 2011-07-27 | 2018-12-04 | Toyota Jidosha Kabushiki Kaisha | Diode, semiconductor device, and MOSFET |
| US9520465B2 (en) | 2011-07-27 | 2016-12-13 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and MOSFET |
| US10497816B2 (en) | 2011-07-28 | 2019-12-03 | Rohm Co., Ltd. | Semiconductor device |
| US11355651B2 (en) | 2011-07-28 | 2022-06-07 | Rohm Co., Ltd. | Semiconductor device |
| US10964825B2 (en) | 2011-07-28 | 2021-03-30 | Rohm Co., Ltd. | Semiconductor device |
| US10665728B2 (en) | 2011-07-28 | 2020-05-26 | Rohm Co., Ltd. | Semiconductor device |
| US12062726B2 (en) | 2011-07-28 | 2024-08-13 | Rohm Co., Ltd. | Semiconductor device |
| US11664465B2 (en) | 2011-07-28 | 2023-05-30 | Rohm Co., Ltd. | Semiconductor device |
| JP2014138182A (ja) * | 2013-01-18 | 2014-07-28 | Hitachi Power Semiconductor Device Ltd | ダイオード、電力変換装置 |
| WO2014112228A1 (ja) * | 2013-01-18 | 2014-07-24 | 株式会社日立パワーデバイス | ダイオード、電力変換装置 |
| JP2014154849A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | 半導体装置 |
| US9276137B2 (en) | 2013-02-15 | 2016-03-01 | Toyota Jidosha Kabushiki Kaisha | Diode and semiconductor device including built-in diode |
| US20140231867A1 (en) * | 2013-02-15 | 2014-08-21 | Toyota Jidosha Kabushiki Kaisha | Diode and semiconductor device including built-in diode |
| JP2014157930A (ja) * | 2013-02-15 | 2014-08-28 | Toyota Central R&D Labs Inc | ダイオード及びダイオードを内蔵する半導体装置 |
| JP2016009871A (ja) * | 2014-06-26 | 2016-01-18 | アーベーベー・テクノロジー・アーゲー | 逆導通パワー半導体デバイス |
| JP2016111110A (ja) * | 2014-12-03 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN105679835A (zh) * | 2014-12-03 | 2016-06-15 | 瑞萨电子株式会社 | 半导体器件 |
| US9443766B2 (en) | 2015-02-09 | 2016-09-13 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing diode |
| JP2017028055A (ja) * | 2015-07-21 | 2017-02-02 | トヨタ自動車株式会社 | ダイオード |
| GB2569497B (en) * | 2016-09-23 | 2021-09-29 | Dynex Semiconductor Ltd | A power MOSFET with an integrated Schottky diode |
| GB2569497A (en) * | 2016-09-23 | 2019-06-19 | Dynex Semiconductor Ltd | A power MOSFET with an integrated Schottky diode |
| WO2018055318A1 (en) * | 2016-09-23 | 2018-03-29 | Dynex Semiconductor Limited | A Power MOSFET with an Integrated Schottky Diode |
| CN108598153B (zh) * | 2018-06-29 | 2023-12-29 | 南京晟芯半导体有限公司 | 软恢复功率半导体二极管及其制备方法 |
| CN108598153A (zh) * | 2018-06-29 | 2018-09-28 | 北京世港晟华科技有限公司 | 软恢复功率半导体二极管及其制备方法 |
| JP2018198324A (ja) * | 2018-08-08 | 2018-12-13 | ローム株式会社 | ショットキーバリアダイオード |
| CN110970485A (zh) * | 2018-10-01 | 2020-04-07 | 爱动力半导体公司 | 载子注入控制快恢复二极管结构及制造方法 |
| CN111883577A (zh) * | 2020-06-16 | 2020-11-03 | 西安理工大学 | 一种SiC耐高压抗浪涌pn结单极二极管 |
| CN111883577B (zh) * | 2020-06-16 | 2024-03-01 | 西安理工大学 | 一种SiC耐高压抗浪涌pn结单极二极管 |
| CN118380476A (zh) * | 2024-06-21 | 2024-07-23 | 杭州赛晶电子有限公司 | 内并联p+nn-n+型pn结的硅二极管、芯片及制造方法 |
| CN118943014A (zh) * | 2024-07-31 | 2024-11-12 | 常州银河电器有限公司 | 一种高浪涌高电压二极管产品制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3968912B2 (ja) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968912B2 (ja) | ダイオード | |
| US6696705B1 (en) | Power semiconductor component having a mesa edge termination | |
| JP4539011B2 (ja) | 半導体装置 | |
| EP3242330B1 (en) | Diode and power convertor using the same | |
| JP4843253B2 (ja) | 電力用半導体装置 | |
| US5241195A (en) | Merged P-I-N/Schottky power rectifier having extended P-I-N junction | |
| US8829533B2 (en) | Silicon carbide semiconductor device | |
| US7557386B2 (en) | Reverse conducting IGBT with vertical carrier lifetime adjustment | |
| JP4096838B2 (ja) | 半導体装置およびその製造方法 | |
| EP3948956B1 (en) | Segmented power diode structure with improved reverse recovery | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| CN114300543A (zh) | 一种电子抽取型续流二极管器件及其制备方法 | |
| GB2612636A (en) | Semiconductor device | |
| JPH10125896A (ja) | 絶縁ゲート型サイリスタ | |
| JPH09139492A (ja) | 絶縁ゲート型サイリスタ | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| US6218683B1 (en) | Diode | |
| JPH10326900A (ja) | 電力用ダイオード | |
| JP5359567B2 (ja) | 半導体装置およびその製造方法 | |
| JPWO1999063597A1 (ja) | ダイオード | |
| JP2024154946A (ja) | 半導体装置 | |
| JP5077508B2 (ja) | 半導体装置およびその製造方法 | |
| KR102170068B1 (ko) | 바이폴라 논-펀치-스루 전력 반도체 디바이스 | |
| US8969959B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN111969053A (zh) | 低导通压降二极管器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |