JP2000323514A - Ｉｃチップと回路基板との接続方法 - Google Patents

Ｉｃチップと回路基板との接続方法

Info

Publication number
JP2000323514A
JP2000323514A JP11131897A JP13189799A JP2000323514A JP 2000323514 A JP2000323514 A JP 2000323514A JP 11131897 A JP11131897 A JP 11131897A JP 13189799 A JP13189799 A JP 13189799A JP 2000323514 A JP2000323514 A JP 2000323514A
Authority
JP
Japan
Prior art keywords
ball
bonding
chip
circuit board
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11131897A
Other languages
English (en)
Other versions
JP3855532B2 (ja
Inventor
Yukihiro Maeda
幸宏 前田
Takashi Nagasaka
長坂　　崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP13189799A priority Critical patent/JP3855532B2/ja
Publication of JP2000323514A publication Critical patent/JP2000323514A/ja
Application granted granted Critical
Publication of JP3855532B2 publication Critical patent/JP3855532B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ＩＣチップと回路基板とをワイヤボンディン
グで形成された導線によって電気的に接続する方法にお
いて、回路基板と導線との接合性を確保するとともに多
ピンかつ狭ピッチのＩＣチップへのボンディングを可能
とする。 【解決手段】 第１のボール５ａでボールボンディング
を行って、ワイヤボンディングの２次側となるランド４
にバンプ６を形成する工程と、第１のボール５ａより小
さいボール径の第２のボール５ｂでボールボンディング
を行って、パッド３ａを１次側とし、バンプ６を２次側
としてワイヤボンディングを行って導線１０を形成し、
ＩＣチップ３および回路基板１とを電気的に接続する工
程とを備える。これにより、ランド４は大径の第１のボ
ール５ａで接合性を確保し、パッド３ａは小径の第２の
ボール５ｂではみ出し等を防いで多ピン、狭ピッチのＩ
Ｃチップ３にボンディングを行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップのパッ
ドと回路基板のランドとをワイヤボンディングで形成さ
れた導線によって電気的に接続する方法に関する。
【０００２】
【従来の技術】ＩＣチップおよび回路基板（配線基板）
とをＡｕワイヤを用いたワイヤボンディングにて電気的
に接続する場合に、一般に、回路基板上の配線材料がＣ
ｕ等のようなＡｕワイヤとの接合性の悪い材料である
と、配線（ランド）上に直接ボンディングを行うことが
できないとされている。
【０００３】このような回路基板でＩＣチップの電極
（パッド）および回路基板の電極（ランド）とにワイヤ
ボンディングを行う手順を図５に基づいて説明する。ま
ず、回路基板のランド上にＡｕワイヤにて予め接合性の
よいボールボンディングを行ってバンプを予め形成して
おく（図５（ａ）、（ｂ））。次に、ＩＣチップのパッ
ド上に１次ボンディングを行い（図５（ｃ））、続いて
配線上に形成しておいたバンプに２次ボンディングを行
う（図５（ｄ））。以上の図５（ａ）〜（ｄ）に示す工
程によって、Ａｕワイヤボンディングの接合性を確保し
ている。
【０００４】この方法によれば、回路基板のＣｕ等のラ
ンドとＡｕワイヤは接合性のよいボールボンディングで
接合し、さらに配線上のバンプとＡｕワイヤは通常のウ
ェッジボンディングで同質同材のＡｕ同士の接合を行う
ことによって良好な接合を得ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、近年、
ＩＣチップ上に形成されているボンディングパッドは多
ピン、狭ピッチ化が進んでおり、ＩＣチップ上のパッド
にボールボンディングを行う際には、パッドの大きさに
応じて小径のボールを用いなければならない。このと
き、チップ上のパッドにボールボンディングを行うのと
同じボール径のボールを用いて、基板上のＣｕ等のラン
ドにボールボンディングを行ったとすると、ボールの体
積が小さいため、Ｃｕ等のランドとＡｕワイヤの界面が
十分接合されないうちにつぶれてしまうことになる。そ
の結果、ボンディング後の接合強度が弱いばかりでな
く、ボンディング中においても接合が確保されず、はが
れてしまうという不具合が発生する。
【０００６】また、逆に基板ランド上へのボンディング
性を確保するために、ランドにボールボンディングを行
うのと同じボール径のボールを用いてＩＣチップ上のパ
ッドにボールボンディングと行うとすれば、ボールがパ
ッドから大きくはみ出してしまい隣り合うパッドでショ
ートしてしまうという不具合が発生する。本発明は、上
記点に鑑み、ＩＣチップと回路基板とをワイヤボンディ
ングで形成された導線によって電気的に接続する方法に
おいて、回路基板と導線との接合性を確保するとともに
多ピンかつ狭ピッチのＩＣチップへのボンディングを可
能とすることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、請求項１に記載の発明は、第１のボール
（５ａ）を形成してボールボンディングを行うことによ
り、ワイヤボンディングの２次側となるランド（４）に
バンプ（６）を形成するバンプ形成工程と、パッド（３
ａ）に応じて第１のボール（５ａ）より小径の第２のボ
ール（５ｂ）を形成してボールボンディングを行うこと
により、パッド（３ａ）を１次側としてワイヤボンディ
ングを行う１次側ボンディング工程と、バンプ（６）を
２次側としてワイヤボンディングを行って導線（１０）
を形成し、ＩＣチップ（３）および回路基板（１）とを
電気的に接続する２次側ボンディング工程とを備えるこ
とを特徴としている。
【０００８】これにより、回路基板（１）上のランド
（４）にボンディングを行う際には、大径の第１のボー
ル（５ａ）を用いてボールボンディングを行って接合性
を確保できるとともに、ＩＣチップ（３）上のパッド
（３ａ）にボンディングを行う際には、第１のボール
（５ａ）より小径の第２のボール（５ｂ）を用いてボー
ルボンディングを行い、パッド（３ａ）からのはみ出し
や、ショートを防ぐことができ、多ピンかつ狭ピッチの
ＩＣチップ（３）へのボンディングが可能となる。
【０００９】また、請求項２に記載の発明は、バンプ形
成工程は、ワイヤボンディングの２次側となるランド
（４）のすべてについて連続してバンプ（６）を形成す
ることを特徴としている。このようにすべてのランド
（４）について連続してボンディングを行うことによ
り、ランド（４）とパッド（３ａ）で異なるボール径の
ボールを形成してボールボンディングを行う場合に、ボ
ール径を変更することなくランド（４）にボールボンデ
ィングを行うことができ、ボンディングを効率よく行う
ことができる。
【００１０】また、請求項３に記載の発明は、ＩＣチッ
プ（３）が複数であり、異なるボール径の第２のボール
（５ｂ）を必要とするパッド（３ａ）が存在する場合に
は、ボンディング工程において、パッド（３ａ）に応じ
て第２のボール（５ｂ）のボール径を変更するととも
に、同じボール径の第２のボール（５ｂ）に対応するパ
ッド（３ａ）のすべてについて連続してワイヤボンディ
ングを行うことを特徴としている。
【００１１】これにより、複数のＩＣチップ（３）が回
路基板（１）に設置されており、各ＩＣチップ（３）に
おけるパッド（３ａ）の大きさ等が異なる場合には、そ
れぞれのパッド（３ａ）からはみ出したりすることなく
ボンディングを行うことができ、同じボール径の第２の
ボール（５ｂ）を必要するパッド（３ａ）についてボー
ル径を変更することなく連続してボンディングを行うこ
とができ、ボンディングを効率よく行うことができる。
【００１２】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【００１３】
【発明の実施の形態】以下、本発明を適用したＩＣチッ
プと回路基板との接続方法について図に基づいて説明す
る。図１から３は、本発明の第１実施形態に係るＩＣチ
ップ３と回路基板１との接続方法を示す工程図であり、
図４はボンディング後の回路基板を示している。なお、
図４ではＩＣチップ３上のパッド３ａを省略している。
以下、接続工程順に説明する。
【００１４】まず、回路基板（セラミック基板やプリン
ト基板などの基板）１を用意する。この回路基板１の一
面上には、ダイマウントペースト２（例えばはんだやＡ
ｇペースト）によりＩＣチップ３がダイマウントされ、
ＩＣチップ３上には、ＩＣチップ３の内部回路と電気的
に接続されたパッド３ａが設けられている。本実施形態
では、回路基板１には複数のＩＣチップ３が設置されて
いる。
【００１５】一方、回路基板１の一面上のうちＩＣチッ
プ３の設置領域と異なる部分には、Ｃｕ、Ｎｉ、フラッ
シュＡｕめっき等のようにＡｕワイヤと接合性の悪い配
線材料を用いたランド４が形成されている。そして、図
１（ａ）〜（ｄ）に示すように、このランド４上に、Ａ
ｕよりなる凸状のＡｕバンプ６を、Ａｕワイヤ５を用い
てボールボンディングにより形成する。これは、ＩＣチ
ップ３のパッド３ａとランド４との間をＡｕワイヤ５を
用いてワイヤボンディングして後述の導線１０を形成す
る場合に、Ａｕバンプ６と導線１０とを同質材質のＡｕ
により構成することにより、導線１０の接合性を良くす
るためである。
【００１６】具体的には、図１（ａ）に示すように、キ
ャピラリ７の貫通孔７ａにＡｕワイヤ５を挿通した状態
で、トーチ電極８からの放電によりキャピラリ７から突
出したＡｕワイヤ５の先端に第１のボール５ａを形成す
る。このとき、使用するＡｕワイヤ５の径が３０μｍの
場合には、第１のボール５ａのボール径ｄを７０〜８０
μｍとすることがランド４とＡｕワイヤ５との接続性を
確保するために最適である。本実施形態においては、第
１のボール５ａのボール径ｄを例えば７５μｍとしてい
る。
【００１７】次に、図１（ｂ）に示すように、キャピラ
リ７をランド４上に位置させてボールボンディングを行
う。このボールボンディングによってＡｕバンプ６を形
成する。次に、図１（ｃ）に示すように、キャピラリ７
を後方（Ａｕバンプ６に対しＩＣチップ３と反対側の方
向）に移動させてウェッジボンディングを行う。このと
き、キャピラリ７をランド４上に押しつけてＡｕバンプ
６から延びるＡｕワイヤ５を切断する。
【００１８】次に、再度、キャピラリ７を上方に移動さ
せ、図１（ｄ）に示すように、トーチ電極８からの放電
により、Ａｕワイヤ５の先端に第１のボール５ａを形成
する。以上の図１（ａ）〜（ｄ）の工程を順次繰り返
し、回路基板１のすべてのランド４上にＡｕバンプ６を
形成していく。図４（ａ）はすべてのランド４上にＡｕ
バンプ６を形成した状態の配線基板１を示す。
【００１９】次に、図２（ａ）に示すように、キャピラ
リ７の貫通孔７ａにＡｕワイヤ５を挿通した状態で、ト
ーチ電極８からの放電によりキャピラリ７から突出した
Ａｕワイヤ５の先端に上記第１のボール５ａより小径の
第２のボール５ｂを形成する。このとき、ＩＣチップ３
上におけるパッド３ａの大きさが９０〜１１０μｍであ
り、隣り合うパッド３ａの間隔が１００〜１４０μｍで
あるとすると、パッド３ａからのはみ出し等を防止する
ためには第２のボール５ｂのボール径を６０〜７０μｍ
とすることが最適である。本実施形態では、トーチ電極
８の電圧、電流量を調整することにより第２のボール５
ｂのボール径ｅを例えば６５μｍとしている。
【００２０】次に、図２（ｂ）に示すように、ＩＣチッ
プ３に形成されたパッド３ａ上にボールボンディング
（１次ボンディング）を行うとともに、図２（ｃ）に示
すように、上記工程で形成したランド４上のバンプ６に
ウェッジボンディング（２次ボンディング）を行う。こ
れにより、ＩＣチップ３のパッド３ａとランド４上のバ
ンプ６との間にＡｕよりなる上記導線１０が形成され、
ＩＣチップ３と回路基板１とが電気的に接続される。
【００２１】以上の図２（ａ）〜（ｃ）の工程を順次繰
り返して、第２のボール５ｂの同じボール径ｅを必要と
するすべてのパッド３ａ、すなわち大きさや間隔が同程
度であるすべてのパッド３ａについてボンディングを行
う。図４（ｂ）は、以上の図２（ａ）〜（ｃ）の工程に
より、大きさ、間隔が同じであるすべてのパッド３ａに
ボンディングが終了した後の回路基板１を示している。
【００２２】また、本実施形態のように複数のＩＣチッ
プ３が回路基板１に設置されており、さらに、各ＩＣチ
ップ３でパッド３ａの大きさ等が異なる場合には、各Ｉ
Ｃチップ３ごとに、そのパッド３ａの大きさ、間隔に応
じたボール径の第２のボール５ｂを形成する。例えば、
図３に示すように、上記のボール径ｅより大きく第１の
ボールのボール径ｄより小さいボール径ｆの第２のボー
ル５ｂをトーチ８の電流、電圧量を調整して形成する。
【００２３】そして、上記で図２（ｂ）、（ｃ）に基づ
いて説明したのと同様に、ＩＣチップ３に形成されたパ
ッド３ａ上にボールボンディング（１次ボンディング）
を行うとともに、ランド４上のバンプ６にウェッジボン
ディング（２次ボンディング）を行う。図４（ｃ）は、
以上の工程によってすべてのパッド３ａにボンディング
が終了し、ＩＣチップ３と回路基板１とが電気的に接続
された後の回路基板１を示している。
【００２４】以上のように、本発明によれば、回路基板
１上のランド４側は大きなボール径の第１のボール５ａ
にてボールボンディングを行って接合性を確保すること
ができる。そして、ＩＣチップ３のパッド３ａ側はパッ
ド３ａの大きさ、間隔に合わせて、第１のボール５ａよ
り小径の第２のボール５ｂを形成し、この第２のボール
５ｂにてボールボンディングを行うことにより、パッド
３ａからのはみ出し、ショートを防止することができ
る。従って、回路基板１と導線１０との接合性を確保で
きるとともに多ピンかつ狭ピッチのＩＣチップ３へのボ
ンディングを可能にすることができる。
【図面の簡単な説明】
【図１】第１のボールにてランド上にバンプを形成する
手順を示す工程図である。
【図２】第２のボールにてパッドとバンプとを接続する
手順を示す工程図である。
【図３】第２のボールのボール径を変更した場合を示す
側面図である。
【図４】ＩＣチップと配線基板とを接続する各段階にお
ける配線基板の状態を示す平面図である。
【図５】従来技術のＩＣチップと配線基板との接続手順
を示す工程図である。
【符号の説明】
１…回路基板、３…ＩＣチップ、３ａ…パッド、４…ラ
ンド、５…Ａｕワイヤ、５ａ…第１のボール、５ｂ…第
２のボール、６…凸状のＡｕバンプ、１０…導線。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップ（３）のパッド（３ａ）およ
    び回路基板（１）のランド（４）とをワイヤボンディン
    グで形成された導線（１０）で電気的に接続する方法で
    あって、 第１のボール（５ａ）を形成してボールボンディングを
    行うことにより、ワイヤボンディングの２次側となる前
    記ランド（４）にバンプ（６）を形成するバンプ形成工
    程と、 前記第１のボール（５ａ）より小さいボール径の第２の
    ボール（５ｂ）を形成してボールボンディングを行うこ
    とにより、前記パッド（３ａ）を１次側としてワイヤボ
    ンディングを行うとともに、前記バンプ（６）を２次側
    としてワイヤボンディングを行って前記導線（１０）を
    形成し、前記ＩＣチップ（３）および前記回路基板
    （１）とを電気的に接続するボンディング工程とを備え
    ることを特徴とするＩＣチップと回路基板との接続方
    法。
  2. 【請求項２】 前記バンプ形成工程は、ワイヤボンディ
    ングの２次側となる前記ランド（４）のすべてについて
    連続して前記バンプ（６）を形成することを特徴とする
    請求項１に記載のＩＣチップと回路基板との接続方法。
  3. 【請求項３】 前記ＩＣチップ（３）が複数であり、異
    なるボール径の前記第２のボール（５ｂ）を必要とする
    前記パッド（３ａ）が存在する場合には、 前記ボンディング工程において、前記パッド（３ａ）に
    応じて前記第２のボール（５ｂ）のボール径を変更する
    とともに、同じボール径の前記第２のボール（５ｂ）に
    対応する前記パッド（３ａ）のすべてについて連続して
    ワイヤボンディングを行うことを特徴とする請求項２記
    載のＩＣチップと回路基板との接続方法。
JP13189799A 1999-05-12 1999-05-12 Ｉｃチップと回路基板との接続方法 Expired - Fee Related JP3855532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13189799A JP3855532B2 (ja) 1999-05-12 1999-05-12 Ｉｃチップと回路基板との接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13189799A JP3855532B2 (ja) 1999-05-12 1999-05-12 Ｉｃチップと回路基板との接続方法

Publications (2)

Publication Number Publication Date
JP2000323514A true JP2000323514A (ja) 2000-11-24
JP3855532B2 JP3855532B2 (ja) 2006-12-13

Family

ID=15068725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13189799A Expired - Fee Related JP3855532B2 (ja) 1999-05-12 1999-05-12 Ｉｃチップと回路基板との接続方法

Country Status (1)

Country Link
JP (1) JP3855532B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10233607A1 (de) * 2002-07-24 2004-02-12 Siemens Ag Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung
DE102005006333A1 (de) * 2005-02-10 2006-08-31 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und Verfahren zur Herstellung desselben
WO2017080816A1 (de) * 2015-11-09 2017-05-18 Robert Bosch Gmbh Kontaktieranordnung für ein leiterplattensubstrat und verfahren zum kontaktieren eines leiterplattensubstrats

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10233607A1 (de) * 2002-07-24 2004-02-12 Siemens Ag Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung
DE10233607B4 (de) * 2002-07-24 2005-09-29 Siemens Ag Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung
US7053489B2 (en) 2002-07-24 2006-05-30 Siemens Aktiengesellschaft Arrangement with a semiconductor chip and support therefore and method for a bonded wire connection
DE102005006333A1 (de) * 2005-02-10 2006-08-31 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und Verfahren zur Herstellung desselben
DE102005006333B4 (de) * 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
US7391121B2 (en) 2005-02-10 2008-06-24 Infineon Technologies Ag Semiconductor device with a number of bonding leads and method for producing the same
WO2017080816A1 (de) * 2015-11-09 2017-05-18 Robert Bosch Gmbh Kontaktieranordnung für ein leiterplattensubstrat und verfahren zum kontaktieren eines leiterplattensubstrats

Also Published As

Publication number Publication date
JP3855532B2 (ja) 2006-12-13

Similar Documents

Publication Publication Date Title
US8129263B2 (en) Wire bond interconnection and method of manufacture thereof
JP2001267359A (ja) 半導体装置の製造方法及び半導体装置
JPH07183333A (ja) 電子パッケージおよびその作製方法
US7025247B2 (en) Wire bonding method
US6455355B1 (en) Method of mounting an exposed-pad type of semiconductor device over a printed circuit board
JPH11312711A (ja) 電子部品の接続方法
JP3570551B2 (ja) ワイヤボンディング方法
JP3855532B2 (ja) Ｉｃチップと回路基板との接続方法
US6428908B1 (en) Contact and method for producing a contact
JP3887993B2 (ja) Ｉｃチップと回路基板との接続方法
JP3972518B2 (ja) ボールボンディング方法および電子部品の接続方法
JP3997665B2 (ja) 半導体素子と回路基板との接続方法
JPH11163489A (ja) 電子部品の実装構造
JP2000164786A (ja) 半導体パッケージ及び半導体装置
JP3855523B2 (ja) Ｉｃチップと回路基板との接続方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JP2001007142A (ja) ワイヤボンディング用キャピラリおよび電子部品の接続方法
JPH11176878A (ja) 半導体装置、その製造方法および実装方法
JP3810155B2 (ja) ワイヤボンディング方法
JP2550219Y2 (ja) 回路基板装置
JP3510219B2 (ja) 半導体装置用テープキャリア
JPH11224888A (ja) 半導体装置およびその製造方法
JPH06252215A (ja) フィルムキャリア
JP2001053195A (ja) 半導体装置の製造方法
JPH11330125A (ja) キャピラリ、バンプ形成方法、並びに電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees