JP2000323563A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000323563A
JP2000323563A JP11133562A JP13356299A JP2000323563A JP 2000323563 A JP2000323563 A JP 2000323563A JP 11133562 A JP11133562 A JP 11133562A JP 13356299 A JP13356299 A JP 13356299A JP 2000323563 A JP2000323563 A JP 2000323563A
Authority
JP
Japan
Prior art keywords
film
oxide film
etching
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11133562A
Other languages
English (en)
Inventor
Akira Mansei
彰 満生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11133562A priority Critical patent/JP2000323563A/ja
Priority to US09/571,733 priority patent/US6372602B1/en
Priority to GB0011692A priority patent/GB2351842A/en
Priority to KR1020000025936A priority patent/KR20010014912A/ko
Priority to TW089109400A priority patent/TW463292B/zh
Publication of JP2000323563A publication Critical patent/JP2000323563A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4083—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by their behaviours during the lithography processes, e.g. soluble masks or redeposited masks

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 ディボットの発生しない半導体の製造方法を
提供すること。 【解決手段】 シリコン基板２に対し、パッド酸化膜と
なる熱酸化膜４を５〜３０ｎｍ形成し、ＣＭＰストッパ
ーとなるシリコン窒化膜６を１００〜３００ｎｍ堆積さ
せ、それを所望の素子分離領域になるようレジスト８に
てパターニングを行う。ドライエッチング法によりシリ
コン窒化膜６、熱酸化膜４及びシリコン基板２を異方的
にエッチングしトレンチを形成する。この後、等方的ド
ライエッチングを用い、シリコン窒化膜６に対して等方
的かつ選択的にエッチングを行う。そのエッチング形状
の結果、シリコン窒化膜６はレジスト８及びシリコン基
板２に対して後退した形状となる。これにより、トレン
チ内に堆積した素子分離酸化膜１０は、トレンチの上部
で広がり、そ野後のエッチングによってもディボット２
２が発生しない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シャロートレンチ
アイソレーション（ＳＴＩ）の形成において、素子分離
酸化膜の溝状段差（ディボット）の発生の抑制、及び素
子分離酸化膜の「す」の発生を抑制する方法を提供する
ものである。
【０００２】
【従来の技術】近年の超ＬＳＩデバイスでは、更なる微
細化及び素子分離特性の向上のため、素子分離構造とし
て、シャロートレンチアイソレーション（ＳＴＩ）構造
が用いられるようになっている。この構造は、従来のＬ
ＯＣＯＳ構造と比べて素子分離特性に優れ、その専有面
積も小さいため、ＬＳＩの高集積化に適しており、その
構造を適用したデバイスは年々増加している。
【０００３】従来のＳＴＩ形成方法を説明する。まず、
図４に示すように、シリコン基板２に対し、パッド酸化
膜となる熱酸化膜４を形成し、ＣＭＰストッパーとなる
シリコン窒化膜６を堆積させ、それを所望の素子分離領
域になるようレジスト８にてパターニングを行う。この
構造に対し、ドライエッチング法によりシリコン窒化膜
６、酸化膜４及びシリコン基板２を異方的にエッチング
する（図５参照）。この後、図１３に示すように、レジ
スト８を剥離し、素子分離酸化膜１０となるプラズマ酸
化膜を堆積し、それをＣＭＰ法を用いシリコン窒化膜６
をストッパーとして研磨を行う。そして図１０に示すよ
うに、シリコン窒化膜６をウェットエッチングにより除
去し、更にパッド酸化膜４を酸化膜ウェットエッチング
により除去していた。
【０００４】
【発明が解決しようとする課題】しかしながら、この様
なＳＴＩ構造はデバイス特性に優れているが、デバイス
の形成方法において問題も発生している。その一つが素
子分離領域の際にできる素子分離酸化膜の溝状段差（デ
ィボット）である。
【０００５】これは、現在のＳＴＩ形成方法では、ＣＭ
Ｐ研磨後、ストッパーとなるシリコン窒化膜６を除去し
た際、シリコン基板２に対して、図１１に示すように素
子分離酸化膜１０が飛び出すようになっている。そのた
め、そのまま後工程の酸化膜ウェットエッチングを施し
た際に発生していた。つまり、酸化膜ウェットエッチン
グは等方的に進行するため、素子分離酸化膜１０も図１
２のａ、ｂ、ｃの各矢印に示すように等方的にエッチン
グされ、その結果、その形状は図１２に示すような溝状
段差（ディボット２２）を伴う形状となる。実際には、
このパッド酸化膜除去以外にも、ゲート酸化膜成長の前
処理等の酸化膜ウェットエッチングが行われるため、そ
のディボット形状は更に顕著になる。
【０００６】ディボット２２の発生について詳しく述べ
る。トレンチの形状は、図５に示すような形状になり、
この後、パッド酸化膜の除去や、ゲート酸化膜成長の前
処理等で種々の酸化膜ウェットエッチングが行われるこ
とになる。酸化膜ウェットエッチングは、等方性エッチ
ングであるので、エッチングの進行は図１２に示すよう
に３つの方向が存在することになる。つまり、素子分離
酸化膜１０を縦方向にエッチングする「ａ」と、単純に
横方向に進む「ｂ」と、ディボットの原因となる「ｃ」
である。このとき、パッド酸化膜が存在している間は
「ｃ」のエッチングは進行しないのであるが、実際には
パッド酸化膜４の膜厚は５〜３０ｎｍと非常に薄いの
で、瞬時に除去されてしまい、「ｃ」のエッチングが進
行する。その結果、シリコン基板２と素子分離酸化膜１
０の界面でのエッチングが進行するため、図１２に示す
ようなディボット２２が発生する。
【０００７】この様なディボット２２のある場合、後工
程で行うフォトリソグラフィーは、下地段差が大きくな
るために、露光時にハレーションの影響を受け、非常に
困難になる。また、ドライエッチングも被エッチング膜
の膜厚が異なってしまうため、同様に困難となる。
【０００８】また、ドライエッチングについては、ディ
ボット２２の段差があることにより、被エッチング膜の
高さ方向の膜厚が、ディボット２２とその他の箇所で異
なってしまうため、下地との選択制の確保や、形状制御
等が困難となる。
【０００９】また、この様なディボット２２だけでな
く、素子分離酸化膜成長時に埋め込み性が完璧でない場
合、図１４に示すように素子分離酸化膜１０内に何も埋
まっていない空洞部２０、すなわち「す」が発生する場
合がある。これは、素子分離領域が狭く深い場合、縦方
向の成膜レートに対し横方向の成膜レートが無視できな
い領域にあるので、埋め込みが横方向の成膜レートに律
速したとき生じるものである。
【００１０】「す」の発生について詳しく説明する。図
７に示すようなトレンチエッチング後の形状に対し、素
子分離酸化膜１０を成長させたとき、素子分離酸化膜１
０の成長は、トレンチ底部よりもトレンチ上部において
成膜レートは速くなる傾向がある。トレンチ底部の酸化
膜が成長する前にトレンチ上部の素子分離酸化膜１０が
成長すると、トレンチ溝の上部を塞いでしまい、それ以
上素子分離酸化膜１０が内部で成長できなくなり、素子
分離酸化膜１０の内部に「す」を生じてしまう。「す」
が存在した場合、後工程のＣＭＰ研磨時に深い溝が生じ
てしまうため、上記と同様な問題が発生する。
【００１１】本発明は、シャロートレンチアイソレーシ
ョン（ＳＴＩ）の形成において、ＳＴＩ形成時に生じる
素子分離酸化膜の溝状段差（ディボット）及び「す」の
発生を抑制し、その後のリソグラフィーやドライエッチ
ングを容易にすることを目的としたものである。
【００１２】
【課題を解決するための手段】本発明では、上記課題を
解決するため、半導体の製造方法を次のように構成し
た。
【００１３】すなわち、シリコン窒化膜・酸化膜及びシ
リコン基板のエッチング後に、ＣＭＰのストッパー膜で
あるシリコン窒化膜等の酸化防止膜の選択的かつ等方的
エッチングを行うようにした。これを行うことにより、
酸化防止膜が後退するのでサイドエッチング形状にな
り、この後成長させる素子分離酸化膜が酸化膜上にも堆
積されることになる。その結果、酸化膜ウェットエッチ
ング時に素子分離領域上の酸化膜がエッチングされるこ
とを妨げるので、ウェットエッチングにより生じるディ
ボットの発生は抑制される。更に、素子分離酸化膜成長
において、開口部が拡大して埋め込み領域の深さが実質
的に減少するので、埋め込み特性が向上し、「す」の発
生を抑制することが可能となる。
【００１４】
【発明の実施の形態】本発明にかかる半導体装置の製造
方法の一実施形態について説明する。
【００１５】半導体装置の一実施形態を、図３に示す。
これは、シリコン基板２に、幅０．１〜１．０μｍ，深
さ２００〜６００ｎｍの溝状に素子分離となる酸化膜を
埋め込んだ構造であり、このとき、シリコン基板２と素
子分離酸化膜１０は、完全に平坦化されている。
【００１６】次に、製造方法について説明する。まず、
図４に示すようにシリコン基板２に対し、パッド酸化膜
となる熱酸化膜４を５〜３０ｎｍ形成し、ＣＭＰストッ
パーとなるシリコン窒化膜６を１００〜３００ｎｍ堆積
させ、それを所望の素子分離領域になるようレジスト８
にてパターニングを行う。この構造に対し、図５に示す
ようにドライエッチング法によりシリコン窒化膜６、熱
酸化膜４及びシリコン基板２を異方的にエッチングす
る。なお、シリコン基板２のエッチング量は２００〜６
００ｎｍとする。ここまでは従来例と同様である。
【００１７】この後、等方的ドライエッチングを用い、
シリコン窒化膜６に対して等方的かつ選択的にエッチン
グを行う。そのエッチング形状の結果を図６に示す。図
６に示すように、シリコン窒化膜６はレジスト８及びシ
リコン基板２に対して後退した形状となる。このときの
シリコン窒化膜６の後退量は０．０５〜０．３μｍとす
るが、シリコン窒化膜６の膜厚より大きい方が好まし
い。
【００１８】この処理の後、レジスト８を剥離し、素子
分離酸化膜１０となるプラズマ酸化膜１２を２００〜８
００ｎｍ堆積し（図９参照）、それをＣＭＰ法を用いシ
リコン窒化膜６をストッパーとしてプラズマ酸化膜１２
の研磨を行う。結果を図２に示す。そして、図１に示す
ようにシリコン窒化膜６をウェットエッチングにより除
去し、更に拡散層上にある素子分離酸化膜１０及び熱酸
化膜４を酸化膜ウェットエッチングにより除去する（図
３参照）。
【００１９】これにより、図３に示すような構造な平坦
な形状に形成することができ、ウェットエッチングによ
り生じるディボットの発生が抑制され、また埋め込み特
性が向上し、「す」の発生を抑制することが可能とな
る。
【００２０】（発明の他の実施形態）
【実施形態１】上記発明の効果が得られる他のデバイス
構造として、図６に示したレジスト８に代えて、シリコ
ン窒化膜６の上に酸化膜を堆積した構造でもよい。この
場合、シリコン窒化膜６上の酸化膜はＣＭＰの研磨によ
り除去される。
【００２１】
【実施形態２】上記実施形態では、シリコン窒化膜６の
等方性エッチングにドライエッチングを用いているが、
これをシリコン窒化膜６のウェットエッチングに代えて
用いてもよい。
【００２２】
【実施形態３】上記実施形態では、素子分離酸化膜１０
としてプラズマ酸化膜１２を用いているが、これは低圧
及び常圧成長法により成膜した酸化膜でもよい。また、
同じプラズマでも、バイアスを印加したバイアスプラズ
マ酸化膜でも同じ効果が得られる。
【００２３】
【実施形態４】上記実施形態では、ＣＭＰ後のシリコン
窒化膜除去方法として、シリコン窒化膜ウェットエッチ
ングを用いているが、これをドライエッチングで行った
としてもよい。
【００２４】
【実施形態５】上記実施形態では、シリコン窒化膜６上
に堆積した素子分離酸化膜１０の除去方法として、ＣＭ
Ｐ研磨を用いているが、これを酸化膜ドライエッチング
もしくはウェットエッチングを用いてもよい。
【００２５】
【実施形態６】上記実施形態では、シリコントレンチエ
ッチング後、レジスト８を剥離しないままシリコン窒化
膜６の等方性エッチングを行っているが、レジスト除去
後に行ってもよい。但し、シリコン窒化膜６の膜厚は、
シリコン窒化膜６のエッチング後でもＣＭＰのストッパ
ーとして機能するだけの膜厚を確保するよう設定する必
要がある。
【００２６】他の形成方法として、Ａｒスパッタエッチ
を用いてもよい。これは、シリコントレンチエッチング
後、一旦レジスト８を剥離する。この後、Ａｒスパッタ
エッチを行い、シリコン窒化膜６の角が取れるようにす
る。すると、図８に示すように素子分離領域のシリコン
窒化膜６が広がるので、素子分離酸化膜１０の埋め込み
が容易になり、「す」の発生を抑制することが可能とな
る。
【００２７】他の形成方法として、シリコントレンチエ
ッチングをレジスト剥離後に行えば、シリコンエッチン
グ中にマスクであるシリコン窒化膜６の角部がエッチン
グされるので、上述したと同様の効果が得られる。
【００２８】また、Ａｒスパッタエッチに代えて、Ｎ
ｅ，Ｘｅ等の希ガスを用いてもよい。
【００２９】
【発明の効果】本発明にかかる半導体の製造方法は、ト
レンチエッチング後に酸化防止膜の等方エッチングを行
うことにより、ＣＭＰ研磨を行なってシリコン窒化膜
（酸化防止膜）をウェットエッチングした後の素子分離
酸化膜が横に張り出しているため、エッチングの進行に
よるディボットの発生は抑制され、平坦化された素子分
離形状が形成される。
【００３０】また、このとき、拡散領域上に酸化膜が存
在するため、その後のウェットエッチングはその膜厚分
必要となるが、横方向の張り出しが十分にあれば、
「ｃ」方向のエッチングが進むことはない。
【００３１】また本発明では、シリコン窒化膜を横方向
にエッチングしているので、素子分離酸化膜が横方向に
成長したとしても、シリコン窒化膜部では、その間隔が
広くなっているので、酸化膜成長時にトレンチ溝の上部
を塞ぐことはなくなり、「す」の発生を防止することが
できる。
【図面の簡単な説明】
【図１】本発明の製造方法にかかる半導体装置のシリコ
ン窒化膜ウェットエッチング後の断面図。
【図２】本発明の製造方法にかかる半導体装置のＣＭＰ
研磨後の断面図。
【図３】本発明の製造方法にかかる半導体装置のシャロ
ートレンチアイソレーションの断面図。
【図４】本発明の製造方法にかかる半導体装置のパター
ニング後の断面図。
【図５】本発明の製造方法にかかる半導体装置のトレン
チシリコンエッチング後の断面図。
【図６】本発明の製造方法にかかる半導体装置の等方性
シリコン窒化膜ウェットエッチング後の断面図。
【図７】従来例にかかる半導体装置のトレンチシリコン
エッチング後の断面図。
【図８】他の実施形態にかかる半導体装置のＡｒスパッ
タエッチング後の断面図。
【図９】本発明の製造方法にかかる半導体装置の素子分
離酸化膜を成長させたときの断面図。
【図１０】従来例にかかる半導体装置のシリコン窒化膜
ウェットエッチング後の断面図。
【図１１】従来例にかかる半導体装置のＣＭＰ研磨後の
断面図。
【図１２】ディボットの存在するシャロートレンチアイ
ソレーションの断面図。
【図１３】従来例にかかる半導体装置のＣＭＰ研磨後の
断面図。
【図１４】従来例にかかる半導体装置の「す」が存在す
る素子分離酸化膜形状の断面図。
【符号の説明】
２ シリコン基板 ４ パッド酸化膜 ６ シリコン窒化膜 ８ フォトレジスト １０ 素子分離酸化膜 ２０ 空洞部（「す」） ２２ ディボット

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板の上に酸化膜を形成する工
    程と、 前記酸化膜の上に酸化防止膜を形成する工程と、 前記酸化膜、酸化防止膜を通して前記シリコン基板の所
    定の位置に溝を設ける溝形成工程と、 前記溝の内部に絶縁膜を埋め込む工程とを備え、 前記溝を形成した後、前記酸化防止膜を等方的にエッチ
    ングする工程を有することを特徴とした半導体装置の製
    造方法。
  2. 【請求項２】 シリコン基板の上に酸化膜を形成する工
    程と、 前記酸化膜の上に酸化防止膜を形成する工程と、 前記酸化防止膜の上に所定の形状にレジスト膜を形成す
    る工程と、 レジスト膜により前記酸化膜、酸化防止膜を通して前記
    シリコン基板の所定の位置に溝を設ける溝形成工程と、 前記酸化防止膜を等方的にエッチングする工程と、 前記溝の内部に絶縁膜を埋め込む工程と、 前記レジスト膜を除去する工程と。、 前記酸化防止膜を除去する工程と、 前記酸化膜を除去する工程とを備えたことを特徴とした
    半導体装置の製造方法。
  3. 【請求項３】 前記酸化防止膜は窒化シリコン膜である
    請求項１または２に記載の半導体装置の製造方法。
  4. 【請求項４】 前記酸化防止膜の等方性エッチングは等
    方性ドライエッチングであることを特徴とする請求項１
    〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 【請求項５】 前記酸化防止膜の等方性エッチングはウ
    ェットエッチングであることを特徴とする請求項１〜３
    のいずれか１項に記載の半導体装置の製造方法。
  6. 【請求項６】 シリコン基板上に酸化膜を形成する工程
    と、 該酸化膜上にシリコン窒化膜を形成する工程と、 該シリコン窒化膜上に所定の形状のレジスト膜を形成す
    る工程と、 前記シリコン窒化膜、酸化膜、シリコン基板に前記レジ
    ストによるエッチングを行ない、該シリコン基板にトレ
    ンチを形成する工程と、 前記シリコン窒化膜を等方的にエッチングし、該シリコ
    ン窒化膜の前記トレンチの周囲を後退させる工程と、 前記エッチングにより形成されたトレンチ内に素子分離
    膜を堆積させる工程と、 前記レジスト膜とシリコン窒化膜を除去する工程と、 前記シリコン基板上の酸化膜と素子分離膜を除去する工
    程とを備えたことを特徴とする半導体装置の製造方法。
JP11133562A 1999-05-14 1999-05-14 半導体装置の製造方法 Pending JP2000323563A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11133562A JP2000323563A (ja) 1999-05-14 1999-05-14 半導体装置の製造方法
US09/571,733 US6372602B1 (en) 1999-05-14 2000-05-15 Method of forming a shallow trench isolation structure in a semiconductor device
GB0011692A GB2351842A (en) 1999-05-14 2000-05-15 Method of forming a shallow trench isolation structure without divots in a semiconductor substrate
KR1020000025936A KR20010014912A (ko) 1999-05-14 2000-05-15 반도체장치 제조방법
TW089109400A TW463292B (en) 1999-05-14 2000-05-15 Method of forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11133562A JP2000323563A (ja) 1999-05-14 1999-05-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000323563A true JP2000323563A (ja) 2000-11-24

Family

ID=15107715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11133562A Pending JP2000323563A (ja) 1999-05-14 1999-05-14 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6372602B1 (ja)
JP (1) JP2000323563A (ja)
KR (1) KR20010014912A (ja)
GB (1) GB2351842A (ja)
TW (1) TW463292B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066408A (ja) * 2004-07-26 2006-03-09 Hitachi High-Technologies Corp ドライエッチング方法
US7323394B2 (en) 2004-10-06 2008-01-29 Oki Electric Industry Co., Ltd. Method of producing element separation structure
US7763516B2 (en) 2007-10-04 2010-07-27 Nec Electronics Corporation Manufacturing method of semiconductor device having trench isolation
CN102150253A (zh) * 2008-09-11 2011-08-10 美光科技公司 自对准沟槽的形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203894A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
KR20030001941A (ko) * 2001-06-28 2003-01-08 동부전자 주식회사 반도체소자의 제조방법
US6727158B2 (en) * 2001-11-08 2004-04-27 Micron Technology, Inc. Structure and method for forming a faceted opening and a layer filling therein
US6653203B1 (en) * 2002-05-23 2003-11-25 Taiwan Semiconductor Manufacturing Company Thin sidewall multi-step HDP deposition method to achieve completely filled high aspect ratio trenches
KR100546852B1 (ko) * 2002-12-28 2006-01-25 동부아남반도체 주식회사 반도체 소자의 제조 방법
US6905943B2 (en) * 2003-11-06 2005-06-14 Texas Instruments Incorporated Forming a trench to define one or more isolation regions in a semiconductor structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213196B1 (ko) 1996-03-15 1999-08-02 윤종용 트렌치 소자분리
US5712185A (en) * 1996-04-23 1998-01-27 United Microelectronics Method for forming shallow trench isolation
US5780346A (en) 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
JP3063686B2 (ja) 1997-06-13 2000-07-12 日本電気株式会社 半導体装置の製造方法
TW389982B (en) * 1998-01-26 2000-05-11 United Microelectronics Corp Method of manufacturing shallow trench isolation
JP3262059B2 (ja) 1998-02-12 2002-03-04 日本電気株式会社 半導体装置の製造方法
US6080637A (en) * 1998-12-07 2000-06-27 Taiwan Semiconductor Manufacturing Company Shallow trench isolation technology to eliminate a kink effect
US6140208A (en) * 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
US6093621A (en) * 1999-04-05 2000-07-25 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066408A (ja) * 2004-07-26 2006-03-09 Hitachi High-Technologies Corp ドライエッチング方法
US7323394B2 (en) 2004-10-06 2008-01-29 Oki Electric Industry Co., Ltd. Method of producing element separation structure
US7763516B2 (en) 2007-10-04 2010-07-27 Nec Electronics Corporation Manufacturing method of semiconductor device having trench isolation
CN102150253A (zh) * 2008-09-11 2011-08-10 美光科技公司 自对准沟槽的形成方法
US8552526B2 (en) 2008-09-11 2013-10-08 Micron Technology, Inc. Self-aligned semiconductor trench structures
US8685859B2 (en) 2008-09-11 2014-04-01 Micron Technology, Inc. Self-aligned semiconductor trench structures

Also Published As

Publication number Publication date
TW463292B (en) 2001-11-11
GB0011692D0 (en) 2000-07-05
KR20010014912A (ko) 2001-02-26
US6372602B1 (en) 2002-04-16
GB2351842A (en) 2001-01-10

Similar Documents

Publication Publication Date Title
JP2531492B2 (ja) 応力緩和形状のトレンチ隅部をｓｏｉウエハ内に形成する方法
KR0178823B1 (ko) 반도체장치 및 그 제조방법
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JP2000323563A (ja) 半導体装置の製造方法
US6828213B2 (en) Method to improve STI nano gap fill and moat nitride pull back
JP2001351865A (ja) 半導体装置の製造方法
US6103581A (en) Method for producing shallow trench isolation structure
CN112701043A (zh) 一种半导体器件的制造方法
JP2000183317A (ja) Ｓｏｉウェハ―の製造方法
JPH1041290A (ja) 半導体装置及びその素子分離方法
US6905943B2 (en) Forming a trench to define one or more isolation regions in a semiconductor structure
JP3680521B2 (ja) 半導体装置の製造方法
JP2001332613A (ja) 半導体装置の製造方法
JP3923584B2 (ja) 半導体装置の素子分離膜形成方法
KR100524459B1 (ko) 반도체 소자의 트랜치 형성 방법
JP3136654B2 (ja) シャロートレンチ形成方法
KR100478488B1 (ko) 반도체 소자 및 그 제조 방법
JP3190144B2 (ja) 半導体集積回路の製造方法
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR100446279B1 (ko) 반도체장치의 트랜치 식각방법
JPH0268929A (ja) 半導体装置の製造方法
KR100417574B1 (ko) 반도체소자제조방법
JPH0713999B2 (ja) 半導体装置の製造方法
JPH0321040A (ja) 半導体装置の製造方法
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021203