JP2000323628A

JP2000323628A - 半導体装置とその製造方法、およびこれを用いた電子機器

Info

Publication number: JP2000323628A
Application number: JP11128062A
Authority: JP
Inventors: Yoshihide Yamaguchi; 欣秀山口; Yasunori Narizuka; 康則成塚; Mitsuko Ito; 光子伊藤; Hiroyuki Tenmyo; 浩之天明
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-05-10
Filing date: 1999-05-10
Publication date: 2000-11-24

Abstract

(57)【要約】【課題】実装基板との熱膨張差によって生じる応力を確
実に緩和する低コストな半導体装置およびその製造方法
を提供する。【解決手段】本発明では、半導体素子表面のパッシベー
ション膜上に少なくとも１層以上の樹脂層を設け、前記
樹脂層内部および／または前記樹脂層表面に、前記半導
体素子電極部に接続された所望形状の導体層を有してい
る半導体装置において、前記樹脂層を少なくとも２層以
上の複数層で構成して、薄膜配線構造体として要求され
る諸特性を各々の層で分担させる。薄膜配線構造体に要
求される機能は様々であるが、少なくとも応力緩和機能
を有する応力緩和樹脂層と耐熱性を有する耐熱性樹脂層
とを含む機能分離多層膜構造であるように工夫すること
により、応力緩和機能とプロセス整合性とを両立させる
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＬＳＩを基板上に搭
載して機能させる電子機器全般に関する配線基板（回路
基板）の構造およびその製造方法に関する。特に、高密
度実装に適した半導体素子や接続信頼性を向上させたチ
ップサイズパッケージの構造およびそれらの製造方法に
関する。

【０００２】

【従来の技術】ＬＳＩを配線基板に直接接続する方法と
しては、ワイヤーボンド（ＷＢ）やテープオートメーテ
ィッドボンド（ＴＡＢ）などの方式が主流であった。こ
れらの方式では、柔軟性があって塑性変形しやすいＡｕ
細線などを用いてＬＳＩの外部接続端子と配線基板上の
接続電極との間を接続するところに特徴がある。このよ
うな塑性変形しやすい接続部を持つことによって、接続
時および接続後の熱工程におけるＬＳＩと配線基板との
熱膨張差は接続部の変形によって吸収され、高い接続信
頼性が確保できる（第１の従来技術）。

【０００３】しかしながら、上記第１の従来技術では、
その接続方法そのものに起因してＬＳＩの外部接続端子
はＬＳＩの４辺に配置する以外にはなく、ＬＳＩの接続
端子数増大には十分に対応できないという問題がある。

【０００４】上記第１の従来技術の問題を解決するため
に、ＬＳＩの外部接続端子をエリアアレイ状に配置する
とともに、ＬＳＩの外部接続端子と配線基板上の接続電
極との間をはんだボールで接続する方法が提案されてい
る（第２の従来技術）。

【０００５】上記第２の従来技術では、ＬＳＩと配線基
板とをエリアアレイ配列の微小なはんだボールのみで直
接接続するため、接続端子数が増大しても実装面積を増
やさずに済むというメリットがある。

【０００６】しかしながら、上記第２の従来技術ではＬ
ＳＩと配線基板との熱膨張差を微細なはんだボールのみ
で吸収させる構造であるため、接続部の信頼性は必ずし
も高くはない。ＬＳＩと配線基板との熱膨張差が大きい
場合には、はんだボールの塑性変形限界以上の変位を受
けて接続部が破壊されたり、あるいは塑性変形限界以下
のわずかな変位であっても変形を繰り返すことによって
疲労破壊が起こったりするからである。

【０００７】上記第２の従来技術の欠点を改良して接続
部の信頼性を高める技術として、ＬＳＩと配線基板との
間の空間にアンダーフィルレジンと呼ばれる樹脂を注入
・硬化させてＬＳＩと実装基板とを固着（以下ＬＳＩ基
板固着体）する方法がある。この技術によれば、ＬＳＩ
と実装基板とを固着したことによって熱応力をＬＳＩ基
板固着体全体に分散させてはんだ接合部に生じる歪み量
を平均化し、接合部位の破壊を防止することができる
（第３の従来技術）。

【０００８】しかしながら、上記第３の従来技術ではア
ンダーフィルをＬＳＩと基板との間の僅かな隙間から充
填するため、充填に長時間がかかったり、全体に均一に
充填されなかったり、あるいは、ボイドが発生したりす
るという問題（アンダーフィル充填不良）が発生する
（第３の従来技術における第１の課題）。

【０００９】また、これまではんだ接合部の塑性変形の
形で逃がしていた沿面方向の熱応力がＬＳＩ基板固着体
に全体に作用する結果として、ＬＳＩ基板固着体をその
膜厚方向にも変形させ、固着体全体が反るという現象が
起こる。この変形により、基板内配線が断線しやすくな
ったり、あるいはＬＳＩ内の素子特性が変動するという
問題が発生する場合がある（第３の従来技術における第
２の課題）。

【００１０】さらに、アンダーフィル充填不良（第３の
従来技術における第１の課題）を低減させるために、各
ＬＳＩチップの形状、寸法によってそれぞれに別々の条
件で充填作業を行うため、基板上に多数個のＬＳＩを実
装する場合には、操作が繁雑になるという問題もある
（第３の従来技術における第３の課題）。

【００１１】上記第３の従来技術の課題を解決するため
に、特開平10-125705号公報では圧縮成型法によって封
止樹脂を充填する技術を提案している（第４の従来技
術）。

【００１２】この技術では、ＬＳＩと実装基板とを金型
内に装着して樹脂を圧縮成型するので、アンダーフィル
充填不良（第３の従来技術における第１の課題）は発生
しない。

【００１３】しかしながら、はんだ接合部を包み込むよ
うに剛直な樹脂で固定することによって熱応力をＬＳＩ
基板固着体全体に分散させるという観点では上記第３の
従来技術と同じであり、個々のはんだボールかかる熱応
いずれかに記載の半導体装置力は低減されるものの、上
記第３の従来技術における第２の課題に対してはなんら
の解決にもなっていない。

【００１４】上記第２及び第３の従来技術の課題を解決
する別種の技術として、特開平10-092865号公報ではＬ
ＳＩのパッシベーション膜上に樹脂層−配線層−樹脂層
からなる薄膜配線を形成した後に、この薄膜配線に設け
た接続電極（パッケージ電極）と実装基板上の接続電極
とを接続することを提案している（第５の従来技術）。

【００１５】上記第５の従来技術における第１の特徴
は、ＬＳＩと実装基板との間の接合部がはんだボールと
薄膜配線とからなり、該薄膜配線の周囲には樹脂層が配
置された構造になっていることにある。このような構造
を取ることによって、ＬＳＩと配線基板との熱膨張差を
はんだボールと薄膜配線とに分散し、樹脂層が応力や衝
撃を吸収するので、はんだボール破断（第２の従来技術
の課題）を防止できる。さらに、ＬＳＩと実装基板とを
固着するわけではないのでＬＳＩや実装基板の変形（第
３の従来技術における第２の課題）を抑制できる。

【００１６】上記第５の従来技術における第２の特徴
は、ＬＳＩを個片に切断する前にパッシベーション膜上
に第１樹脂層−配線層−第２樹脂層からなる薄膜配線を
形成することにある。このような製造工程を経ることに
よって、複数個のＬＳＩチップをウェハ上で一括処理で
きるうえ、ＬＳＩチップを個片に切り離した後に個々の
ＬＳＩチップにアンダーフィルを充填する（第３の従来
技術における第３の課題）必要もない。

【００１７】これまでに述べたことから、上記第５の従
来技術はそれ以前の第１から第４の従来技術の課題をほ
ぼ解決できることがわかった。

【００１８】

【発明が解決しようとする課題】本発明者らはチップと
基板との接続信頼性の問題を根本的に解決し、接続信頼
性の良い高密度実装対応のチップとチップ製造技術を低
コストで提供することを目指して独自に検討したとこ
ろ、上記第５の従来技術には以下の（１）〜（７）に列
挙する課題があってさらに工夫が必要であることがわか
った。

【００１９】（１）パッシベーション膜上に形成する第
１樹脂層に半導体素子電極部を露出させるための開口部
を形成する工程がエッチングである。特開平10-092865
号公報では、第１樹脂層がポリイミド系樹脂、エポキシ
系樹脂、シリコーン系樹脂のいずれかであると述べられ
ているが、これらはいずれも熱硬化性樹脂であって耐薬
品性も高いためエッチング除去は容易でない。

【００２０】（２）第１樹脂層をエッチング除去できる
条件に対しては、一般的に使用されるエッチングレジス
トは耐性を持たない。従って、所望の開口部を有する第
１樹脂層を形成するには、レジストを第１樹脂層よりも
かなりの程度厚く形成するか、多層レジスト法を用いる
か、特別な材質のエッチングレジストを使用するなど、
煩雑で長時間・高コストを要する。

【００２１】（３）第１絶縁層をエッチングで形成する
ため、開口部の断面は上端が広がることは避けられな
い。開口部上端が拡がっていると隣の開口部との間の距
離が狭まり、絶縁不良や短絡を起こしやすくなるうえ、
エッチングレジストのフォトリソグラフィ工程での位置
精度要求が厳しくなるという問題もある。

【００２２】（４）上記（１）〜（３）の問題を抑制す
るためには第１樹脂層膜厚をごく薄くする必要がある
が、第１樹脂層を薄くすると発明の初期目的である薄膜
配線層（および樹脂層）の応力緩和機能が期待できな
い。

【００２３】（５）特開平10-092865号公報では第１樹
脂層、第２樹脂層、（およびポリイミド樹脂層）によっ
て応力が緩和すると述べている。しかしながら、ＬＳＩ
（Ｓｉ）や配線（Ｃｕ）の弾性係数は樹脂系材料と比べ
て凡そ１００倍程度大きい。従って、これら樹脂層が存
在してもＬＳＩや配線の沿面方向の熱膨張量への影響は
わずかであって、本公報で提案されている技術だけでＬ
ＳＩと実装基板との熱膨張差は縮まらない。

【００２４】（６）逆に、薄膜配線層の下部に第１樹脂
層を形成したことにより、線膨張係数が配線層よりも数
倍大きな第１樹脂層がパッケージ電極を押し上げる膜厚
方向の応力が発生して配線層が断線しやすくなるという
新たな課題が発生する。

【００２５】（７）上記（１）〜（６）で明らかなよう
に、発明の初期目的を達成するためには薄膜配線層に使
用する第１樹脂層や第２樹脂層は特定の膜厚、線膨張係
数、断面形状でなければならず、プロセスと整合する特
定範囲の物性値（耐熱性、加工性）をも有している必要
がある。

【００２６】本発明の目的は、第５の従来技術の課題を
解決して実装基板との熱膨張差によって生じる応力を確
実に緩和する低コストな半導体装置およびその製造方法
を提供することにある。

【００２７】

【課題を解決するための手段】前記目的を達成するため
に、本願発明では、半導体素子表面のパッシベーション
膜上に少なくとも１層以上の樹脂層を設け、前記樹脂層
内部および／または前記樹脂層表面に、前記半導体素子
電極部に接続された所望形状の導体層を有している半導
体装置において、前記樹脂層を少なくとも2層以上の複
数層で構成して、薄膜配線構造体として要求される諸特
性を各々の層で分担させることを提案する。薄膜配線構
造体に要求される機能は様々であるが、少なくとも応力
緩和機能を有する応力緩和樹脂層と耐熱性を有する耐熱
性樹脂層とを含む機能分離多層膜構造であるように工夫
することにより、応力緩和機能とプロセス整合性とを両
立させることができる。

【００２８】その際、半導体素子表面のパッシベーショ
ン膜上に設けられた樹脂層の内包する応力緩和樹脂層
が、その２５℃における弾性係数Ｅr（ヤング率；単位
＝Ｇｐａ）を２５℃における膜厚ｔr（単位＝μｍ）で
割り算して得られるＥr／ｔrが３．０未満となる樹脂で
あることが望ましく、さらに望ましくはＥr／ｔrが１．
０未満である。Ｅr／ｔrが３．０を越えて大きくなるの
は、少なくとも、ヤング率が大きいか、膜厚が薄いか、
のいずれかが満たされるときであるが、このいずれの場
合であっても、配線層への応力を緩和する能力は期待で
きない。逆に、Ｅr／ｔrが１．０未満であるような応力
緩和層を形成できる樹脂であれば、本願発明には特段の
支障はないが、室温（２５℃）におけるヤング率係数Ｅ
rが０．２〜１５．０ＧＰａの範囲の樹脂であることが
望ましい。室温におけるヤング率が０．２ＧＰａを下回
る材料を含む場合には、当該半導体装置を部品として含
む電子機器を使用するに際し、筐体へのわずかな衝撃に
よっても当該樹脂部が振動を起こして配線位置が変位し
て電気特性が安定しにくくなるという問題が発生する。
逆にヤング率が１５．０ＧＰａを越える樹脂は応力に追
従した変位がごくわずかであって応力緩和機能が高いと
は言えない。

【００２９】また、本発明では、樹脂層全体の膜厚（総
膜厚ｔ）が６〜２５０μｍの範囲であることが望まし
い。総膜厚が６μｍより薄くなると配線層の上面が露出
して腐蝕が進む可能性がある。逆に膜厚２５０μｍより
厚くなると成膜に時間がかかる上に膜厚の均一性も保て
なくなる。

【００３０】また、本発明では、上記機能分離多層膜構
造の樹脂層の破断伸びが２５℃において少なくとも５％
以上であることが望ましく、さらに好ましくは８％以上
である。破断伸びが５％を下回る場合には、熱応力が前
記応力緩和層の変形によって開放される際に破断を起こ
したり、あるいは、ハンドリングの際の衝撃で破断する
危険性が高くなる。

【００３１】一方、パッシベーション膜上に設けられた
樹脂層の内包する耐熱性樹脂層は、少なくともはんだ付
け時の熱に耐える必要があるので、ガラス転位温度（Ｔ
ｇ）あるいは融点（ｍｐ）は１００℃以上であることが
望ましい。Ｔｇやｍｐは高ければ高いほどプロセス中の
変成が少なくなるが、逆に、加工が困難になったり、あ
るいは入手が難しくなったりするのでＴｇ、あるいは、
ｍｐは４００℃以下であることが望ましい。また、Ｔｇ
が高い樹脂を用いると、応力フリーとなる点（Ｔｇ）と
室温（約２５℃）との温度差が大きくなることにより、
逆に熱応力が大きくなったりもするので、Ｔｇ、あるい
は、ｍｐはできる限り４００℃を越えないことが望まし
い。

【００３２】本発明で半導体素子表面のパッシベーショ
ン膜上に設けられた複数樹脂層としては、複数層の膜厚
方向平均ヤング率Ｅave（単位＝ＧＰａ；２５℃）と膜
厚方向平均線膨脹係数αave（−５５〜１５０℃範囲の
平均値；単位＝ｐｐｍ／℃）との積Ｅave×αaveが２０
〜４００の範囲であることが望ましく、さらに望ましい
範囲は３０〜２５０である。ヤング率と線膨脹係数との
積が４００を越えて大きくなる場合、例えば、ヤング率
＝４Ｇｐａで線膨脹係数＝１５０ｐｐｍ／℃の樹脂を用
いると、樹脂自身の沿面方向の伸びが大きくなって薄膜
配線を横から押す形になるので断線の危険性が高くな
る。一方、ヤング率と線膨脹係数との積が２０を下回る
樹脂は入手が困難なので、このような物性値の材料はコ
ストアップの原因となる。

【００３３】本発明では、半導体素子表面のパッシベー
ション膜上に設けられた複数層からなる樹脂層が、２５
℃における総膜厚t（単位＝μｍ）と膜厚方向平均線膨
脹係数αave（−５５〜１５０℃範囲の平均値；単位＝
ｐｐｍ／℃）とのｔ×αaveが２００〜４０，０００の
範囲であることが望ましい。膜厚と線膨脹係数の積は非
配線領域の樹脂層が示す熱膨張量の指標であるので、こ
の値が上記範囲を超えて大きくなるときには樹脂層の厚
み方向の変形量が大きくなって配線が厚み方向に引きの
ばされるために配線断線が起きやすくなる。逆に、上記
範囲を下回るような材料には応力緩和機能が全く期待で
きず、本発明の当初の目的が達成できない。

【００３４】本発明では、半導体素子表面のパッシベー
ション膜上に設けられた複数層からなる樹脂層のなかの
少なくとも１層が、感光性を有すると共に熱分解性温度
（５％重量減少温度）が２５０℃以上であることが望ま
しい。。感光性を有していることにより、所望箇所に開
口部を形成することができる。もしも、熱分解温度が２
５０℃を下回る樹脂層を用いる場合には、該樹脂層の外
部層を形成する工程が制限される。

【００３５】本発明では半導体素子表面のパッシベーシ
ョン膜上に設けられた複数層からなる樹脂層のうちパッ
シベーション膜に接している樹脂層が、フォトリソグラ
フィ工程によって所望箇所に開口部が形成された感光性
ポリイミドであり、前記開口部の底部では半導体素子電
極部の端部を完全に覆っていて、前記開口部の底部が半
導体素子電極部との間で為す角度が１００〜１５０度の
範囲であることが望ましい。ポリイミドはパッシベーシ
ョン膜上に形成する樹脂として実績がある。さらに、感
光性をも有するポリイミドであることによって、半導体
素子電極部に所望の開口部を精度良く、かつ低コストで
形成できる。但し、必要な開口部の数が少なく、厳しい
位置精度が求められる場合には、本発明でもレーザ加工
によって開口部を形成しても構わない。

【００３６】また、開口部の底部で電極部の端部を完全
に覆っていることにより、配線層との信頼性の高い接続
が達成できる。

【００３７】さらに前記開口部が順テーパーであり、開
口部の底部が半導体素子電極部との間で為す角度が１０
０〜１５０度の範囲に入っていることで、スパッタや蒸
着、めっきなどの配線形成プロセスで確実な配線接続が
確保できる。角度が１００度以下であるとスパッタや蒸
着、めっきの工程での配線形成すると配線の接続信頼性
が低くなり易い傾向がある。逆に、１５０度より大きい
と、樹脂層上部の開口径が大きくなりすぎて本発明の目
的である高密度実装対応が困難になる。

【００３８】本発明の技術は半導体装置、特にチップサ
イズパッケージ、およびその製造方法に好適であるがこ
れに限らず、ボールグリッドアレーなどへ適用しても差
し支えない。また、上記の半導体装置は他の配線基板と
接続することによって電子機器へ組み込むための部品、
あるいは電子装置そのものとして使用することもでき
る。

【００３９】本発明によると、半導体装置に上述のよう
な特徴を有する樹脂層を形成することによって、接続信
頼性が高く、電気特性に優れた、高密度実装に適した安
価な半導体装置を得ることができ、このような半導体装
置を適宜他の配線基板とはんだで接続することによっ
て、高性能な電子機器を提供できる。

【００４０】

【発明の実施の形態】以下本発明の実施形態について図
面を用いて説明する。

【００４１】[実施例１]図１は、本願発明による一実施
形態の半導体装置断面の一部であって、半導体素子電極
部とそこから引き出した配線、およびパッケージ電極
部、およびそれらの周囲の断面構造を示している。以
下、本実施形態の構造について図面に従って説明する。

【００４２】本実施形態の半導体装置は、パッケージ電
極７を通して実装基板と電気的に接続する。パッケ−ジ
電極７は、配線６によって半導体素子電極部２と電気的
に接続する。配線６の下には第１樹脂層を設けており、
配線６の上には第２樹脂層を形成してある。第１樹脂層
と半導体素子との間にはパッシベーション膜３が存在す
る。

【００４３】本実施例では、第１樹脂層には感光性ポリ
イミド（室温での弾性率＝３．０ＧＰａ、−５５〜１５
０℃範囲の平均線膨脹係数＝４０ｐｐｍ／℃、ガラス転
移温度＞３００℃、破断伸び＝２０％、膜厚１２μ
ｍ）、第２樹脂層には変成エポキシ樹脂（室温での弾性
率＝２．２Ｇｐａ、−５５〜１５０℃範囲の平均線膨脹
係数＝１２０ｐｐｍ／℃、ガラス転移点＝１２０℃、破
断伸び＝９％, 膜厚3μｍ）を用いており、樹脂層全膜
厚は約１５μｍで、平均すると弾性率は約２．８ＧＰ
ａ、線膨脹係数は約６０ｐｐｍ／℃である。

【００４４】第１樹脂層にはフォトリソ工程によって開
口部８を設けてあり、開口部８と半導体素子電極部とが
為す角９は１１０度である。

【００４５】本実施例の半導体装置を実装基板に搭載す
ると、基板と半導体装置との膨張差によって発生した応
力を配線、第１樹脂層、第２樹脂層がそれぞれ変形する
ことによって緩和できる。

【００４６】

【発明の効果】本発明によれば、接続信頼性が高く、電
気特性に優れた、高密度実装に適した安価な半導体装置
を得ることができ、このような半導体装置を適宜他の配
線基板とはんだで接続することによって、高性能な電子
機器を提供できる。

【図面の簡単な説明】

【図１】本発明による一実施形態の半導体装置断面概略
図の一部である。

【符号の説明】

１．半導体素子２．半導体素子電極部３．パッシベーション膜４．第１樹脂層５．第２樹脂層６．配線７．パッケージ電極８．第１樹脂層に開けた開口部９．第１樹脂層に開けた開口部と半導体素子電極部とが
為す角

───────────────────────────────────────────────────── フロントページの続き (72)発明者伊藤光子神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者天明浩之神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内Ｆターム(参考） 4M109 AA02 BA03 ED03 EE02 EE03

Claims

【特許請求の範囲】

【請求項１】半導体素子表面のパッシベーション膜上に
樹脂層を設け、前記樹脂層内部および／または前記樹脂
層表面に、前記半導体素子電極部に接続された所望形状
の導体層を有している半導体装置において、前記樹脂層
が少なくとも応力緩和機能を有する応力緩和樹脂層と耐
熱性を有する耐熱性樹脂層とを含む２層以上の複数層で
構成されていることを特徴とする半導体装置。
【請求項２】請求項１記載の半導体装置において、半導
体素子表面のパッシベーション膜上に設けられた樹脂層
の内包する応力緩和樹脂層が、その２５℃における弾性
係数Ｅr（ヤング率；単位＝ＧＰａ=）を２５℃における
膜厚ｔr（単位＝μｍ）で割り算して得られるＥr／ｔr
が１．０未満となる樹脂であることを特徴とする半導体
装置。
【請求項３】請求項１記載の半導体装置において、半導
体素子表面のパッシベーション膜上に設けられた樹脂層
の内包する耐熱性樹脂層が、ガラス転位温度（Ｔｇ）あ
るいは融点（ｍｐ）が１００〜４００℃の範囲にある樹
脂であることを特徴とする半導体装置。
【請求項４】請求項１記載の半導体装置において、半導
体素子表面のパッシベーション膜上に設けられた応力緩
和樹脂層と耐熱性樹脂層とを含んだ複数層からなる樹脂
層が、さらに２５℃における破断伸びが少なくとも６％
以上ある樹脂層を含むことを特徴とする半導体装置。
【請求項５】請求項１〜４いずれかに記載の半導体装置
において、半導体素子表面のパッシベーション膜上に設
けられた複数層からなる樹脂層が、２５℃における総膜
厚ｔが６〜２５０μｍの範囲であることを特徴とする半
導体装置。
【請求項６】請求項１〜５いずれかに記載の半導体装置
において、半導体素子表面のパッシベーション膜上に設
けられた複数層からなる樹脂層が、複数層の膜厚方向平
均ヤング率Ｅave（単位＝Ｇｐａ；２５℃）と膜厚方向
平均線膨脹係数αave（−５５〜１５０℃範囲の平均
値；単位＝ｐｐｍ／℃）との積Ｅave×αaveが２０〜４
００の範囲であることを特徴とする半導体装置。
【請求項７】請求項１〜５いずれかに記載の半導体装置
において、半導体素子表面のパッシベーション膜上に設
けられた複数層からなる樹脂層が、２５℃における総膜
厚ｔ（単位＝μｍ）と膜厚方向平均線膨脹係数αave
（−５５〜１５０℃範囲の平均値；単位＝ｐｐｍ／℃）
との積ｔ×αaveが２００〜４０，０００の範囲である
ことを特徴とする半導体装置。
【請求項８】請求項１〜７いずれかに記載の半導体装置
において、半導体素子表面のパッシベーション膜上に設
けられた複数層からなる樹脂層のなかの少なくとも１層
が、感光性を有すると共に熱分解性温度（５％重量減少
温度）が２５０℃以上であることを特徴とする半導体装
置。
【請求項９】請求項１〜７いずれかに記載の半導体装置
において、半導体素子表面のパッシベーション膜上に設
けられた複数層からなる樹脂層のうちパッシベーション
膜に接している樹脂層が、フォトリソグラフィ工程によ
って所望箇所に開口部が形成された感光性ポリイミドで
あり、前記開口部の底部では半導体素子電極部の端部を
完全に覆っていて、前記開口部の底部が半導体素子電極
部との間で為す角度が100〜150度の範囲であることを特
徴とする半導体装置。
【請求項１０】請求項１記載の構成を有するチップサイ
ズパッケージ。
【請求項１１】請求項１記載の半導体装置、あるいは請
求項１０記載のチップサイズパッケージと他の配線基板
とを接続したことを特徴とする電子機器。