JP2000323678A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000323678A JP2000323678A JP11132616A JP13261699A JP2000323678A JP 2000323678 A JP2000323678 A JP 2000323678A JP 11132616 A JP11132616 A JP 11132616A JP 13261699 A JP13261699 A JP 13261699A JP 2000323678 A JP2000323678 A JP 2000323678A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- capacitor
- metal oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 金属酸化膜からなる容量絶縁膜が金属窒化膜
からなる上部電極で覆われた容量素子を、工程を簡略化
するとともに加工精度を向上し、かつ素子特性の劣化を
防止して作製する。 【解決手段】 半導体基板１上に、容量素子の下部電極
の形成領域を開口した絶縁膜２を形成し、絶縁膜２の開
口に容量素子の下部電極３を形成する。有機金属系の原
料ガスを半導体基板１上に断続的に供給し、金属酸化膜
からなる容量絶縁膜４を下部電極３表面にのみ選択的に
堆積する。堆積時、導電性を有する容量絶縁膜４を酸化
性雰囲気中で熱処理する。熱処理により、容量絶縁膜４
は導電性から本来の絶縁性へ改質される。金属窒化膜か
らなる上部電極５を形成すると、容量素子が得られる。
容量絶縁膜４は下部電極３表面にのみ選択的に堆積され
るので、工程の簡略化、加工精度の向上等が図れる。
からなる上部電極で覆われた容量素子を、工程を簡略化
するとともに加工精度を向上し、かつ素子特性の劣化を
防止して作製する。 【解決手段】 半導体基板１上に、容量素子の下部電極
の形成領域を開口した絶縁膜２を形成し、絶縁膜２の開
口に容量素子の下部電極３を形成する。有機金属系の原
料ガスを半導体基板１上に断続的に供給し、金属酸化膜
からなる容量絶縁膜４を下部電極３表面にのみ選択的に
堆積する。堆積時、導電性を有する容量絶縁膜４を酸化
性雰囲気中で熱処理する。熱処理により、容量絶縁膜４
は導電性から本来の絶縁性へ改質される。金属窒化膜か
らなる上部電極５を形成すると、容量素子が得られる。
容量絶縁膜４は下部電極３表面にのみ選択的に堆積され
るので、工程の簡略化、加工精度の向上等が図れる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、詳しくは、ダイナミックラン
ダムアクセスメモリー（以下、ＤＲＡＭと記す）の容量
素子の製造方法に係わり、更に詳しくは、金属酸化物高
誘電体膜を用いたＤＲＡＭの製造方法に関するものであ
る。
方法に関するものであり、詳しくは、ダイナミックラン
ダムアクセスメモリー（以下、ＤＲＡＭと記す）の容量
素子の製造方法に係わり、更に詳しくは、金属酸化物高
誘電体膜を用いたＤＲＡＭの製造方法に関するものであ
る。
【０００２】
【従来の技術】ＤＲＡＭの分野では、微細化によるチッ
プ面積の縮小と記録密度の大容量化が要求されている。
近年、微細化の進行とともにＤＲＡＭの電荷蓄積部の占
有する面積が縮小され、ＤＲＡＭの動作に必要な電荷蓄
積量を確保することが非常に困難になりつつある。この
ようなキャパシタ容量の不足対策として、従来、容量絶
縁膜材料として用いられてきたシリコン酸化膜やシリコ
ン窒化膜よりも比誘電率の高い金属酸化物、例えば酸化
タンタル、酸化バリウム・ストロンチウム・チタン化合
物などで置き換える試みがなされている。これにより同
面積でより大きな電荷の蓄積が可能となり、今後のＤＲ
ＡＭキャパシタはさらに微細化が可能となる。
プ面積の縮小と記録密度の大容量化が要求されている。
近年、微細化の進行とともにＤＲＡＭの電荷蓄積部の占
有する面積が縮小され、ＤＲＡＭの動作に必要な電荷蓄
積量を確保することが非常に困難になりつつある。この
ようなキャパシタ容量の不足対策として、従来、容量絶
縁膜材料として用いられてきたシリコン酸化膜やシリコ
ン窒化膜よりも比誘電率の高い金属酸化物、例えば酸化
タンタル、酸化バリウム・ストロンチウム・チタン化合
物などで置き換える試みがなされている。これにより同
面積でより大きな電荷の蓄積が可能となり、今後のＤＲ
ＡＭキャパシタはさらに微細化が可能となる。
【０００３】
【発明が解決しようとする課題】しかしながら、金属酸
化膜は、例えば水素やシラン（水素化シリコン）などの
還元性ガスに曝されると容易に還元されて金属過剰組成
となり、絶縁膜でありながら電気伝導性を示し、容量素
子においては電流リークにより電荷蓄積ができないとい
う問題が生じてしまう。この容量素子形成後における還
元性ガスは、例えば層間絶縁膜堆積に用いる水素含有原
料ガス、あるいはアルミニウム配線を低抵抗化するため
の熱処理に用いる水素などから供給される。
化膜は、例えば水素やシラン（水素化シリコン）などの
還元性ガスに曝されると容易に還元されて金属過剰組成
となり、絶縁膜でありながら電気伝導性を示し、容量素
子においては電流リークにより電荷蓄積ができないとい
う問題が生じてしまう。この容量素子形成後における還
元性ガスは、例えば層間絶縁膜堆積に用いる水素含有原
料ガス、あるいはアルミニウム配線を低抵抗化するため
の熱処理に用いる水素などから供給される。
【０００４】図２は従来の半導体装置の製造方法を示す
工程断面図である。まず、図２（ａ）に示すように、シ
リコン基板を用いた半導体基板１上に、容量素子の下部
電極の形成領域を開口した絶縁膜２を形成し、その後、
絶縁膜２の開口に導電性の下部電極３を形成する。次
に、図２（ｂ）に示すように、金属酸化膜からなる容量
絶縁膜４と上部電極５とを全面に積層して堆積し、レジ
スト６のパターニングを行う。つづいて図２（ｃ）に示
すように、レジスト６をマスクとして容量絶縁膜４と上
部電極５を一括してエッチングし容量素子を得る。しか
しこの図２（ｃ）に示される従来構造の容量素子（例え
ば、特開平７−２３５６３９号公報に記載のものも同
様）では、金属酸化膜からなる容量絶縁膜４の端部側壁
は露出しており還元性ガスの侵入が容易である。
工程断面図である。まず、図２（ａ）に示すように、シ
リコン基板を用いた半導体基板１上に、容量素子の下部
電極の形成領域を開口した絶縁膜２を形成し、その後、
絶縁膜２の開口に導電性の下部電極３を形成する。次
に、図２（ｂ）に示すように、金属酸化膜からなる容量
絶縁膜４と上部電極５とを全面に積層して堆積し、レジ
スト６のパターニングを行う。つづいて図２（ｃ）に示
すように、レジスト６をマスクとして容量絶縁膜４と上
部電極５を一括してエッチングし容量素子を得る。しか
しこの図２（ｃ）に示される従来構造の容量素子（例え
ば、特開平７−２３５６３９号公報に記載のものも同
様）では、金属酸化膜からなる容量絶縁膜４の端部側壁
は露出しており還元性ガスの侵入が容易である。
【０００５】このような容量絶縁膜４の端部側壁の露出
を防ぐためには、図３（ｄ）や特開平７−１６１９３４
号公報に示されるように、金属酸化膜からなる容量絶縁
膜４を金属窒化膜からなる上部電極５で完全に覆ってし
まう必要がある。図３は他の従来の半導体装置の製造方
法を示す工程断面図である。この方法では、図３（ａ）
に示すように、容量絶縁膜４を堆積した後、レジスト７
をパターニングし、そのレジスト７をマスクとして一旦
容量絶縁膜４のエッチングを行い（図３（ｂ））、さら
に図３（ｃ）に示すように、上部電極５を堆積後にレジ
スト８をパターニングしてエッチングして容量素子を得
ることになり、図２に示された製造方法に比べて複雑化
した工程が必要である。マスク合わせ回数の増加はコス
トを上昇させ、技術的にも微細パターンを高精度に作製
するという困難さが加わってしまう。さらに容量絶縁膜
４上にレジスト７を堆積することになり、容量絶縁膜４
と上部電極５の界面の汚染による素子特性の劣化も問題
となる。
を防ぐためには、図３（ｄ）や特開平７−１６１９３４
号公報に示されるように、金属酸化膜からなる容量絶縁
膜４を金属窒化膜からなる上部電極５で完全に覆ってし
まう必要がある。図３は他の従来の半導体装置の製造方
法を示す工程断面図である。この方法では、図３（ａ）
に示すように、容量絶縁膜４を堆積した後、レジスト７
をパターニングし、そのレジスト７をマスクとして一旦
容量絶縁膜４のエッチングを行い（図３（ｂ））、さら
に図３（ｃ）に示すように、上部電極５を堆積後にレジ
スト８をパターニングしてエッチングして容量素子を得
ることになり、図２に示された製造方法に比べて複雑化
した工程が必要である。マスク合わせ回数の増加はコス
トを上昇させ、技術的にも微細パターンを高精度に作製
するという困難さが加わってしまう。さらに容量絶縁膜
４上にレジスト７を堆積することになり、容量絶縁膜４
と上部電極５の界面の汚染による素子特性の劣化も問題
となる。
【０００６】そこで本発明の目的は、金属酸化膜からな
る容量絶縁膜が還元性ガスの曝露によって導電性になる
ことを防止するために容量絶縁膜が金属窒化膜からなる
上部電極で覆われた容量素子を、工程を簡略化するとと
もに加工精度を向上し、かつ素子特性の劣化を防止して
作製できる半導体装置の製造方法を提供することであ
る。
る容量絶縁膜が還元性ガスの曝露によって導電性になる
ことを防止するために容量絶縁膜が金属窒化膜からなる
上部電極で覆われた容量素子を、工程を簡略化するとと
もに加工精度を向上し、かつ素子特性の劣化を防止して
作製できる半導体装置の製造方法を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成された開口を有する絶縁
膜の開口に容量素子の下部電極となる導電膜を形成する
第１の工程と、半導体基板上に真空中で有機金属系の原
料ガスを断続的に供給することによって導電膜の表面の
みに選択的に導電性の金属酸化膜を堆積する第２の工程
と、導電性の金属酸化膜を酸化性雰囲気中で熱処理する
ことによって絶縁性の金属酸化膜に改質する第３の工程
と、容量素子の上部電極となる金属窒化膜を絶縁性の金
属酸化膜を覆うように形成する第４の工程とを含む。
造方法は、半導体基板上に形成された開口を有する絶縁
膜の開口に容量素子の下部電極となる導電膜を形成する
第１の工程と、半導体基板上に真空中で有機金属系の原
料ガスを断続的に供給することによって導電膜の表面の
みに選択的に導電性の金属酸化膜を堆積する第２の工程
と、導電性の金属酸化膜を酸化性雰囲気中で熱処理する
ことによって絶縁性の金属酸化膜に改質する第３の工程
と、容量素子の上部電極となる金属窒化膜を絶縁性の金
属酸化膜を覆うように形成する第４の工程とを含む。
【０００８】この製造方法によれば、容量素子の作製に
おいて、半導体基板上に真空中で有機金属系の原料ガス
を断続的に供給することによって、容量絶縁膜となる金
属酸化膜を下部電極（導電膜）の表面にのみ選択的に堆
積することができ、微細なパターンをエッチングせずに
自己整合して形成することができるため、加工精度を向
上することができる。また、容量絶縁膜をリソグラフィ
ーとエッチングを用いずに形成するため、工程を簡略化
することができる。また、容量絶縁膜の堆積と上部電極
の堆積を連続して行うので容量絶縁膜と上部電極との界
面が汚染されることがなく、容量素子の劣化を防止でき
る。
おいて、半導体基板上に真空中で有機金属系の原料ガス
を断続的に供給することによって、容量絶縁膜となる金
属酸化膜を下部電極（導電膜）の表面にのみ選択的に堆
積することができ、微細なパターンをエッチングせずに
自己整合して形成することができるため、加工精度を向
上することができる。また、容量絶縁膜をリソグラフィ
ーとエッチングを用いずに形成するため、工程を簡略化
することができる。また、容量絶縁膜の堆積と上部電極
の堆積を連続して行うので容量絶縁膜と上部電極との界
面が汚染されることがなく、容量素子の劣化を防止でき
る。
【０００９】金属酸化膜には、タンタル、ビスマス、ス
トロンチウム、チタン、バリウムのいずれか一つを含む
金属酸化物を用いることが好ましい。
トロンチウム、チタン、バリウムのいずれか一つを含む
金属酸化物を用いることが好ましい。
【００１０】また、金属窒化膜には、チタン、バナジウ
ム、クロム、ジルコニウム、ニオブ、モリブデン、ハフ
ニウム、タンタル、タングステンのいずれか一つを含む
金属窒化物を用いることが好ましい。
ム、クロム、ジルコニウム、ニオブ、モリブデン、ハフ
ニウム、タンタル、タングステンのいずれか一つを含む
金属窒化物を用いることが好ましい。
【００１１】
【発明の実施の形態】本発明の実施の形態を、図面を参
照しながら説明する。図１は、本発明の実施の形態にお
ける容量素子の製造方法の工程断面図を示すものであ
る。
照しながら説明する。図１は、本発明の実施の形態にお
ける容量素子の製造方法の工程断面図を示すものであ
る。
【００１２】まず周知の方法を用いて、図１（ａ）に示
すように、シリコン基板からなる半導体基板１上に、容
量素子の下部電極の形成領域を開口した酸化シリコンの
絶縁膜２（厚さ：例えば２０ｎｍ）を形成し、その後、
絶縁膜２の開口に導電膜からなる容量素子の下部電極３
を形成する。この導電膜としては、例えばドープドシリ
コン膜（厚さ：例えば１００ｎｍ）を形成する。絶縁膜
２は素子分離のためのものである。
すように、シリコン基板からなる半導体基板１上に、容
量素子の下部電極の形成領域を開口した酸化シリコンの
絶縁膜２（厚さ：例えば２０ｎｍ）を形成し、その後、
絶縁膜２の開口に導電膜からなる容量素子の下部電極３
を形成する。この導電膜としては、例えばドープドシリ
コン膜（厚さ：例えば１００ｎｍ）を形成する。絶縁膜
２は素子分離のためのものである。
【００１３】次に、図１（ｂ）に示すように、有機金属
系の原料ガス（例えばペンタエトキシタンタル）を半導
体基板１上に３０Ｐａ以下の真空中で断続的に供給し、
金属酸化膜（例えば酸化タンタル）からなる容量絶縁膜
４を下部電極３表面にのみ選択的に堆積する。有機金属
系の原料ガスの供給時間と中断時間の比は１：２であ
る。供給時間は２０秒から１分であり、供給時間に対応
して中断時間を４０秒から２分とする。堆積を行う温度
範囲は、５００℃以下である。
系の原料ガス（例えばペンタエトキシタンタル）を半導
体基板１上に３０Ｐａ以下の真空中で断続的に供給し、
金属酸化膜（例えば酸化タンタル）からなる容量絶縁膜
４を下部電極３表面にのみ選択的に堆積する。有機金属
系の原料ガスの供給時間と中断時間の比は１：２であ
る。供給時間は２０秒から１分であり、供給時間に対応
して中断時間を４０秒から２分とする。堆積を行う温度
範囲は、５００℃以下である。
【００１４】ドープドシリコン膜からなる下部電極３の
表面には原子の結合に寄与しない電子（以下、ダングリ
ングボンドと記す）が多く、このダングリングボンドは
ペンタエトキシタンタルの分解に対して触媒の効果があ
る。したがってペンタエトキシタンタルは容易に分解
し、速い堆積速度で酸化タンタルが堆積する。一方、酸
化シリコンの絶縁膜２上ではダングリングボンドが少な
く、ペンタエトキシタンタルは分解しにくく、酸化タン
タルは堆積しない。たとえ堆積してもペンタエトキシタ
ンタルの断続的な供給中断によって付着した原子は再蒸
発するため、選択的な酸化タンタルの堆積が可能とな
る。また、有機金属系の原料ガスを用いているため、酸
化タンタルには炭素や水素などの不純物が混入してお
り、酸化タンタル本来の特性は絶縁体であるが、堆積直
後は導電体になっている。したがって酸化タンタルの容
量絶縁膜４上にもダングリングボンドは存在し、たとえ
膜厚が厚くなっても選択的堆積は維持されつづける。そ
して、所望の膜厚の酸化タンタル（厚さ：例えば１０ｎ
ｍ）を堆積する。酸化タンタルの膜厚は５ｎｍ以上２０
ｎｍ以下であれば構わない。
表面には原子の結合に寄与しない電子（以下、ダングリ
ングボンドと記す）が多く、このダングリングボンドは
ペンタエトキシタンタルの分解に対して触媒の効果があ
る。したがってペンタエトキシタンタルは容易に分解
し、速い堆積速度で酸化タンタルが堆積する。一方、酸
化シリコンの絶縁膜２上ではダングリングボンドが少な
く、ペンタエトキシタンタルは分解しにくく、酸化タン
タルは堆積しない。たとえ堆積してもペンタエトキシタ
ンタルの断続的な供給中断によって付着した原子は再蒸
発するため、選択的な酸化タンタルの堆積が可能とな
る。また、有機金属系の原料ガスを用いているため、酸
化タンタルには炭素や水素などの不純物が混入してお
り、酸化タンタル本来の特性は絶縁体であるが、堆積直
後は導電体になっている。したがって酸化タンタルの容
量絶縁膜４上にもダングリングボンドは存在し、たとえ
膜厚が厚くなっても選択的堆積は維持されつづける。そ
して、所望の膜厚の酸化タンタル（厚さ：例えば１０ｎ
ｍ）を堆積する。酸化タンタルの膜厚は５ｎｍ以上２０
ｎｍ以下であれば構わない。
【００１５】次に、堆積された容量絶縁膜４を酸素、一
窒化酸素、二窒化酸素などの酸化性雰囲気中で熱処理を
加える。熱処理の条件は７００℃以上、３０秒以上であ
る。この熱処理により、堆積中に容量絶縁膜４に混入し
た炭素や水素が除去され、除去された原子の格子位置に
は酸素が挿入される。この結果、容量絶縁膜４は導電性
から本来の特性である絶縁性へ改質される。
窒化酸素、二窒化酸素などの酸化性雰囲気中で熱処理を
加える。熱処理の条件は７００℃以上、３０秒以上であ
る。この熱処理により、堆積中に容量絶縁膜４に混入し
た炭素や水素が除去され、除去された原子の格子位置に
は酸素が挿入される。この結果、容量絶縁膜４は導電性
から本来の特性である絶縁性へ改質される。
【００１６】次に、図１（ｃ）に示すように、金属窒化
膜（例えば窒化チタン）からなる上部電極５を堆積し、
その上にレジスト６をパターニングし、レジスト６をマ
スクとして上部電極５をエッチングした後、レジスト６
を除去すると、容量素子が得られる（図１（ｄ））。
膜（例えば窒化チタン）からなる上部電極５を堆積し、
その上にレジスト６をパターニングし、レジスト６をマ
スクとして上部電極５をエッチングした後、レジスト６
を除去すると、容量素子が得られる（図１（ｄ））。
【００１７】以上のように本実施の形態によれば、下部
電極３の表面にのみ選択的に自己整合して容量絶縁膜４
を堆積できるため、図３のように容量絶縁膜４を全面に
堆積してエッチングした場合に比べて工程数が少なく、
かつ精度良く形成することができる。また、容量絶縁膜
４の堆積と上部電極５の堆積を連続して行うため、容量
絶縁膜４と上部電極５の界面に汚染を与えることなく形
成することができ、その界面に汚染による素子特性の劣
化を防止できる。また、容量絶縁膜４は、金属窒化膜の
上部電極５で完全に覆われ、容量絶縁膜４の側壁端部が
露出していないため、還元性ガスの曝露から保護するこ
とができる。例えば、容量素子形成後に還元性ガスを含
む原料ガスで層間絶縁膜を堆積させても、あるいはアル
ミニウム配線形成後に水素熱処理を行っても、金属酸化
膜からなる容量絶縁膜４が還元されることはなく、電気
的特性の劣化を防止できる。
電極３の表面にのみ選択的に自己整合して容量絶縁膜４
を堆積できるため、図３のように容量絶縁膜４を全面に
堆積してエッチングした場合に比べて工程数が少なく、
かつ精度良く形成することができる。また、容量絶縁膜
４の堆積と上部電極５の堆積を連続して行うため、容量
絶縁膜４と上部電極５の界面に汚染を与えることなく形
成することができ、その界面に汚染による素子特性の劣
化を防止できる。また、容量絶縁膜４は、金属窒化膜の
上部電極５で完全に覆われ、容量絶縁膜４の側壁端部が
露出していないため、還元性ガスの曝露から保護するこ
とができる。例えば、容量素子形成後に還元性ガスを含
む原料ガスで層間絶縁膜を堆積させても、あるいはアル
ミニウム配線形成後に水素熱処理を行っても、金属酸化
膜からなる容量絶縁膜４が還元されることはなく、電気
的特性の劣化を防止できる。
【００１８】本実施の形態では、容量絶縁膜４に酸化タ
ンタルを例にとり説明したが、チタン酸バリウムストロ
ンチウム（ＢＳＴ）等でもよく、タンタル、ビスマス、
ストロンチウム、チタン、バリウムのいずれか１つを含
む金属酸化膜であれば同様の効果が得られることは言う
までもない。いずれの金属酸化膜からなる容量絶縁膜４
を形成する場合も、有機金属系の原料ガス、すなわち容
量絶縁膜４を構成する金属を含む有機金属ガスと酸化ガ
スを、真空中で半導体基板１上に断続的に供給すること
により、自己整合的に形成できる。有機金属系の原料ガ
スとしては、ペンタエトキシタンタルの他、例えばテト
ライソプロポキシチタニウム｛Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）
4 ｝、ビスジピバロイルメタナートバリウム｛Ｂａ（Ｄ
ＰＭ）2；Ｂａ（Ｏ2 Ｃ11Ｈ19）2 ｝、ビスジピバロイ
ルメタナートストロンチウム｛Ｓｒ（ＤＰＭ）2 ；Ｓｒ
（Ｏ2 Ｃ11Ｈ19）2 ｝等がある。
ンタルを例にとり説明したが、チタン酸バリウムストロ
ンチウム（ＢＳＴ）等でもよく、タンタル、ビスマス、
ストロンチウム、チタン、バリウムのいずれか１つを含
む金属酸化膜であれば同様の効果が得られることは言う
までもない。いずれの金属酸化膜からなる容量絶縁膜４
を形成する場合も、有機金属系の原料ガス、すなわち容
量絶縁膜４を構成する金属を含む有機金属ガスと酸化ガ
スを、真空中で半導体基板１上に断続的に供給すること
により、自己整合的に形成できる。有機金属系の原料ガ
スとしては、ペンタエトキシタンタルの他、例えばテト
ライソプロポキシチタニウム｛Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）
4 ｝、ビスジピバロイルメタナートバリウム｛Ｂａ（Ｄ
ＰＭ）2；Ｂａ（Ｏ2 Ｃ11Ｈ19）2 ｝、ビスジピバロイ
ルメタナートストロンチウム｛Ｓｒ（ＤＰＭ）2 ；Ｓｒ
（Ｏ2 Ｃ11Ｈ19）2 ｝等がある。
【００１９】また、上部電極５に窒化チタンを例にとり
説明したが、窒化タンタルや窒化タングステン等でもよ
く、チタン、バナジウム、クロム、ジルコニウム、ニオ
ブ、モリブデン、ハフニウム、タンタル、タングステン
のいずれか１つを含む金属窒化膜であれば同様の効果が
得られることは言うまでもない。
説明したが、窒化タンタルや窒化タングステン等でもよ
く、チタン、バナジウム、クロム、ジルコニウム、ニオ
ブ、モリブデン、ハフニウム、タンタル、タングステン
のいずれか１つを含む金属窒化膜であれば同様の効果が
得られることは言うまでもない。
【００２０】
【発明の効果】以上の説明から明らかなように本発明の
半導体装置の製造方法によれば、容量素子の作製におい
て、半導体基板上に真空中で有機金属系の原料ガスを断
続的に供給することによって、容量絶縁膜となる金属酸
化膜を下部電極（導電膜）の表面にのみ選択的に堆積す
ることができ、微細なパターンをエッチングせずに自己
整合して形成することができるため、加工精度を向上す
ることができる。また、容量絶縁膜をリソグラフィーと
エッチングを用いずに形成するため、工程を簡略化する
ことができる。また、容量絶縁膜の堆積と上部電極の堆
積を連続して行うので容量絶縁膜と上部電極との界面が
汚染されることがなく、容量素子の劣化を防止できる。
本発明によって形成された容量素子では、金属酸化膜か
らなる容量絶縁膜が金属窒化膜の上部電極で覆われ、容
量絶縁膜の側壁端部が露出していないため、還元性ガス
の曝露から保護することができ、例えば、容量素子形成
後に還元性ガスを含む原料ガスで層間絶縁膜を堆積させ
ても、あるいはアルミニウム配線形成後に水素熱処理を
行っても、金属酸化膜からなる容量絶縁膜が還元される
ことはなく、電気的特性の劣化を防止できる。
半導体装置の製造方法によれば、容量素子の作製におい
て、半導体基板上に真空中で有機金属系の原料ガスを断
続的に供給することによって、容量絶縁膜となる金属酸
化膜を下部電極（導電膜）の表面にのみ選択的に堆積す
ることができ、微細なパターンをエッチングせずに自己
整合して形成することができるため、加工精度を向上す
ることができる。また、容量絶縁膜をリソグラフィーと
エッチングを用いずに形成するため、工程を簡略化する
ことができる。また、容量絶縁膜の堆積と上部電極の堆
積を連続して行うので容量絶縁膜と上部電極との界面が
汚染されることがなく、容量素子の劣化を防止できる。
本発明によって形成された容量素子では、金属酸化膜か
らなる容量絶縁膜が金属窒化膜の上部電極で覆われ、容
量絶縁膜の側壁端部が露出していないため、還元性ガス
の曝露から保護することができ、例えば、容量素子形成
後に還元性ガスを含む原料ガスで層間絶縁膜を堆積させ
ても、あるいはアルミニウム配線形成後に水素熱処理を
行っても、金属酸化膜からなる容量絶縁膜が還元される
ことはなく、電気的特性の劣化を防止できる。
【図１】本発明の実施の形態の半導体装置の製造方法を
示す工程断面図である。
示す工程断面図である。
【図２】従来の半導体装置の製造方法を示す工程断面図
である。
である。
【図３】他の従来の半導体装置の製造方法を示す工程断
面図である。
面図である。
１ 半導体基板 ２ 絶縁膜 ３ 下部電極（導電膜） ４ 容量絶縁膜（金属酸化膜） ５ 上部電極（金属窒化膜）
Claims (3)
- 【請求項１】 半導体基板上に形成された開口を有する
絶縁膜の前記開口に容量素子の下部電極となる導電膜を
形成する第１の工程と、前記半導体基板上に真空中で有
機金属系の原料ガスを断続的に供給することによって前
記導電膜の表面のみに選択的に導電性の金属酸化膜を堆
積する第２の工程と、前記導電性の金属酸化膜を酸化性
雰囲気中で熱処理することによって絶縁性の金属酸化膜
に改質する第３の工程と、前記容量素子の上部電極とな
る金属窒化膜を前記絶縁性の金属酸化膜を覆うように形
成する第４の工程とを含む半導体装置の製造方法。 - 【請求項２】 金属酸化膜は、タンタル、ビスマス、ス
トロンチウム、チタン、バリウムのいずれか一つを含む
金属酸化物からなることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 金属窒化膜は、チタン、バナジウム、ク
ロム、ジルコニウム、ニオブ、モリブデン、ハフニウ
ム、タンタル、タングステンのいずれか一つを含む金属
窒化物からなることを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11132616A JP2000323678A (ja) | 1999-05-13 | 1999-05-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11132616A JP2000323678A (ja) | 1999-05-13 | 1999-05-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000323678A true JP2000323678A (ja) | 2000-11-24 |
Family
ID=15085505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11132616A Pending JP2000323678A (ja) | 1999-05-13 | 1999-05-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000323678A (ja) |
-
1999
- 1999-05-13 JP JP11132616A patent/JP2000323678A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100450681B1 (ko) | 반도체 메모리 소자의 커패시터 및 그 제조 방법 | |
| US5846859A (en) | Method for manufacturing a semiconductor memory device having capacitive storage | |
| KR100360413B1 (ko) | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 | |
| US6673668B2 (en) | Method of forming capacitor of a semiconductor memory device | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US20050082593A1 (en) | Capacitor, method of manufacturing the same and memory device including the same | |
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP2001257327A (ja) | 半導体装置およびその製造方法 | |
| US6319765B1 (en) | Method for fabricating a memory device with a high dielectric capacitor | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| KR100712525B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| US6653198B2 (en) | Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby | |
| US6436786B1 (en) | Method for fabricating a semiconductor device | |
| JP2000323678A (ja) | 半導体装置の製造方法 | |
| KR100503961B1 (ko) | 커패시터 제조 방법 | |
| KR100474589B1 (ko) | 캐패시터제조방법 | |
| US6054332A (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| KR100646923B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JP4051922B2 (ja) | 五酸化タンタルからなるｍｉｓキャパシタの製造方法 | |
| KR20040102277A (ko) | 유전막 형성방법 | |
| KR100546151B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| KR100376987B1 (ko) | 반도체소자의 캐패시터 제조방법 |