JP2000323837A - 多層印刷配線基板の製造方法 - Google Patents
多層印刷配線基板の製造方法Info
- Publication number
- JP2000323837A JP2000323837A JP15544599A JP15544599A JP2000323837A JP 2000323837 A JP2000323837 A JP 2000323837A JP 15544599 A JP15544599 A JP 15544599A JP 15544599 A JP15544599 A JP 15544599A JP 2000323837 A JP2000323837 A JP 2000323837A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- forming
- metal film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 29
- 239000002184 metal Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims abstract description 14
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000007766 curtain coating Methods 0.000 claims description 2
- 238000007590 electrostatic spraying Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000007650 screen-printing Methods 0.000 claims description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 claims 1
- 239000011889 copper foil Substances 0.000 description 8
- 239000002985 plastic film Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 4
- 239000011152 fibreglass Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 比較的短い時間で電気的性能に優れた多層印
刷配線基板を製造する。 【解決手段】 内層基板３４は、ベース３０と第１配線
膜と第２配線膜３２，３２とを有し、かつ、前記第１配
線膜および第２配線膜３２，３２が、前記ベース３０の
上下表面３１，３３にそれぞれ設けられ、絶縁膜３６
は、前記内層基板３４の前記第１配線膜および第２配線
膜３２，３２上に塗布され、スルーホール４０は、前記
内層基板３４に形成され、金属膜４２，４６は、前記絶
縁膜３６上ならびに前記スルーホール４０中にパターン
形成され、前記第１配線膜および第２配線膜３２，３２
は、前記スルーホール４０中の金属膜４２，４６で連接
され、抗はんだインク膜４８は、前記絶縁膜３６ならび
に前記金属膜４２，４６の一部分上に形成され、前記金
属膜４２，４６の一部分が露出され、スズ鉛膜５０は、
露出された前記金属膜４２，４６上に形成される。
刷配線基板を製造する。 【解決手段】 内層基板３４は、ベース３０と第１配線
膜と第２配線膜３２，３２とを有し、かつ、前記第１配
線膜および第２配線膜３２，３２が、前記ベース３０の
上下表面３１，３３にそれぞれ設けられ、絶縁膜３６
は、前記内層基板３４の前記第１配線膜および第２配線
膜３２，３２上に塗布され、スルーホール４０は、前記
内層基板３４に形成され、金属膜４２，４６は、前記絶
縁膜３６上ならびに前記スルーホール４０中にパターン
形成され、前記第１配線膜および第２配線膜３２，３２
は、前記スルーホール４０中の金属膜４２，４６で連接
され、抗はんだインク膜４８は、前記絶縁膜３６ならび
に前記金属膜４２，４６の一部分上に形成され、前記金
属膜４２，４６の一部分が露出され、スズ鉛膜５０は、
露出された前記金属膜４２，４６上に形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、印刷配線基板（Pr
inted Circuit Board = PCB）の製造方法に関し、特
に、多層印刷配線基板（Multi-layer Printed Circuit
Board）の製造方法に関する。
inted Circuit Board = PCB）の製造方法に関し、特
に、多層印刷配線基板（Multi-layer Printed Circuit
Board）の製造方法に関する。
【０００２】
【従来の技術】消費者の電子製品に対するニーズは、性
能が優れていることはもちろん、軽量かつ小型であるこ
とを求めているので、市場に出回っている電子製品の集
積度（integration）がますます高くなり、性能はます
ます優れたものとなっている。それと同時に、電子部品
を実装する印刷配線基板も、単一面から始まって多層の
ものとなり、１層、２層から６層、８層さらには１０層
以上のものまであり、電子部品をより多く印刷配線基板
上に実装して、電子製品の占有するスペースをさらに小
さなものとしている。
能が優れていることはもちろん、軽量かつ小型であるこ
とを求めているので、市場に出回っている電子製品の集
積度（integration）がますます高くなり、性能はます
ます優れたものとなっている。それと同時に、電子部品
を実装する印刷配線基板も、単一面から始まって多層の
ものとなり、１層、２層から６層、８層さらには１０層
以上のものまであり、電子部品をより多く印刷配線基板
上に実装して、電子製品の占有するスペースをさらに小
さなものとしている。
【０００３】しかしながら、多層印刷配線基板の層数が
多くなるにつれて、製造プロセスも極めて複雑なものと
なり、製造に要する時間がたいへん長いものとなってい
る。しかも、配線基板の層数が４層を超えると、多くの
時間を費やさなければ完成できないものとなっている。
また、各層の電気回路間に寄生容量（parasitic capaci
tor）効果が発生して、配線基板上の電気信号の伝達に
影響を及ぼすものとなり、信号の遅延という問題を引き
起こすものとなっている。
多くなるにつれて、製造プロセスも極めて複雑なものと
なり、製造に要する時間がたいへん長いものとなってい
る。しかも、配線基板の層数が４層を超えると、多くの
時間を費やさなければ完成できないものとなっている。
また、各層の電気回路間に寄生容量（parasitic capaci
tor）効果が発生して、配線基板上の電気信号の伝達に
影響を及ぼすものとなり、信号の遅延という問題を引き
起こすものとなっている。
【０００４】図１において、従来技術にかかる多層印刷
配線基板の製造方法を示すと、先ず図１（ａ）では、ベ
ースとなる絶縁膜１０の上下両面に２層の配線膜１２，
１２を有する内層基板１４を、フォトリソグラフィー
（photolithography）およびエッチング（etching）を
利用して形成する。次に、図１（ｂ）では、先ず２層の
配線膜１２，１２を黒化処理（oxidationまたは酸
化）、つまり配線膜１２の表面を酸化処理して、きめの
荒いものとし、配線膜１２，１２と絶縁物質との結合能
力を強化する。続いて、内層基板１４の上下両面に各１
層のプラスチックシート１６，１６および各１層の銅箔
１８，１８を置いて圧着接合して、上下両面に上層の配
線膜を形成する。但し、その前に配線膜１２，１２およ
びプラスチックシート１６，１６の接合ならびに硬化
（curing）を完了しなければならない。そして、配線膜
１２，１２およびプラスチックシート１６，１６を加熱
しながら圧着、つまり「熱圧」してプラスチックシート
１６，１６を硬化させ、配線膜１２，１２と緊密に結合
させてから、温度を下げて持続的に圧着、つまり「冷
圧」する。
配線基板の製造方法を示すと、先ず図１（ａ）では、ベ
ースとなる絶縁膜１０の上下両面に２層の配線膜１２，
１２を有する内層基板１４を、フォトリソグラフィー
（photolithography）およびエッチング（etching）を
利用して形成する。次に、図１（ｂ）では、先ず２層の
配線膜１２，１２を黒化処理（oxidationまたは酸
化）、つまり配線膜１２の表面を酸化処理して、きめの
荒いものとし、配線膜１２，１２と絶縁物質との結合能
力を強化する。続いて、内層基板１４の上下両面に各１
層のプラスチックシート１６，１６および各１層の銅箔
１８，１８を置いて圧着接合して、上下両面に上層の配
線膜を形成する。但し、その前に配線膜１２，１２およ
びプラスチックシート１６，１６の接合ならびに硬化
（curing）を完了しなければならない。そして、配線膜
１２，１２およびプラスチックシート１６，１６を加熱
しながら圧着、つまり「熱圧」してプラスチックシート
１６，１６を硬化させ、配線膜１２，１２と緊密に結合
させてから、温度を下げて持続的に圧着、つまり「冷
圧」する。
【０００５】図１（ｃ）では、所定の部品取付箇所およ
び連通箇所に孔をあけて、スルーホール２０とするとと
もに、スルーホール２０に対する銅メッキ（planting t
hrough hole = PTH）を行って、銅箔２２を形成する。
次に、フォトレジストを利用して銅箔１８，２２をエッ
チングし、外層配線膜を形成するとともに、外層配線膜
上に抗はんだインク膜をパターン形成して、他の部品を
接合したい箇所を露出させる（いずれも図示せず）。最
後に、外層配線膜のうち抗はんだインク膜で被覆されな
い露出された部分にスズ鉛膜を形成して、銅箔１８，２
２表面を保護し、酸化を防止するとともに、はんだ付け
時のスズとの結合能力を強化させる。この時、抗はんだ
インク膜がある部分にはスズ鉛が付着しないので、配線
膜がスズ鉛により導通することで発生する短絡を防止す
ることができる。
び連通箇所に孔をあけて、スルーホール２０とするとと
もに、スルーホール２０に対する銅メッキ（planting t
hrough hole = PTH）を行って、銅箔２２を形成する。
次に、フォトレジストを利用して銅箔１８，２２をエッ
チングし、外層配線膜を形成するとともに、外層配線膜
上に抗はんだインク膜をパターン形成して、他の部品を
接合したい箇所を露出させる（いずれも図示せず）。最
後に、外層配線膜のうち抗はんだインク膜で被覆されな
い露出された部分にスズ鉛膜を形成して、銅箔１８，２
２表面を保護し、酸化を防止するとともに、はんだ付け
時のスズとの結合能力を強化させる。この時、抗はんだ
インク膜がある部分にはスズ鉛が付着しないので、配線
膜がスズ鉛により導通することで発生する短絡を防止す
ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、４層の
印刷配線基板では、プラスチックシート、銅箔、内層基
板を圧着接合していくだけでよいのであるが、プラスチ
ックシートと内層基板とを圧着接合する時間だけで、
「熱圧」および「冷圧」を含めて約３時間ぐらいかかっ
ていた。さらに、後工程の処理プロセスを含めれば約５
時間もかかるものとなっていた。もしも、製造する多層
印刷配線基板が４層以上の多層印刷配線基板であり、例
えば、６層、８層、１０層の多層印刷配線基板であっ
て、しかもブラインドバイアホール（blind via hole）
があれば、圧着接合に要する時間はさらに長いものとな
る。
印刷配線基板では、プラスチックシート、銅箔、内層基
板を圧着接合していくだけでよいのであるが、プラスチ
ックシートと内層基板とを圧着接合する時間だけで、
「熱圧」および「冷圧」を含めて約３時間ぐらいかかっ
ていた。さらに、後工程の処理プロセスを含めれば約５
時間もかかるものとなっていた。もしも、製造する多層
印刷配線基板が４層以上の多層印刷配線基板であり、例
えば、６層、８層、１０層の多層印刷配線基板であっ
て、しかもブラインドバイアホール（blind via hole）
があれば、圧着接合に要する時間はさらに長いものとな
る。
【０００７】プラスチックシート１６の強度を向上さ
せ、圧着接合工程を有利に進めるためには、プラスチッ
クシート１６中にエポキシ（epoxy）樹脂はもちろんの
こと、コストが高いファイバーグラス布（fiber glass
napkin）を含有させる必要があった。ファイバーグラス
布は、高価であることの他にも、その誘電率（permitti
vity）がエポキシ樹脂よりも高く、そのために各配線膜
間で比較的大きな寄生容量が発生していた。とりわけ、
配線基板に使用する周波数がますます大きくなっている
現状においては、寄生容量効果が電気信号に及ぼす影響
は、ますます顕著なものとなっていた。
せ、圧着接合工程を有利に進めるためには、プラスチッ
クシート１６中にエポキシ（epoxy）樹脂はもちろんの
こと、コストが高いファイバーグラス布（fiber glass
napkin）を含有させる必要があった。ファイバーグラス
布は、高価であることの他にも、その誘電率（permitti
vity）がエポキシ樹脂よりも高く、そのために各配線膜
間で比較的大きな寄生容量が発生していた。とりわけ、
配線基板に使用する周波数がますます大きくなっている
現状においては、寄生容量効果が電気信号に及ぼす影響
は、ますます顕著なものとなっていた。
【０００８】さらに、一般に購入可能な銅箔の規格が決
まっており、常用の規格として０．５オンス（oz）と
１．０オンスとの２種類がある。０．５オンス規格の厚
さは、０．０７ｍｍで、１．０オンス規格の厚さは、
０．１４ｍｍである。このような厚さは、今後その厚さ
削減の要求がますます強まる多層印刷配線基板の発展動
向から言えば、ニーズに追いつかなくなるのは明らかで
あり、さらに薄く、配線密度の高い多層印刷配線基板に
は、さらに薄い配線膜が必要となる。また、一般に、配
線膜の形成にはウェットエッチング（wet etching）が
使用されるので、配線が一定の細さ以上となり、配線膜
の幅と厚さとのアスペクト比が大きくなりすぎると、配
線膜をエッチングする過程で配線が断線しやすく、電気
テストに合格できなくなるものが続出するので、生産の
歩留りに影響を及ぼすものとなっていた。
まっており、常用の規格として０．５オンス（oz）と
１．０オンスとの２種類がある。０．５オンス規格の厚
さは、０．０７ｍｍで、１．０オンス規格の厚さは、
０．１４ｍｍである。このような厚さは、今後その厚さ
削減の要求がますます強まる多層印刷配線基板の発展動
向から言えば、ニーズに追いつかなくなるのは明らかで
あり、さらに薄く、配線密度の高い多層印刷配線基板に
は、さらに薄い配線膜が必要となる。また、一般に、配
線膜の形成にはウェットエッチング（wet etching）が
使用されるので、配線が一定の細さ以上となり、配線膜
の幅と厚さとのアスペクト比が大きくなりすぎると、配
線膜をエッチングする過程で配線が断線しやすく、電気
テストに合格できなくなるものが続出するので、生産の
歩留りに影響を及ぼすものとなっていた。
【０００９】また、従来技術の絶縁膜は、圧着接合方式
を採用していたので、絶縁膜上の銅箔に圧力を加えて、
絶縁膜を配線膜上に固定するものであり、圧着接合過程
において歩留りを確保するために、プラスチックシート
あるいは銅箔の厚さにつき一定の制限があったととも
に、剛性の点でも一定の基準があった。従って、従来技
術にかかる製造方法では、今後の高密度配線で、薄型
で、電気的性能に優れた多層印刷配線基板を生産するこ
とはできなかった。
を採用していたので、絶縁膜上の銅箔に圧力を加えて、
絶縁膜を配線膜上に固定するものであり、圧着接合過程
において歩留りを確保するために、プラスチックシート
あるいは銅箔の厚さにつき一定の制限があったととも
に、剛性の点でも一定の基準があった。従って、従来技
術にかかる製造方法では、今後の高密度配線で、薄型
で、電気的性能に優れた多層印刷配線基板を生産するこ
とはできなかった。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明にかかる多層印刷配線基板の製造方法は、比
較的短い時間で電気的性能の優れた多層印刷配線基板を
製造することができるものであって、基板と第１配線膜
とを有する印刷配線基板上にコーティング（coating）
により絶縁膜を形成し、絶縁膜を硬化ならびに表面平坦
化した後で、スルーホールを形成して、部品孔および導
通孔とするものである。次に、絶縁膜上ならびにスルー
ホール中に第１金属膜を形成してから、第１金属膜上に
第１フォトレジスト膜を形成するとともに、第１フォト
レジスト膜に対するフォトリソグラフィー（photolitho
graphy）を行って配線パターンを形成し、第１金属膜を
部分的に露出させる。この部分的に露出された第１金属
膜上に第２金属膜を形成して、要求される厚さの金属膜
とする。そして、第１フォトレジスト膜を除去し、第２
金属膜上に第２フォトレジスト膜を形成するとともに、
第１金属膜上に第２金属膜が形成されていない部分を除
去して、第２配線膜を形成する。次に、第２配線膜上の
スズ鉛が付着して欲しくない部分に抗はんだインク膜を
形成してからスズの吹付けによりスズ鉛膜を形成して、
抗はんだインク膜に被覆されていない部分を保護すると
ともに、後工程でのスズに対する結合能力を強化するも
のである。
に、本発明にかかる多層印刷配線基板の製造方法は、比
較的短い時間で電気的性能の優れた多層印刷配線基板を
製造することができるものであって、基板と第１配線膜
とを有する印刷配線基板上にコーティング（coating）
により絶縁膜を形成し、絶縁膜を硬化ならびに表面平坦
化した後で、スルーホールを形成して、部品孔および導
通孔とするものである。次に、絶縁膜上ならびにスルー
ホール中に第１金属膜を形成してから、第１金属膜上に
第１フォトレジスト膜を形成するとともに、第１フォト
レジスト膜に対するフォトリソグラフィー（photolitho
graphy）を行って配線パターンを形成し、第１金属膜を
部分的に露出させる。この部分的に露出された第１金属
膜上に第２金属膜を形成して、要求される厚さの金属膜
とする。そして、第１フォトレジスト膜を除去し、第２
金属膜上に第２フォトレジスト膜を形成するとともに、
第１金属膜上に第２金属膜が形成されていない部分を除
去して、第２配線膜を形成する。次に、第２配線膜上の
スズ鉛が付着して欲しくない部分に抗はんだインク膜を
形成してからスズの吹付けによりスズ鉛膜を形成して、
抗はんだインク膜に被覆されていない部分を保護すると
ともに、後工程でのスズに対する結合能力を強化するも
のである。
【００１１】
【発明の実施の形態】以下、本発明にかかる好適な実施
形態を図面に基づいて説明する。図２（ａ）において、
ベースとなる絶縁膜３０の上面３１および下面３３にそ
れぞれ内層配線膜３２を有する内層基板３４を示してい
るが、先ず絶縁膜３０の上下面３１，３３にそれぞれ金
属膜を形成してから、フォトレジストまたは印刷により
配線パターンを転写し、エッチングにより金属膜を部分
的に除去して所望の配線パターンを有する内層配線膜３
２とする（工程は図示せず）。
形態を図面に基づいて説明する。図２（ａ）において、
ベースとなる絶縁膜３０の上面３１および下面３３にそ
れぞれ内層配線膜３２を有する内層基板３４を示してい
るが、先ず絶縁膜３０の上下面３１，３３にそれぞれ金
属膜を形成してから、フォトレジストまたは印刷により
配線パターンを転写し、エッチングにより金属膜を部分
的に除去して所望の配線パターンを有する内層配線膜３
２とする（工程は図示せず）。
【００１２】図２（ｂ）において、絶縁膜３０の上下面
にそれぞれ絶縁膜３６を形成するが、絶縁膜３６の形成
方法は、コーティングにより行い、セリグラフ印刷（se
rigraphy スクリーン印刷ともいう）、カーテンコーテ
ィング（curtain coating）、静電吹付け（xerograph
y）を利用することができる。一般に、絶縁効果を確実
なものとするために、コーティングされた絶縁膜は、硬
化後の厚さが０．０２５ｍｍ以上でなければならない
が、状況に応じて色々な調整が可能である。なお、絶縁
膜３６に必要な厚さは、１回で完成してもよいし、数回
に分けて完成してもよい。
にそれぞれ絶縁膜３６を形成するが、絶縁膜３６の形成
方法は、コーティングにより行い、セリグラフ印刷（se
rigraphy スクリーン印刷ともいう）、カーテンコーテ
ィング（curtain coating）、静電吹付け（xerograph
y）を利用することができる。一般に、絶縁効果を確実
なものとするために、コーティングされた絶縁膜は、硬
化後の厚さが０．０２５ｍｍ以上でなければならない
が、状況に応じて色々な調整が可能である。なお、絶縁
膜３６に必要な厚さは、１回で完成してもよいし、数回
に分けて完成してもよい。
【００１３】また、内層基板３４と絶縁膜３６との接合
能力を強化するために、絶縁膜３６を塗布する前に、内
層配線膜３２を黒化処理（oxidation または酸化）す
る必要があり、内層配線膜３２を軽く酸化処理すること
で、その表面のきめを荒くして、絶縁膜３６との接合能
力を強化するものである。
能力を強化するために、絶縁膜３６を塗布する前に、内
層配線膜３２を黒化処理（oxidation または酸化）す
る必要があり、内層配線膜３２を軽く酸化処理すること
で、その表面のきめを荒くして、絶縁膜３６との接合能
力を強化するものである。
【００１４】本発明において、絶縁膜３６の形成に約２
時間かかるが、従来技術の多層印刷配線基板の場合が約
５時間であることと比較すると、大幅に短縮されてい
る。しかも、絶縁膜３６として使用する材料はエポキシ
樹脂だけであるので、高価なファイバーグラス布を使う
必要がなく、絶縁膜３６のコストを５０％以下とするこ
とができる。また、本発明の絶縁膜３６は、比較的小さ
い誘電率であるので、本発明にかかる多層印刷配線基板
中の配線間での寄生容量が小さくなり、電気的性能に優
れる。従って、本発明は、生産性が高く、コストが低
く、性能が優れているので、優れたパフォーマンス（pe
rformance）を実現することができる。
時間かかるが、従来技術の多層印刷配線基板の場合が約
５時間であることと比較すると、大幅に短縮されてい
る。しかも、絶縁膜３６として使用する材料はエポキシ
樹脂だけであるので、高価なファイバーグラス布を使う
必要がなく、絶縁膜３６のコストを５０％以下とするこ
とができる。また、本発明の絶縁膜３６は、比較的小さ
い誘電率であるので、本発明にかかる多層印刷配線基板
中の配線間での寄生容量が小さくなり、電気的性能に優
れる。従って、本発明は、生産性が高く、コストが低
く、性能が優れているので、優れたパフォーマンス（pe
rformance）を実現することができる。
【００１５】絶縁膜３６の硬化後に表面平坦化を行う
が、機械研磨によって行うことができ、例えば、ベルト
グラインダー（belt grinder）またはホイールグライン
ダー（wheel grinder）等で研磨して、表面を平坦化す
る。表面平坦化の目的は、次に絶縁膜３６上に形成する
金属膜４２，４６（図３（ｂ）を参照）を平坦に形成し
て、後続のエッチング工程において断線が発生するのを
防止するためである。
が、機械研磨によって行うことができ、例えば、ベルト
グラインダー（belt grinder）またはホイールグライン
ダー（wheel grinder）等で研磨して、表面を平坦化す
る。表面平坦化の目的は、次に絶縁膜３６上に形成する
金属膜４２，４６（図３（ｂ）を参照）を平坦に形成し
て、後続のエッチング工程において断線が発生するのを
防止するためである。
【００１６】本発明の絶縁膜３６は、コーティングによ
り形成され、かつ表面平坦化を行うため、非常に精密に
絶縁膜３６の厚さを制御することができるので、半導体
パッケージに使用される基板またはＰＣＭＣＩＡ（Pers
onal Computer Memory CardInternational associatio
n）カードなど非常に薄い印刷配線基板に応用すると、
優れた効果が得られるものである。
り形成され、かつ表面平坦化を行うため、非常に精密に
絶縁膜３６の厚さを制御することができるので、半導体
パッケージに使用される基板またはＰＣＭＣＩＡ（Pers
onal Computer Memory CardInternational associatio
n）カードなど非常に薄い印刷配線基板に応用すると、
優れた効果が得られるものである。
【００１７】図２（ｃ）において、表面平坦化後に、導
通孔および部品孔を形成したい箇所に孔あけしてスルー
ホール４０，４０を形成して、後続の金属膜形成により
多層の配線膜と電気的に接続したり、あるいはスルーホ
ール実装（through hole mounting）の部品を本発明に
かかる多層印刷配線基板に取り付けることができる。
通孔および部品孔を形成したい箇所に孔あけしてスルー
ホール４０，４０を形成して、後続の金属膜形成により
多層の配線膜と電気的に接続したり、あるいはスルーホ
ール実装（through hole mounting）の部品を本発明に
かかる多層印刷配線基板に取り付けることができる。
【００１８】図３（ａ）において、無電解メッキ（elec
troless plating）、つまり酸化還元により絶縁膜３６
上およびスルーホール４０中に金属膜４２を形成する。
一般に、無電解メッキにより形成される金属膜の厚さ
は、十分な厚さがないので、配線としては使用できな
い。そこで、さらに電解メッキにより必要な厚さにまで
形成するとともに、無電解メッキと電解メッキとを併用
することで、より精確に厚さを制御することができるの
で、生産に必要な任意の厚さにまで調整することができ
る。
troless plating）、つまり酸化還元により絶縁膜３６
上およびスルーホール４０中に金属膜４２を形成する。
一般に、無電解メッキにより形成される金属膜の厚さ
は、十分な厚さがないので、配線としては使用できな
い。そこで、さらに電解メッキにより必要な厚さにまで
形成するとともに、無電解メッキと電解メッキとを併用
することで、より精確に厚さを制御することができるの
で、生産に必要な任意の厚さにまで調整することができ
る。
【００１９】図３（ｂ）において、金属膜４２上にフォ
トレジスト膜４４を形成し、フォトリソグラフィーによ
り印刷配線基板の配線のネガパターンを形成する。つま
り、配線がない部分を被覆して配線を形成したい部分を
露出させる。絶縁膜３６上には金属膜４２が形成されて
いるので、電解メッキを利用して、さらに金属膜４６を
形成する。一般的に、電気的性能を向上させるために、
通常、金属膜４２，４６として銅を採用するが、銅は活
性が大きい金属であるので、たいへん酸化しやすい。酸
化を防止し、はんだとの結合能力を強化するために、金
属膜４６として、銅以外にスズ鉛膜あるいはスズ膜で銅
膜を被覆することが多い。スルーホール４０中の金属膜
４２，４６は、内層基板３４の上下面にある内層配線膜
３２との電気的接続に使用することができる。
トレジスト膜４４を形成し、フォトリソグラフィーによ
り印刷配線基板の配線のネガパターンを形成する。つま
り、配線がない部分を被覆して配線を形成したい部分を
露出させる。絶縁膜３６上には金属膜４２が形成されて
いるので、電解メッキを利用して、さらに金属膜４６を
形成する。一般的に、電気的性能を向上させるために、
通常、金属膜４２，４６として銅を採用するが、銅は活
性が大きい金属であるので、たいへん酸化しやすい。酸
化を防止し、はんだとの結合能力を強化するために、金
属膜４６として、銅以外にスズ鉛膜あるいはスズ膜で銅
膜を被覆することが多い。スルーホール４０中の金属膜
４２，４６は、内層基板３４の上下面にある内層配線膜
３２との電気的接続に使用することができる。
【００２０】図３（ｃ）において、フォトレジスト膜４
４を除去した後、残したい配線パターン上にフォトレジ
スト膜４７を形成して、金属膜４２のうち除去したい部
分をエッチング除去し、図４（ａ）に示したように、残
したい金属膜４２’を残して配線パターンを形成する。
４を除去した後、残したい配線パターン上にフォトレジ
スト膜４７を形成して、金属膜４２のうち除去したい部
分をエッチング除去し、図４（ａ）に示したように、残
したい金属膜４２’を残して配線パターンを形成する。
【００２１】もし、製造したい多層印刷配線基板が４層
だけでなく、６層、８層あるいは１０層であれば、図２
から図３のステップを２回から４回繰り返せば、必要な
層数の多層印刷配線基板を製造することができる。図３
（ｃ）に示したステップまで完成すれば、残りのステッ
プは同一である。
だけでなく、６層、８層あるいは１０層であれば、図２
から図３のステップを２回から４回繰り返せば、必要な
層数の多層印刷配線基板を製造することができる。図３
（ｃ）に示したステップまで完成すれば、残りのステッ
プは同一である。
【００２２】図４（ｂ）において、配線基板上に抗はん
だインク膜４８を形成して、被覆したい部分を被覆す
る。抗はんだインク膜４８は、後工程のスズ吹付けおい
て、スズを付着させたくない部分を被覆するためのもの
である。この抗はんだインク膜４８として、通常、感光
性の抗はんだインクを採用して、フォトリソグラフィー
により選択的に露出させたい部分を露出させることが多
い。
だインク膜４８を形成して、被覆したい部分を被覆す
る。抗はんだインク膜４８は、後工程のスズ吹付けおい
て、スズを付着させたくない部分を被覆するためのもの
である。この抗はんだインク膜４８として、通常、感光
性の抗はんだインクを採用して、フォトリソグラフィー
により選択的に露出させたい部分を露出させることが多
い。
【００２３】図４（ｃ）において、溶着促進金属膜であ
るスズ鉛膜５０を吹付けにより形成して、銅の表面を保
護し、酸化しやすい銅が大気と接触して酸化することを
防止するとともに、部品をはんだ付けする時の結合能力
を強化する。
るスズ鉛膜５０を吹付けにより形成して、銅の表面を保
護し、酸化しやすい銅が大気と接触して酸化することを
防止するとともに、部品をはんだ付けする時の結合能力
を強化する。
【００２４】そして、注文に合わせてサイズを切り揃
え、電気的試験により不良品を排除し、外観・文字を検
査してから防蝕処理をすれば、出荷することができる。
え、電気的試験により不良品を排除し、外観・文字を検
査してから防蝕処理をすれば、出荷することができる。
【００２５】以上のごとく、本発明を好適な実施形態に
より開示したが、当業者であれば容易に理解できるよう
に、本発明の技術思想の範囲内において、適当な変更な
らびに修正が当然なされうるものであるので、その特許
権保護の範囲は、特許請求の範囲および、それと均等な
領域を基準として定めなければならない。
より開示したが、当業者であれば容易に理解できるよう
に、本発明の技術思想の範囲内において、適当な変更な
らびに修正が当然なされうるものであるので、その特許
権保護の範囲は、特許請求の範囲および、それと均等な
領域を基準として定めなければならない。
【００２６】
【発明の効果】上記した構成により、本発明にかかる多
層印刷配線基板の製造方法は、必要とする絶縁膜を短時
間で形成することができ、しかも、絶縁膜として使用す
る材料はエポキシ樹脂だけであるので、高価なファイバ
ーグラス布を使う必要がなく、絶縁膜のコストを５０％
以下とすることができる。また、本発明の絶縁膜は、比
較的小さい誘電率であるので、配線間での寄生容量が小
さくなり、電気的性能に優れる。さらに、絶縁膜および
配線膜の厚さを非常に精密に制御することができるの
で、より薄く精密な多層印刷配線基板を製造することが
できる。従って、本発明は、生産性が高く、コストが低
く、性能が優れているので、産業上の利用価値が極めて
高い。
層印刷配線基板の製造方法は、必要とする絶縁膜を短時
間で形成することができ、しかも、絶縁膜として使用す
る材料はエポキシ樹脂だけであるので、高価なファイバ
ーグラス布を使う必要がなく、絶縁膜のコストを５０％
以下とすることができる。また、本発明の絶縁膜は、比
較的小さい誘電率であるので、配線間での寄生容量が小
さくなり、電気的性能に優れる。さらに、絶縁膜および
配線膜の厚さを非常に精密に制御することができるの
で、より薄く精密な多層印刷配線基板を製造することが
できる。従って、本発明は、生産性が高く、コストが低
く、性能が優れているので、産業上の利用価値が極めて
高い。
【図１】 従来の多層印刷配線基板の製造方法を示す説
明断面図である。
明断面図である。
【図２】 本発明の多層印刷配線基板の製造方法を示す
説明断面図である。
説明断面図である。
【図３】 本発明の多層印刷配線基板の製造方法を示す
説明断面図である。
説明断面図である。
【図４】 本発明の多層印刷配線基板の製造方法を示す
説明断面図である。
説明断面図である。
３０ 絶縁膜（ベース） ３２ 内層配線膜 ３４ 内層基板 ３６ 絶縁膜 ４０ スルーホール ４２ 金属膜 ４４ フォトレジスト膜 ４６ 金属膜 ４７ フォトレジスト膜 ４８ 抗はんだインク膜 ５０ スズ鉛膜
フロントページの続き Ｆターム(参考） 5E346 AA06 AA12 AA15 AA17 AA42 BB01 CC09 CC32 CC33 DD01 DD03 DD25 DD33 EE33 EE38 GG01 GG19 GG23 GG27 GG28 HH33
Claims (14)
- 【請求項１】 ベース、第１配線膜、第２配線膜を有
し、前記ベースの上下表面にそれぞれ前記した第１配線
膜および第２配線膜を設けた内層基板を提供するステッ
プと、 前記内層基板の前記第１配線膜および第２配線膜上に絶
縁膜を塗布するステップと、 前記内層基板にスルーホールを形成するステップと、 前記絶縁膜上ならびに前記スルーホール中にパターン形
成された金属膜を形成するとともに、前記第１配線膜お
よび第２配線膜を前記スルーホール中の金属膜で連接す
るステップと、 前記絶縁膜ならびに前記金属膜の一部分上に抗はんだイ
ンク膜を形成し、前記金属膜の一部分を露出するステッ
プと、 露出された前記金属膜上にスズ鉛膜を形成するステップ
とを具備する多層印刷配線基板の製造方法。 - 【請求項２】 前記多層印刷配線基板の製造方法が、絶
縁膜を塗布する前に、前記第１配線膜および第２配線膜
を酸化するステップを含むものであることを特徴とする
請求項１に記載の多層印刷配線基板の製造方法。 - 【請求項３】 前記絶縁膜を塗布するステップが、スク
リーン印刷を含むものであることを特徴とする請求項１
に記載の多層印刷配線基板の製造方法。 - 【請求項４】 前記絶縁膜を塗布するステップが、カー
テンコーティングを含むものであることを特徴とする請
求項１に記載の多層印刷配線基板の製造方法。 - 【請求項５】 前記絶縁膜を塗布するステップが、静電
吹付法を含むものであることを特徴とする請求項１に記
載の多層印刷配線基板の製造方法。 - 【請求項６】 前記多層印刷配線基板の製造方法が、絶
縁膜を形成した後で、前記絶縁膜の表面を平坦化するス
テップを含むものであることを特徴とする請求項１に記
載の多層印刷配線基板の製造方法。 - 【請求項７】 前記表面を平坦化するステップが、機械
研磨法を含むものであることを特徴とする請求項６に記
載の多層印刷配線基板の製造方法。 - 【請求項８】 前記表面を平坦化するステップが、ベル
トグラインダーによる研磨法を含むものであることを特
徴とする請求項７に記載の多層印刷配線基板の製造方
法。 - 【請求項９】 前記表面を平坦化するステップが、ホイ
ールグラインダーによる研磨法を含むものであることを
特徴とする請求項７に記載の多層印刷配線基板の製造方
法。 - 【請求項１０】 前記金属膜を形成するステップが、さ
らに、 第１金属膜を形成する小ステップと、 第１フォトレジスト膜を形成して、前記第１金属膜を部
分的に露出する小ステップと、 部分的に露出された前記第１金属膜上に第２金属膜を形
成する小ステップと、 前記第１フォトレジスト膜を除去する小ステップと、 前記第２金属膜上に第２フォトレジスト膜を形成する小
ステップと、 前記第２フォトレジスト膜により被覆されていない前記
第１金属膜部分を除去して、前記金属膜を前記第１金属
膜および第２金属膜から形成する小ステップとを具備す
ることを特徴とする請求項１に記載の多層印刷配線基板
の製造方法。 - 【請求項１１】 前記第２金属膜が、銅、スズ、スズ鉛
合金あるいは、これらの組み合わせからなるグループよ
り１つを選択するものであることを特徴とする請求項１
０に記載の多層印刷配線基板の製造方法。 - 【請求項１２】 前記第１金属膜が、無電解メッキで形
成され、前記第２金属膜が、電解メッキで形成されるも
のであることを特徴とする請求項１０に記載の多層印刷
配線基板の製造方法。 - 【請求項１３】 前記絶縁膜が、エポキシ樹脂であるこ
とを特徴とする請求項１に記載の多層印刷配線基板の製
造方法。 - 【請求項１４】 ベース、第１配線膜、第２配線膜を有
し、前記ベースの上下表面にそれぞれ前記第１配線膜お
よび第２配線膜を設けた内層基板を提供するステップ
と、 前記内層基板の前記第１配線膜および第２配線膜上に絶
縁膜を塗布するステップと、 前記絶縁膜を平坦化するステップと、 前記内層基板にスルーホールを形成するステップと、 前記絶縁膜上および前記スルーホール中に第１金属膜を
形成するステップと、 第１フォトレジスト膜を形成して、前記第１金属膜を部
分的に露出するステップと、 部分的に露出された前記第１金属膜上に第２金属膜を形
成するステップと、 前記第１フォトレジスト膜を除去するステップと、 前記第２金属膜上に第２フォトレジスト膜を形成するス
テップと、 前記第２フォトレジスト膜で被覆されていない前記第１
金属膜部分を除去して、前記第１金属膜および第２金属
膜が一体的に積層したもので第３配線膜を構成し、かつ
前記第１配線膜ならびに第２配線膜を前記第３配線膜に
より連接するステップと、 前記絶縁膜および前記第３配線膜の一部分に抗はんだイ
ンク膜を形成するとともに、前記第３配線膜を部分的に
露出するステップと、 露出された前記第３配線膜上にスズ鉛膜を形成するステ
ップとを具備する多層印刷配線基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW88107369 | 1999-05-06 | ||
| TW88107369A TW431124B (en) | 1999-05-06 | 1999-05-06 | Manufacturing method of multi-layer printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000323837A true JP2000323837A (ja) | 2000-11-24 |
Family
ID=21640569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15544599A Pending JP2000323837A (ja) | 1999-05-06 | 1999-06-02 | 多層印刷配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000323837A (ja) |
| TW (1) | TW431124B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103517573A (zh) * | 2012-06-20 | 2014-01-15 | 深南电路有限公司 | 一种电路板的加工方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100751470B1 (ko) | 2003-02-13 | 2007-08-23 | 가부시키가이샤후지쿠라 | 다층 기판 및 그 제조 방법 |
-
1999
- 1999-05-06 TW TW88107369A patent/TW431124B/zh not_active IP Right Cessation
- 1999-06-02 JP JP15544599A patent/JP2000323837A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103517573A (zh) * | 2012-06-20 | 2014-01-15 | 深南电路有限公司 | 一种电路板的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW431124B (en) | 2001-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7570491B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| US7092237B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| US20060044734A1 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
| CA2114954A1 (en) | Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction | |
| JPH08125342A (ja) | フレキシブル多層配線基板とその製造方法 | |
| US20030201242A1 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| IL137026A (en) | Method for manufacturing multi-layer wiring boards | |
| JP2000323837A (ja) | 多層印刷配線基板の製造方法 | |
| JPH0143473B2 (ja) | ||
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JP3104541B2 (ja) | プリント配線板の製造方法 | |
| EP0835046B1 (en) | Component mounting board, process for producing the board, and process for producing the module | |
| JPH10335759A (ja) | フレキシブルプリント配線板 | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JP2003324027A (ja) | 積層型電子部品の製造方法 | |
| JPH06334067A (ja) | 多層プリント配線板とその製造方法 | |
| JP2000349447A (ja) | 多層プリント配線板と、その多層プリント配線板の製造方法 | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JPH0224395B2 (ja) | ||
| JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
| JPS61176139A (ja) | 混成集積回路およびその製造方法 | |
| JP2891938B2 (ja) | 電気部品の接続方法 | |
| JPS6317589A (ja) | 二層プリント回路基板 | |
| JPH0786753A (ja) | 抵抗内蔵型多層回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030304 |