JP2000324007A - 高周波増幅回路および受信機 - Google Patents

高周波増幅回路および受信機

Info

Publication number
JP2000324007A
JP2000324007A JP11131734A JP13173499A JP2000324007A JP 2000324007 A JP2000324007 A JP 2000324007A JP 11131734 A JP11131734 A JP 11131734A JP 13173499 A JP13173499 A JP 13173499A JP 2000324007 A JP2000324007 A JP 2000324007A
Authority
JP
Japan
Prior art keywords
transistor
circuit
current
base
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11131734A
Other languages
English (en)
Other versions
JP2000324007A5 (ja
JP4048648B2 (ja
Inventor
Hitoshi Tomiyama
均 富山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13173499A priority Critical patent/JP4048648B2/ja
Priority to US09/564,044 priority patent/US6281757B1/en
Priority to KR1020000023883A priority patent/KR20000077156A/ko
Priority to EP00303826A priority patent/EP1052771A3/en
Publication of JP2000324007A publication Critical patent/JP2000324007A/ja
Publication of JP2000324007A5 publication Critical patent/JP2000324007A5/ja
Application granted granted Critical
Publication of JP4048648B2 publication Critical patent/JP4048648B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 減衰回路等を用いることなく、ゲイン制御が
可能になると共に、消費電流が少なく、低歪みのゲイン
制御回路付きの高周波増幅回路を実現する。 【解決手段】 高周波信号入力を増幅するアンプは、カ
スケード接続した入力トランジスタ32と、出力トラン
ジスタ33とで構成する。トランジスタ32、33のコ
レクタ電流の直流成分Icを検出し、その値が一定とな
るように入力トランジスタのベース電流Ibを制御する
バイアス回路40を設ける。シャント用トランジスタ7
0を、入力トランジスタ32のベースと、電源の一端と
の間に接続する。このシャント用トランジスタのベース
−エミッタ間に接続された抵抗には、入力トランジスタ
32のベース電流が流れるように構成する。出力トラン
ジスタ33のベース電圧をゲイン制御信号に応じて下げ
ることにより、入力トランジスタのコレクタ電流Icを
減じて、アンプのゲインを低下せしめると同時に、シャ
ント用トランジスタ70をシャント動作させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、例えば、DAB
(Digital Broad Casting)用の
受信機に使用して好適な高周波増幅回路に関する。
【0002】
【従来の技術】近年、放送のデジタル化が進み、放送波
の伝送方式も、従来のAMやFM等のアナログ方式から
デジタル方式へと変わってきている。ヨーロッパにおい
ては既に音声のデジタル放送が開始されており、一般
に、DAB(Digital Broad Casti
ng)と呼ばれている。
【0003】このDABのデジタル音声放送の受信機
(DAB受信機)の全体構成図を図3に示す。
【0004】図3において、アンテナ1により受信され
た放送波は、フロントエンド部に供給される。このフロ
ントエンド部においては、受信信号は、高周波増幅回路
2で増幅された後、ミキサ回路3に供給され、局部発振
回路4からの局部発振信号により、中間周波信号に変換
される。ミキサ回路3からの中間周波信号は、中間周波
増幅回路5で約60dB増幅され、復調回路6で復調さ
れる。復調回路6からの復調出力は、A/Dコンバータ
7に入力される。この場合、復調回路6からの復調出力
は、A/Dコンバータ7への入力レベルとして必要な約
1Vp−pの信号レベルとされる。
【0005】A/Dコンバータ7からのデジタル信号
は、ベースバンド処理回路8に供給されて、デジタル復
調された後、D/Aコンバータ9で、アナログオーディ
オ信号に変換され、スピーカ10より出力される。
【0006】この図3のDAB受信機において、受信信
号レベルを上げていくと、中間周波増幅部のAGC回路
11が動作し、さらに受信信号レベルを上げていくと、
ミキサ回路3で受信信号が歪んでしまうため、AGC回
路11からのAGC電圧により、高周波増幅回路2のゲ
イン(増幅度)を制御して、ミキサ回路3への入力信号
レベルを低減する。
【0007】ところで、DABの変調方式にはOFDM
(Orthogonal Frequency Div
ision Multiplex)という方式が用いら
れている。この方式の特徴は、多数の搬送波を同時に受
信して復調を行うマルチキャリヤ方式を採用しているこ
とである。例えば、DABモード2と呼ばれる仕様で
は、伝送帯域幅1.536MHz内に、4kHz間隔
で、搬送波が384本、送信されてくる。これら多数の
搬送波を復調するためには、受信機内の高周波増幅回路
には、低歪みな特性が要求され、一般には、IM3>5
0dBcが要求される。
【0008】ここで、IM3とは3次相互変調歪みのこ
とである。周波数がFd離れた2信号(F1,F1+F
d)を入力すると、アンプの歪みにより、アンプの出力
には前記2信号の両サイドに、2信号からFd離れた周
波数(F1−Fd,F1+Fd+Fd)に歪み信号を生
じる。これらの歪み信号をIM(Inter modu
lation)信号と呼び、入力された信号(F1)の
レベルと、歪み信号(F1−Fd)のレベル差をIM3
と呼ぶ。
【0009】また、DABによる音声デジタル放送は、
1.4GHz帯という高い周波数でサービスが行われて
いるため、DAB受信機としては、高周波で動作する、
線形性が高い、ゲイン制御回路付きの高周波増幅回路が
必要になる。
【0010】すなわち、DAB受信機用の高周波増幅回
路としては、電波の信号強度に応じてゲインが変化し、
かつ、歪みが少なく、かつ低ノイズを実現することが望
まれている。
【0011】現在は、DAB受信機としては車載用のみ
が市場に出回っているが、上述のような要求を満足する
ため、その受信機の高周波増幅回路においては、前段に
PINダイオード等の減衰回路を設ける構成を採用して
いた。
【0012】図4は、従来のDAB受信機に用いられて
いるゲイン制御可能な高周波増幅回路の一例である。
【0013】図4において、入力信号源12は、上述の
例ではアンテナ1からの受信信号であり、この入力信号
源12からの信号は、PINダイオード13を通過後、
npnトランジスタ14で増幅され、負荷のインダクタ
15と容量16を経た後、出力端17に、その増幅され
た信号が得られる。
【0014】電流源18は、トランジスタ14のベース
電流バイアス用である。また、直流電源19は、この例
では、3Vとされ、トランジスタ14のベースバイアス
電流としては、5mAが供給されるようにされている。
【0015】電流源20は、図3の例のAGC回路11
からのゲイン制御信号により電流値が制御されるAGC
用電流源である。
【0016】この例の場合、入力信号のレベルが適正で
あるときには、電流源20には、約10mAの電流が流
れる。すると、PINダイオード13のオン抵抗が下が
り、入力信号は減衰することなく、トランジスタ14に
加えられる。そして、入力信号のレベルが大きくなる
と、AGC回路11からのゲイン制御信号により、電流
源20の電流値が下げられる。すると、PINダイオー
ド13の抵抗値が上がり、トランジスタ14への信号レ
ベルが下がるため、図4の増幅回路としては、ゲインが
下がる。こうして、AGC回路11からのゲイン制御信
号により、図4の増幅回路は、入力信号のレベルが適切
になるようにゲイン制御される。
【0017】
【発明が解決しようとする課題】ところで、現在は、前
述したように、DAB受信機としては車載用のみが市場
に出回つているが、将来、FM放送に変わってDAB放
送がラジオ放送の主流になると言われており、ポータブ
ルラジオ受信機で使えるような低消費電力で動作できる
DAB用のフロントエンドのニーズが高まっている。
【0018】しかし、図4に示した車載用DAB受信機
の高周波増幅回路は、以下の問題点により、ポータブル
ラジオ受信機用としては不向きであった。すなわち、 消費電流が、PINダイオード13用として10m
A、トランジスタ14用として5mAが必要であり、合
計15mAにもなってしまうこと、 PINダイオード13の半導体プロセスが、トランジ
スタ14と異なるため、モノリシック化が難しく、高集
化に向かないこと、 等の問題があった。
【0019】この発明は、以上の点に鑑みて、ピンダイ
オード等の減衰回路を用いずに、消費電流が少なく、低
歪みのゲイン制御回路付きの高周波増幅回路を実現する
ことを目的としている。
【0020】
【課題を解決するための手段】上記課題を解決するた
め、この発明による高周波増幅回路は、高周波信号入力
がベースに入力される入力トランジスタと、前記入力ト
ランジスタにカスケード接続され、前記高周波信号入力
の増幅出力をコレクタ側に得る出力トランジスタと、前
記カスケード接続された2つのトランジスタに流れる電
流の直流成分を検出し、その値が一定となるように前記
入力トランジスタのベース電流を制御するバイアス回路
と、前記入力トランジスタのベースにエミッタが接続さ
れ、コレクタが電源端子の一方に接続され、ベースに、
前記バイアス回路からのベース電流が供給されるととも
に、ベース−エミッタ間に抵抗が接続されたシャント用
トランジスタと、を備え、前記出力トランジスタのベー
ス電圧をゲイン制御信号に応じて下げることにより、前
記入力トランジスタのコレクタ電流を減じて、前記カス
ケード接続の2つのトランジスタからなる増幅部のゲイ
ンを低下せしめると同時に、前記シャント用トランジス
タをシャント動作させるようにしたことを特徴とする。
【0021】上述の構成の高周波増幅回路では、入力信
号は、カスケード接続された2つのトランジスタで増幅
される。そして、バイアス回路の動作により、カスケー
ド接続された2つのトランジスタには、一定の直流電流
が流れるようにされる。
【0022】ゲイン制御信号により、出力トランジスタ
のベース電圧が下がると、入力トランジスタのコレクタ
−エミッタ間電圧が低下し、この入力トランジスタが飽
和状態になるため、この入力トランジスタと、出力トラ
ンジスタとで構成されるアンプのゲインは低下する。
【0023】そして、このとき出力トランジスタが飽和
し、ベース電流が増えることにより、シャント用トラン
ジスタを通じてシャント電流が流れ、これにより、2つ
のトランジスタからなる増幅部の入力信号が減じられ
る。したがって、増幅回路のゲインを減じる制御と、増
幅回路の入力部をシャントして入力信号を減じる動作と
が同時に働く。
【0024】以上のように、この発明によれば、従来の
ような減衰回路等を用いずに、高周波回路のゲインを減
じると同時に、入力部をシャントすることで、低電圧で
も動作でき、消費電流が少ないゲイン制御回路付きの高
周波増幅回路を実現することができる。
【0025】
【発明の実施の形態】以下、この発明による高周波増幅
回路の実施の形態を、図を参照しながら説明する。以下
に説明する実施の形態は、前述の図3に示したDAB受
信機の高周波増幅回路に、この発明の高周波増幅回路を
適用したものである。
【0026】図1は、この実施の形態のゲイン制御機能
付き高周波増幅回路である。
【0027】入力信号源31は、前段の回路、前述の図
3の例であれば、アンテナ入力である。この実施の形態
の増幅回路は、カスケード接続された入力npnトラン
ジスタ32と出力npnトランジスタ33とで構成され
る。入力トランジスタ32のエミッタは接地される。ま
た、出力トランジスタ33のコレクタには、負荷とし
て、インダクタ34およびコンデンサ(容量)35が接
続される。
【0028】そして、入力信号源31から入力された信
号は、結合コンデンサ36を通じて入力npnトランジ
スタ32のベースに供給されて、トランジスタ32と3
3とで増幅され、インダクタ34およびコンデンサ35
からなる負荷を経て、出力端37に増幅された信号が取
り出される。
【0029】入力トランジスタ32のベース電流は、バ
イアス回路40により、定常状態(AGC(自動ゲイン
制御)が動作していないとき)では、トランジスタ32
および33を流れるコレクタ電流Icが一定となるよう
に制御される。この例の場合、Ic=5mAとなるよう
に制御される。
【0030】バイアス回路40は、次のような構成を有
する。すなわち、正の直流電圧Vcc(例えば3V)が
得られる直流電源50の一端が抵抗41および42をそ
れぞれ介してpnpトランジスタ43および44のエミ
ッタに接続される。これらpnpトランジスタ43およ
び44のベースは互いに接続され、その接続点は、pn
pトランジスタ45のエミッタ−コレクタ間を通じて接
地される。
【0031】そして、トランジスタ43のコレクタは、
トランジスタ45のベースに接続されると共に、電流源
46を通じて接地される。この電流源46は、定電流源
であり、この例では、その電流値は20μAとされてい
る。また、トランジスタ44のコレクタは、抵抗47お
よび48を通じてnpnトランジスタ32のベースに接
続される。抵抗47および48の接続点は、コンデンサ
49を介して接地される。
【0032】出力npnトランジスタ33のベース電流
は、図3の例のAGC回路11のゲイン制御信号に応じ
て電流値が変えられるAGC電流源61により制御され
る。この例の場合には、カレントミラー回路を構成する
ように接続された2個のpnpトランジスタ62、63
を通じて、AGC電流源61の電流が出力npnトラン
ジスタ33のベース電流が与えられるように構成されて
いる。トランジスタ33のベースは、抵抗64を通じて
接地されている。
【0033】さらに、入力npnトランジスタのベース
と、直流電源の一端との間には、シャント用トランジス
タ70のコレクタ−エミッタ間が接続される。そして、
このシャント用トランジスタ70のベース−エミッタ間
に、前述の抵抗48が接続される。
【0034】以上のような構成の図1の高周波増幅回路
のバイアス回路40は、以下のように動作する。
【0035】AGC(自動ゲイン制御)が動作していな
い時には、AGC電流源61には、この例では、iagc
=80μAの電流が流れるようにされている。このとき
には、出力トランジスタ33のベース電圧は高く、入力
トランジスタ32は非飽和状態で動作しているため、ト
ランジスタ32と33で構成されるアンプは、最大のゲ
インで動作している。
【0036】電流iagc がゲイン制御信号に応じて減ら
されると、出力トランジスタ33のベース電流が減り、
ベース電圧が下がるため、入力トランジスタ32のコレ
クタ−エミッタ間電圧が低下し、入力トランジスタ32
が飽和状態になるため、トランジスタ32と33で構成
されるアンプのゲインは低下する。
【0037】トランジスタ32、33のコレクタ電流I
cは、負荷インダクタ34を経て、容量38で高周波成
分が除去された後、抵抗42へと流れ込む。電流源46
の電流(20μA)は、pnpトランジスタ43と抵抗
41(10kΩ)に流れるので、抵抗41での電圧降下
は200mVになる。したがって、トランジスタ43の
ベース電位は、トランジスタ43のベース−エミッタ間
電圧Vbe=800mVであるので、 Vcc−200mV−800mV となる。
【0038】このため、抵抗42での電圧降下が200
mVになるように、トランジスタ32のコレクタ電流I
cと、ベース電流Ibが制御される。すなわち、コレク
タ電流Icが増えると、抵抗42での電圧降下が増え、
pnpトランジスタ44のベース−エミッタ間電圧が低
下するため、ベース電流Ibが減るよう負帰還がかか
る。そのため、入力npnトランジタ32のhfeがば
らついても、コレクタ電流Icは5mAと一定の値が流
される。
【0039】このように、バイアス回路40は、カスケ
ード接続された2つのトランジスタ32、33のコレク
タ電流の直流成分Icを検出し、その値が一定となるよ
うに入力トランジスタ32のベース電流を制御する。
【0040】次に、図1の構成の高周波増幅回路のAG
C動作について説明する。
【0041】先に説明したように、ゲイン最大の時に
は、AGC電流iagc =80μAとなつており、バイア
ス回路40の動作により、コレクタ電流Icとして5m
Aの電流が流れている。
【0042】このとき、入力npnトランジスタ32の
hfeを70とすると、このトランジスタ32のベース
電流Ib=70μAとなり、抵抗48(4kΩ)での電
圧降下は280mVとなるので、シャント用トランジス
タ70のベース−エミッタ電圧は、トランジスタの動作
電圧(700mV)に比べ小さい。このため、シャント
用トランジスタ70を流れるシャント用電流Isは、ほ
ぼゼロになる。
【0043】前述したように、AGC電流iagc を減じ
ていくと、AGC動作が行われる。このときの、AGC
電流iagc と、コレクタ電流Icと、シヤント用電流I
sとの関係を図2に示す。この図2を参照して、AGC
動作を、さらに説明する。
【0044】図2に示すように、AGC電流iagc を減
らしていくと、iagc =60μA以下から、コレクタI
cが減り始め、AGC電流iagc =50μAになると入
カトランジスタ32が飽和し、トランジスタ32と33
で構成されるアンプのゲインは低下する。このとき、ト
ランジスタ32のベース電流Ibが増えることで、抵抗
48の電圧降下が大きくなって、シャント用トランジス
タ70のベース−エミッタ間電圧が大きくなり、シャン
ト電流Isが流れ始める。
【0045】したがって、トランジスタ32と33で構
成されるアンプのゲインを減じる制御と、当該アンプの
入力部をシャントして、入力信号を減じる動作とが同時
に働く。また、コレクタ電流Icと、シャント電流Is
の合計が、ほぼ10mAであるため、AGC動作により
消費電流が増えることが無い。
【0046】冒頭の従来の技術の欄において、DAB受
信機の高周波増幅回路では、IM3>50dBcが必要
とされていると述べたが、シリコンバイポーラトランジ
スタでは、入力が−40dBmを越えると、IM3<5
0dBcになってしまう。
【0047】AGCの動作としては、コレクタ電流Ic
を減じることで、ゲイン低下を図ることが可能である
が、歪み特性(IM3)を満足するためにはトランジス
タアンプの入力部で信号を減じるシャント動作が必要で
ある。
【0048】上述の実施の形態の回路構成によれば、上
述したように、ゲインを減じる制御と、入力信号を減じ
る動作とを同時に働かせることができるので、上述の要
求を満足することができる。この実施の形態の場合、ト
ランジスタ32と33で構成されるアンプへの入カレベ
ルが、−40dBm〜−15dBmの範囲で、25dB
のAGC動作と、IM3>50dBcを満足することが
できた。
【0049】そして、上述の構成の高周波増幅回路によ
れば、入力トランジスタ32のバイアス回路40では、
コレクタ電流Icを検出して、ベース電流Ibを制御す
る負帰還回路が働いているので、トランジスタ32のh
feがばらついたり、使用温度が変わっても、コレクタ
バイアス電流が一定に保てる。
【0050】そして、信号の減衰にPINダイオードを
使わないので、部品点数が減り、この高周波増幅回路を
用いた受信機の小型化が可能になる。また、PINダイ
オードを使った減衰回路に比べ、低消費電力化ができ
る。
【0051】また、AGC動作では、アンプのバイアス
電流を減らしていると同時にシャント用の電流を増やし
ているので、トータル消費電流が増加しないと言うメリ
ットもある。
【0052】なお、上述の実施の形態は、DAB受信機
に適用される高周波増幅回路を例にとって説明したが、
この発明による高周波増幅回路は、GHz帯などの高周
波信号を受信する携帯電話端末にも適用可能であると共
に、その他の高周波用途の、ゲイン制御回路付きの高周
波増幅回路として適用可能である。
【0053】
【発明の効果】以上説明したように、この発明によれ
ば、減衰回路等を用いることなく、ゲイン制御が可能に
なると共に、消費電流が少なく、低歪みのゲイン制御回
路付きの高周波増幅回路を実現することができる。
【図面の簡単な説明】
【図1】この発明による高周波増幅回路の一実施の形態
の回路図である。
【図2】実施の形態のAGC動作を説明するための図で
ある。
【図3】この発明による高周波増幅回路が適用されるD
AB受信機の構成を説明するためのブロック図である。
【図4】従来の高周波増幅回路の一例を示す回路図であ
る。
【符号の説明】
1…アンテナ、2…高周波増幅回路、3…ミキサ回路、
4…局部発振回路、5…中間周波増幅回路、6…復調回
路、11…AGC回路、32…入力トランジスタ、33
…出力トランジスタ、40…バイアス回路、61…AG
C電流源、70…シャント用トランジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】高周波信号入力がベースに入力される入力
    トランジスタと、 前記入力トランジスタにカスケード接続され、前記高周
    波信号入力の増幅出力をコレクタ側に得る出力トランジ
    スタと、 前記カスケード接続された2つのトランジスタに流れる
    電流の直流成分を検出し、その値が一定となるように前
    記入力トランジスタのベース電流を制御するバイアス回
    路と、 前記入力トランジスタのベースにエミッタが接続され、
    コレクタが電源端子の一方に接続され、ベース−エミッ
    タ間に抵抗が接続され、この抵抗に、前記バイアス回路
    からのベース電流が流れるようにされたシャント用トラ
    ンジスタと、 を備え、 前記出力トランジスタのベース電圧をゲイン制御信号に
    応じて下げることにより、前記入力トランジスタのコレ
    クタ電流を減じて、前記カスケード接続の2つのトラン
    ジスタからなる増幅回路のゲインを低下せしめると同時
    に、前記シャント用トランジスタをシャント動作させる
    ようにしたことを特徴とする高周波増幅回路。
  2. 【請求項2】受信アンテナからの信号を増幅するゲイン
    制御可能な高周波増幅回路と、 前記高周波増幅回路からの信号を中間周波信号に周波数
    変換するミキサと、 前記中間周波信号を増幅すると共に、前記高周波増幅回
    路にゲイン制御信号を供給する中間周波増幅回路と、 前記中間周波信号から復調信号を得る復調回路と、 を備え、 前記高周波増幅回路として請求項1に記載の高周波増幅
    回路を用いることを特徴とする受信機。
JP13173499A 1999-05-12 1999-05-12 高周波増幅回路および受信機 Expired - Fee Related JP4048648B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13173499A JP4048648B2 (ja) 1999-05-12 1999-05-12 高周波増幅回路および受信機
US09/564,044 US6281757B1 (en) 1999-05-12 2000-05-03 High frequency signal amplifying circuit and a receiver using the same
KR1020000023883A KR20000077156A (ko) 1999-05-12 2000-05-04 고주파신호 증폭회로 및 수신기
EP00303826A EP1052771A3 (en) 1999-05-12 2000-05-08 A high frequency signal amplifying circuit and a receiver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13173499A JP4048648B2 (ja) 1999-05-12 1999-05-12 高周波増幅回路および受信機

Publications (3)

Publication Number Publication Date
JP2000324007A true JP2000324007A (ja) 2000-11-24
JP2000324007A5 JP2000324007A5 (ja) 2006-04-13
JP4048648B2 JP4048648B2 (ja) 2008-02-20

Family

ID=15064956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13173499A Expired - Fee Related JP4048648B2 (ja) 1999-05-12 1999-05-12 高周波増幅回路および受信機

Country Status (4)

Country Link
US (1) US6281757B1 (ja)
EP (1) EP1052771A3 (ja)
JP (1) JP4048648B2 (ja)
KR (1) KR20000077156A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2814008A1 (fr) * 2000-09-12 2002-03-15 Koninkl Philips Electronics Nv Dispositif d'amplification a linearite optimisee
JP4635609B2 (ja) * 2005-01-06 2011-02-23 ソニー株式会社 高周波信号受信装置
US8648661B1 (en) * 2011-11-18 2014-02-11 Anadigics, Inc. Current limiting circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275362A (en) * 1979-03-16 1981-06-23 Rca Corporation Gain controlled amplifier using a pin diode
JPS58202605A (ja) 1982-05-21 1983-11-25 Hitachi Ltd カスコ−ドアンプ
US4520324A (en) 1983-03-11 1985-05-28 National Semiconductor Corporation MOS Gain controlled amplifier
JPS61210711A (ja) 1985-03-14 1986-09-18 Nec Corp 増幅器
JPH09232986A (ja) * 1996-02-20 1997-09-05 Sony Corp ラジオ受信装置
US6046640A (en) 1997-11-07 2000-04-04 Analog Devices, Inc. Switched-gain cascode amplifier using loading network for gain control
US6140879A (en) 1999-03-12 2000-10-31 National Semiconductor Corporation Cascode amplifier with positive feedback for high frequency performance and method for operating and optimizing such amplifier

Also Published As

Publication number Publication date
US6281757B1 (en) 2001-08-28
KR20000077156A (ko) 2000-12-26
EP1052771A3 (en) 2002-09-04
JP4048648B2 (ja) 2008-02-20
EP1052771A2 (en) 2000-11-15

Similar Documents

Publication Publication Date Title
US7039377B2 (en) Switchable gain amplifier
KR100248886B1 (ko) 다단 가변이득 증폭회로
JPH09270649A (ja) 送信機の増幅回路
JP2002076805A (ja) Agc増幅回路及びそれを用いた受信装置
US6239659B1 (en) Low power gain controlled amplifier with high dynamic range
JP4048648B2 (ja) 高周波増幅回路および受信機
CN100490306C (zh) 调幅广播用放大电路
KR100573348B1 (ko) 신호 처리단 및 무선 주파수 튜너
US6242981B1 (en) AGC circuit
JPH04505392A (ja) 相互変調ひずみを低減するための方法および装置
US6388529B2 (en) Grounded emitter amplifier and a radio communication device using the same
JPH10154914A (ja) 利得制御型トランジスタ電力増幅器
JPH10190509A (ja) マイクロ波放送受信回路
JP4270743B2 (ja) 高周波信号処理装置および送受信装置
JP5079213B2 (ja) 一定の入力インピーダンスを有する制御可能なrf広帯域増幅器
US6853838B2 (en) Biasing circuit for degenerated differential pair
US20060099751A1 (en) Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method
JPH0678241A (ja) 自動利得制御回路
US4037167A (en) Automatic gain control amplifier
JP2002246858A (ja) 利得制御増幅回路およびそれを用いた受信機、送信機
US7386293B2 (en) Receiving circuit
JP2599884Y2 (ja) 高周波増幅器のagc回路
JP2003078370A (ja) 利得可変増幅回路およびそれを用いた受信機ならびに送信機
JP2993496B1 (ja) リミッタ回路付きミキサ
JPH06188773A (ja) 適応電流ドレインを有する無線受信機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees