JP2000324801A - 電圧制御形半導体素子の駆動回路 - Google Patents
電圧制御形半導体素子の駆動回路Info
- Publication number
- JP2000324801A JP2000324801A JP11129896A JP12989699A JP2000324801A JP 2000324801 A JP2000324801 A JP 2000324801A JP 11129896 A JP11129896 A JP 11129896A JP 12989699 A JP12989699 A JP 12989699A JP 2000324801 A JP2000324801 A JP 2000324801A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- igbt
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】ＩＧＢＴのスイッチング時に発生するサージ電
圧やスイッチングノイズを抑制する為にゲート抵抗を大
きくすると動作時間遅れやスイッチング損失が増加す
る。 【解決手段】ＩＧＢＴ７のターンオフ時は、初めにター
ンオフするのに必要な電荷量（Ｑｇ）をコンデンサ９に
よって素早く放電させて動作時間遅れの増大を防ぎ、そ
の後はゲート抵抗５によりゲート電流を小さくすること
により di/dt、dV/dt を低減しサージ電圧を抑制する。
圧やスイッチングノイズを抑制する為にゲート抵抗を大
きくすると動作時間遅れやスイッチング損失が増加す
る。 【解決手段】ＩＧＢＴ７のターンオフ時は、初めにター
ンオフするのに必要な電荷量（Ｑｇ）をコンデンサ９に
よって素早く放電させて動作時間遅れの増大を防ぎ、そ
の後はゲート抵抗５によりゲート電流を小さくすること
により di/dt、dV/dt を低減しサージ電圧を抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＧＢＴやパワー
ＭＯＳ−ＦＥＴなどの電圧制御形半導体素子の駆動回路
に係わり、電圧制御形半導体素子がスイッチングを行う
時に発生するサージ電圧や、主端子間の電圧変化率 (dV
/dt)によるスイッチングノイズを抑制する回路に関する
ものである。
ＭＯＳ−ＦＥＴなどの電圧制御形半導体素子の駆動回路
に係わり、電圧制御形半導体素子がスイッチングを行う
時に発生するサージ電圧や、主端子間の電圧変化率 (dV
/dt)によるスイッチングノイズを抑制する回路に関する
ものである。
【０００２】
【従来の技術】図３は、電圧制御形半導体素子としての
ＩＧＢＴを駆動する駆動回路の一般的な構成図である。
図３において、ＩＧＢＴ７のバイアス用としてのオン用
電源１とオフ用電源２が直列に接続され、この直列に接
続された電源にターンオン用スイッチとしてのトランジ
スタ３、ターンオン用ゲート抵抗４、ターンオフ用スイ
ッチとしてのトランジスタ６、ターンオフ用ゲート抵抗
５が直列に接続された回路が並列に接続されている。そ
して、トランジスタ３とトランジスタ６との接続点がＩ
ＧＢＴ７のゲートに接続され、オン用電源１とオフ用電
源２の接続点がＩＧＢＴ７のエミッタに接続されてい
る。
ＩＧＢＴを駆動する駆動回路の一般的な構成図である。
図３において、ＩＧＢＴ７のバイアス用としてのオン用
電源１とオフ用電源２が直列に接続され、この直列に接
続された電源にターンオン用スイッチとしてのトランジ
スタ３、ターンオン用ゲート抵抗４、ターンオフ用スイ
ッチとしてのトランジスタ６、ターンオフ用ゲート抵抗
５が直列に接続された回路が並列に接続されている。そ
して、トランジスタ３とトランジスタ６との接続点がＩ
ＧＢＴ７のゲートに接続され、オン用電源１とオフ用電
源２の接続点がＩＧＢＴ７のエミッタに接続されてい
る。
【０００３】ＩＧＢＴなどの高速スイッチングが可能な
素子を使用すると、この素子がスイッチングする時に回
路配線等各部の浮遊インダクタンスによって過大なサー
ジ電圧が発生したり、ＩＧＢＴの主端子間に大きな電圧
変化率 (dV/dt)が発生し、これがスイッチングノイズと
して素子の誤動作を起こすばかりでなくＩＧＢＴ自身を
破壊してしまうという問題がある。
素子を使用すると、この素子がスイッチングする時に回
路配線等各部の浮遊インダクタンスによって過大なサー
ジ電圧が発生したり、ＩＧＢＴの主端子間に大きな電圧
変化率 (dV/dt)が発生し、これがスイッチングノイズと
して素子の誤動作を起こすばかりでなくＩＧＢＴ自身を
破壊してしまうという問題がある。
【０００４】これを防止しＩＧＢＴを緩やかにスイッチ
ングさせるため、従来は前述の駆動回路のゲート抵抗４
および５の値を問題が生じなくなるレベルまで大きくす
る方法が採られている。このスイッチングの様子を図４
に示す。
ングさせるため、従来は前述の駆動回路のゲート抵抗４
および５の値を問題が生じなくなるレベルまで大きくす
る方法が採られている。このスイッチングの様子を図４
に示す。
【０００５】図３において、外部より指令されるオン・
オフ信号に基づいたゲート駆動電圧ＶGEは、オン用電源
１またはオフ用電源２からトランジスタ３と抵抗４との
直列回路またはトランジスタ６と抵抗５との直列回路を
介してＩＧＢＴ７のゲートに入力される。
オフ信号に基づいたゲート駆動電圧ＶGEは、オン用電源
１またはオフ用電源２からトランジスタ３と抵抗４との
直列回路またはトランジスタ６と抵抗５との直列回路を
介してＩＧＢＴ７のゲートに入力される。
【０００６】ＩＧＢＴ７のゲート部分はＩＧＢＴ７の構
造上コンデンサ容量であるので、ゲート駆動回路による
ゲート容量の充放電時間をゲート抵抗４および５により
調整できる。ターンオン用のゲート抵抗４およびターン
オフ用のゲート抵抗５を増加させることによりＩＧＢＴ
７のゲート入力部の充放電を遅らせ、ＩＧＢＴ７のゲー
ト・エミッタ間電圧ＶGEの立ち上がり・立ち下がりを緩
やかにすることができる。ＶGEの立ち上がり・立ち下が
りを緩やかにすることによりＩＧＢＴ７はゆるやかなス
イッチングを行い、di/dt や dV/dtの低減、サージ電圧
の抑制によりスイッチングノイズの低減をはかることが
できる。
造上コンデンサ容量であるので、ゲート駆動回路による
ゲート容量の充放電時間をゲート抵抗４および５により
調整できる。ターンオン用のゲート抵抗４およびターン
オフ用のゲート抵抗５を増加させることによりＩＧＢＴ
７のゲート入力部の充放電を遅らせ、ＩＧＢＴ７のゲー
ト・エミッタ間電圧ＶGEの立ち上がり・立ち下がりを緩
やかにすることができる。ＶGEの立ち上がり・立ち下が
りを緩やかにすることによりＩＧＢＴ７はゆるやかなス
イッチングを行い、di/dt や dV/dtの低減、サージ電圧
の抑制によりスイッチングノイズの低減をはかることが
できる。
【０００７】図４に示した波形はゲート抵抗４および５
の値を変えた場合のスイッチング波形の違いを示したも
のであり、（ａ）はゲート・エミッタ間電圧ＶGEを示し
ており、（ｂ）はコレクタ・エミッタ間電圧ＶCEを示し
ており、（ｃ）はコレクタ電流ＩC を示している。実線
はゲート抵抗４および５の値を小さくしたときの、点線
はゲート抵抗４および５の値を大きくしたときの波形例
である。
の値を変えた場合のスイッチング波形の違いを示したも
のであり、（ａ）はゲート・エミッタ間電圧ＶGEを示し
ており、（ｂ）はコレクタ・エミッタ間電圧ＶCEを示し
ており、（ｃ）はコレクタ電流ＩC を示している。実線
はゲート抵抗４および５の値を小さくしたときの、点線
はゲート抵抗４および５の値を大きくしたときの波形例
である。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
ような方式はゲート抵抗が大きくなるためゲート容量の
充電に時間がかかり、駆動回路にオン・オフ信号が入力
されてから実際にＩＧＢＴが動作するまでの時間が増加
してしまうため、短時間でのＩＧＢＴのスイッチングが
困難であったり、スイッチング損失が増加するなどの問
題がある。本発明の目的は、以上のような課題を解決す
る電圧制御形半導体素子の駆動回路を提供することにあ
る。
ような方式はゲート抵抗が大きくなるためゲート容量の
充電に時間がかかり、駆動回路にオン・オフ信号が入力
されてから実際にＩＧＢＴが動作するまでの時間が増加
してしまうため、短時間でのＩＧＢＴのスイッチングが
困難であったり、スイッチング損失が増加するなどの問
題がある。本発明の目的は、以上のような課題を解決す
る電圧制御形半導体素子の駆動回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、電圧制御形半導体素子の駆動回
路において、第一の抵抗と第一のトランジスタとの直列
回路からなるオン用の第一のスイッチング回路と、第二
の抵抗と第二のトランジスタとの直列回路からなるオフ
用の第二のスイッチング回路とを備え、第一のスイッチ
ング回路と第二のスイッチング回路とを直列接続し、か
つ外部より与えられる前記電圧制御形半導体素子のオン
・オフ信号が前記第一および第二のトランジスタに与え
られ、前記第二の抵抗に並列にコンデンサが接続され、
第一のスイッチング回路と第二のスイッチング回路との
接続点と前記電圧制御形半導体素子のゲート端子とを接
続して駆動回路を構成する。
に、本発明においては、電圧制御形半導体素子の駆動回
路において、第一の抵抗と第一のトランジスタとの直列
回路からなるオン用の第一のスイッチング回路と、第二
の抵抗と第二のトランジスタとの直列回路からなるオフ
用の第二のスイッチング回路とを備え、第一のスイッチ
ング回路と第二のスイッチング回路とを直列接続し、か
つ外部より与えられる前記電圧制御形半導体素子のオン
・オフ信号が前記第一および第二のトランジスタに与え
られ、前記第二の抵抗に並列にコンデンサが接続され、
第一のスイッチング回路と第二のスイッチング回路との
接続点と前記電圧制御形半導体素子のゲート端子とを接
続して駆動回路を構成する。
【００１０】この発明は、ＩＧＢＴのターンオフ時に、
まずターンオフするに必要なゲート電荷量をコンデンサ
によって素早く放電させ、オフする瞬間迄はコンデンサ
により、オフ信号が指令されてからＩＧＢＴが実際にオ
フするまでの時間遅れの増大を防ぐとともに、ＩＧＢＴ
がオフを開始すると大きな抵抗値に切り換えて前述のdi
/dt やサージ電圧の低減を行うように作用するものであ
る。
まずターンオフするに必要なゲート電荷量をコンデンサ
によって素早く放電させ、オフする瞬間迄はコンデンサ
により、オフ信号が指令されてからＩＧＢＴが実際にオ
フするまでの時間遅れの増大を防ぐとともに、ＩＧＢＴ
がオフを開始すると大きな抵抗値に切り換えて前述のdi
/dt やサージ電圧の低減を行うように作用するものであ
る。
【００１１】
【発明の実施の形態】図１，２に本発明の実施例を示
す。図１は本発明の実施例の回路図であり、従来技術の
図３に対応しており、従って図３と同一部分には同一番
号を付してその説明を省略している。
す。図１は本発明の実施例の回路図であり、従来技術の
図３に対応しており、従って図３と同一部分には同一番
号を付してその説明を省略している。
【００１２】図２は各部の波形を示した図であり、
（ａ）はゲート・エミッタ間電圧ＶGEを示しており、
（ｂ）はゲート電流Ｉg を示しており、（ｃ）はコレク
タ電流ＩCとコレクタ・エミッタ間電圧ＶCEを示してい
る。
（ａ）はゲート・エミッタ間電圧ＶGEを示しており、
（ｂ）はゲート電流Ｉg を示しており、（ｃ）はコレク
タ電流ＩCとコレクタ・エミッタ間電圧ＶCEを示してい
る。
【００１３】図１において、ＩＧＢＴ７のオン・オフ信
号はトランジスタ３および６のベースに接続されてお
り、トランジスタ３および６はオン・オフ信号に従って
それぞれオンまたはオフする。トランジスタ３および６
のエミッタはそれぞれゲート抵抗４および５を介して共
通接続してＩＧＢＴ７のゲートに接続され、ＩＧＢＴ７
に対してゲート信号ＶGEを発生させる。またゲート抵抗
５と並列にコンデンサ９が接続されている。トランジス
タ３のコレクタはオン用電源１の正極に接続され、トラ
ンジスタ６のコレクタはオフ用電源２の負極に接続され
ている。
号はトランジスタ３および６のベースに接続されてお
り、トランジスタ３および６はオン・オフ信号に従って
それぞれオンまたはオフする。トランジスタ３および６
のエミッタはそれぞれゲート抵抗４および５を介して共
通接続してＩＧＢＴ７のゲートに接続され、ＩＧＢＴ７
に対してゲート信号ＶGEを発生させる。またゲート抵抗
５と並列にコンデンサ９が接続されている。トランジス
タ３のコレクタはオン用電源１の正極に接続され、トラ
ンジスタ６のコレクタはオフ用電源２の負極に接続され
ている。
【００１４】次に図１の回路動作について説明する。Ｉ
ＧＢＴ７をターンオンさせる動作については、従来技術
で説明した動作と同様であるのでその説明は省略する。
ＧＢＴ７をターンオンさせる動作については、従来技術
で説明した動作と同様であるのでその説明は省略する。
【００１５】外部より指令されるオン・オフ信号が入力
されると、その信号はトランジスタ３および６へ入力さ
れる。この信号がオフ信号であるとオン用トランジスタ
３をオフさせ、同時にオフ用トランジスタ６をオンさせ
る。オフ用トランジスタ６がオンすることにより、ＩＧ
ＢＴ７のゲートの電荷は主に放電用コンデンサ９を通し
て放電され、ＩＧＢＴ７のゲート電圧ＶGEは減少しＩＧ
ＢＴ７はターンオフを始める。
されると、その信号はトランジスタ３および６へ入力さ
れる。この信号がオフ信号であるとオン用トランジスタ
３をオフさせ、同時にオフ用トランジスタ６をオンさせ
る。オフ用トランジスタ６がオンすることにより、ＩＧ
ＢＴ７のゲートの電荷は主に放電用コンデンサ９を通し
て放電され、ＩＧＢＴ７のゲート電圧ＶGEは減少しＩＧ
ＢＴ７はターンオフを始める。
【００１６】ＶGEがＩＧＢＴ７のしきい電圧値に達し、
コレクタ電流を遮断しはじめるに必要なゲート電荷量
（図２に示すＱｇ）がコンデンサ９へ放電されると、Ｉ
ＧＢＴ７はターンオフ動作（コレクタ電流の遮断）を始
める。
コレクタ電流を遮断しはじめるに必要なゲート電荷量
（図２に示すＱｇ）がコンデンサ９へ放電されると、Ｉ
ＧＢＴ７はターンオフ動作（コレクタ電流の遮断）を始
める。
【００１７】コンデンサ９の容量はＱｇを蓄えるに等し
い容量に設定されているので、コレクタ電流遮断中はゲ
ート電荷量は抵抗５のみを通して放電される。すなわ
ち、コンデンサ９の容量Ｃは、定常オン状態でのゲート
電圧とＩＧＢＴ７のしきい値電圧との差をΔＶ（図２の
波形図に示す）とすると、Ｃ＝Ｑｇ／ΔＶなる値に設定
されている。
い容量に設定されているので、コレクタ電流遮断中はゲ
ート電荷量は抵抗５のみを通して放電される。すなわ
ち、コンデンサ９の容量Ｃは、定常オン状態でのゲート
電圧とＩＧＢＴ７のしきい値電圧との差をΔＶ（図２の
波形図に示す）とすると、Ｃ＝Ｑｇ／ΔＶなる値に設定
されている。
【００１８】従って、Ｑｇがすべてコンデンサ９に放電
した後は、ゲート抵抗５により放電電流（ゲート電流）
は絞られ、ＩＧＢＴ７のスイッチングは緩やかになり d
i/dtや dV/dtが抑制される。ＩＧＢＴ７遮断後はオフ用
電源２によりオフ状態が保たれる。図２に本方式による
ターンオフスイッチング波形を実線で、従来方式でのス
イッチング波形を点線で示してある。
した後は、ゲート抵抗５により放電電流（ゲート電流）
は絞られ、ＩＧＢＴ７のスイッチングは緩やかになり d
i/dtや dV/dtが抑制される。ＩＧＢＴ７遮断後はオフ用
電源２によりオフ状態が保たれる。図２に本方式による
ターンオフスイッチング波形を実線で、従来方式でのス
イッチング波形を点線で示してある。
【００１９】このようにＩＧＢＴ７のターンオフ時は、
初めはコンデンサ９を通じてオフ動作を始めるに必要な
ゲート電荷を素早く放電させてＩＧＢＴ７のゲート信号
に対する動作遅れの増加を防ぎ、その後は抵抗５を通じ
てゲート電荷を放電させる（ゲート電流を小さくする）
ことにより、 di/dtや dV/dtを低減し、サージ電圧の抑
制を行うことが出来る。
初めはコンデンサ９を通じてオフ動作を始めるに必要な
ゲート電荷を素早く放電させてＩＧＢＴ７のゲート信号
に対する動作遅れの増加を防ぎ、その後は抵抗５を通じ
てゲート電荷を放電させる（ゲート電流を小さくする）
ことにより、 di/dtや dV/dtを低減し、サージ電圧の抑
制を行うことが出来る。
【００２０】なお、本発明の実施例はＩＧＢＴにより説
明を行ったが、これは他の電圧制御形半導体素子、例え
ばＭＯＳ−ＦＥＴなどについても有効である。また、実
施例ではオン用電源とオフ用電源二つを用いたが、これ
はオン用電源のみでも有効に働くことは明らかである。
明を行ったが、これは他の電圧制御形半導体素子、例え
ばＭＯＳ−ＦＥＴなどについても有効である。また、実
施例ではオン用電源とオフ用電源二つを用いたが、これ
はオン用電源のみでも有効に働くことは明らかである。
【００２１】
【発明の効果】本発明によれば、ＩＧＢＴのターンオフ
時に、オフが始まるまではコンデンサにより見かけ上の
ゲート抵抗を小さく、オフ動作中はゲート抵抗を大きく
することにより、スイッチング損失を防ぎ、かつスイッ
チングスピードをおとすことなく、 di/dtの低減による
サージ電圧の抑制と、 dV/dtの低減によるスイッチング
ノイズの抑制が図れる。
時に、オフが始まるまではコンデンサにより見かけ上の
ゲート抵抗を小さく、オフ動作中はゲート抵抗を大きく
することにより、スイッチング損失を防ぎ、かつスイッ
チングスピードをおとすことなく、 di/dtの低減による
サージ電圧の抑制と、 dV/dtの低減によるスイッチング
ノイズの抑制が図れる。
【図１】この発明の実施例を示す回路図。
【図２】図１の回路図の各部の波形を示す図。
【図３】従来の駆動回路の例を示す回路図。
【図４】図３の回路図の各部の波形を示す図。
１…オン用電源，２…オフ用電源、３，６…トランジス
タ、４，５…抵抗、７…ＩＧＢＴ、８…ダイオード、９
…コンデンサ。
タ、４，５…抵抗、７…ＩＧＢＴ、８…ダイオード、９
…コンデンサ。
Claims (1)
- 【請求項１】電圧制御形半導体素子の駆動回路におい
て、第一の抵抗と第一のトランジスタとの直列回路から
なるオン用の第一のスイッチング回路と、第二の抵抗と
第二のトランジスタとの直列回路からなるオフ用の第二
のスイッチング回路とを備え、第一のスイッチング回路
と第二のスイッチング回路とを直列接続し、かつ外部よ
り与えられる前記電圧制御形半導体素子のオン・オフ信
号が前記第一および第二のトランジスタに与えられ、前
記第二の抵抗に並列にコンデンサが接続され、第一のス
イッチング回路と第二のスイッチング回路との接続点と
前記電圧制御形半導体素子のゲート端子とを接続したこ
とを特徴とする電圧制御形半導体素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11129896A JP2000324801A (ja) | 1999-05-11 | 1999-05-11 | 電圧制御形半導体素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11129896A JP2000324801A (ja) | 1999-05-11 | 1999-05-11 | 電圧制御形半導体素子の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000324801A true JP2000324801A (ja) | 2000-11-24 |
Family
ID=15021056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11129896A Withdrawn JP2000324801A (ja) | 1999-05-11 | 1999-05-11 | 電圧制御形半導体素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000324801A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100627126B1 (ko) | 2004-03-19 | 2006-09-25 | 닛산 지도우샤 가부시키가이샤 | 전압 구동형 반도체 소자용 구동 회로 |
| JP2012239361A (ja) * | 2011-05-13 | 2012-12-06 | Toyo Electric Mfg Co Ltd | ゲート駆動回路 |
| KR101261944B1 (ko) | 2010-09-17 | 2013-05-09 | 기아자동차주식회사 | 인버터 제어장치 |
| CN104065251A (zh) * | 2013-03-18 | 2014-09-24 | 意法半导体研发（上海）有限公司 | 具有受控栅极放电电流的驱动器电路 |
| US8878573B2 (en) | 2011-05-25 | 2014-11-04 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| JP2015207853A (ja) * | 2014-04-18 | 2015-11-19 | 日産自動車株式会社 | 駆動回路システム |
| CN106664005A (zh) * | 2014-07-10 | 2017-05-10 | 株式会社电装 | 驱动装置 |
| CN112997373A (zh) * | 2018-11-15 | 2021-06-18 | 西门子股份公司 | 具有过压保护的电开关 |
| DE102021128164A1 (de) | 2020-12-25 | 2022-06-30 | Fuji Electric Co., Ltd. | Treibervorrichtung |
| DE102022116270A1 (de) | 2021-08-18 | 2023-02-23 | Fuji Electric Co., Ltd. | Ansteuerungsvorrichtung |
-
1999
- 1999-05-11 JP JP11129896A patent/JP2000324801A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100627126B1 (ko) | 2004-03-19 | 2006-09-25 | 닛산 지도우샤 가부시키가이샤 | 전압 구동형 반도체 소자용 구동 회로 |
| KR101261944B1 (ko) | 2010-09-17 | 2013-05-09 | 기아자동차주식회사 | 인버터 제어장치 |
| JP2012239361A (ja) * | 2011-05-13 | 2012-12-06 | Toyo Electric Mfg Co Ltd | ゲート駆動回路 |
| US9225326B2 (en) | 2011-05-25 | 2015-12-29 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| US8878573B2 (en) | 2011-05-25 | 2014-11-04 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| US8994414B2 (en) | 2011-05-25 | 2015-03-31 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| US9112502B2 (en) | 2011-05-25 | 2015-08-18 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| CN104065251A (zh) * | 2013-03-18 | 2014-09-24 | 意法半导体研发（上海）有限公司 | 具有受控栅极放电电流的驱动器电路 |
| JP2015207853A (ja) * | 2014-04-18 | 2015-11-19 | 日産自動車株式会社 | 駆動回路システム |
| CN106664005A (zh) * | 2014-07-10 | 2017-05-10 | 株式会社电装 | 驱动装置 |
| CN112997373A (zh) * | 2018-11-15 | 2021-06-18 | 西门子股份公司 | 具有过压保护的电开关 |
| DE102021128164A1 (de) | 2020-12-25 | 2022-06-30 | Fuji Electric Co., Ltd. | Treibervorrichtung |
| US12212224B2 (en) | 2020-12-25 | 2025-01-28 | Fuji Electric Co., Ltd. | Driving apparatus |
| DE102022116270A1 (de) | 2021-08-18 | 2023-02-23 | Fuji Electric Co., Ltd. | Ansteuerungsvorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP3666843B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP4144541B2 (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP4742828B2 (ja) | 電圧駆動型スイッチング回路 | |
| EP2015453B1 (en) | Drive circuit for voltage driven switching element | |
| JP3885563B2 (ja) | パワー半導体駆動回路 | |
| US20060044025A1 (en) | Power transistor control device | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP3997905B2 (ja) | 電圧駆動素子の駆動回路 | |
| JP3680722B2 (ja) | Ｉｇｂｔの過電流保護回路 | |
| JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
| JP2760590B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JPH1051285A (ja) | 電圧制御型トランジスタの駆動回路 | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP7226099B2 (ja) | ゲート駆動回路 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JP2002300016A (ja) | ゲート駆動方法及びゲート駆動回路 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP2011119885A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP2000197343A (ja) | 半導体素子のゲート制御方法 | |
| JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JP7749979B2 (ja) | 駆動装置 | |
| JP3337796B2 (ja) | 電圧駆動形素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040726 |