JP2000324821A - 高圧出力装置 - Google Patents

Abstract

(57)【要約】 【課題】 より小型化、軽量化、低コスト化を図ること
ができるフライバック方式の高圧出力装置を提供する。 【解決手段】 発振器３は、発生したパルス信号（信号
ａ）をランプ関数発生器１７とドライバ１９とに送る。
フライバックトランス２のスイッチング制御を行うＦＥ
ＴＱ１１にはドライバ１９を介して発振器３により発振
された信号を供給し、チョッパ回路１６のスイッチング
制御を行うトランジスタＴｒ１にはランプ関数発生器１
７を介して発振器３により発振された信号を供給するよ
うに構成し、一の発振器から同一の周波数を有するスイ
ッチング用の信号をＴｒ１１及びＦＥＴＱ１１に供給す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子写真法を用い
た画像形成装置に好適な高圧出力装置に関し、特にフラ
イバック方式の高圧出力装置に関する。

【０００２】

【従来の技術】一般に、複写機やプリンタ等の画像形成
装置に採用されるフライバック方式の高圧出力装置は、
例えば図５に示すように構成されている。

【０００３】図５は、従来の高圧出力装置の概略構成の
一例を示す電気回路図である。同図において、１はエラ
ーアンプ、２はフライバックトランス、３は発振器、４
はコントロール信号入力端子、５は制御回路、Ｒ１〜Ｒ
３は抵抗、Ｔｒ１はトランジスタ、Ｄ１及びＤ２はダイ
オード、Ｑ１はＦＥＴ、Ｃ１〜Ｃ４はコンデンサであ
る。

【０００４】制御回路５は、抵抗Ｒ３とコンデンサＣ４
とトランジスタＴｒ１とから構成されている。エラーア
ンプ１の出力側は、制御回路５の抵抗Ｒ３に接続されて
おり、エラーアンプ１の出力は抵抗Ｒ３を介してトラン
ジスタＴｒ１のベースに供給される。トランジスタＴｒ
１のエミッタはフライバックトランス２の一次側巻線の
一端に接続されており、コレクタは電源電圧Ｖｃｃに接
続されている。フライバックトランス２の二次側巻線の
一端はダイオードＤ１及びコンデンサＣ３からなる整流
・平滑回路に接続されており、トランジスタＴｒ１の制
御結果によりフライバックトランス２の２次側に発生し
た電力は、ダイオードＤ１及びコンデンサＣ３により整
流・平滑され、高圧出力装置の出力として各負荷へ供給
される。

【０００５】フライバックトランス２の二次側巻線の他
端は、抵抗Ｒ２及びエラーアンプ１の＋入力端子に接続
されている。フライバックトランス２の出力は抵抗Ｒ２
により検出され、その検出電圧はエラーアンプ１の＋入
力端子へ入力される。エラーアンプ１の−入力端子には
コントロール信号入力端子４からの信号が入力されてお
り、該コントロール信号入力端子からの入力と＋入力端
子から入力される検出電圧との差電圧により制御回路５
が発生する信号を変化させることにより、出力電圧の安
定化が図られる。

【０００６】発振器３の出力は、信号ＶＧがＦＥＴＱ１
に供給されている。図６は、高圧出力装置内で発生され
る信号の波形を示す図であって、図６（ａ）は発振器３
からＦＥＴＱ１へ供給されている信号ＶＧを示し、図６
（ｂ）はＦＥＴＱ１からフライバックトランス２の一次
側に供給されている信号ＶＤを示し、図６（ｃ）はフラ
イバックトランス２の出力信号ＯＵＴの波形を示してい
る。発振器３によりＶＧの周波数をＦＥＴＱ１に供給す
ることにより、ＶＤ波形（フライバック波形）が出力さ
れる。このＶＤ波形によりフライバックトランス２の二
次側の出力がＯＵＴ波形となり、この高圧出力装置の出
力は図６（ｃ）に示したＶＯＵＴ波形となる。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
フライバック方式の高圧出力装置においては、高圧の出
力が大きい場合、入力電流が増加して、トランジスタＴ
ｒ１の消費電力が増大する。スイッチング制御によるコ
ンバータ回路によりトランジスタＴｒ１の消費電力を少
なくする手法も従来提案されているが、かかる手法によ
れば回路の増大化は避けられず、装置の小型化・軽量化
の妨げとなるとともに、コストアップを招くという問題
点があった。また、トランジスタＴｒ１とＦＥＴＱ１の
スイッチング制御は、従来はそれぞれ別々にスイッチン
グ周波数が供給されていたため、互いに異なるタイミン
グでオンオフ制御されているが、例えばトランジスタＴ
ｒ１がオフであってＦＥＴＱ１がオンである場合、コン
デンサＣ４に蓄積された容量で電流が流されるため、コ
ンデンサＣ４に流れるりップル電流が多くなり、それに
合わせて更にコンデンサＣ４の容量を大きくしなければ
ならず、更なるコストアップを招く。

【０００８】本発明は、上記問題点を解決するためにな
されたもので、より小型化、軽量化、低コスト化を図る
ことができるフライバック方式の高圧出力装置を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の高圧出力装置は、１つの高圧出力を生成
するフライバックトランスを有するフライバック方式の
高圧出力装置において、外部から入力される制御信号に
応じて電源電圧を降圧するチョッパ回路と、所定周波数
を有する信号を生成する発振手段と、前記発振手段によ
り生成される信号から前記チョッパ回路のスイッチング
周波数を有する信号を生成して前記チョッパ回路に供給
する第１供給手段と、前記発振手段により生成される信
号から前記フライバックトランスのスイッチング周波数
を有する信号を生成して前記フライバックトランスに供
給する第２供給手段とを備えることを特徴とする。

【００１０】請求項２の高圧出力装置は、上記請求項１
記載の高圧出力装置において、前記発振手段は、前記第
１供給手段及び前記第２供給手段に対して同一の周波数
を有する信号を出力することを特徴とする。

【００１１】請求項３の高圧出力装置は、上記請求項１
または２の高圧出力装置において、前記第１供給手段か
ら供給される信号と前記第２供給手段から供給される信
号とを同期させる同期制御手段を備えることを特徴とす
る。

【００１２】請求項４の高圧出力装置は、上記請求項３
の高圧出力装置において、前記同期制御手段は、前記第
１供給手段により生成された信号の出力が最大となるタ
イミングで、前記発振手段により生成される信号を同期
させることを特徴とする。

【００１３】

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態を説明する。

【００１４】（第１実施形態）図１は、本実施形態に係
る高圧出力装置の概略構成を示す電気回路図である。

【００１５】図１に示した高圧発生装置は、エラーアン
プ１と制御回路５との間にコンパレータ回路８を設け、
制御回路５とフライバックトランス２との間にチョッパ
回路１６を設け、該コンパレータ回路１８をランプ関数
発生器１７を介して発振器３に接続し、発振器３とＦＥ
ＴＱ１との間にドライバ１９を設けた点で、図５に示し
た従来の高圧出力装置と相違する。また、図１におい
て、図５に示した高圧出力装置の構成と同一の構成には
同一番号を付してある。Ｒ１１〜Ｒ１３は抵抗、Ｔｒ１
１はトランジスタ、Ｄ１１〜Ｄ１３はダイオード、Ｑ１
１はＦＥＴ、Ｃ１１〜Ｃ１４はコンデンサである。

【００１６】制御回路５は、抵抗Ｒ１３とトランジスタ
Ｔｒ１１とから構成されている。エラーアンプ１の出力
側は、コンパレータ１８の−入力端子に接続されてい
る。また、コンパレータ１８の＋入力端子はランプ関数
発生器１７を介して発振器３に接続されている。コンパ
レータ１８の出力側は制御回路５の抵抗Ｒ１３に接続さ
れており、コンパレータ１８の出力は抵抗Ｒ１３を介し
てトランジスタＴｒ１１のベースに供給される。トラン
ジスタＴｒ１１のコレクタは電源電圧Ｖｃｃに接続され
ている。

【００１７】チョッパ回路１６は、ダイオードＤ１３と
コイルＬ１１とコンデンサＣ１４とから主に構成されて
いる。トランジスタＴｒ１１のエミッタはチョッパ回路
１６のコイルＬ１１の一端に接続されている。コイルＬ
１１の他端はフライバックトランス２の一次側巻線の一
端に接続されている。フライバックトランス２の一次側
巻線の他端は、信号線ｃを介してＦＥＴＱ１１に接続さ
れており、ＦＥＴＱ１は信号線ａを介してドライバ１９
の出力側に接続されている。

【００１８】フライバックトランス２の二次側巻線の一
端はダイオードＤ１１及びコンデンサＣ１３からなる整
流・平滑回路に接続されており、トランジスタＴｒ１１
の制御結果によりフライバックトランス２の２次側に発
生した電力は、ダイオードＤ１及びコンデンサＣ３によ
り整流・平滑され、高圧出力装置の出力として各負荷へ
供給される。フライバックトランス２の二次側巻線の他
端は、抵抗Ｒ１２及びエラーアンプ１の＋入力端子に接
続されている。フライバックトランス２の出力は抵抗Ｒ
１２により検出され、その検出電圧はエラーアンプ１の
＋入力端子へ入力される。エラーアンプ１の−入力端子
にはコントロール信号入力端子４からの信号が入力され
ており、該コントロール信号入力端子４からの入力と＋
入力端子から入力される検出電圧との差電圧は、コンパ
レータ１８の−入力端子に入力される。

【００１９】図２は、チョッパ回路１６の動作を説明す
るための電気回路図及び出力波形を示す説明図である。
図２（ａ）において、抵抗Ｒ３１はチョッパ回路の外部
に接続される負荷であり、トランジスタＴｒ３１はスイ
ッチングトランジスタであって図１のトランジスタＴｒ
１１に相当する動作を行う。また、トランジスタＴｒ３
１は図１のフライバックトランス２のスイッチングトラ
ンジスタとしてのＦＥＴＱ１１に相当する動作を行う。

【００２０】チョッパ回路１６は、入力されるパルスの
周波数変化に応じて出力電圧制御を行う回路である。図
２（ｂ）のに示した波形は、チョッパ回路１６へ入力
される、基本となる波形である。図２（ｂ）において、
波形Ｖ１はコイルＬ１１とトランジスタＴｒ１１との間
の接続点における信号の波形であり、波形Ｖ２はコイル
Ｌ１１と外部負荷Ｒ３１との間の接続点における信号の
波形である。このチョッパ回路１６においては、入力さ
れるパルスの周波数が変化して出力波形が図２（ｂ）
または図２（ｂ）に示す状態に変化した場合であって
も、出力電圧の制御を行って、図２（ｂ）に示す基本
波形に戻すように動作する。このように構成されるチョ
ッパ回路１６を備えることにより、発振器３から供給さ
れるパルスに変化が生じた場合であっても、安定した出
力制御電圧をフライバックトランス２へ供給することが
できる。

【００２１】以下、上記構成からなる高圧出力装置にお
ける高圧発生手順について、図３を参照して説明する。
図３は、上記構成からなる高圧出力装置において発生す
る信号の出力タイミングを示す説明図である。同図にお
いて、信号ａは発振器３から出力されるパルス信号であ
り、信号ｂはランプ関数発生器１７から出力される信号
であり、信号ｃはフライバックトランス２からＦＥＴＱ
１１へ出力される信号であり、信号ｄはドライバ１９か
らＦＥＴＱ１１へ出力される信号すなわちＦＥＴＱ１１
のスイッチング用の信号であり、信号ｅはコンパレータ
１８からトランジスタＴｒ１１へ出力される信号であ
り、信号ｆはコントロール信号入力端子４から入力され
るコントロール信号であり、信号ｇはトランジスタＴｒ
１１からチョッパ回路１６へ出力される信号すなわちチ
ョッパ回路１６のスイッチング用の信号である。

【００２２】コントロール信号入力端子４から供給され
る信号（電圧）がエラーアンプ１を介してコンパレータ
１８に入力されると、この入力された電圧は、抵抗Ｒ１
３を介して出力制御素子であるトランジスタＴｒ１１に
送られる。トランジスタＴｒ１１により制御された電圧
は、チョッパ回路１６を介してフライバックトランス２
に送られ、出力される。フライバックトランス２の出力
電圧は抵抗Ｒ１２を介して検出されており、この検出信
号はエラーアンプ１１の＋入力端子へ入力される。検出
された出力電圧とコントロール信号入力端子４からの電
圧との差電圧がトランジスタＴｒ１１に入力され、これ
によりトランジスタＴｒ１１の引き込み電流が変化さ
れ、出力電圧が安定化される。

【００２３】発振器３は、発生したパルス信号（信号
ａ）をランプ関数発生器１７とドライバ１９とに送る。
ランプ関数発生器１７は、送られてきたパルス信号に応
じて三角波（信号ｂ）を生成してコンパレータ１８の＋
入力端子へ入力する。コンパレータ１８は、−入力端子
から入力されたコントロール信号（信号ｆ）と＋入力端
子から入力された信号（信号ｂ）とから正弦波（信号
ｅ）を生成し、これを制御回路５に送る。制御回路５
は、送られてきた信号を、抵抗Ｒ１３及びトランジスタ
Ｔｒ１１を介した波形（信号ｇ）にして、チョッパ回路
１６に送る。一方、ドライバ１９は、発振器３から送ら
れてきた波形をＦＥＴＱ１１へ送る。

【００２４】チョッパ回路１６は、送られてきた波形に
応じて、出力電圧を制御し、その制御した電圧をフライ
バックトランス２に送る。

【００２５】フライバックトランス２は、送られてきた
電圧（信号ｄ）を、コンデンサＣ１２、ダイオードＤ１
２及びＦＥＴＱ１１へ送る。

【００２６】また、出力電圧は抵抗Ｒ１２を介して検出
されており、この検出信号をエラーアンプ１の一方の入
力とし、また、コントロール信号入力端子４からの電圧
を入力してその差電圧をトランジスタＴｒ１１に加える
ことにより、検出信号に応じてトランジスタＴｒ１１の
引き込み電流を変化させ、これにより出力電圧の安定化
を図る。

【００２７】以上説明した構成により、本実施形態によ
れば、フライバックトランス２のスイッチング制御を行
うＦＥＴＱ１１にはドライバ１９を介して発振器３によ
り発振された信号を供給し、チョッパ回路１６のスイッ
チング制御を行うトランジスタＴｒ１１にはランプ関数
発生器１７を介して発振器３により発振された信号を供
給するように構成したので、１つの発振器から同一の周
波数を有するスイッチング用の信号をＴｒ１１及びＦＥ
ＴＱ１１に供給することが可能となる。従って、高圧出
力装置のより小型化、軽量化、低コスト化を図ることが
できる。

【００２８】（第２実施形態）次に、本発明の第２実施
形態を、図４を参照して説明する。

【００２９】図４は、本実施形態に係る高圧出力装置の
概略構成を示すブロック図である。

【００３０】同図において、２１はエラーアンプ回路、
２２はコンパレータ回路、２３はパルス発生回路、２４
はフライバック方式の高圧発生回路、２５はドライバ回
路、２６はパルス発生器、２７はランプ関数発生器、２
８はチョッパ回路、２９はシステム制御部である。各構
成要素２１〜２８は、システム制御部２９により制御さ
れている。

【００３１】上記構成において、システム制御部２９
は、パルスを発生させることを指示するパルス発生信号
をパルス発生回路２３及びエラーアンプ回路２１に入力
する。パルス発生回路２３のパルス発生器２６は、送ら
れてきた信号から正弦波を発生し、ランプ関数発生器２
７に送る。

【００３２】ランプ関数発生器２７は、送られてきた正
弦波に対して三角波を生成し、それをパルス発生回路２
３の出力としてコンパレータ回路２２及びドライバ回路
２５に同時に送る。コンパレータ回路２２は、パルス発
生回路２３の出力とエラーアンプ回路２１の出力とに応
じてパルス信号を生成し、そのパルス信号をフライバッ
ク方式の高圧生成回路２４に送る。ドライバ回路２５
は、パルス発生回路２３の出力に応じてパルス信号を生
成し、フライバック方式の高圧生成回路２４内にあるチ
ョッパ回路２８に送る。

【００３３】フライバック方式の高圧生成回路２４は、
コンパレータ回路２２のパルス信号及びチョッパ回路２
８のパルス信号が送られてきたことを、システム制御部
２９に信号で送る。

【００３４】システム制御部２９は、送られてきた信号
に応答して、２つのパルス信号を同期させることを指示
する信号（同期制御信号）を送る。高圧生成回路２４
は、システム制御部２９から送られてきた同期制御信号
に応じて、２つのパルス信号を同期させ、同期させた２
つのパルス信号をシステム制御装置２９へ出力する。

【００３５】図３を用いて説明すると、上述したＦＥＴ
Ｑ１１の波形として説明した図３の信号ｄの波形におけ
るＡ点はＦＥＴＱ１１の出力が最大となる時点であり、
この部分ですべてのパルス信号を同期させれば、トラン
ジスタＴｒ１１がオンのときにＦＥＴＱ１１もオンにな
り、常にＶｃｃからの電源供給があることになる。従っ
て、コンデンサＣ１４（図１）に流れるリップル電流が
少なくなるため、コンデンサＣ１４の容量を小さくする
ことができる。

【００３６】以上説明したように、本実施形態によれ
ば、フライバックトランスのスイッチング周波数を有す
るパルス信号及びチョッパ回路のスイッチング周波数を
有するパルス信号を、１つのパルス発生回路から供給す
ることができるとともに、各パルス信号を互いに同期さ
せて供給することができるので、高圧出力装置の更なる
小型化、軽量化、低コスト化を図ることができる。

【００３７】

【発明の効果】以上説明したように、請求項１の高圧出
力装置によれば、外部から入力される制御信号に応じて
電源電圧を降圧するチョッパ回路と、所定周波数を有す
る信号を生成する発振手段と、前記発振手段により生成
される信号から前記チョッパ回路のスイッチング周波数
を有する信号を生成して前記チョッパ回路に供給する第
１供給手段と、前記発振手段により生成される信号から
前記フライバックトランスのスイッチング周波数を有す
る信号を生成して前記フライバックトランスに供給する
第２供給手段とを備えるようにしたので、１つの発振器
から出力される信号を用いてスイッチング用の信号をチ
ョッパ回路及びフライバックトランスへ供給することが
可能となり、従って、高圧出力装置のより小型化、軽量
化、低コスト化を図ることができるという効果が得られ
る。

【００３８】請求項２の高圧出力装置によれば、前記発
振手段は、前記第１供給手段及び前記第２供給手段に対
して同一の周波数を有する信号を出力するようにしたの
で、１つの発振器から出力される同一の周波数の信号を
用いてスイッチング用の信号をチョッパ回路及びフライ
バックトランスに供給することが可能となり、従って、
高圧出力装置のより小型化、軽量化、低コスト化を図る
ことができるという効果が得られる。

【００３９】請求項３の高圧出力装置によれば、前記第
１供給手段から供給される信号と前記第２供給手段から
供給される信号とを同期させる同期制御手段を備えたの
で、フライバックトランスのスイッチング周波数を有す
るパルス信号及びチョッパ回路のスイッチング周波数を
有するパルス信号を、１つのパルス発生回路から供給す
ることができるとともに、各パルス信号を互いに同期さ
せて供給することができるので、高圧出力装置の更なる
小型化、軽量化、低コスト化を図ることができるという
効果が得られる。

【００４０】請求項４の高圧出力装置によれば、前記同
期制御手段は、前記第１供給手段により生成された信号
の出力が最大となるタイミングで、前記発振手段により
生成される信号を同期させるようにしたので、コンデン
サに流れるリップル電流を少なくしてコンデンサの容量
を小さくすることができ、従って高圧出力装置の更なる
低コスト化を図ることができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る高圧出力装置の概
略構成を示す電気回路図である。

【図２】チョッパ回路１６の動作を説明するための電気
回路図及び出力波形を示す説明図である。

【図３】図１に示した高圧出力装置において発生する信
号の出力タイミングを示す説明図である。

【図４】本発明の第２実施形態に係る高圧出力装置の概
略構成を示すブロック図である。

【図５】従来の高圧出力装置の概略構成の一例を示す電
気回路図である。

【図６】図５に示した従来の高圧出力装置内で発生され
る信号の波形を示す図である。

【符号の説明】

１ エラーアンプ ２ フライバックトランス ３ 発振器 ４ コントロール信号入力端子 ５ 制御回路 １６，２８ チョッパ回路 １７，２７ ランプ関数発生器 １８ コンパレータ回路 １９，２５ ドライバ回路 ２１ エラーアンプ回路 ２２ コンパレータ回路 ２３ パルス発生回路 ２４ フライバック方式の高圧発生回路 ２６ パルス発生器 ２９ システム制御部 Ｄ１１〜Ｄ１３ ダイオード Ｑ１１ 電解効果型トランジスタ（ＦＥＴ） Ｃ１〜Ｃ１４ コンデンサ Ｔｒ１〜Ｔｒ３，Ｔｒ１１〜Ｔｒ１３，Ｔｒ３１ トラ
ンジスタ Ｒ１１〜Ｒ１３，Ｒ３１ 抵抗

Claims (4)

【特許請求の範囲】
1. 【請求項１】 １つの高圧出力を生成するフライバック
   トランスを有するフライバック方式の高圧出力装置にお
   いて、 外部から入力される制御信号に応じて電源電圧を降圧す
   るチョッパ回路と、 所定周波数を有する信号を生成する発振手段と、 前記発振手段により生成される信号から前記チョッパ回
   路のスイッチング周波数を有する信号を生成して前記チ
   ョッパ回路に供給する第１供給手段と、 前記発振手段により生成される信号から前記フライバッ
   クトランスのスイッチング周波数を有する信号を生成し
   て前記フライバックトランスに供給する第２供給手段と
   を備えることを特徴とする高圧出力装置。
2. 【請求項２】 前記発振手段は、前記第１供給手段及び
   前記第２供給手段に対して同一の周波数を有する信号を
   出力することを特徴とする請求項１記載の高圧出力装
   置。
3. 【請求項３】 前記第１供給手段から供給される信号と
   前記第２供給手段から供給される信号とを同期させる同
   期制御手段を備えることを特徴とする請求項１または２
   記載の高圧出力装置。
4. 【請求項４】 前記同期制御手段は、前記第１供給手段
   により生成された信号の出力が最大となるタイミング
   で、前記発振手段により生成される信号を同期させるこ
   とを特徴とする請求項３記載の高圧出力装置。