JP2000331425A - Ａｃ結合回路 - Google Patents
Ａｃ結合回路Info
- Publication number
- JP2000331425A JP2000331425A JP11136414A JP13641499A JP2000331425A JP 2000331425 A JP2000331425 A JP 2000331425A JP 11136414 A JP11136414 A JP 11136414A JP 13641499 A JP13641499 A JP 13641499A JP 2000331425 A JP2000331425 A JP 2000331425A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- time constant
- coupling
- pass filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 階段状の段差を持って変化する直流電位にＡ
Ｃ成分が重畳されたＤＶＤ−ＲＡＭの再生信号に対し、
前記直流電位の段差に同期した制御信号によって時定数
を変え、直流電位の段差を除去する。 【解決手段】 低速ＡＣ結合から高速ＡＣ結合に切り替
わった瞬間に時定数を最小にし、その後、低速ＡＣ結合
時の時定数になるまで、徐々に時定数を大きくする。高
速から低速のＡＣ結合に切り替わるときに、ＡＣ結合の
時定数の変化がほとんどないので、ＤＣ段差を生じず
に、しかも直流引き込みに要する時間を短縮できる。
Ｃ成分が重畳されたＤＶＤ−ＲＡＭの再生信号に対し、
前記直流電位の段差に同期した制御信号によって時定数
を変え、直流電位の段差を除去する。 【解決手段】 低速ＡＣ結合から高速ＡＣ結合に切り替
わった瞬間に時定数を最小にし、その後、低速ＡＣ結合
時の時定数になるまで、徐々に時定数を大きくする。高
速から低速のＡＣ結合に切り替わるときに、ＡＣ結合の
時定数の変化がほとんどないので、ＤＣ段差を生じず
に、しかも直流引き込みに要する時間を短縮できる。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば書き換え
が可能なデジタルビデオディスクの再生信号のように、
ＤＣ（直流）値段差のある再生信号のＤＣ段差をなくす
ＡＣ結合回路に関する。
が可能なデジタルビデオディスクの再生信号のように、
ＤＣ（直流）値段差のある再生信号のＤＣ段差をなくす
ＡＣ結合回路に関する。
【０００２】
【従来の技術】書き換えが可能なＤＶＤ−ＲＡＭ(digit
al video disc-randam access memory) ディスク再生に
は、ＡＣ（交流）結合が必要である。この理由について
説明する前に、ＤＶＤ−ＲＡＭディスク信号の構成につ
いて説明する。
al video disc-randam access memory) ディスク再生に
は、ＡＣ（交流）結合が必要である。この理由について
説明する前に、ＤＶＤ−ＲＡＭディスク信号の構成につ
いて説明する。
【０００３】ＤＶＤ−ＲＡＭディスクのトラックは、図
１０（ａ）のようにセクタ単位に区切られている。各セ
クタの先頭にはヘッダ領域があり、その後に記録領域が
ある。ヘッダ領域にはＩＤ（アイデント）信号が前もっ
て記録してあり、記録領域はデータ信号を書き込む領域
である。ディスク再生時には、このトラックに沿ってピ
ックアップが移動し、ディスクにレーザー光を照射し、
レーザー光の反射光をフォトダイオードで検出して再生
信号を得ている。
１０（ａ）のようにセクタ単位に区切られている。各セ
クタの先頭にはヘッダ領域があり、その後に記録領域が
ある。ヘッダ領域にはＩＤ（アイデント）信号が前もっ
て記録してあり、記録領域はデータ信号を書き込む領域
である。ディスク再生時には、このトラックに沿ってピ
ックアップが移動し、ディスクにレーザー光を照射し、
レーザー光の反射光をフォトダイオードで検出して再生
信号を得ている。
【０００４】ピックアップのフォトダイオードのセル
は、一般的には図１１のように４つのエリアに分かれて
いる。ヘッダ領域のＩＤ信号は、図１０（ｂ）のように
半トラックずれて配置してあり、ＩＤ信号を読み取る場
合には、（Ａ＋Ｄ）−（Ｂ＋Ｃ）の演算をして得られる
プッシュプル信号を用いる。また、記録領域のデータ信
号はトラック上にあるので、Ａ＋Ｂ＋Ｃ＋Ｄの演算をし
て得られる全加算信号を用いる。つまり、ＤＶＤ−ＲＡ
Ｍディスクを再生する場合はヘッダ領域と記録領域でプ
ッシュプル信号と全加算信号を切り替えて読み込む必要
がある。ただし、単純にヘッダ領域と記録領域で信号を
切り替えると、図１２のようにヘッダ部分にＤＣ段差の
ある再生信号となる。このままでも後段の信号処理は可
能であるが、後段の回路のダイナミックレンジを大きく
する必要があり、ダイナミックレンジを確保するため
に、Ｓ／Ｎ等、他の性能が犠牲になってしまう。そこ
で、ＡＣ結合回路でＤＣ段差を取り除き、図１２のよう
なＤＣ段差の無い信号を作って出力し、後段の回路の負
担を軽減している。
は、一般的には図１１のように４つのエリアに分かれて
いる。ヘッダ領域のＩＤ信号は、図１０（ｂ）のように
半トラックずれて配置してあり、ＩＤ信号を読み取る場
合には、（Ａ＋Ｄ）−（Ｂ＋Ｃ）の演算をして得られる
プッシュプル信号を用いる。また、記録領域のデータ信
号はトラック上にあるので、Ａ＋Ｂ＋Ｃ＋Ｄの演算をし
て得られる全加算信号を用いる。つまり、ＤＶＤ−ＲＡ
Ｍディスクを再生する場合はヘッダ領域と記録領域でプ
ッシュプル信号と全加算信号を切り替えて読み込む必要
がある。ただし、単純にヘッダ領域と記録領域で信号を
切り替えると、図１２のようにヘッダ部分にＤＣ段差の
ある再生信号となる。このままでも後段の信号処理は可
能であるが、後段の回路のダイナミックレンジを大きく
する必要があり、ダイナミックレンジを確保するため
に、Ｓ／Ｎ等、他の性能が犠牲になってしまう。そこ
で、ＡＣ結合回路でＤＣ段差を取り除き、図１２のよう
なＤＣ段差の無い信号を作って出力し、後段の回路の負
担を軽減している。
【０００５】ＤＶＤ−ＲＡＭの再生システムを図１３に
示す。ピックアップ１はディスク２にレーザー光をあ
て、反射光を検出して出力する。全加算回路３はピック
アップ出力Ａ，Ｂ，Ｃ，Ｄを加算して信号切替回路４に
出力する。また、ＰＰ信号生成回路５は、（Ａ＋Ｃ）−
（Ｂ＋Ｄ）のプッシュプル信号を生成して信号切替回路
４に出力する。信号切替回路４は制御信号によって、デ
ータ領域再生時はＲＦ全加算信号か、ヘッダ領域再生時
はプッシュプル信号かを選択してＡＣ結合回路６に出力
する。ヘッダ位置検出回路７はＲＦ全加算信号、プッシ
ュプル信号を元にヘッダ位置を検出して信号切替制御信
号を信号切替回路４に、時定数切替制御パルスをＡＣ結
合回路６に出力する。ＡＣ結合回路６はヘッダ部分で生
じるＤＣ段差を除去して波形等化回路８に出力する。波
形等化回路８はＡＣ結合回路６出力を波形等化してＲＦ
出力をデータスライサ９に出力する。データスライサ９
はＲＦ信号をある基準電位でスライスして２値化し、Ｐ
ＬＬ１０に出力する。
示す。ピックアップ１はディスク２にレーザー光をあ
て、反射光を検出して出力する。全加算回路３はピック
アップ出力Ａ，Ｂ，Ｃ，Ｄを加算して信号切替回路４に
出力する。また、ＰＰ信号生成回路５は、（Ａ＋Ｃ）−
（Ｂ＋Ｄ）のプッシュプル信号を生成して信号切替回路
４に出力する。信号切替回路４は制御信号によって、デ
ータ領域再生時はＲＦ全加算信号か、ヘッダ領域再生時
はプッシュプル信号かを選択してＡＣ結合回路６に出力
する。ヘッダ位置検出回路７はＲＦ全加算信号、プッシ
ュプル信号を元にヘッダ位置を検出して信号切替制御信
号を信号切替回路４に、時定数切替制御パルスをＡＣ結
合回路６に出力する。ＡＣ結合回路６はヘッダ部分で生
じるＤＣ段差を除去して波形等化回路８に出力する。波
形等化回路８はＡＣ結合回路６出力を波形等化してＲＦ
出力をデータスライサ９に出力する。データスライサ９
はＲＦ信号をある基準電位でスライスして２値化し、Ｐ
ＬＬ１０に出力する。
【０００６】ＰＬＬ１０は２値化データの同期を取り、
ビットクロックを抽出する。同期検出回路１１はビット
クロックをもとに復調用のタイミング信号を出力する。
デコーダ１２はタイミング信号に基づいて２値化データ
を復調出力する。
ビットクロックを抽出する。同期検出回路１１はビット
クロックをもとに復調用のタイミング信号を出力する。
デコーダ１２はタイミング信号に基づいて２値化データ
を復調出力する。
【０００７】ここで、図１４を用い従来のＡＣ結合回路
について説明する。トランジスタＱ１は飽和スイッチで
あり、制御端子の制御電圧が十分低くて、トランジスタ
Ｑ１がＯＦＦしているときは、抵抗Ｒ２は開放状態にな
り、コンデンサＣ１と抵抗Ｒ１でハイパスフィルタを構
成している。
について説明する。トランジスタＱ１は飽和スイッチで
あり、制御端子の制御電圧が十分低くて、トランジスタ
Ｑ１がＯＦＦしているときは、抵抗Ｒ２は開放状態にな
り、コンデンサＣ１と抵抗Ｒ１でハイパスフィルタを構
成している。
【０００８】また、制御端子の制御電圧が十分高くて、
トランジスタＱ１がＯＮしているときは、抵抗Ｒ２は抵
抗Ｒ１と並列に接続されて、Ｃ１とＲ１//Ｒ２でハイパ
スフィルタを構成し、ハイパスフィルタの時定数を小さ
くし、制御信号のＬｏ／Ｈｉでハイパスフィルタの時定
数を切り替えている。
トランジスタＱ１がＯＮしているときは、抵抗Ｒ２は抵
抗Ｒ１と並列に接続されて、Ｃ１とＲ１//Ｒ２でハイパ
スフィルタを構成し、ハイパスフィルタの時定数を小さ
くし、制御信号のＬｏ／Ｈｉでハイパスフィルタの時定
数を切り替えている。
【０００９】図１５は、ＡＣ結合回路にヘッダ信号を含
むＤＶＤ−ＲＡＭの再生信号が入力されたときの図１３
各部の信号波形を示す。ヘッダ位置検出部７が出力する
制御信号は、図１５のように大きなＤＣ変動の瞬間から
一定時間Ｈｉになる信号である。ＡＣ結合回路６では、
前述したとおり、制御信号のＬｏ／ＨｉでＡＣ結合の時
定数を切り替え、Ｌｏのときは時定数を大きく（低速Ａ
Ｃ結合）、Ｈｉのときは時定数を小さくする（高速ＡＣ
結合）。大きなＤＣ変動があったときに高速に直流引き
込みし、十分に引き込んだ後で時定数を小さくして、入
力信号に重畳しているＡＣ成分、またはノイズ成分に追
従しないようにしている。
むＤＶＤ−ＲＡＭの再生信号が入力されたときの図１３
各部の信号波形を示す。ヘッダ位置検出部７が出力する
制御信号は、図１５のように大きなＤＣ変動の瞬間から
一定時間Ｈｉになる信号である。ＡＣ結合回路６では、
前述したとおり、制御信号のＬｏ／ＨｉでＡＣ結合の時
定数を切り替え、Ｌｏのときは時定数を大きく（低速Ａ
Ｃ結合）、Ｈｉのときは時定数を小さくする（高速ＡＣ
結合）。大きなＤＣ変動があったときに高速に直流引き
込みし、十分に引き込んだ後で時定数を小さくして、入
力信号に重畳しているＡＣ成分、またはノイズ成分に追
従しないようにしている。
【００１０】このようにしてＡＣ結合の時定数を切り替
えれば、大きなＤＣ変動を吸収することができる。とこ
ろが、ＤＶＤ−ＲＡＭの再生システムでは、１５μｓｅ
ｃ以内にＰＬＬも含めて動作する必要があるが、ＰＬＬ
の動作レンジ拡大によってＰＬＬの引き込みがより難し
くなってきており、ＰＬＬの引き込み時間を確保するた
めに、ＡＣ結合の直流引き込み時間を短くする必要が出
てきた。
えれば、大きなＤＣ変動を吸収することができる。とこ
ろが、ＤＶＤ−ＲＡＭの再生システムでは、１５μｓｅ
ｃ以内にＰＬＬも含めて動作する必要があるが、ＰＬＬ
の動作レンジ拡大によってＰＬＬの引き込みがより難し
くなってきており、ＰＬＬの引き込み時間を確保するた
めに、ＡＣ結合の直流引き込み時間を短くする必要が出
てきた。
【００１１】しかし、従来のＡＣ結合方式では、ＡＣ結
合の直流引き込み時間を短くすることができない。なぜ
ならば、高速ＡＣ結合のＤＣ引き込みを早くするには、
高速ＡＣ結合時の時定数を小さくすれば良い。しかし、
高速ＡＣ結合の時定数を小さくすると、入力信号に重畳
しているＡＣ成分によって容量に出入りする電荷が大き
くなり、低速ＡＣ結合に切り替わったときに容量に溜ま
っている電荷で直流オフセットが生じてしまい、ＤＣ段
差が出る。
合の直流引き込み時間を短くすることができない。なぜ
ならば、高速ＡＣ結合のＤＣ引き込みを早くするには、
高速ＡＣ結合時の時定数を小さくすれば良い。しかし、
高速ＡＣ結合の時定数を小さくすると、入力信号に重畳
しているＡＣ成分によって容量に出入りする電荷が大き
くなり、低速ＡＣ結合に切り替わったときに容量に溜ま
っている電荷で直流オフセットが生じてしまい、ＤＣ段
差が出る。
【００１２】ＤＣ段差が出ると、ＤＣ段差が出た部分の
信号の歪みが大きくなってしまい、最悪の条件ではデー
タが読み取れない場合もある。また、データスライサで
RF信号を２値化するときにジッタが大きくなってしま
う。ＤＣ段差は高速ＡＣ結合時と低速ＡＣ結合時の時定
数の比が大きすぎるために生じている。高速ＡＣ結合時
の時定数を小さくしたままで、この段差を防ぐために
は、低速ＡＣ結合時の時定数を小さくして、高速ＡＣ結
合時と低速ＡＣ結合時の時定数の比を小さくするしかな
い。
信号の歪みが大きくなってしまい、最悪の条件ではデー
タが読み取れない場合もある。また、データスライサで
RF信号を２値化するときにジッタが大きくなってしま
う。ＤＣ段差は高速ＡＣ結合時と低速ＡＣ結合時の時定
数の比が大きすぎるために生じている。高速ＡＣ結合時
の時定数を小さくしたままで、この段差を防ぐために
は、低速ＡＣ結合時の時定数を小さくして、高速ＡＣ結
合時と低速ＡＣ結合時の時定数の比を小さくするしかな
い。
【００１３】しかし、低速ＡＣ結合時の時定数を小さく
しすぎると、低速ＡＣ結合時にＡＣ結合が信号のノイズ
成分に応答してしまい、データスライサで２値化すると
きにノイズの影響でジッタが増加してしまうため、低速
ＡＣ結合時の時定数を小さくするのは難しい。
しすぎると、低速ＡＣ結合時にＡＣ結合が信号のノイズ
成分に応答してしまい、データスライサで２値化すると
きにノイズの影響でジッタが増加してしまうため、低速
ＡＣ結合時の時定数を小さくするのは難しい。
【００１４】
【発明が解決しようとする課題】以上述べたように従来
のＡＣ結合回路は、直流引き込みを早くするために高速
ＡＣ結合時の時定数を小さくすると、高速ＡＣ結合から
低速ＡＣ結合に切り替えたときに出力にＤＣ段差を生じ
てしまう。これを防ぐには低速ＡＣ結合時の時定数を小
さくして、高速ＡＣ結合時と低速ＡＣ結合時の時定数の
比を小さくするしかない。しかし、低速ＡＣ結合時の時
定数を小さくしすぎると、低速ＡＣ結合時にＡＣ結合が
信号のノイズ成分に応答してしまい、データスライサで
２値化するときにノイズの影響でジッタが増加してしま
うため、低速ＡＣ結合時の時定数を小さくするのは難し
い。
のＡＣ結合回路は、直流引き込みを早くするために高速
ＡＣ結合時の時定数を小さくすると、高速ＡＣ結合から
低速ＡＣ結合に切り替えたときに出力にＤＣ段差を生じ
てしまう。これを防ぐには低速ＡＣ結合時の時定数を小
さくして、高速ＡＣ結合時と低速ＡＣ結合時の時定数の
比を小さくするしかない。しかし、低速ＡＣ結合時の時
定数を小さくしすぎると、低速ＡＣ結合時にＡＣ結合が
信号のノイズ成分に応答してしまい、データスライサで
２値化するときにノイズの影響でジッタが増加してしま
うため、低速ＡＣ結合時の時定数を小さくするのは難し
い。
【００１５】この発明は、ＤＣ段差をほとんど生じるこ
となく直流引き込み時間を短縮することができるＤＶＤ
−ＲＡＭのＡＣ結合回路を提供する。
となく直流引き込み時間を短縮することができるＤＶＤ
−ＲＡＭのＡＣ結合回路を提供する。
【００１６】
【課題を解決するための手段】上記した問題を解決する
ために、この発明のＡＣ結合回路では、低速ＡＣ結合か
ら高速ＡＣ結合に切り替わった瞬間に時定数を最小に
し、その後、低速ＡＣ結合時の時定数になるまで、徐々
に時定数を大きくする。
ために、この発明のＡＣ結合回路では、低速ＡＣ結合か
ら高速ＡＣ結合に切り替わった瞬間に時定数を最小に
し、その後、低速ＡＣ結合時の時定数になるまで、徐々
に時定数を大きくする。
【００１７】上記した手段によって、高速ＡＣ結合から
低速ＡＣ結合に切り替わるときにＡＣ結合の時定数の変
化がほとんどないので、ＤＣ段差を生じずに、しかも直
流引き込みに要する時間を短縮できる。
低速ＡＣ結合に切り替わるときにＡＣ結合の時定数の変
化がほとんどないので、ＤＣ段差を生じずに、しかも直
流引き込みに要する時間を短縮できる。
【００１８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１はこの
発明の第１の実施の形態について説明するためのブロッ
ク図であり、図２はブロック図の各部分の信号波形であ
る。
いて、図面を参照しながら詳細に説明する。図１はこの
発明の第１の実施の形態について説明するためのブロッ
ク図であり、図２はブロック図の各部分の信号波形であ
る。
【００１９】図１において、１はＡＣ結合用のハイパス
フィルタであり、ＡＣ結合前の入力信号のＤＣ成分を取
り除いて出力する。ハイパスフィルタ１は、入力端子Ｖ
ｉに抵抗Ｒ１の一端を接続し、その他端を出力端子Ｖｏ
に接続するとともに、反転入力が基準電位Ｖｒｅｆに接
続されたトランスコンダクタンスアンプＧＭ１の非反転
入力および反転入力が接地されたトランスコンダクタン
スアンプＧＭ２の出力の出力を前記出力端子Ｖｏにそれ
ぞれ接続する。トランスコンダクタンスアンプＧＭ１の
出力は、コンデンサＣ１を介して接地するとともに、ト
ランスコンダクタンスアンプＧＭ２の非反転入力に接続
する。ハイパスフィルタ１は、その出力のＤＣ電圧が基
準電位Ｖｒｅｆになるようにフィードバックをかけてい
る。
フィルタであり、ＡＣ結合前の入力信号のＤＣ成分を取
り除いて出力する。ハイパスフィルタ１は、入力端子Ｖ
ｉに抵抗Ｒ１の一端を接続し、その他端を出力端子Ｖｏ
に接続するとともに、反転入力が基準電位Ｖｒｅｆに接
続されたトランスコンダクタンスアンプＧＭ１の非反転
入力および反転入力が接地されたトランスコンダクタン
スアンプＧＭ２の出力の出力を前記出力端子Ｖｏにそれ
ぞれ接続する。トランスコンダクタンスアンプＧＭ１の
出力は、コンデンサＣ１を介して接地するとともに、ト
ランスコンダクタンスアンプＧＭ２の非反転入力に接続
する。ハイパスフィルタ１は、その出力のＤＣ電圧が基
準電位Ｖｒｅｆになるようにフィードバックをかけてい
る。
【００２０】また、制御信号加工回路２は制御端子Ｔｃ
にハイパスフィルタ２１の入力を接続し、その出力を半
波整流回路２２の入力に接続する。半波整流回路２２の
出力は、ハイパスフィルタ１のトランスコンダクタンス
アンプＧＭ１を制御する。制御信号加工回路２は、制御
端子Ｔｃに供給された制御信号をハイパスフィルタ２１
で微分し、この微分信号を半波整流回路２２で半波整流
して、第２の制御信号として生成する。この第２の制御
信号によって、ハイパスフィルタ１の時定数を制御す
る。
にハイパスフィルタ２１の入力を接続し、その出力を半
波整流回路２２の入力に接続する。半波整流回路２２の
出力は、ハイパスフィルタ１のトランスコンダクタンス
アンプＧＭ１を制御する。制御信号加工回路２は、制御
端子Ｔｃに供給された制御信号をハイパスフィルタ２１
で微分し、この微分信号を半波整流回路２２で半波整流
して、第２の制御信号として生成する。この第２の制御
信号によって、ハイパスフィルタ１の時定数を制御す
る。
【００２１】図２に示すように、制御信号は大きなＤＣ
変動の瞬間から一定時間Ｈｉになる信号である。制御信
号加工回路２は、この制御信号からＤＣ変動の瞬間に急
激に大きくなり、その後徐々に小さくなる第２の制御信
号を生成し、ハイパスフィルタ１に出力する。ハイパス
フィルタ１の時定数は、第２の制御信号に基づいてＤＣ
変動の瞬間に急激に小さくなり、その後徐々に大きくな
るように変化する。
変動の瞬間から一定時間Ｈｉになる信号である。制御信
号加工回路２は、この制御信号からＤＣ変動の瞬間に急
激に大きくなり、その後徐々に小さくなる第２の制御信
号を生成し、ハイパスフィルタ１に出力する。ハイパス
フィルタ１の時定数は、第２の制御信号に基づいてＤＣ
変動の瞬間に急激に小さくなり、その後徐々に大きくな
るように変化する。
【００２２】このように、ハイパスフィルタ１の時定数
を制御すると、高速引き込みのために高速ＡＣ結合時の
ハイパスフィルタ１の時定数を小さくしても、高速ＡＣ
結合から低速ＡＣ結合に切り替わるときに、ハイパスフ
ィルタ１の時定数変化がほとんどないので、ＤＣ段差を
生じずに直流引き込み時間を短縮できる。
を制御すると、高速引き込みのために高速ＡＣ結合時の
ハイパスフィルタ１の時定数を小さくしても、高速ＡＣ
結合から低速ＡＣ結合に切り替わるときに、ハイパスフ
ィルタ１の時定数変化がほとんどないので、ＤＣ段差を
生じずに直流引き込み時間を短縮できる。
【００２３】ここで、ＡＣ結合用ハイパスフィルタ１の
時定数は、 ｇｍ１・ｇｍ２・Ｒ１／Ｃ１ … （１） となるが、第２の制御信号に比例してトランスコンダク
タンスアンプＧＭ２のトランスコンダクタンス値ｇｍ１
を変えて、ハイパスフィルタ１の時定数を制御してい
る。
時定数は、 ｇｍ１・ｇｍ２・Ｒ１／Ｃ１ … （１） となるが、第２の制御信号に比例してトランスコンダク
タンスアンプＧＭ２のトランスコンダクタンス値ｇｍ１
を変えて、ハイパスフィルタ１の時定数を制御してい
る。
【００２４】これによって、ハイパスフィルタ１の時定
数はＤＣ変動の瞬間に急激に小さくなり、その後徐々に
大きくなるように変化する。そのため、高速引き込みの
ために高速ＡＣ結合時のハイパスフィルタ１の時定数を
小さくしても、高速ＡＣ結合から低速ＡＣ結合に切り替
わるときにハイパスフィルタ１の時定数変化がほとんど
ないので、ＤＣ段差を生じずに直流引き込み時間を短縮
できる。
数はＤＣ変動の瞬間に急激に小さくなり、その後徐々に
大きくなるように変化する。そのため、高速引き込みの
ために高速ＡＣ結合時のハイパスフィルタ１の時定数を
小さくしても、高速ＡＣ結合から低速ＡＣ結合に切り替
わるときにハイパスフィルタ１の時定数変化がほとんど
ないので、ＤＣ段差を生じずに直流引き込み時間を短縮
できる。
【００２５】図３は、この発明の第２の実施の形態につ
いて説明するための回路図である。すなわち、入力端子
ＶｉにコンデンサＣ１の一端を接続、その他端を出力端
子Ｖｏに接続するとともに、一端が接地された抵抗Ｒ１
の他端およびエミッタが接地されたトランジスタＱ１の
コレクタにそれぞれ接続する。
いて説明するための回路図である。すなわち、入力端子
ＶｉにコンデンサＣ１の一端を接続、その他端を出力端
子Ｖｏに接続するとともに、一端が接地された抵抗Ｒ１
の他端およびエミッタが接地されたトランジスタＱ１の
コレクタにそれぞれ接続する。
【００２６】制御端子Ｔｃは、コンデンサＣ２を介して
抵抗Ｒ２，Ｒ３の一端にそれぞれ接続する。抵抗Ｒ３の
他端は接地し、抵抗Ｒ２の他端はエミッタが接地された
トランジスタＱ２のベースとコレクタに接続する。トラ
ンジスタＱ２のベースは、トランジスタＱ１のベースと
共通接続する。
抵抗Ｒ２，Ｒ３の一端にそれぞれ接続する。抵抗Ｒ３の
他端は接地し、抵抗Ｒ２の他端はエミッタが接地された
トランジスタＱ２のベースとコレクタに接続する。トラ
ンジスタＱ２のベースは、トランジスタＱ１のベースと
共通接続する。
【００２７】ここで、トランジスタＱ１の出力抵抗Ｒｏ
は、トランジスタＱ１のコレクタ電流をＩとすると、 Ｒｏ＝Ｖｋ／Ｉ … （２） という関係がある。ただし、Ｖｋはトランジスタ固有の
定数で電圧である。
は、トランジスタＱ１のコレクタ電流をＩとすると、 Ｒｏ＝Ｖｋ／Ｉ … （２） という関係がある。ただし、Ｖｋはトランジスタ固有の
定数で電圧である。
【００２８】低速ＡＣ結合、すなわち制御信号がＬｏの
ときはトランジスタＱ２がＯＦＦするので、トランジス
タＱ２とカレントミラーを構成するトランジスタＱ１も
ＯＦＦになり、トランジスタＱ１のコレクタ電流Ｉは０
になり、その出力抵抗Ｒｏは無限大になって、ハイパス
フィルタはコンデンサＣ１と抵抗Ｒ１で構成することに
なる。
ときはトランジスタＱ２がＯＦＦするので、トランジス
タＱ２とカレントミラーを構成するトランジスタＱ１も
ＯＦＦになり、トランジスタＱ１のコレクタ電流Ｉは０
になり、その出力抵抗Ｒｏは無限大になって、ハイパス
フィルタはコンデンサＣ１と抵抗Ｒ１で構成することに
なる。
【００２９】逆に、トランジスタＱ１がＯＮすると、式
（２）で決まる抵抗Ｒｏと抵抗Ｒ１の並列抵抗とコンデ
ンサＣ１でハイパスフィルタの時定数が決まる。制御信
号として、図４に示すようなパルスが入力されると、コ
ンデンサＣ２と抵抗Ｒ３で構成しているハイパスフィル
タによって、Ｖ１には図４に示す信号を得る。このＶ１
が抵抗Ｒ１とトランジスタＱ２のダイオードに流れるの
で、トランジスタＱ２のコレクタ電流をＩ２とおくと、
Ｉ２・Ｒ２＋Ｖｂｅ（Ｑ２）＝Ｖ１だから、 Ｉ２＝（Ｖ１−Ｖｂｅ（Ｑ２））／Ｒ２ … （３） であり、トランジスタＱ２のベース・エミッタ間電圧Ｖ
ｂｅ（Ｑ２）は、コレクタ電流Ｉ２による変化は小さく
固定電圧と考えて良いことから、図４に示すように、制
御信号のパルスがＨｉになった瞬間に大きくなり、時間
経過とともに徐々に小さくなる電流となる。トランジス
タＱ１とＱ２はカレントミラーを構成しているので、Ｉ
１＝Ｉ２である。制御信号がＨｉになった瞬間はトラン
ジスタＱ１がＯＮして、トランジスタＱ１のコレクタ電
流Ｉ１の値が最も大きくなり、式（２）の関係より、抵
抗Ｒｏが最小となり、ＡＣ結合用のハイパスフィルタ１
の時定数は最小となる。
（２）で決まる抵抗Ｒｏと抵抗Ｒ１の並列抵抗とコンデ
ンサＣ１でハイパスフィルタの時定数が決まる。制御信
号として、図４に示すようなパルスが入力されると、コ
ンデンサＣ２と抵抗Ｒ３で構成しているハイパスフィル
タによって、Ｖ１には図４に示す信号を得る。このＶ１
が抵抗Ｒ１とトランジスタＱ２のダイオードに流れるの
で、トランジスタＱ２のコレクタ電流をＩ２とおくと、
Ｉ２・Ｒ２＋Ｖｂｅ（Ｑ２）＝Ｖ１だから、 Ｉ２＝（Ｖ１−Ｖｂｅ（Ｑ２））／Ｒ２ … （３） であり、トランジスタＱ２のベース・エミッタ間電圧Ｖ
ｂｅ（Ｑ２）は、コレクタ電流Ｉ２による変化は小さく
固定電圧と考えて良いことから、図４に示すように、制
御信号のパルスがＨｉになった瞬間に大きくなり、時間
経過とともに徐々に小さくなる電流となる。トランジス
タＱ１とＱ２はカレントミラーを構成しているので、Ｉ
１＝Ｉ２である。制御信号がＨｉになった瞬間はトラン
ジスタＱ１がＯＮして、トランジスタＱ１のコレクタ電
流Ｉ１の値が最も大きくなり、式（２）の関係より、抵
抗Ｒｏが最小となり、ＡＣ結合用のハイパスフィルタ１
の時定数は最小となる。
【００３０】その後、コレクタ電流Ｉ１の電流が小さく
なるにしたがって、徐々に抵抗Ｒｏが大きくなり、ハイ
パスフィルタ１の時定数が大きくなる。最終的には、Ｉ
１＝０でＲｏ＝無限大になり、抵抗Ｒ１とコンデンサＣ
１だけでハイパスフィルタ１の時定数が決まる。従っ
て、この場合でもＡＣ結合の時定数は制御信号がＨｉに
なった瞬間に最小にし、その後徐々に大きくなるように
変化する。
なるにしたがって、徐々に抵抗Ｒｏが大きくなり、ハイ
パスフィルタ１の時定数が大きくなる。最終的には、Ｉ
１＝０でＲｏ＝無限大になり、抵抗Ｒ１とコンデンサＣ
１だけでハイパスフィルタ１の時定数が決まる。従っ
て、この場合でもＡＣ結合の時定数は制御信号がＨｉに
なった瞬間に最小にし、その後徐々に大きくなるように
変化する。
【００３１】この例でも、上記と同様に高速引き込みの
ために、高速ＡＣ結合時のハイパスフィルタ１の時定数
を小さくしても、高速ＡＣ結合から低速ＡＣ結合に切り
替わるときにハイパスフィルタ１の時定数変化がほとん
どないので、ＤＣ段差を生じずに直流引き込み時間を短
縮できる。
ために、高速ＡＣ結合時のハイパスフィルタ１の時定数
を小さくしても、高速ＡＣ結合から低速ＡＣ結合に切り
替わるときにハイパスフィルタ１の時定数変化がほとん
どないので、ＤＣ段差を生じずに直流引き込み時間を短
縮できる。
【００３２】図５は、この発明の第３の実施の形態につ
いて説明するための回路図である。図５において、入力
端子ＶｉにコンデンサＣ１の一端を接続し、その他端を
出力端子Ｖｏに接続するとともに一端が接地された抵抗
Ｒ１の他端に接続する。さらに、出力端子Ｖｏと接地間
には抵抗Ｒ２とスイッチＳ１、抵抗Ｒ３とスイッチＳ
２、抵抗Ｒ４とスイッチＳ３を並列的に接続する。
いて説明するための回路図である。図５において、入力
端子ＶｉにコンデンサＣ１の一端を接続し、その他端を
出力端子Ｖｏに接続するとともに一端が接地された抵抗
Ｒ１の他端に接続する。さらに、出力端子Ｖｏと接地間
には抵抗Ｒ２とスイッチＳ１、抵抗Ｒ３とスイッチＳ
２、抵抗Ｒ４とスイッチＳ３を並列的に接続する。
【００３３】Ｔｃは制御端子であり、制御端子Ｔｃから
コンデンサＣ４を介してスイッチＳ１を、コンデンサＣ
３を介してスイッチＳ２を、コンデンサＣ２を介してス
イッチＳ１をそれぞれ制御するための制御信号を供給す
る。コンデンサＣ２とスイッチＳ３の接続点と接地間に
は抵抗Ｒ５を、コンデンサＣ３とスイッチＳ２の接続点
と接地間には抵抗Ｒ６を、コンデンサＣ４とスイッチＳ
１の接続点と接地間には抵抗Ｒ７をそれぞれ接続する。
コンデンサＣ４を介してスイッチＳ１を、コンデンサＣ
３を介してスイッチＳ２を、コンデンサＣ２を介してス
イッチＳ１をそれぞれ制御するための制御信号を供給す
る。コンデンサＣ２とスイッチＳ３の接続点と接地間に
は抵抗Ｒ５を、コンデンサＣ３とスイッチＳ２の接続点
と接地間には抵抗Ｒ６を、コンデンサＣ４とスイッチＳ
１の接続点と接地間には抵抗Ｒ７をそれぞれ接続する。
【００３４】低速ＡＣ結合、すなわち制御信号がＬｏの
ときはスイッチＳ１〜Ｓ３は全て開放になっていて、ハ
イパスフィルタは、コンデンサＣ１と抵抗Ｒ１で構成し
ている。次に、制御信号がＨｉになった瞬間はスイッチ
Ｓ１〜Ｓ３は全て閉じ、ハイパスフィルタはコンデンサ
Ｃ１と抵抗Ｒ２〜Ｒ４の並列抵抗で構成することになっ
て、ハイパスフィルタの時定数が最も小さくなる。
ときはスイッチＳ１〜Ｓ３は全て開放になっていて、ハ
イパスフィルタは、コンデンサＣ１と抵抗Ｒ１で構成し
ている。次に、制御信号がＨｉになった瞬間はスイッチ
Ｓ１〜Ｓ３は全て閉じ、ハイパスフィルタはコンデンサ
Ｃ１と抵抗Ｒ２〜Ｒ４の並列抵抗で構成することになっ
て、ハイパスフィルタの時定数が最も小さくなる。
【００３５】その後、時間経過とともにスイッチＳ１〜
Ｓ３が順番に開放し、ハイパスフィルタの時定数は、図
７に示すように階段状に増加していき、最終的に低速Ａ
Ｃ結合時の時定数に収束する。時間経過とともにスイッ
チＳ１〜Ｓ３を開放するために、コンデンサＣ２〜Ｃ４
と抵抗Ｒ５〜Ｒ７で制御信号加工回路を構成している。
コンデンサＣ２と抵抗Ｒ５，コンデンサＣ３と抵抗Ｒ
６、コンデンサＣ４と抵抗Ｒ７は、ぞれぞれ時定数の違
うハイパスフィルタを構成し、制御信号に対する応答が
図６のように異なっている。Ｖ１はスイッチＳ１用の、
Ｖ２はスイッチＳ２用の、Ｖ３はスイッチＳ３用のそれ
ぞれ制御信号となる。
Ｓ３が順番に開放し、ハイパスフィルタの時定数は、図
７に示すように階段状に増加していき、最終的に低速Ａ
Ｃ結合時の時定数に収束する。時間経過とともにスイッ
チＳ１〜Ｓ３を開放するために、コンデンサＣ２〜Ｃ４
と抵抗Ｒ５〜Ｒ７で制御信号加工回路を構成している。
コンデンサＣ２と抵抗Ｒ５，コンデンサＣ３と抵抗Ｒ
６、コンデンサＣ４と抵抗Ｒ７は、ぞれぞれ時定数の違
うハイパスフィルタを構成し、制御信号に対する応答が
図６のように異なっている。Ｖ１はスイッチＳ１用の、
Ｖ２はスイッチＳ２用の、Ｖ３はスイッチＳ３用のそれ
ぞれ制御信号となる。
【００３６】ここで、スイッチＳ１〜Ｓ３の開閉のしき
い値はすべて同じで、制御電圧がしきい値よりも低くな
るとスイッチを開放する。制御信号がＨｉになった後、
制御信号Ｖ１が最も早くしきい値よりも低電圧になり、
その後制御信号Ｖ２，Ｖ３の順でしきい値よりも低い電
圧になるので、スイッチは制御信号がＨｉになった瞬間
に全部閉じた後、スイッチＳ１〜Ｓ３の順番で開放にな
っていく。このため、ＡＣ結合の時定数は図７に示すよ
うに階段状に変化する。
い値はすべて同じで、制御電圧がしきい値よりも低くな
るとスイッチを開放する。制御信号がＨｉになった後、
制御信号Ｖ１が最も早くしきい値よりも低電圧になり、
その後制御信号Ｖ２，Ｖ３の順でしきい値よりも低い電
圧になるので、スイッチは制御信号がＨｉになった瞬間
に全部閉じた後、スイッチＳ１〜Ｓ３の順番で開放にな
っていく。このため、ＡＣ結合の時定数は図７に示すよ
うに階段状に変化する。
【００３７】このようにＡＣ結合の時定数を制御する
と、高速引き込みのために高速ＡＣ結合時のハイパスフ
ィルタの時定数を小さくしても、時定数が小さくなった
後に階段状に大きくなっていくので、高速ＡＣ結合から
低速ＡＣ結合に切り替わるときにハイパスフィルタの時
定数変化を小さくでき、ＤＣ段差をほとんど生じずに直
流引き込み時間を短縮できる。
と、高速引き込みのために高速ＡＣ結合時のハイパスフ
ィルタの時定数を小さくしても、時定数が小さくなった
後に階段状に大きくなっていくので、高速ＡＣ結合から
低速ＡＣ結合に切り替わるときにハイパスフィルタの時
定数変化を小さくでき、ＤＣ段差をほとんど生じずに直
流引き込み時間を短縮できる。
【００３８】ここでは階段状の時定数変化を４段階とし
て説明したが、スイッチとそれに対応した抵抗とハイパ
スフィルタの数を変えれば、時定数変化の段階は３段階
以上で何段階にでも設定できる。
て説明したが、スイッチとそれに対応した抵抗とハイパ
スフィルタの数を変えれば、時定数変化の段階は３段階
以上で何段階にでも設定できる。
【００３９】図８は、この発明の第４の実施の形態につ
いて説明するための回路図である。この実施の形態のＡ
Ｃ結合の時定数は、図５の構成例の場合と同じく階段状
に変化する。ただし、この例では、制御信号用のハイパ
スフィルタはコンデンサＣ２と抵抗Ｒ５のみで構成して
おり、スイッチＳ１〜Ｓ３のしきい値電圧をそれぞれ、
図９のようにＶｔｈ１〜Ｖｔｈ３というように変えてあ
る。
いて説明するための回路図である。この実施の形態のＡ
Ｃ結合の時定数は、図５の構成例の場合と同じく階段状
に変化する。ただし、この例では、制御信号用のハイパ
スフィルタはコンデンサＣ２と抵抗Ｒ５のみで構成して
おり、スイッチＳ１〜Ｓ３のしきい値電圧をそれぞれ、
図９のようにＶｔｈ１〜Ｖｔｈ３というように変えてあ
る。
【００４０】これによって、図５の構成例と同じよう
に、スイッチＳ１〜Ｓ３は制御信号がＨｉになった後、
スイッチＳ１〜Ｓ３の順に開放し、図５の構成例と同様
の階段状の時定数変化を実現できる。
に、スイッチＳ１〜Ｓ３は制御信号がＨｉになった後、
スイッチＳ１〜Ｓ３の順に開放し、図５の構成例と同様
の階段状の時定数変化を実現できる。
【００４１】
【発明の効果】以上説明したように、この発明のＤＶＤ
−ＲＡＭのＡＣ結合回路では、ＤＣ段差の発生を抑え、
直流引き込み時間を短縮することができる。
−ＲＡＭのＡＣ結合回路では、ＤＣ段差の発生を抑え、
直流引き込み時間を短縮することができる。
【図１】この発明の第１の実施の形態を説明するための
ブロック図。
ブロック図。
【図２】図１の動作について説明するための波形図。
【図３】この発明の第２の実施の形態について説明する
ための回路図。
ための回路図。
【図４】図３の動作について説明するための波形図。
【図５】この発明の第３の実施の形態について説明する
ための回路図。
ための回路図。
【図６】図５の動作について説明するための特性図。
【図７】図５の動作について説明するための波形図。
【図８】この発明の第４の実施の形態について説明する
ための回路図。
ための回路図。
【図９】図８に示すスイッチのしきい値について説明す
るための波形図。
るための波形図。
【図１０】ＤＶＤ−ＲＡＭディスクの信号の構成につい
て説明するための説明図。
て説明するための説明図。
【図１１】ＤＶＤ−ＲＡＭのピックアップの構成を説明
するための説明図。
するための説明図。
【図１２】従来のＡＣ結合によるＤＣ段差削除について
説明するための波形図。
説明するための波形図。
【図１３】従来のＡＣ結合回路について説明するための
回路構成図。
回路構成図。
【図１４】従来のＡＣ結合回路について説明するための
回路図。
回路図。
【図１５】図１４の動作を説明するための波形図。
１…ハイパスフィルタ、２…制御信号加工回路、Ｖｉ…
入力端子、Ｖｏ…出力端子、ＧＭ１，ＧＭ２…トランス
コンダクタンスアンプ、Ｖｒｅｆ…基準電位、Ｔｃ…制
御端子、２１…ハイパスフィルタ、２２…半波整流回
路、Ｃ１〜Ｃ４…コンデンサ、Ｒ１〜Ｒ７…抵抗、Ｓ１
〜Ｓ３…スイッチ、Ｑ１，Ｑ２…トランジスタ。
入力端子、Ｖｏ…出力端子、ＧＭ１，ＧＭ２…トランス
コンダクタンスアンプ、Ｖｒｅｆ…基準電位、Ｔｃ…制
御端子、２１…ハイパスフィルタ、２２…半波整流回
路、Ｃ１〜Ｃ４…コンデンサ、Ｒ１〜Ｒ７…抵抗、Ｓ１
〜Ｓ３…スイッチ、Ｑ１，Ｑ２…トランジスタ。
フロントページの続き Ｆターム(参考） 5D044 AB05 AB07 BC06 CC04 FG05 5D090 AA01 BB04 CC04 EE13 5K029 AA01 AA11 BB01 CC07 DD02 HH01 JJ01 LL01
Claims (10)
- 【請求項１】 階段状の段差を持って変化する直流電位
にＡＣ成分が重畳された再生信号の、前記直流電位の段
差に同期した制御信号によって時定数を変え、前記直流
電位の段差を除去するＡＣ結合回路において、 前記直流電位差が発生した直後の時定数を最小にし、そ
の後徐々に時定数を大きくして、ある一定の時定数に収
束させることを特徴とするＡＣ結合回路。 - 【請求項２】 時定数を最小にした後、時定数の時間に
対する変化率が時間経過とともに小さくなるように増加
させ、ある一定の時定数に収束させることを特徴とする
請求項１に記載のＡＣ結合回路。 - 【請求項３】 時定数を最小にした後、時定数を階段状
に増加させ、ある一定の時定数に収束させることを特徴
とする請求項１に記載のＡＣ結合回路。 - 【請求項４】 階段状の段差を持って変化する直流電位
にＡＣ成分が重畳された再生信号を供給し、該再生信号
のＤＣ成分を取り除いて出力するハイパスフィルタと、 前記直流電位の段差に同期した制御信号を加工して第２
の制御信号を生成する制御信号加工回路と、 前記第２の制御信号に基づいて、前記ハイパスフィルタ
の時定数を制御することを特徴とするＡＣ結合回路。 - 【請求項５】 階段状の段差を持って変化する直流電位
にＡＣ成分が重畳された再生信号を供給し、該再生信号
のＤＣ成分を取り除いて出力するハイパスフィルタと、 前記直流電位の段差に同期した制御信号を加工して第２
の制御信号を生成する制御信号加工回路と、 前記第２の制御信号に基づいて、前記ハイパスフィルタ
および前記制御信号加工回路の時定数を制御することを
特徴とするＡＣ結合回路。 - 【請求項６】 前記制御信号加工回路は、 前記制御信号を微分するハイパスフィルタと、該ハイパ
スフィルタ出力を半波整流する半波整流回路とからな
り、該半波整流回路の出力信号を前記第２の制御信号と
することを特徴とする請求項４に記載のＡＣ結合回路。 - 【請求項７】 入力端子と出力端子間に接続した抵抗
と、 前記出力端子と第１の基準電位点を入力として、２信号
の差電圧を増幅して電流変換して出力する第１のＧＭア
ンプと、 前記第１のＧＭアンプ出力と第２の基準電位点間に接続
したコンデンサと、 前記第１のＧＭアンプ出力と前記第２の基準電位点を入
力として、２信号の差電圧を増幅して電流変換して出力
し、出力端は前記出力端子に接続する第２のＧＭアンプ
と、 入力端を制御端子に接続し、階段状の段差を持って変化
する直流電位にＡＣ成分が重畳された再生信号の、前記
直流電位の段差に同期した制御信号を微分するハイパス
フィルタと、 前記ハイパスフィルタ出力を半波整流する半波整流回路
とからなり、 前記半波整流回路出力によって前記第１のＧＭアンプの
コンダクタンス値を制御することを特徴とするＡＣ結合
回路。 - 【請求項８】 一方の電極を入力端子に、他方の電極を
出力端子に接続した第１のコンデンサと、 出力端子と基準電位点間に接続した第１の抵抗と、 前記エミッタ端子を前記基準電位点に、コレクタ端子を
前記出力端子に接続した第１のトランジスタと、 一端を制御端子に接続した第２のコンデンサと、 前記第２のコンデンサの他端と前記基準電位点間に接続
した第２の抵抗と、 前記第２のコンデンサの他端と前記第１のトランジスタ
のベース端子に接続した第３の抵抗と、 エミッタ端子を基準電位点に、ベース端子、コレクタ端
子を第１のトランジスタのベースに接続した第２のトラ
ンジスタとからなることを特徴とするＡＣ結合回路。 - 【請求項９】 一端を入力端子に、他端を出力端子に接
続したコンデンサと、 前記出力端子と基準電位点間に接続した第１の抵抗と、 前記出力端子と基準電位点間に接続するｎ個（ｎ≧２）
の抵抗とスイッチの直列回路と、 階段状の段差を持って変化する直流電位にＡＣ成分が重
畳された再生信号の、前記直流電位の段差に同期した制
御信号を入力し、前記スイッチに前記制御信号の微分信
号を出力するｎ個（ｎ≧２）のハイパスフィルタとから
なり、 前記スイッチはしきい値が全て同じで、前記ハイパスフ
ィルタはそれぞれ時定数が異なることを特徴とするＡＣ
結合回路。 - 【請求項１０】 一端を入力端子に、他端を出力端子に
接続したコンデンサと、 前記出力端子と基準電位点間に接続した第１の抵抗と、 前記出力端子と前記基準電位点間に接続するｎ個（ｎ≧
２）の抵抗とスイッチの直列回路と、 階段状の段差を持って変化する直流電位にＡＣ成分が重
畳された再生信号の、前記直流電位の段差に同期した制
御信号を入力し、前記スイッチに該制御信号の微分信号
を出力するハイパスフィルタとからなり、 前記スイッチは各々しきい値が異なることを特徴とする
ＡＣ結合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11136414A JP2000331425A (ja) | 1999-05-17 | 1999-05-17 | Ａｃ結合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11136414A JP2000331425A (ja) | 1999-05-17 | 1999-05-17 | Ａｃ結合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000331425A true JP2000331425A (ja) | 2000-11-30 |
Family
ID=15174614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11136414A Abandoned JP2000331425A (ja) | 1999-05-17 | 1999-05-17 | Ａｃ結合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000331425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7403463B2 (en) | 2003-12-26 | 2008-07-22 | Kabushiki Kaisha Toshiba | Method and apparatus for filtering read signal to three or more cutoff frequencies with two or more bits control line throughout three or more consecutive periods |
-
1999
- 1999-05-17 JP JP11136414A patent/JP2000331425A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7403463B2 (en) | 2003-12-26 | 2008-07-22 | Kabushiki Kaisha Toshiba | Method and apparatus for filtering read signal to three or more cutoff frequencies with two or more bits control line throughout three or more consecutive periods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5784356A (en) | Optical disk reproducing apparatus equipped with variable gain amplifier capable of adjusting amplitude of reproduction signal | |
| JPH10256841A (ja) | フォトダイオード増幅回路 | |
| JPH0365705B2 (ja) | ||
| KR100310595B1 (ko) | 저장 장치로부터 데이타를 검색하기 위한 장치 | |
| JP2889803B2 (ja) | レベル設定回路 | |
| US5068753A (en) | Data reproducing circuit for memory system having an equalizer generating two different equalizing signals used for data reproduction | |
| JP3107263B2 (ja) | 情報再生装置 | |
| JP2000331425A (ja) | Ａｃ結合回路 | |
| KR20000048144A (ko) | 헤드 앰프 및 이것을 이용한 광 디스크 장치 | |
| JP3834418B2 (ja) | 光ディスク装置、ウォブル信号抽出方法 | |
| JP3042458B2 (ja) | 情報記録再生装置及び情報記録再生方法 | |
| JP4032310B2 (ja) | トラッキング誤差検出器 | |
| JP3759005B2 (ja) | フィルタ回路 | |
| JPH0684115A (ja) | 磁気記録再生装置のａｇｃ回路 | |
| JP3511657B2 (ja) | 光ディスク再生装置および光ディスク再生方法 | |
| JP2785210B2 (ja) | 記録媒体の再生装置 | |
| JP3075353B2 (ja) | 情報記録再生装置および情報記録再生方法 | |
| JP2890156B2 (ja) | 光学的再生装置における自動ゲイン調整回路 | |
| JP4377046B2 (ja) | ミラー検出回路 | |
| KR100262966B1 (ko) | 디스크 재생장치 | |
| JP2002008314A (ja) | 波形等化回路およびディスク再生装置 | |
| JP2002025076A (ja) | データ再生装置 | |
| JPH0982028A (ja) | データ再生回路 | |
| JP2539570B2 (ja) | 光学的情報再生装置 | |
| JPS61142532A (ja) | 光学式デイスク再生装置のｒｆ信号増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060213 |