JP2000333444A

JP2000333444A - チャージポンプ回路、半導体装置、液晶表示装置及びそれを含む電子機器

Info

Publication number: JP2000333444A
Application number: JP11141648A
Authority: JP
Inventors: Yoshihiko Futamura; 良彦二村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-05-21
Filing date: 1999-05-21
Publication date: 2000-11-30

Abstract

(57)【要約】（修正有）【課題】チャージポンプ回路全体での消費電力を低減
することのできるチャージポンプ回路を含む電子機器を
提供する。【解決手段】第１の期間に、第１電圧電源線と第２電
圧電源線との間に接続されて電荷が充電される第１充放
電手段と、第１の期間後の第２の期間に、第２電圧電源
線と出力線との間に接続されて、第１充放電手段からの
電荷が充電される第２充放電手段とを含み、第２充放電
手段より出力線を介して出力電圧を生成するチャージポ
ンプ回路である。第１電圧電源線と第１充放電手段との
間に接続され、第１の期間にオン状態、第２の期間にオ
フ状態となる第１のスイッチング素子を有する。第２電
圧電源線と第１充放電手段との間に接続され、第１のス
イッチング素子と相反的にオンオフ動作させる第２のス
イッチング素子を有する。第２の期間中に、第１のスイ
ッチング素子と第２のスイッチング素子との各制御端子
を短絡させる短絡手段を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チャージポンプ回
路、半導体装置、液晶表示装置及びそれを含む電子機器
に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】従来よ
り、チャージポンプ回路は、操作に種々の電圧を必要と
する多くの電子機器例えば電源回路、半導体記憶装置、
ＰＬＬ型周波数逓倍回路等で使用されている。特に、半
導体記憶装置等では、未調整逆バイアスを発生させる
等、チャージポンプ回路は、電源電圧から発生する電圧
の極性をその電源電圧の極性と逆となるような反転出力
で使用される場合が多い。

【０００３】図１０には、反転出力型のチャージポンプ
回路の概略が示されている。同図において、チャージポ
ンプ回路３００は、Ｖ_DD、Ｖ_SSの各電圧により供給電圧
を形成し、第１の期間（タイミングＡ）でコンデンサＣ
ｐに電荷を充電し、第２の期間（タイミングＢ）でコン
デンサＣｐの電荷をコンデンサＣｂに充電することで、
出力線より電圧−Ｖ_M を出力し、反転出力電圧を生成し
ている。

【０００４】そして、タイミングＡでトランジスタＱ３
０１、Ｑ３０３をオン状態、トランジスタＱ３０２、Ｑ
３０４をオフ状態とし、タイミングＢでトランジスタＱ
３０２、Ｑ３０４をオン状態、トランジスタＱ３０１、
Ｑ３０３をオフ状態となるように、交互にトランジスタ
Ｑ３０１〜Ｑ３０４の各ゲート電極を、各々のトランジ
スタＱ３０１〜Ｑ３０４の前段に設けられたドライバＤ
Ｒ３０１〜ＤＲ３０４により駆動することで、上記のよ
うな電圧供給が行われる。このドライバＤＲ３０１〜Ｄ
Ｒ３０４には制御信号／Ａ、Ａ、／Ｂ、Ｂが供給され
て、上記のようなタイミングでの駆動を可能としてい
る。

【０００５】同様な構成のチャージポンプ回路の一例と
しては、例えば特開昭63-157667号（平成８年特許第253
5173号）等にも開示されている。この例では、図１１に
示すように、チャージポンプ回路４００における各トラ
ンジスタＱ４０１〜Ｑ４０４のオンオフ動作を位相制御
ユニット４０２により一括して制御する形式を採用して
いるが、原理的には図１０の回路とほぼ同様の動作を行
う。

【０００６】上記のような構成のチャージポンプ回路
を、電源回路等に用いる場合には、大きい負荷に電圧を
供給する場合が多く、出力インピーダンス、即ち、チャ
ージポンプ回路におけるトランジスタのオン抵抗をでき
るだけ小さくすることが要求される。

【０００７】ここで、ＭＯＳトランジスタのゲート幅を
Ｗ、ゲート長をＬとすると、（Ｗ／Ｌ）に比例してオン
抵抗は小さくなる。

【０００８】しかしながら、オン抵抗を小さくしようと
して、ゲート幅Ｗを大きくすると、ゲート電極のポリシ
リコン層と、下層のチャンネル層との間の容量が必然的
に非常に大きなものとなる。

【０００９】従って、オン抵抗を小さくし、ゲート幅を
大きくしたトランジスタを用いる場合には、例えば図１
０に示すＰｃｈトランジスタＱ３０１をオン、オフさせ
る動作を行うと、オン状態ではＶ_SSの電位まで引き下げ
られ、オフ状態ではＶ_DDの電位まで引き上げられるとい
う動作を繰り返し、上記トランジスタ自体の容量に起因
して、トランジスタＱ３０１のゲート電極では、充放電
が繰り返されることになる。このため、トランジスタ
は、上記オンオフ動作に伴い自己消費電力が生成される
こととなる。そして、４つのトランジスタＱ３０１〜Ｑ
３０４の全てに生じることとなる。

【００１０】なお、本発明者等が検討した結果では、こ
のようなオン抵抗の小さいトランジスタのゲート電極へ
の充放電は、図１０のチャージポンプ回路（単位チャー
ジポンプユニット）を複数段形成した電源回路全体の消
費電力の７０％〜８０％近くを占めることが判明し、チ
ャージポンプ回路の自己消費のうち殆どは、スイッチン
グトランジスタのゲート入力容量への充放電であり、チ
ャージポンプ回路を電源として使用する場合に、特に問
題となっていた。

【００１１】本発明は、上記した技術を解決することを
課題としてなされたものであって、その目的とするとこ
ろは、スイッチングトランジスタの駆動時に生じる自己
消費電力を削減して、チャージポンプ回路全体での消費
電力を低減することのできるチャージポンプ回路、半導
体装置、液晶表示装置、及びそれを含む電子機器を提供
することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明に係るチャージポンプ回路
は、第１の期間に、第１電圧電源線と第２電圧電源線と
の間に接続されて電荷が充電される第１充放電手段と、
前記第１の期間後の第２の期間に、前記第２電圧電源線
と出力線との間に接続されて、前記第１充放電手段から
の電荷が充電される第２充放電手段と、を含み、前記第
２の充放電手段より前記出力線を介して出力電圧を生成
するチャージポンプ回路であって、前記第１電圧電源線
と前記第１充放電手段との間に接続され、第１の期間に
オン状態、前記第２の期間にオフ状態となる第１のスイ
ッチング素子と、前記第２電圧電源線と前記第１充放電
手段との間に接続され、前記第１のスイッチング素子と
同じようにオンオフ動作する第２のスイッチング素子
と、前記第２の期間中に、前記第１のスイッチング素子
の制御端子と前記第２のスイッチング素子の制御端子と
を短絡させる短絡手段と、を有することを特徴とする。

【００１３】請求項１に記載の発明によれば、第１のス
イッチング素子の制御端子（例えばゲート）と第２のス
イッチング素子の制御端子（例えばゲート）が短絡手段
により短絡されることで、第１、第２のスイッチング素
子の制御端子（例えばゲート）に生じる電荷を中和する
ことができる。即ち、第２のスイッチング手段の自己消
費電流を第１のスイッチング素子の駆動に兼用できる。
逆に、第１のスイッチング素子の自己消費電流を第２の
スイッチング素子の駆動に兼用できる。このようにし
て、自己消費電流を有効に利用することで、駆動に必要
な電流を抑えて回路全体の大幅な低消費電力化が可能と
なる。

【００１４】請求項２に記載の発明に係るチャージポン
プ回路は、第１の期間に、第１電圧電源線と第２電圧電
源線との間に接続されて電荷が充電される第１充放電手
段と、前記第１の期間後の第２の期間に、前記第２電圧
電源線と出力線との間に接続されて、前記第１充放電手
段からの電荷が充電される第２充放電手段と、を含み、
前記第２の充放電手段より前記出力線を介して出力電圧
を生成するチャージポンプ回路であって、前記第１電圧
電源線と前記第１充放電手段との間に接続され、第１の
期間にオン状態、前記第２の期間にオフ状態となる第１
のスイッチング素子と、前記第２電圧電源線と前記第１
充放電手段との間に接続され、前記第１のスイッチング
素子と同じようにオンオフ動作する第２のスイッチング
素子と、前記第１の期間に亘って、前記第１のスイッチ
ング素子の制御端子と前記第２のスイッチング素子の制
御端子とを短絡させる短絡手段と、を有することを特徴
とする。

【００１５】請求項２に記載の発明によれば、第１のス
イッチング素子の制御端子と第２のスイッチング素子の
制御端子が短絡手段により短絡されることで、第１、第
２のスイッチング素子の制御端子に生じる電荷を中和す
ることができる。特に、短絡は第１の期間中に亘って行
われるが、第２のスイッチング素子の自己消費電流を第
１のスイッチング素子の駆動に兼用でき、自己消費電流
を有効に利用することで、駆動に必要な電流を抑えて回
路全体の大幅な低消費電力化が可能となる。

【００１６】請求項３に記載の発明に係るチャージポン
プ回路は、請求項１において、前記第２電圧電源線と前
記第１のスイッチング素子との間に接続され、少なくと
も前記第１の期間にオフ状態、前記第２の期間中にオン
状態となる第３のスイッチング素子と、前記出力線と前
記第２のスイッチング素子との間に接続され、少なくと
も前記第１の期間にオフ状態、前記第２の期間中にオン
状態となる第４のスイッチング素子と、前記第３、第４
の各スイッチング素子をオンオフ駆動する第１、第２の
各駆動素子と、を有し、前記短絡手段は、前記第１、第
２の各スイッチング素子を各々オンオフ駆動する第３、
第４の各駆動素子と、前記第１のスイッチング素子と前
記第２のスイッチング素子との間に接続され、前記第２
の期間中であって前記第３、第４のスイッチング素子が
オフする期間にオン状態とする第５のスイッチング素子
と、前記第５のスイッチング素子をオンオフ駆動する第
５の駆動素子と、を含むことを特徴とする。

【００１７】請求項３に記載の発明によれば、第５のス
イッチング素子を第４の駆動素子により駆動すること
で、第１のスイッチング素子と第２のスイッチング素子
とを制御できる。このため、第１のスイッチング素子を
第３の駆動素子により駆動し、第２のスイッチング素子
を第４の駆動素子により駆動することになるが、これら
の駆動素子とは独立して第５の駆動素子を設けているの
で、第１、第２のスイッチング素子のオンオフの切り換
わるタイミング、即ち、第１の期間から第２の期間に切
り換わる場合や、第２の期間から第１の期間に切り換わ
る場合に、第５のスイッチング素子のオンオフタイミン
グを制御できる。

【００１８】このようにすることで、第１の期間から第
２の期間に切り換わる場合には、第２のスイッチング素
子の自己消費電流を第１のスイッチング素子の駆動に兼
用できる。逆に、第２の期間から第１の期間に切り換わ
る場合には、第１のスイッチング素子の自己消費電流を
第２のスイッチング素子の駆動に兼用できる。このよう
にして、自己消費電流を有効に利用することで、駆動に
必要な電流を抑えて回路全体の大幅な低消費電力化が可
能となる。

【００１９】請求項４に記載の発明に係るチャージポン
プ回路は、請求項２において、前記短絡手段は、前記第
１のスイッチング素子と前記第２のスイッチング素子と
の間に接続され、前記第１の期間中にオン状態、前記第
２の期間中にオフ状態となる第３のスイッチング素子を
含むことを特徴とする。

【００２０】請求項４に記載の発明によれば、第３のス
イッチング素子により、第１、第２のスイッチング素子
のオンオフを制御して、短絡手段には駆動素子を形成す
る必要がないので、素子数の低減、回路規模の縮小化を
図りながらも、上述のような第１、第２のスイッチング
素子における自己消費電流を有効に利用してチャージン
グポンプ回路の低消費電力化に寄与できる。

【００２１】請求項５に記載の発明に係るチャージポン
プ回路は、請求項４において、前記短絡手段は、前記第
１電圧電源線と前記第３のスイッチング素子との間に接
続され、少なくとも前記第２の期間でオン状態となる第
４のスイッチング素子と、前記第３のスイッチング素子
と前記出力線との間に接続され、少なくとも前記第２の
期間でオン状態となる第５のスイッチング素子と、を含
むことを特徴とする。

【００２２】請求項５に記載の発明によれば、第３のス
イッチング素子がオフ状態の場合には、第５のスイッチ
ング素子をオン状態することで出力線の電位にまでに引
き下げ、第６のスイッチング素子をオン状態すること
で、第１の電位にまで引き上げることができ、短絡によ
る各スイッチング素子の容量充填効果を奏しながらも、
さらに過剰になった電荷を出力線又は第１の電位に移動
させる経路が確保できる。

【００２３】請求項６に記載の発明に係るチャージポン
プ回路は、請求項１〜請求項５のいずれかにおいて、前
記第１、第２のスイッチンング素子は、同一導電型のＭ
ＯＳトランジスタにて形成され、前記第１のスイッチン
グ素子のソース電極より前記第２のスイッチング素子の
ドレイン電極に向けて電荷の流出を防止する流出防止手
段を設けたことを特徴とする。

【００２４】請求項６に記載の発明によれば、短絡させ
るスイッチング素子が、互いに同じ導電性の素子の場合
には、短絡時に中間的な電位にすると、双方のスイッチ
ング素子がオン状態となってしまう恐れがある。そこ
で、本請求項では、流出防止手段を設けることで、第１
のスイッチング素子のソース電極より第２のスイッチン
グ素子のドレイン電極に向けて不要な放電をすることを
防止でき、誤動作を防止できる。

【００２５】特に、スイッチング素子として例えばＮｃ
ｈＭＯＳトランジスタ等を使用する場合には、チャージ
ポンプ回路内に多数用いられるので、ＮｃｈＭＯＳトラ
ンジスタ同士を短絡させる上で好ましい。

【００２６】請求項７、請求項８、請求項９は、上述の
チャージポンプ回路を含む半導体装置、液晶表示装置、
電子機器を定義している。これにより、消費電力効率が
良く、低消費電力の半導体装置例えば半導体記憶装置
等、液晶表示装置、電子機器を提供できる。

【００２７】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら具体的に説明する。

【００２８】＜第１の実施の形態＞（全体構成）先ず、本発明の特徴的な構成である短絡手
段に先立って、チャージポンプ回路の全体構成につい
て、図１〜図４を参照して説明する。図１は、二重電荷
の反転出力型チャージポンプ回路の基本構成を示す回路
図である。

【００２９】チャージポンプ回路１０は、電源に接続さ
れて第１の電圧Ｖ_DDが供給される第１の電圧電源線３０
と、第２の電圧Ｖ_SSが供給される第２の電圧電源線３２
と、反転出力電圧−Ｖ_M が出力される出力線３４と、第
１電圧電源線３０と第２電圧電源線３２との間に縦続接
続されてたスイッチング素子Ｑ１、Ｑ２と、第２電圧電
源線３２と出力線３４との間に縦続接続されたスイッチ
ング素子Ｑ３、Ｑ４と、スイッチング素子Ｑ２、Ｑ３と
並列に接続された第１充放電手段であるコンデンサＣｐ
と、スイッチング素子Ｑ３、Ｑ４と並列に接続された第
２充放電手段であるコンデンサＣｂと、を含み構成され
る。

【００３０】これによって、スイッチング素子Ｑ１、Ｑ
３がオン状態・スイッチング素子Ｑ２、Ｑ４がオフ状態
となる第１の期間（図２に示す期間Ｔ１）では、第１電
圧電源線３０と第２電圧電源線３２との間にコンデンサ
Ｃｐが接続されるため、コンデンサＣｐに電荷が充電さ
れる。また、スイッチング素子Ｑ１、Ｑ３がオフ状態・
スイッチング素子Ｑ２、Ｑ４がオン状態となる第２の期
間（図２に示す期間Ｔ２）では、第２電圧電源線３２と
出力線３４との間にコンデンサＣｂが接続されるため、
コンデンサＣｐの電荷をコンデンサＣｂに充電すること
で、出力線３４より反転出力電圧−Ｖ_M が出力される。

【００３１】コンデンサＣｐは、転送コンデンサとして
機能し、コンデンサＣｂは蓄積コンデンサとして機能す
る。また、スイッチ手段であるスイッチング素子Ｑ１〜
Ｑ４は、ＭＯＳトランジスタにて形成され、より詳細に
は、スイッチング素子Ｑ１は、第１導電型であるＰｃｈ
ＭＯＳトランジスタにて形成され、スイッチング素子Ｑ
２〜Ｑ４は、第２導電型であるＮｃｈＭＯＳトランジス
タにて形成することが好ましい。

【００３２】このため、スイッチング素子Ｑ１は、第１
電圧電源線３０とコンデンサＣｐの一方の電極との間に
接続され、第１の期間Ｔ１にオン状態、第２の期間Ｔ２
にオフ状態となる。スイッチング素子Ｑ３は、第２電圧
電源線３０とコンデンサＣｐの他方の電極との間に接続
され、第１の期間Ｔ１にオン状態、第２の期間Ｔ２にオ
フ状態となる。スイッチング素子Ｑ２は、第２電圧電源
線３０とスイッチング素子Ｑ１との間に接続され、第１
の期間Ｔ１にオフ状態、第２の期間Ｔ２中にオン状態と
なる。スイッチング素子Ｑ４は、出力線３４とスイッチ
ング素子Ｑ３との間に接続され、少なくとも第１の期間
Ｔ１にオフ状態、第２の期間Ｔ２中にオン状態となる。
なお、スイッチング素子Ｑ１〜Ｑ４の寄生容量は等しい
とは限らず、一番消費電流が少なく、容量が小さく、出
力のオン抵抗が小さくなるような組合せを選ぶことが好
ましい。

【００３３】（短絡手段について）次に、本発明の特徴
的な構成である短絡手段について、図１を用いて説明す
る。即ち、チャージポンプ回路１０は、第２の期間（図
２に示す期間Ｔ２）中に、制御信号／Ａ、Ａ、ＡＢ、Ｅ
Ｎに基づいて、スイッチング素子Ｑ１のゲートとスイッ
チング素子Ｑ３のゲートとを短絡させる短絡手段２０を
有する。さらに、チャージポンプ回路１０には、スイッ
チング素子Ｑ２、Ｑ４を制御信号Ｂに基づいて各々駆動
する駆動素子であるドライバＤＲ２、ＤＲ４が構成され
ている。

【００３４】なお、上述の各制御信号／Ａ、Ａ、ＡＢ、
ＥＮ、Ｂを生成して各スイッチング素子のオンオフを制
御する制御手段（図１では図示しないが、後述の図８に
は符号１１２として示されてる）は、チャージポンプ回
路１０の外部に接続される外部回路に設けられる。この
制御手段は、ドライバＤＲ１〜ＤＲ５を介してスイッチ
ング素子Ｑ１〜Ｑ５のゲート電極を全て励振させる。従
って、短絡手段２０として構成する場合、この制御手段
のうち制御信号／Ａ、Ａ、ＡＢ、ＥＮを出力する部分を
含んだ構成としても良い。

【００３５】短絡手段２０は、スイッチング素子Ｑ１の
ゲート電極とスイッチング素子Ｑ３のゲート電極との間
に接続されるスイッチング素子Ｑ５と、制御信号ＡＢに
基づいてスイッチング素子Ｑ５をオンオフ駆動する駆動
素子であるドライバＤＲ５と、制御信号／Ａ及びＥＮに
基づいてスイッチング素子Ｑ１をオンオフ駆動する駆動
素子であるドライバＤＲ１と、制御信号Ａ及びＥＮに基
づいてスイッチング素子Ｑ３をオンオフ駆動する駆動素
子であるドライバＤＲ３と、を含んで構成される。

【００３６】スイッチング素子Ｑ５は、ＮｃｈＭＯＳト
ランジスタにて形成され、第２の期間Ｔ２中であってス
イッチング素子Ｑ２、Ｑ４がオフする期間にオン状態と
するものである。また、ドライバＤＲ１、ＤＲ３は同一
の構成であり、ドライバＤＲ５は、ドライバＤＲ２、Ｄ
Ｒ４と同一の構成を採用している。

【００３７】即ち、ドライバＤＲ１は、図３に示すよう
に、インバータとフローティング制御専用のインバータ
となるように構成され、制御信号／Ａが入力される前段
のトランジスタＴｒ１１、Ｔｒ１２と、この後段に配設
され制御信号（イネーブル信号）ＥＮの入力を許容する
トランジスタＴｒ１３、Ｔｒ１４、Ｔｒ１５、Ｔｒ１６
と、トランジスタＴｒ１３とトランジスタＴｒ１６とに
対しゲートへの制御信号ＥＮの入力信号の論理を反転さ
せるための反転論理素子であるインバータＩＮＶ１７
と、を含んで構成されている。これによって、制御信号
ＥＮにより出力をフローティングにすることができる。

【００３８】また、ドライバＤＲ２は、図４に示すよう
なインバータを構成しており、制御信号Ｂが入力される
前段のトランジスタＴｒ２１、Ｔｒ２２と、後段のトラ
ンジスタＴｒ２３、Ｔｒ２４と、により構成される。

【００３９】なお、上述の制御手段は、駆動素子ＤＲ
１、ＤＲ３に各々制御信号（イネーブル信号）ＥＮを供
給し、駆動素子からの制御信号を出力させる。

【００４０】（チャージポンプ回路の動作）次に、上記
のような構成の短絡手段２０を含むチャージポンプ回路
１０の動作について、図２のタイミングチャートを参照
しながら説明する。

【００４１】第１の期間Ｔ１では、制御信号／Ａ及びＥ
ＮによりドライバＤＲ１は、スイッチング素子Ｑ１をＬ
レベルでオン状態とする。また、制御信号Ａ及びＥＮに
よりドライバＤＲ３は、スイッチング素子Ｑ３をＨレベ
ルでオン状態とする。なお、この期間中、スイッチング
素子Ｑ２、Ｑ４は、各々Ｌレベルでオフ状態となってい
る。従って、この期間中は、コンデンサＣｐに電荷が充
電されることとなる。

【００４２】次に、制御信号／ＡによりドライバＤＲ１
は、スイッチング素子Ｑ１をＨレベルでオフ状態とし、
第２の期間Ｔ２を形成する。

【００４３】そして、制御信号ＥＮがディスイネーブル
状態（Ｌレベル）となると、制御信号ＡＢによりドライ
バＤＲ５は、スイッチング素子Ｑ５をＨレベルでオン状
態として期間Ｔ３を形成する。これによって、スイッチ
ング素子Ｑ１のゲート電極とスイッチング素子Ｑ３のゲ
ート電極とは、短絡される。

【００４４】そして、スイッチング素子Ｑ１がオン状態
の時、ゲート電極にはＬレベルの電位がチャージされ、
スイッチング素子Ｑ３がオン状態の時、Ｈレベルの電位
がチャージされているので、制御信号ＥＮをディスイネ
ーブルにすることで、スイッチング素子Ｑ１とスイッチ
ング素子Ｑ３とで電荷の中和が起き、同じ電位になるよ
うに電荷が移動する。その後、放置しておいても状態は
変化しない。こうすることで、一旦、スイッチング素子
を充填するのに使った後に、スイッチング素子Ｑ３で消
費される電荷がスイッチング素子Ｑ１に流入し、スイッ
チング素子Ｑ１をＨレベルに維持するための電荷に利用
される。これによって、寄生容量に起因して、本来スイ
ッチング素子Ｑ３にて自己消費される充放電による電荷
を有効に利用して、消費電力の無駄をなくして、回路全
体としての低消費電力化に寄与できることとなる。

【００４５】次に、制御信号ＡＢがＬレベルになり、制
御信号ＥＮがイネーブル状態になるのに伴い、制御信号
Ｂにより、ドライバＤＲ２、ＤＲ４は、スイッチング素
子Ｑ２、Ｑ４を各々Ｈレベルでオン状態とし期間Ｔ４を
形成する。これにより、コンデンサＣｐの電荷をコンデ
ンサＣｂに充電して、反転出力電圧−Ｖ_M を生成でき
る。

【００４６】さらに、制御信号Ｂにより、ドライバＤＲ
２、ＤＲ４は、スイッチング素子Ｑ２、Ｑ４を各々Ｌレ
ベルでオフ状態とする。そして、制御信号ＥＮがディス
イネーブル状態となると、制御信号ＡＢがＨレベルにな
るのに伴い、ドライバＤＲ５は、スイッチング素子Ｑ５
をＨレベルでオン状態として期間Ｔ５を形成する。これ
によって、スイッチング素子Ｑ１のゲート電極とスイッ
チング素子Ｑ３のゲート電極とは、短絡されるので、ス
イッチング素子Ｑ１で消費される電荷がスイッチング素
子Ｑ３に流入し、スイッチング素子Ｑ３を次にＨレベル
に駆動するための電荷に利用される。これによって、寄
生容量に起因して、本来スイッチング素子Ｑ１にて自己
消費される充放電による電荷を有効に利用して、消費電
力の無駄をなくし、回路全体としての低消費電力化に寄
与できることとなる。

【００４７】このようにして、交互にスイッチング素子
Ｑ１〜Ｑ５の各ゲート電極を、各々のトランジスタＱ１
〜Ｑ４の前段に設けられたドライバＤＲ１〜ＤＲ５によ
り駆動することで、上記のような電圧供給が行われる。

【００４８】以上のように第１の実施の形態によれば、
期間Ｔ１から期間Ｔ２への変換時（スイッチング素子Ｑ
１、Ｑ３のオンからオフへの変換時）、期間Ｔ２から期
間Ｔ１への変換時（スイッチング素子Ｑ１、Ｑ３のオフ
からオンへの変換時）の双方を各々利用して、寄生容量
に起因して、本来スイッチング素子Ｑ１、Ｑ３にて自己
消費される充放電による電荷を有効に利用できる。

【００４９】＜第２の実施の形態＞次に、本発明に係る
第２の実施の形態について、図５を用いて説明する。
尚、上記第１の実施の形態と同様な構成についてはその
詳細な説明を省略する。

【００５０】上記第１の実施の形態では、ＰｃｈＭＯＳ
トランジスタとＮｃｈＭＯＳトランジスタによる異なる
導電型の素子同士による短絡の例を示したが、本例のチ
ャージポンプ回路４０は、図５に示すように、短絡させ
る互いのスイッチング素子が同一の導電型である例を示
している。

【００５１】即ち、ＰｃｈＭＯＳトランジスタであるス
イッチング素子Ｑ３のゲート電極と、同じＰｃｈＭＯＳ
トランジスタであるスイッチング素子Ｑ４のゲート電極
と、を短絡させる。このため、チャージポンプ回路４０
は、スイッチング素子Ｑ３のゲート電極とスイッチング
素子Ｑ４のゲート電極とを短絡させる短絡手段５０と、
スイッチング素子Ｑ３のソース電極とスイッチング素子
Ｑ４のドレイン電極との間に配設され、スイッチング素
子Ｑ３からの電荷の流出を防止する流出防止手段として
のダイオードＤ１と、を含んで構成されている。

【００５２】ここで、スイッチング素子Ｑ１〜Ｑ４、コ
ンデンサＣｐ、Ｃｂ、ドライバＤＲ２、第１の電圧電源
線６０、第２の電圧電源線６２、出力線６４は、第１の
実施の形態と同様である。

【００５３】尚、短絡手段５０には、スイッチング素子
Ｑ３のゲート電極とスイッチング素子Ｑ４のゲート電極
とに接続され、第１の期間ではオフ状態、第２の期間で
オン状態となるスイッチング素子Ｑ６と、スイッチング
素子Ｑ３、Ｑ４を各々駆動する駆動素子であるフローテ
ィング専用のドライバＤＲ３′、ＤＲ４′と、スイッチ
ング素子Ｑ６のゲート電極に制御信号ＡＢを供給して、
スイッチング素子Ｑ６をオンオフ駆動する駆動素子であ
る通常のドライバＤＲ６と、を含んで構成されている。
なお、スイッチング素子Ｑ１を駆動する駆動素子である
ドライバＤＲ１′は、通常のドライバを使用している点
で、第１の実施の形態と異なる。このように、第２の実
施の形態のチャージポンプ回路４０の動作は、第１の実
施の形態のチャージポンプ回路とほぼ同様の動作を行な
う。

【００５４】ここで、短絡させるスイッチング素子が、
互いに同じ導電性の素子の場合には、短絡時に中間的な
電位にすると、双方のスイッチング素子がオン状態とな
ってしまう。そこで、第２の実施の形態では、ダイオー
ドを設けることで、スイッチング素子Ｑ３のソース電極
よりスイッチング素子Ｑ４のドレイン電極に向けて不要
な放電をすることを防止できる。

【００５５】また、ＮｃｈＭＯＳトランジスタ同士の組
合せにも利用できることから、以下のような効果があ
る。即ち、この種のチャージポンプ回路では、オン抵抗
低下の観点から、ＮｃｈＭＯＳトランジスタの方がＰｃ
ｈＭＯＳトランジスタに比して素子数が多く形成されて
いる。従って、同じＮｃｈＭＯＳトランジスタ同士の組
合せの方が回路内に多く形成されるチャージポンプ回路
に適用できる。

【００５６】＜第３の実施の形態＞次に、本発明に係る
第３の実施の形態について、図６及び図７を用いて説明
すする。尚、上記第１の実施の形態、第２の実施の形態
と同様な構成についてはその詳細な説明を省略する。

【００５７】本例のチャージポンプ回路７０は、スイッ
チング素子Ｑ１のゲート電極とスイッチング素子Ｑ３の
ゲート電極とを短絡させる点で第１の実施の形態と共通
するが、短絡手段８０の構成がドライバを有していない
点で異なる。

【００５８】この短絡手段８０は、第１電圧電源線９０
とスイッチング素子Ｑ１のゲート電極との間に接続さ
れ、第１の期間ではオフ状態、第２の期間でオン状態と
なるスイッチング素子Ｑ７と、スイッチング素子Ｑ１の
ゲート電極とスイッチング素子Ｑ３のゲート電極との間
に接続され、第１の期間中にオン状態、第２の期間中に
オフ状態となるスイッチング素子Ｑ８と、スイッチング
素子Ｑ３のゲート電極と出力線９４との間に接続され、
第１の期間ではオフ状態、第２の期間でオン状態となる
スイッチング素子Ｑ９と、を含んで構成される。

【００５９】なお、スイッチング素子Ｑ２を駆動するド
ライバＤＲ２、スイッチング素子Ｑ４を駆動するドライ
バＤＲ４、スイッチング素子Ｑ１〜Ｑ４、コンデンサＣ
ｐ、Ｃｂ、第１の電圧電源線９０、第２の電圧電源線９
２、出力線９４は、第１の実施の形態と同様である。

【００６０】ここで、スイッチング素子Ｑ７は、Ｐｃｈ
ＭＯＳトランジスタ、スイッチング素子Ｑ８、Ｑ９は、
ＮｃｈＭＯＳトランジスタにて形成することが好まし
い。

【００６１】そして、スイッチング素子Ｑ７には制御信
号／Ｃが入力され、スイッチング素子Ｑ８には制御信号
ＢＣが入力され、スイッチング素子Ｑ９には制御信号Ｃ
が入力され、スイッチング素子Ｑ２を駆動するドライバ
ＤＲ２には制御信号Ｂが入力され、スイッチング素子Ｑ
４を駆動するドライバＤＲ４には制御信号Ｂが入力され
る。尚、スイッチング素子Ｑ１には制御信号／Ａ、スイ
ッチング素子Ｑ３には制御信号Ａが入力されるよう構成
される。

【００６２】上記のような構成のチャージポンプ回路７
０の動作について、図７のタイミングチャートを参照し
ながら説明する。

【００６３】先ず、制御信号／Ｃによりスイッチング素
子Ｑ７をＨレベルでオフ状態とし、同様に、制御信号Ｃ
によりスイッチング素子Ｑ９をＬレベルでオフ状態と
し、期間Ｔ６を形成する。

【００６４】この期間Ｔ６中において、制御信号ＢＣに
よりスイッチング素子Ｑ８がＨレベルでオン状態となる
と、スイッチング素子Ｑ１のゲート電極には、制御信号
／Ａのタイミングが入力され、スイッチング素子Ｑ１を
Ｌレベルでオン状態として期間Ｔ１を形成する。また、
スイッチング素子Ｑ３のゲート電極には、制御信号Ａの
タイミングが入力され、スイッチング素子Ｑ３をＨレベ
ルでオン状態とする。なお、この期間中、スイッチング
素子Ｑ２、Ｑ４は、制御信号Ｂにより各々Ｌレベルでオ
フ状態となっている。従って、この期間中は、コンデン
サＣｐに電荷が充電されることとなる。

【００６５】さらに、スイッチング素子Ｑ８だけがオン
状態となるので、スイッチング素子Ｑ１、Ｑ２の両方が
オン状態になり、スイッチング素子Ｑ１のゲート電極と
スイッチング素子Ｑ３のゲート電極とは、短絡されるの
で、スイッチング素子Ｑ３で消費される電荷がスイッチ
ング素子Ｑ１に流入し、スイッチング素子Ｑ１をＨレベ
ルに維持するための電荷に利用される。これによって、
寄生容量に起因して、本来スイッチング素子Ｑ３にて自
己消費される充放電による電荷を有効に利用して、消費
電力の無駄をなくして、回路全体としての低消費電力化
に寄与できることとなる。

【００６６】次に、制御信号／Ｃによりスイッチング素
子Ｑ７をＬレベルでオン状態とし、同様に、制御信号Ｃ
によりスイッチング素子Ｑ９をＨレベルでオン状態と
し、期間Ｔ７を形成する。

【００６７】このように、スイッチング素子Ｑ８オフ状
態の場合には、スイッチング素子Ｑ９をオン状態するこ
とで制御信号／ＡをＶ_Mに引き下げ、スイッチング素子
Ｑ７をオン状態することで、制御信号ＡをＶ_DDに引き上
げることができる。

【００６８】この期間Ｔ７中において、制御信号ＢがＨ
レベルになるのに伴い、制御信号Ｂにより、ドライバＤ
Ｒ２、ＤＲ４は、スイッチング素子Ｑ２、Ｑ４を各々Ｈ
レベルでオン状態とし期間Ｔ４を形成する。これによ
り、コンデンサＣｐの電荷をコンデンサＣｂに充電し
て、反転出力電圧−Ｖ_M を生成できる。

【００６９】さらに、制御信号Ｂにより、ドライバＤＲ
２、ＤＲ４は、スイッチング素子Ｑ２、Ｑ４を各々Ｌレ
ベルでオフ状態とする。

【００７０】以上のように第３の実施の形態では、短絡
手段の構成としてドライバを形成せずに、少なくとも３
つのスイッチング素子のみの構成で済み、回路構成を簡
略化して素子数を大幅に低減できる。

【００７１】＜第４の実施の形態＞次に、上述のチャー
ジポンプ回路を用いた液晶表示装置を含む電子機器の実
施の形態について図８を用いて説明する。

【００７２】上述の実施の形態１〜３のチャージポンプ
回路を含む液晶表示装置１００は、電源回路１０２と、
液晶表示パネル１３０、この液晶表示パネル１３０を表
示駆動するＸドライバ１３２及びＹドライバ１３４を含
む。この他、表示情報出力源、表示情報処理回路、クロ
ック発生回路などの様々な回路などを含んで構成され
る。

【００７３】表示情報出力源は、ＲＯＭ、ＲＡＭなどの
メモリ、テレビ信号を同調して出力する同調回路などを
含んで構成され、クロック発生回路からのクロックに基
づいて、ビデオ信号などの表示情報を出力する。表示情
報処理回路は、クロック発生回路からのクロックに基づ
いて表示情報を処理して出力する。この表示情報処理回
路は、例えば増幅・極性反転回路、相展開回路、ローテ
ーション回路、ガンマ補正回路あるいはクランプ回路等
を含むことができる。

【００７４】電源回路１０２には、上述の第１〜第３の
実施の形態のいずれか又はその組合せによる単位チャー
ジポンプ回路を複数段形成してなるチャージポンプ１１
０と、上述した各種の制御信号を生成しチャージポンプ
１１０を制御する制御手段１１２と、その他の回路１２
０と、を含んで構成される。本例では、このチャージポ
ンプ１１０を１チップのＩＣとして形成しているが、電
源回路１０２全体をＩＣとして形成しても良い。

【００７５】そして、制御手段１１２の構成としては、
カウンタ１１４及びデコーダ１１６等が挙げられる。

【００７６】さらに、上述の各Ｘドライバ１３２、Ｙド
ライバ１３４内に上述の第１〜第３の実施の形態のいず
れか又はその組合せによる単位チャージポンプ回路を複
数段形成してなるチャージポンプを埋め込んだドライブ
ＩＣを形成しても良い。

【００７７】また、Ｙドライバ１３４側で高い電圧を要
求する場合が多く、システム用の供給源から３Ｖ、５Ｖ
等の電源を電源回路１０２に供給し、電源回路１０２か
らは、Ｙドライバには＋１５Ｖ、−１５Ｖ等の電源を供
給し、Ｘドライバ１３２には、例えば５Ｖ、２．５Ｖ、
０Ｖ、−２．５Ｖ、−５Ｖ等の電源を供給するよう形成
すればよい。

【００７８】このような構成の液晶表示装置を含む電子
機器として、例えば、マルチメディア対応のパーソナル
コンピュータ（ＰＣ）、携帯電話、ワードプロセッサ、
テレビ、ビューファインダ型又はモニタ直視型のビデオ
テープレコーダ、電子手帳、電子卓上計算機、カーナビ
ゲーション装置、腕時計、時計、ＰＯＳ端末、タッチパ
ネルを備えた装置、ページャ、ミニディスクプレーヤ、
ＩＣカード、各種電子機器のリモコン、各種計測機器な
どを挙げることができる。

【００７９】また、液晶表示パネルは、駆動方式で言え
ば、パネル自体にスイッチング素子を用いない単純マト
リックス液晶表示パネルやスタティック駆動液晶表示パ
ネル、またＴＦＴで代表される三端子スイッチング素子
あるいはＭＩＭで代表される二端子スイッチング素子を
用いたアクティブマトリックス液晶表示パネル、電気光
学特性で言えば、ＴＮ型、ＳＴＮ型、ゲストホスト型、
相転移型、強誘電型など、種々のタイプの液晶パネルを
用いることができる。

【００８０】液晶表示パネルとしてＬＣＤディスプレイ
を使用した場合について説明したが、本発明ではこれに
限定されず、例えばエレクトロルミネッセンス、プラズ
マディスプレイ、ＦＥＤ(Field Emission Display)パネ
ル等種々の表示装置を使用することができる。

【００８１】＜第５の実施の形態＞図９は、上記のチャ
ージポンプ回路を、半導体記憶装置例えばＥＥＰＲＯＭ
等の昇圧回路に接続される電源回路に適用した半導体装
置を含む電子機器の例を示している。

【００８２】図９に示す半導体装置は、メモリとして機
能する半導体記憶装置２１２と、その制御を司るＣＰＵ
２１０と、を有し、このＣＰＵ２１０のバスラインに
は、半導体記憶装置２１２の他、下記の各種回路が接続
されている。ＲＡＭ２１４はデータを一時的に蓄えるも
のであり、発振器２１６は基準クロック等を出力する。
入出力回路（Ｉ／０）２１８はデータ、制御信号を入出
力するものであり、電源回路２２０は各部に必要な電力
を供給するものである。この場合には、電源回路には、
単位チャージポンプ回路を多段に配列したチャージポン
プ、レギュレータを形成することが好ましい。これによ
り、低電圧駆動が可能な半導体装置を提供できる。

【００８３】このような半導体装置を含む電子機器とし
ても、上記液晶表示装置の場合同様の例を挙げることが
できる。

【００８４】尚、本発明に係る装置と方法は、そのいく
つかの特定の実施の形態に従って説明してきたが、当業
者は本発明の主旨及び範囲から逸脱することなく本発明
の本文に記述した実施の形態に対して種々の変形が可能
である。例えば、第１の実施の形態〜第３の実施の形態
のいずれか又は全てを組合せたチャージポンプ回路であ
っても良い。特に、第１の実施の形態〜第３の実施の形
態において開示された４個のスイッチング素子のうち、
短絡手段、流出防止手段等を形成する箇所は、それぞれ
において、いずれの素子間に形成してもよい。さらに、
第１の実施の形態〜第３の実施の形態の単位チャージポ
ンプ回路を複数段形成したチャージポンプは、第１の実
施の形態〜第３の実施の形態の各々の単位チャージポン
プ回路を各々複数用いて組合せた構成を形成する際に、
その数は問わない。

【００８５】また、チャージポンプ回路に使用されるス
イッチング素子としては、ＰｃｈＭＯＳトランジスタと
ＮｃｈＭＯＳトランススタの組合せによる例を示した
が、スイッチング素子として全てＰｃｈＭＯＳトランジ
スタ、又は全てＮｃｈＭＯＳトランススタで構成しても
よい。また、スイッチング素子としては、ＭＯＳトラン
ジスタに限らず、各種のトランジスタやスイッチ等を使
用しても良い。

【００８６】さらに、チャージポンプ回路を電源回路に
適用した例に限らず、ＰＬＬ型周波数逓倍回路等に適用
しても良い。

【図面の簡単な説明】

【図１】本発明に係るチャージポンプ回路の実施の形態
の一例を示す回路図である。

【図２】図１のチャージポンプ回路の動作を示すタイミ
ングチャートである。

【図３】図１のチャージポンプ回路のスイッチング素子
Ｑ１を駆動する駆動素子の詳細を示す回路図である。

【図４】図１のチャージポンプ回路のスイッチング素子
Ｑ２を駆動する駆動素子の詳細を示す回路図である。

【図５】本発明に係るチャージポンプ回路の他の実施の
形態の一例を示す回路図である。

【図６】本発明に係るチャージポンプ回路のさらに他の
実施の形態の一例を示す回路図である。

【図７】図６のチャージポンプ回路の動作を示すタイミ
ングチャートである。

【図８】本発明のチャージポンプ回路を用いた液晶表示
装置を示すブロック図である。

【図９】本発明のチャージポンプ回路を含む半導体装置
が用いられる電子機器のブロック図である。

【図１０】従来のチャージポンプ回路の概略を示すブロ
ック図である。

【図１１】従来のチャージポンプ回路の構成を示すブロ
ック図である。

【符号の説明】

１０、４０、７０チャージポンプ回路２０、５０、８０短絡手段３０、６０、９０第１の電圧電源線３２、６２、９２第２の電圧電源線３４、６４、９４出力線１００液晶表示装置１０２電源回路１１０チャージポンプ１３０液晶表示パネル２００半導体装置Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ
９スイッチング素子Ｃｐ、ＣｂコンデンサＤＲ１、ＤＲ１′、ＤＲ２、ＤＲ３、ＤＲ３′、ＤＲ
４、ＤＲ４′、ＤＲ５駆動素子（ドライバ）Ｄ１流出防止手段（ダイオード）

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NC04 NC05 NC27 ND39 5C006 BB11 BF02 BF15 BF22 BF26 BF34 BF36 BF43 BF46 FA46 FA47 5C080 AA10 BB05 DD26 FF03 JJ02 JJ03 5H730 AA14 AS00 BB05 BB57 DD04

Claims

【特許請求の範囲】

【請求項１】第１の期間に、第１電圧電源線と第２電
圧電源線との間に接続されて電荷が充電される第１充放
電手段と、前記第１の期間後の第２の期間に、前記第２電圧電源線
と出力線との間に接続されて、前記第１充放電手段から
の電荷が充電される第２充放電手段と、を含み、前記第２充放電手段より前記出力線を介して出
力電圧を生成するチャージポンプ回路であって、前記第１電圧電源線と前記第１充放電手段との間に接続
され、第１の期間にオン状態、前記第２の期間にオフ状
態となる第１のスイッチング素子と、前記第２電圧電源線と前記第１充放電手段との間に接続
され、前記第１のスイッチング素子と同じようにオンオ
フ動作する第２のスイッチング素子と、前記第２の期間中に、前記第１のスイッチング素子の制
御端子と前記第２のスイッチング素子の制御端子とを短
絡させる短絡手段と、を有することを特徴とするチャージポンプ回路。
【請求項２】第１の期間に、第１電圧電源線と第２電
圧電源線との間に接続されて電荷が充電される第１充放
電手段と、前記第１の期間後の第２の期間に、前記第２電圧電源線
と出力線との間に接続されて、前記第１充放電手段から
の電荷が充電される第２充放電手段と、を含み、前記第２の充放電手段より前記出力線を介して
出力電圧を生成するチャージポンプ回路であって、前記第１電圧電源線と前記第１充放電手段との間に接続
され、第１の期間にオン状態、前記第２の期間にオフ状
態となる第１のスイッチング素子と、前記第２電圧電源線と前記第１充放電手段との間に接続
され、前記第１のスイッチング素子と同じようにオンオ
フ動作する第２のスイッチング素子と、前記第１の期間に亘って、前記第１のスイッチング素子
の制御端子と前記第２のスイッチング素子の制御端子と
を短絡させる短絡手段と、を有することを特徴とするチャージポンプ回路。
【請求項３】請求項１において、前記第２電圧電源線と前記第１のスイッチング素子との
間に接続され、少なくとも前記第１の期間にオフ状態、
前記第２の期間中にオン状態となる第３のスイッチング
素子と、前記出力線と前記第２のスイッチング素子との間に接続
され、少なくとも前記第１の期間にオフ状態、前記第２
の期間中にオン状態となる第４のスイッチング素子と、前記第３、第４の各スイッチング素子をオンオフ駆動す
る第１、第２の各駆動素子と、を有し、前記短絡手段は、前記第１、第２の各スイッチング素子を各々オンオフ駆
動する第３、第４の各駆動素子と、前記第１のスイッチング素子と前記第２のスイッチング
素子との間に接続され、前記第２の期間中であって前記
第３、第４のスイッチング素子がオフする期間にオン状
態とする第５のスイッチング素子と、前記第５のスイッチング素子をオンオフ駆動する第５の
駆動素子と、を含むことを特徴とするチャージポンプ回路。
【請求項４】請求項２において、前記短絡手段は、前記第１のスイッチング素子と前記第
２のスイッチング素子との間に接続され、前記第１の期
間中にオン状態、前記第２の期間中にオフ状態となる第
３のスイッチング素子を含むことを特徴とするチャージ
ポンプ回路。
【請求項５】請求項４において、前記短絡手段は、前記第１電圧電源線と前記第３のスイッチング素子との
間に接続され、少なくとも前記第２の期間でオン状態と
なる第４のスイッチング素子と、前記第３のスイッチング素子と前記出力線との間に接続
され、少なくとも前記第２の期間でオン状態となる第５
のスイッチング素子と、を含むことを特徴とするチャージポンプ回路。
【請求項６】請求項１〜請求項５のいずれかにおい
て、前記第１、第２のスイッチンング素子は、同一導電型の
ＭＯＳトランジスタにて形成され、前記第１のスイッチング素子のソース電極より前記第２
のスイッチング素子のドレイン電極に向けて電荷の流出
を防止する流出防止手段を設けたことを特徴とするチャ
ージポンプ回路。
【請求項７】請求項１〜請求項６のいずれかに記載の
チャージポンプ回路を含む半導体装置。
【請求項８】請求項７に記載の半導体装置と、液晶パ
ネルとが同一基板上に形成された液晶表示装置。
【請求項９】請求項８に記載の液晶表示装置を含む電
子機器。