JP2000338938A

JP2000338938A - 液晶表示装置

Info

Publication number: JP2000338938A
Application number: JP15262399A
Authority: JP
Inventors: Yoichi Igarashi; 陽一五十嵐
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-05-31
Filing date: 1999-05-31
Publication date: 2000-12-08

Abstract

(57)【要約】【課題】ＬＶＤＳ方式を採用しないインターフェース
で、低いクロック周波数でドレイン・ドライバに取り込
む。【解決手段】インターフェース回路に本体コンピュータ
から入力するクロック信号ＣＬの周波数をａ逓倍するク
ロック逓倍回路ＰＬＬを備え、本体コンピュータから転
送されるｎ個の表示データの数をｍ個に変換するパラレ
ル→シリアル変換回路を備え、ｍとｎが（ｍ≦ｎ）で、
かつｎ／ｍが１／ａ（ａは整数）の関係においてｍ個の
表示データをクロックａ×ＣＬのダブルエッジでドレイ
ン・ドライバに取り込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に液晶を駆動するための液晶ドライバを制御する
半導体集積回路との間のデータ処理の高速化に対応した
液晶表示装置に関する。

【０００２】

【従来の技術】画素毎に薄膜トランジスタＴＦＴなどの
アクティブ素子を有し、このアクティブ素子をスイッチ
ング駆動するアクティブマトリクス型の液晶表示装置
は、アクティブ素子を介して画素電極に液晶駆動電圧
（階調電圧）を印加するため、各画素間のクロストーク
がなく、単純マトリクス型の液晶表示装置のようにクロ
ストークを防止するための特殊な駆動方法を用いること
なく多階調表示が可能である。

【０００３】図１２はアクティブマトリクス型の液晶表
示装置の構成例を説明するブロック図、図１３と図１４
は図１２における表示制御に関する水平方向タイミング
と垂直方向タイミングの説明図である。

【０００４】液晶表示装置は本体コンピュータからの表
示データ（以下、画素データとも言う）と制御信号を受
けて液晶表示パネルＴＦＴ−ＬＣＤに画素データ、クロ
ック信号、各種の駆動電圧を印加するインターフェース
回路を搭載したインターフェース基板を備えている。

【０００５】インターフェース回路は、表示制御装置と
電源回路を有し、表示制御装置は液晶表示パネルに１画
素目を転送するデータバス、２画素目を転送するデータ
バス、ドレインドライバが画素データを取り込むための
クロックＤ１，Ｄ２、ゲートドライバを駆動するフレー
ム開始指示信号とゲートクロック（クロックＧ）を液晶
表示パネルに出力する。また、電源回路は正電圧生成回
路と負電圧生成回路、正電圧と負電圧を合成するマルチ
プレクサ、対向電極電圧生成回路、ゲート用電圧生成回
路で構成される。

【０００６】この液晶表示装置を構成する液晶表示パネ
ルＴＦＴ−ＬＣＤの表示画素数は、横１０２４×縦７６
８である。本体コンピュータからの表示データと制御信
号を受け取るインターフェース基板は、２画素単位、つ
まり赤（Ｒ）、緑（Ｇ）、青（ｂ）の各データ１つを組
にし、図中の大矢印で示すデータ線を介して単位時間に
２画素分を液晶表示パネルＴＦＴ−ＬＣＤに転送する。

【０００７】単位時間の基準になるクロック信号（以
下、単にクロックとも称する）は１画素における周波数
の半分が本体コンピュータから、図中の細矢印で示すク
ロック線を介して液晶表示装置に送られる。具体的に
は、クロックの周波数は６５ＭＨｚの半分の３２．５Ｍ
Ｈｚとなる。

【０００８】液晶表示パネルＴＦＴ−ＬＣＤの構成とし
ては、表示画面を基準に、横方向にドレイン・ドライバ
（ＴＦＴドライバ）を置き、このドレイン・ドライバを
薄膜トランジスタＴＦＴのドレイン線に接続して液晶を
駆動するための電圧を供給する。また、ゲート線にはゲ
ート・ドライバを接続し、ある一定時間（１水平動作時
間）、薄膜トランジスタＴＦＴのゲートに電圧を供給す
る。

【０００９】表示制御装置は半導体集積回路（ＬＳＩ）
により構成され、本体コンピュータからの表示データと
制御信号を受取り、これを基にドレイン・ドライバ、ゲ
ート・ドライバへ２画素分出力する。なお、１画素分の
データ線は１８ビット（Ｒ，Ｇ，Ｂ各６ビット）であ
る。よって、２画素化により、全データ線は３６ビット
となる。

【００１０】本体コンピュータから液晶表示装置の表示
制御装置へと、表示制御装置から液晶表示パネルのドレ
イン・ドライバへ転送される表示データ数がそれぞれ２
画素分であるのは、１画素での基準クロックである６５
ＭＨｚではこれらの各装置間および装置とドレイン・ド
ライバ間では転送できない問題があるため、２画素転送
を採用しているのである。

【００１１】図１３、図１４に示すように、ゲート・ド
ライバへは１水平時間毎に薄膜トランジスタＴＦＴのゲ
ート線に電圧を供給するように水平同期信号および表示
タイミング信号（ディスプレイタイミング信号）に基づ
き、１水平時間周期のパルスを与える。１フレーム時間
単位では第１ライン目からの表示になるよう、垂直同期
信号を基にフレーム開始指示信号も与える。

【００１２】電源回路の正電圧生成回路と負電圧生成回
路およびマルチプレクサは、同じ液晶に長時間同じ電圧
が加わらないように、ある一定の時間毎に液晶に与える
電圧を交流化する。なお、ここで言う交流化とは、対向
電極電圧を基準に、ドレイン・ドライバへ与える電圧を
一定時間毎に正電圧側／負電圧側に変化させることであ
る。ここでは、この交流化の周期を１フレーム時間単位
で行っている。

【００１３】

【発明が解決しようとする課題】上記従来技術の薄膜ト
ランジスタ型の液晶表示装置においては、表示データの
転送が複数（２画素分）であることによる配線経路とな
るプリント基板サイズが大きくなり、コスト高を招く要
因となっていることである。

【００１４】この対策として、本体コンピュータから液
晶表示装置への表示データの転送に、所謂ＬＶＤＳ転送
方式が採用されている。ＬＶＤＳとは、小振幅で＋と−
の差動信号により高速なデータを転送する方式である。

【００１５】図１５と図１６はＬＶＤＳ転送方式の説明
図である。図１５の（ａ）はＬＶＤＳ転送方式の概念
図、（ｂ）は交流化の説明図である。また、図１６の
（ａ）はＬＶＤＳの転送線の構成図、（ｂ）はＬＶＤＳ
の転送線を転送する表示データとクロックの説明図であ
る。

【００１６】送信側である本体コンピュータでは転送線
の本数を減らすために、７ビットのパラレルデータをシ
リアルデータに変換し、これを１クロック（６５ＭＨ
ｚ）当たり１ペアで転送する。転送されたデータは液晶
表示装置側で７ビットのパラレルデータに復元する。こ
れが表示制御装置の入力となる。

【００１７】表示制御装置から液晶表示パネルのドレイ
ン・ドライバへの転送は、クロックＤ２を半分の周期に
し、更にダブルエッジ仕様にしたドレイン・ドライバを
使用することにより、１画素分のデータ幅で転送できる
構成としている。

【００１８】図１７はＬＶＤＳ転送方式を採用した液晶
表示装置の構成例を説明するブロック図である。また、
図１８はダブルエッジ仕様における表示制御装置の入力
と出力のタイミング図である。

【００１９】図１７において、図１２と同一符号および
説明は同一機能部分を示しており、グラフィックコント
ローラとＬＶＤＳ送信回路は本体コンピュータ側にあ
り、ＬＶＤＳ受信回路は液晶表示装置側に設けてある。
本体コンピュータ側から出力される表示データと制御信
号はＬＶＤＳ送信回路で上記した差動信号とされて液晶
表示装置のインターフェース基板に設置されたＬＶＤＳ
受信回路に入力する。

【００２０】ＬＶＤＳ受信回路で復元された表示データ
と制御信号は表示制御装置を介して液晶表示パネルＴＦ
Ｔ−ＬＣＤに供給される。表示データは１画素分のデー
タバスで転送され、図１８に示したように、３２．５Ｍ
ＨｚのクロックＤ２のダブルエッジ（立ち上がりエッ
ジ、立ち下がりエッジ）でドレイン・ドライバに取り込
まれる。

【００２１】このように、液晶表示装置ＴＦＴ−ＬＣＤ
のドレイン・ドライバへの基準クロック（クロックＤ
２）と、表示データの最大周波数は３２．５ＭＨｚとな
る。

【００２２】このように、ＬＶＤＳ方式とダブルエッジ
仕様のドレイン・ドライバを用いることにより、プリン
ト基板サイズを大きくすることなく低コストの薄膜トラ
ンジスタ型の液晶表示装置を実現できる。しかし、上記
従来の液晶表示装置の構成では、本体コンピュータ側の
構成もＬＶＤＳ仕様に変更しなければならないという問
題がある。

【００２３】本発明の目的は、本体コンピュータ側の構
成を変更しない、すなわち上記したＬＶＤＳ方式を採用
しないインターフェースで、低いクロック周波数でドレ
イン・ドライバに取り込むことを可能にした液晶表示装
置を提供することにある。

【００２４】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、本体コンピュータからの画素数を少ない
画素数に変換し、かつこの画素を低周波数のクロック信
号でドレイン・ドライバに取り込むようにしたダブルエ
ッジ仕様のドレイン・ドライバを使用できるようにし
た。

【００２５】さらに詳しくは、クロック信号の立ち上が
りと立ち下がりの両エッジ（ダブルエッジ）で表示デー
タをドレイン・ドライバに取り込むために、本体コンピ
ュータから入力するクロック信号の周波数を逓倍するク
ロック逓倍回路を備え、逓倍したクロック信号で本体コ
ンピュータから入力した表示データを少ない数の表示デ
ータに変換するようにした。以下、本発明の代表的な構
成を記述すれば、次のとおりである。

【００２６】（１）アクティブ素子でマトリクス状に形
成される複数の画素を有する液晶表示パネルと、マトリ
クスの横方向の複数の画素の表示データに基づく電圧を
印加する複数個のドレイン・ドライバと、マトリクスの
縦方向の複数の画素に走査電圧を印可する複数個のゲー
ト・ドライバとを有し、本体コンピュータからの前記複
数の表示データおよび制御信号に基づいて、前記表示デ
ータを前記複数個のドレイン・ドライバおよび複数個の
ゲート・ドライバに印加する表示のための電圧を生成す
るインターフェース回路を搭載したインターフェース基
板とを具備する液晶表示装置であって前記インターフェ
ース回路に、前記本体コンピュータから入力するクロッ
ク信号の周波数をａ逓倍するクロック逓倍回路を備え、
前記本体コンピュータからの表示データの数をｎ個、前
記液晶表示パネルに入力する表示データの数をｍ個と
し、ｎ／ｍが１／ａ（ａは整数）の関係において前記ｎ
個の表示データを前記クロック逓倍回路で周波数をａ逓
倍したクロックａ×ＣＬによりｍ個（ｍ≦ｎ）に変換し
た後、ｍ個の表示データを前記クロックＣＬの立ち上が
りと立ち下がりのダブルエッジで前記ドレイン・ドライ
バに取り込むことを特徴とする。

【００２７】図１は本発明による液晶表示装置の基本構
成の要部を説明するブロック図であり、インターフェー
ス回路基板に搭載される表示制御装置の部分のみを示
す。

【００２８】液晶表示装置には、本体コンピュータから
表示データとしてｎ個の画素データ（画素データ１、画
素データ２、・・）と基本クロックＣＬが入力する。ク
ロックＣＬはクロック逓倍回路であるＰＬＬでａ倍の周
波数とされ、ａ×ＬＣの周波数としてパラレル→シリア
ル変換回路Ｐ／Ｓにおいてｎ個の画素データをｍ個の画
素データ（ｍ≦ｎ）に変換される。

【００２９】ｍ個に変換された画素データは液晶表示パ
ネルに配置されたダブルエッジ仕様のドレイン・ドライ
バにおいて基本クロックＤ（＝ＣＬ）の立ち上がりエッ
ジと立ち下がりエッジのダブルエッジで取り込まれる。

【００３０】この構成としたことにより、本体コンピュ
ータからの表示データ、すなわち画素数を少ない画素数
に変換し、かつこの画素を低周波数のクロック信号でド
レイン・ドライバに取り込むことができ、ＬＶＤＳ方式
を採用しないために本体コンピュータ側の構成変更を必
要とせず、また液晶表示装置のインターフェース基板に
ＬＶＤＳ受信回路を必要とせずに画素データ（表示デー
タ）の高速転送を実現できる。

【００３１】（２）（１）における前記本体コンピュー
タからの表示データの数ｎが２、前記液晶表示パネルに
入力する表示データの数ｍが１であり、前記クロック逓
倍回路がＰＬＬ（フェーズ・ロックド・ループ回路）
で、その逓倍数ａが２であることを特徴とする。

【００３２】（３）（２）における前記本体コンピュー
タから入力するクロック信号の周波数が３２．５ＭＨ
ｚ、であり、前記ドレイン・ドライバがダブルエッジ対
応のドレイン・ドライバであることを特徴とする。

【００３３】上記（２）および（３）の構成において、
本体コンピュータからの２画素分の表示データと３２．
５ＭＨｚのクロック信号に基づき、２逓倍した６５ＭＨ
ｚのクロック信号で上記２画素分の表示データを１画素
のシリアルデータに変換する。

【００３４】１画素のシリアルデータに変換された表示
データは液晶表示パネルに設けたダブルエッジ仕様のド
レイン・ドライバで３２．５ＭＨｚのクロック信号の立
ち上がりと立ち下がりの両エッジ（ダブルエッジ）で表
示データを取り込み、ゲートドライバで選択されたライ
ンの薄膜トランジスタＴＦＴを駆動して当該画素に表示
を行う。

【００３５】上記６５ＭＨｚのクロック信号を生成する
ＰＬＬは構成が簡単であり、インターフェース回路を構
成するその他の回路やドレイン・ドライバは既存の半導
体回路で構成できるので、動作の信頼性に問題はない。
また、ｍ＝ｎの場合はＰＬＬを用いることなく、入力デ
ータをそのままドレインドライバへ送ることができる。

【００３６】なお、本発明は上記の構成に限定されるも
のではなく、本発明の技術思想を逸脱することなく、種
々の変更が可能であることは言うまでもない。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態につい
て、実施例の図面を参照して詳細に説明する。

【００３８】図２は本発明による液晶表示装置の１実施
例の構成を説明するブロック図である。液晶表示パネル
ＴＦＴ−ＬＣＤは前記図１７で説明したものと同様の１
０２４×３×７６８画素を有する高精細パネルである。
その横方向の画素列に対応して複数個のダブルエッジ仕
様のドレイン・ドライバが設置され、縦方向の画素行に
対応して複数個のゲート・ドライバが設置されている。

【００３９】インターフェース基板には、表示制御装置
と電源回路が搭載され、さらに本体コンピュータから入
力する３２．５ＭＨｚの基準クロックを２逓倍するＰＬ
Ｌが搭載されている。すなわち、本体コンピュータから
入力する３２．５ＭＨｚの基準クロックはＰＬＬにより
６５ＭＨｚに周波数が逓倍されて表示制御装置のデータ
１画素変換回路に印加される。

【００４０】本体コンピュータから入力する２つ画素、
すなわち、１画素目の画素データ（赤（Ｒ）、緑
（Ｇ）、青（Ｂ））と２画素目の画素データ（赤
（Ｒ）、緑（Ｇ）、青（Ｂ））をパラレル→シリアル変
換回路であるデータの１画素変換回路で１画素のシリア
ルデータに変換してドレイン・ドライバに出力する。ま
た、この表示制御装置は本体コンピュータから入力する
基準クロックと同じ周波数のクロックＤをドレイン・ド
ライバに出力し、フレーム開始指示信号およびゲートク
ロック（クロックＧ）をゲート・ドライバに出力する。

【００４１】電源回路は正電圧生成回路、負電圧生成回
路、アナログマルチプレクサ、対向電極生成回路および
ゲート用電圧生成回路を有し、正電圧生成回路と負電圧
生成回路およびアナログマルチプレクサで前記従来技術
の項で説明したドレイン・ドライバの交流化駆動を行う
ようにしている。

【００４２】ドレイン・ドライバはデータバスを介して
表示制御装置から入力する画素データをクロックＤの立
ち上がりエッジと立ち下がりエッジの両エッジ（ダブル
エッジ）で取込んでラッチし、ゲート・ドライバで選択
されるラインに出力して当該画素の表示を行う。

【００４３】本実施例により、ドレイン・ドライバのデ
ータ構成が１画素分であっても、２画素分の表示データ
入力に対応できるため、本体コンピュータから高速の表
示データの転送を必要とせず、従来構成のインターフェ
ース回路を用いて高精細の液晶表示装置を得ることがで
きる。

【００４４】次に、本発明による液晶表示装置の他の構
成について説明する。図３は本発明による液晶表示装置
を構成する液晶表示パネルの画素部の一例を説明する等
価回路である。なお、同図は実際の画素の幾何学的配置
に対応しており、有効表示領域ＡＲ（画素部）にマトリ
クス状にはいちされる複数の画素は、その１画素あたり
２つの薄膜トランジスタＴＦＴ（ＴＦＴ１，ＴＦＴ２）
で構成されている。

【００４５】符号Ｄはドレイン信号線、Ｇはゲート信号
線、Ｒ，Ｇ，Ｂは各色（赤、緑、青）の画素電極であ
り、ＩＴＯ１で形成されている。また、ＩＴＯ２は対向
電極（コモン電極）、Ｃ_LCは液晶層を等価的に示す液晶
容量、Ｃ_ADDは薄膜トランジスタＴＦＴのソース電極と
前段のゲート信号線Ｇとの間に形成された付加容量を示
す。

【００４６】図４は本発明による液晶表示装置を構成す
る液晶表示パネルの画素部の他の例を説明する等価回路
である。なお、同図も実際の画素の幾何学的配置に対応
しており、有効表示領域ＡＲ（画素部）にマトリクス状
にはいちされる複数の画素は、その１画素あたり２つの
薄膜トランジスタＴＦＴ（ＴＦＴ１，ＴＦＴ２）で構成
されている点も図１と同様である。

【００４７】同様に、符号Ｄはドレイン信号線、Ｇはゲ
ート信号線、Ｒ，Ｇ，Ｂは各色（赤、緑、青）の画素電
極、ＩＴＯ２は対向電極（コモン電極）、Ｃ_LCは液晶層
を等価的に示す液晶容量、Ｃ_STGは共通信号線ＣＯＭと
ソース電極の間に形成された保持容量であり、図３にお
ける付加容量Ｃ_ADDがソース電極と前段のゲート信号線
Ｇとの間に形成されている点で異なる。

【００４８】上記図３あるいは図４に示す液晶表示パネ
ルにおいて、列方向に配置された各画素の薄膜トランジ
スタＴＦＴ（ＴＦＴ１，ＴＦＴ２）のドレイン電極はそ
れぞれドレイン信号線Ｄに接続され、各ドレイン信号線
Ｄは列方向に配置された画素の表示データの電圧を印加
するドレイン・ドライバに接続される。

【００４９】また、行方向に配置された各画素における
薄膜トランジスタＴＦＴ（ＴＦＴ１，ＴＦＴ２）のゲー
ト電極は、それぞれゲート信号線Ｇに接続され、各ゲー
ト信号線Ｇは１水平走査時間、薄膜トランジスタＴＦＴ
（ＴＦＴ１，ＴＦＴ２）のゲートに走査駆動電圧（正ま
たは負のバイアス電圧）を供給するゲート・ドライバに
接続される。

【００５０】本発明は上記の図３および図４に示した構
成をもつ液晶表示パネルを用いた液晶表示装置の何れに
も適用できるが、前者の液晶表示パネルでは前段のゲー
ト信号線Ｇのパルスが付加容量Ｄ_ADDを介して画素電極
ＩＴＯ１に飛び込むのに対し、後者の液晶表示パネルで
はこのような飛び込みがないため、より良好な表示が可
能である。

【００５１】図５はドレイン・ドライバからドレイン信
号線に出力される液晶駆動電圧、すなわち画素電極ＩＴ
Ｏ１に印加される液晶駆動電圧と、コモン電極ＩＴＯ２
に印加される液晶駆動電圧との関係を詳しく説明図する
タイミング図である。なお、ドレイン・ドライバからド
レイン信号線Ｄに出力される液晶駆動電圧は液晶表示パ
ネルの表示面に黒を表示する場合を示す。

【００５２】図５に示すように、ドレイン・ドライバか
ら奇数番目のドレイン信号線Ｄに出力される液晶駆動電
圧ＶＤＨとドレイン・ドライバか偶数番目のドレイン信
号線Ｄに出力される液晶駆動電圧ＶＤＬとは、コモン電
極ＩＴＯ２に印加される液晶駆動電圧ＶＣＯＭに対して
逆極性、すなわち奇数番目のドレイン信号線Ｄに出力さ
れる液晶駆動電圧ＶＤＨが正極性（または、負極性）で
あれば、偶数番目のドレイン信号線Ｄに出力される液晶
駆動電圧ＶＤＬが負極性（または、正極性）である。

【００５３】そして、その極性は１ライン（１Ｈ）毎に
反転され、さらに各ライン毎の極性がフレーム毎に反転
される。このドット反転法を使用することにより、隣り
合うドレイン信号線Ｄに印加される電圧が逆極性となる
ため、コモン電極ＩＴＯ２やゲート信号線Ｇに流れる電
流が隣り同士で打ち消し合い、消費電力を低減すること
ができる。

【００５４】また、コモン電極ＩＴＯ２に流れる電流が
少なく電圧降下が大きくならないため、コモン電極ＩＴ
Ｏ２の電圧レベルが安定し、表示品質の低下を最小限に
抑えることができる。

【００５５】図６は本発明に係る液晶表示装置の構造例
を説明する組立て完成図であり、（Ａ）は正面図、
（Ｂ）は左側面図、（Ｃ）は右側面図、（Ｄ）は上側面
図、（Ｅ）は下側面図を示す。また、図７は図６に示し
た液晶表示装置を裏面側から見た背面図である。

【００５６】図６、図７に示したように、全体をモール
ドケースＭＬ、シールドケースＳＨＤで一体化した液晶
表示装置を液晶表示モジュールとも言う。この液晶表示
モジュールは、モールドケースＭＬとシールドケースＳ
ＨＤに設けた取り付け穴ＨＬＤ１，ＨＬＤ２，ＨＬＤ３
およびＨＬＤ４によりノートパソコン等の機器に実装さ
れる。

【００５７】液晶表示モジュールの長辺側の縁内部には
液晶表示パネルを照明するためのバックライトユニット
が収納されている。このバックライトを駆動するインバ
ータ回路ユニットは取り付け穴ＨＬＤ１とＨＬＤ２の間
の凹部に配置され、接続コネクタＬＣＴ、ランプケーブ
ルＬＣＰ１，ＬＣＰ２を介してバックライトを構成する
蛍光管に駆動電圧を供給する。

【００５８】本体コンピュータからに表示データ、制御
信号および電源は背面に位置するインターフェースコネ
クタＣＴ１を介してインターフェース基板に供給され
る。

【００５９】この液晶表示モジュールは、その外形寸法
および表示領域ＡＲの大きさがＳＶＧＡ表示モードの液
晶表示パネルより大きくなっているにも係わらず、表示
に寄与しない額縁領域が小さい。したがって、この液晶
表示モジュールを搭載することにより、ノートパソコン
等の機器の可搬性を失うことなく、見やすく大きな表示
画面を得０ことができる。

【００６０】図８と図９は図６に示した液晶表示モジュ
ールの要部断面図であり、図８の（Ａ）は図６のＩ−Ｉ
線、図８の（Ｂ）は同じくII−II線で切断した断面図、
図９の（Ａ）は図６のIII −III 線、図９の（Ｂ）は同
じくIV−IV線で切断した断面図である。図８と図９にお
いて、ＬＦ１およびＬＦ２はモールドケースを覆う第１
および第２の下側シールドケースである。

【００６１】ＷＳＰＣはバックライトの周囲を覆う枠ス
ペーサである。ＳＵＢ１およびＳＵＢ２は液晶表示パネ
ルを構成するガラス基板で、ガラス基板ＳＵＢ１には薄
膜トランジスタＴＦＴおよび画素電極ＩＴＯ１が形成さ
れ、ガラス基板ＳＵＢ２にはカラーフィルタおよびコモ
ン電極ＩＴＯ２が形成されている。

【００６２】ＦＵＳは封止材、ＢＭはガラス基板ＳＵＢ
２に形成された遮光膜（ブラックマトリクス）、ＰＯＬ
１は上偏光板、ＰＯＬ２は下偏光板、ＶＩＮＣ１はガラ
ス基板ＳＵＢ２に貼り付けた視野拡大フィルム、ＶＩＮ
Ｃ２はガラス基板ＳＵＢ１に貼り付けた視野拡大フィル
ムである。

【００６３】この構成では、ガラス基板ＳＵＢ１とＳＵ
Ｂ２に貼り付けた視野拡大フィルムにより、ユーザが見
る角度で変化するコントラストを補正して視野依存性を
低減している。なお、これらの視野拡大フィルムＶＩＮ
Ｃ１，ＶＩＮＣ２は偏光板ＰＯＬ１，ＰＯＬ２の外側に
貼り付けてもよいが、これらをガラス基板ＳＵＮ１，Ｓ
ＵＢ２と偏光板ＰＯＬ１，ＰＯＬ２の間に設置しても同
様の効果を得るとができる。

【００６４】ＬＰは蛍光管、ＬＳはランプ反射シート、
ＧＬＢは導光板、ＲＦＳは反射シート、ＳＰＳはプリズ
ムシートである。ＰＯＲは偏光反射板であり、液晶表示
パネルの輝度を向上させるために設けてある。偏光反射
板ＰＯＲは特定の偏光軸の光のみを透過し、それ以外の
偏光軸の光は反射する性質を持っている。したがって、
偏光反射板ＰＯＲの透過する偏光軸を下偏光板ＰＯＬ２
で吸収された光も、偏光反射板ＰＯＲと導光板ＧＬＢの
間を行き来している間に、下偏光板ＰＯＬ２を透過する
偏光光に変化されて偏光反射板ＰＯＲから液晶表示パネ
ル側に出射するするので、液晶表示パネルのコントラス
トを向上させることができる。

【００６５】枠スペーサＷＳＰＣは導光板ＧＬＢの周辺
部を押さえ、そのフックをモールドケースＭＬの穴に差
し込むことにより導光板ＧＬＢをモールドケースＭＬに
固定して、外部から衝撃等が加わった場合に導光板ＧＬ
Ｂが液晶表示パネルに衝突するのを防いでいる。

【００６６】さらに、拡散シートＳＰＳ、プリズムシー
トＰＲＳおよび偏光反射板ＰＯＲも枠スペーサＷＳＰＣ
により押さえ付けてあるので、拡散シートＳＰＳ、プリ
ズムシートＰＲＳおよび偏光反射板ＰＯＲが歪むことな
く、バックライトユニットを液晶表示モジュールに実装
することができる。

【００６７】ＧＣ１は枠スペーサＷＳＰＣとガラス基板
ＳＵＢ１との間に設けられるゴムクッションである。Ｌ
ＰＣ３は蛍光管ＬＰに駆動電圧を供給するランプケーブ
ルであり、実装スペースを取らないようにフラットケー
ブルで構成され、枠スペーサＷＳＰＣとランプ反射シー
トＬＳとの間に設けられる。このランプケーブルＬＰＣ
３は両面粘着テープによりランプ反射シートＬＳと共に
交換することができ、ランプケーブルＬＰＣ３をランプ
反射シートＬＳから外す必要がなく蛍光管ＬＰを容易に
交換することができる。

【００６８】ＯＬはＯリングで、蛍光管ＬＰとランプ反
射シートＬＳとの間のクッションの働きをする。このＯ
リングＯＬは蛍光管ＬＰの発光輝度が低下しないように
透明な合成樹脂材料で構成される。また、このＯリング
ＯＬは蛍光管ＬＰから高周波の電流が漏れ出すのを防止
するため、誘電率の低い絶縁材料で構成される。さら
に、このＯリングＯＬは、蛍光管ＬＰが導光板ＧＬＢと
衝突するのを防止する働きもする。

【００６９】ＩＣ１は液晶表示パネルのドレイン信号線
Ｄに表示データを供給するドレイン・ドライバを構成す
る半導体集積回路（半導体チップ：ＩＣ）であり、ガラ
ス基板ＳＵＢ１上に実装されている。この半導体集積回
路ＩＣ１はガラス基板ＳＵＢ１の一方の辺にのみ実装さ
れているので、この辺と対向する辺の額縁領域を小さく
することができる。

【００７０】蛍光管ＬＰとランプ反射シートＬＳはガラ
ス基板ＳＵＢ１の半導体集積回路ＩＣ１が実装された部
分の下側に重ねて配置されるので、蛍光管ＬＰとランプ
反射シートＬＳは液晶表示モジュール内にコンパクトに
収納される。

【００７１】ＦＰＣ１はゲート信号線側フレキシブルプ
リント基板で、ガラス基板ＳＵＢ１の外部端子に異方性
導電膜を介して接続され、半導体集積回路ＩＣ２に電源
および駆動信号を供給する。ＦＰＣ２はドレイン信号線
側フレキシブルプリント基板で、ガラス基板ＳＵＢ１の
外部端子に異方性導電膜を介して接続され、半導体集積
回路ＩＣ１に電源および駆動信号を供給する。これらの
フレキシブルプリント基板ＦＰＣ１，ＦＰＣ２の上に
は、抵抗、コンデンサ等のチップ部品（ＥＰ）が実装さ
れている。

【００７２】この構成例では、液晶表示パネルの額縁領
域を小さくするために、フレキシブルプリント基板ＦＰ
Ｃ２をランプ反射シートＬＳを包み込むように折り曲げ
られ（ＦＰＣ２（ａ）部）、その一部（ＦＰＣ２（ｂ）
部）はバックライトユニットの背面のモールドケースＭ
Ｌの第２のシールドケースとの間に挟んで固定されてい
る。そのため、モールドケースＭＬには、このフレキシ
ブルプリント基板上に実装されるチップ部品ＥＰの収納
スペースを確保するための切り抜きが形成されている。

【００７３】フレキシブルプリント基板ＦＰＣ２の折り
曲げ部分（ＦＰＣ２（ａ）部）は厚さが薄くされてお
り、端部側である一部（ＦＰＣ２（ｂ）部）は多層配線
のため厚さが厚くなっている。下側シールドケースは第
１のシールドケースＬＦ１と第２のシールドケースＬＦ
２とで構成され、これら２つのシールドケースで液晶表
示モジュールの背面を覆うようにしてあり、第２の下側
シールドケースＬＦ２を取り外すことでランプ反射シー
トＬＳを露出させることができ、蛍光管ＬＰの交換を容
易としてある。

【００７４】ＰＣＢは表示制御装置や電源回路、ＰＬＬ
が搭載されるインターフェース基板であり、このＰＣＢ
も多層プリント基板で構成されている。ここでは、液晶
表示パネルの額縁領域を小さくするために、インターフ
ェース基板ＰＣＢはフレキシブルプリント基板ＦＰＣ１
の下に重ねて両面粘着テープでガラス基板ＳＵＢ１に接
着されている。

【００７５】インターフェース基板ＰＣＢにはコネクタ
ＣＴＲ３とＣＴＲ４が設けてあり、コネクタＣＴＲ４は
フレキシブルプリント基板ＦＰＣ２のコネクタＣＴ４と
電気的に接続される。同様に、コネクタＣＴＲ３はフレ
キシブルプリント基板ＦＰＣ１のコネクタＣＴ３と電気
的に接続される。

【００７６】図１０は液晶表示パネルの周辺にフレキシ
ブルプリント基板を実装した状態の説明図であり、
（Ａ）は下側側面図、（Ｂ）は左側側面図である。ま
た、図１１は図１０のフレキシブルプリント基板を折り
曲げるる状態を説明する要部斜視図であり、ＴＣＯＮは
表示制御装置を構成する半導体集積回路であり、ＤＴＭ
はドレイン端子、ＧＴＭはゲート端子である。

【００７７】ＳＵＢは補強板で、下側シールドケースＬ
Ｆ１とコネクタＣＴ４との間に配置され、コネクタＣＴ
４がコネクタＣＴＲ４から外れるのを防止する。ＳＰＣ
４はシールドケースＳＨＤと上偏光板ＰＯＬ１との間に
設けられる不織布で構成されたスペーサであり、接着剤
でシールドケースＳＨＤに貼り付けられている。

【００７８】ここでは、上偏光板ＰＯＬ１と視野拡大フ
ィルムＶＩＮＣ１とをガラス基板ＳＵＢ２から引出し、
上偏光板ＰＯＬ１と視野拡大フィルムＶＩＮＣ１とをシ
ールドケースＳＨＤで押さえている。この構成により、
額縁領域を小さくしても十分な強度を確保できる。

【００７９】ＤＳＰＣはドレインスペーサであり、シー
ルドケースＳＨＤとガラス基板ＳＵＢ１との間に設けら
れ、シールドケースＳＨＤとガラス基板ＳＵＢ１とが衝
突するのを防止している。ドレインスペーサＤＳＰＣは
半導体集積回路（半導体チップＩＣ１）を覆うように設
けられているので、この半導体チップＩＣ１の部分には
切欠きＮＯＴが形成されている。これにより、シールド
ケースＳＨＤやドレインスペーサＤＳＰＣが半導体チッ
プＩＣ１に衝突することがなくなる。

【００８０】また、ドレインスペーサＤＳＰＣは、ガラ
ス基板ＳＵＢ１の外部接続端子上にあるフレキシブルプ
リント基板ＦＰＣ２も押さえているので、ガラス基板Ｓ
ＵＢ１からフレキシブルプリント基板ＦＰＣ２が剥離す
るのを防止している。ＦＵＳは液晶表示パネルの液晶封
入口を封止する封止材である。

【００８１】上記した液晶表示モジュールは、その液晶
表示装置を構成する液晶表示パネルが、所謂縦電界方式
（ＴＮ方式）であるが、液晶表示パネルの一方のガラス
基板ＳＵＢ１にのみ画素形成のためのアクティブ素子、
画素電極、および共通電極（対向電極）を形成して、当
該一方のガラス基板ＳＵＢ１と平行な電界を発生させて
画素表示を行う、所謂横電界方式（ＩＰＳ方式）の液晶
表示パネルを用いた液晶表示装置にも同様に適用でき
る。

【００８２】上記のように構成された本発明による液晶
表示装置を用いた液晶表示モジュールにより、本体コン
ピュータから高速の表示データの転送を必要とせず、高
精細の液晶表示装置を得ることができる。

【００８３】

【発明の効果】以上説明したように、本発明によれば、
本体コンピュータ側の構成を変更しない、すなわちＬＶ
ＤＳ方式を採用しないインターフェースで、低いクロッ
ク周波数のダブルエッジを用いた表示データのドレイン
・ドライバへの取り込みを可能とした低コスト、かつ高
精細の液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の基本構成の要部を
説明するブロック図である。

【図２】本発明による液晶表示装置の１実施例の構成を
説明するブロック図である。

【図３】本発明による液晶表示装置を構成する液晶表示
パネルの画素部の一例を説明する等価回路である。

【図４】本発明による液晶表示装置を構成する液晶表示
パネルの画素部の他の例を説明する等価回路である。

【図５】ドレイン・ドライバからドレイン信号線に出力
される液晶駆動電圧、すなわち画素電極に印加される液
晶駆動電圧とコモン電極に印加される液晶駆動電圧との
関係を詳しく説明図するタイミング図である。

【図６】本発明に係る液晶表示装置の構造例を説明する
組立て完成図である。

【図７】図６に示した液晶表示装置を裏面側から見た背
面図である。

【図８】図６に示した液晶表示モジュールの要部断面図
である。

【図９】図６に示した液晶表示モジュールの他の要部断
面図である。

【図１０】液晶表示パネルの周辺にフレキシブルプリン
ト基板を実装した状態の説明図である。

【図１１】図１０のフレキシブルプリント基板を折り曲
げるる状態を説明する要部斜視図である。

【図１２】アクティブマトリクス型の液晶表示装置の構
成例を説明するブロック図である。

【図１３】図１２における表示制御に関する水平方向タ
イミングの説明図である。

【図１４】図１２における表示制御に関する垂直方向タ
イミングの説明図である。

【図１５】ＬＶＤＳ転送方式の概念と交流化の説明図で
ある。

【図１６】ＬＶＤＳの転送線の構成と転送線を転送する
表示データとクロックの説明図である。

【図１７】ＬＶＤＳ転送方式を採用した液晶表示装置の
構成例を説明するブロック図である。

【図１８】ダブルエッジ仕様における表示制御装置の入
力と出力のタイミング図である。

【符号の説明】

ＣＬ本体コンピュータから入力する基準クロックＰ／Ｓパラレル→シリアル変換回路（ｎ画素→ｍ画素
変換回路）ＰＬＬクロック逓倍回路Ｄドレイン・ドライバの表示データ取込みクロックｍドレイン・ドライバに供給する表示データｎ本体コンピュータから転送される表示データ（ｍ＜
ｎ）。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA16 NC13 NC16 NC21 NC34 NC49 ND34 ND40 5C006 AA22 AC27 AC28 AF44 AF72 BB16 BC12 BF04 BF16 BF24 EA01 FA41 FA47 FA51 5C080 AA10 BB05 CC03 DD22 DD26 DD27 FF11 GG08 JJ02 JJ03 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】アクティブ素子でマトリクス状に形成され
る複数の画素を有する液晶表示パネルと、マトリクスの
横方向の複数の画素の表示データに基づく電圧を印加す
る複数個のドレイン・ドライバと、マトリクスの縦方向
の複数の画素に走査電圧を印可する複数個のゲート・ド
ライバとを有し、本体コンピュータからの前記複数の表示データおよび制
御信号に基づいて、前記表示データを前記複数個のドレ
イン・ドライバおよび複数個のゲート・ドライバに印加
する表示のための電圧を生成するインターフェース回路
を搭載したインターフェース基板とを具備する液晶表示
装置であって前記インターフェース回路に、前記本体コ
ンピュータから入力するクロック信号の周波数をａ逓倍
するクロック逓倍回路を備え、前記本体コンピュータからの表示データの数をｎ個、前
記液晶表示パネルに入力する表示データの数をｍ個と
し、ｎ／ｍが１／ａ（ａは整数）の関係において前記ｎ
個の表示データを前記クロック逓倍回路で周波数をａ逓
倍したクロックａ×ＣＬによりｍ個（ｍ≦ｎ）に変換し
た後、ｍ個の表示データを前記クロックＣＬの立ち上が
りと立ち下がりのダブルエッジで前記ドレイン・ドライ
バに取り込むことを特徴とする液晶表示装置。
【請求項２】前記本体コンピュータからの表示データの
数ｎが２、前記液晶表示パネルに入力する表示データの
数ｍが１であり、前記クロック逓倍回路がＰＬＬで、そ
の逓倍数ａが２であることを特徴とする請求項１に記載
の液晶表示装置。
【請求項３】前記本体コンピュータから入力するクロッ
ク信号ＣＬの周波数が３２．５ＭＨｚであり、前記ドレ
イン・ドライバがダブルエッジ対応のドレイン・ドライ
バであることを特徴とする請求項１及び２に記載の液晶
表示装置。