JP2000339436A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】電子マネーなどに利用されるＩＣカードや紙幣
などのトークンデバイスでは、分解による鍵コード盗用
による偽造を防止する必要がある。 【解決手段】トークンデバイスのＩＣチップ破壊を防ぐ
ため印刷インダクタンスと導電体とＩＣチップの間に発
生する容量値によってランダムな数値を発生することに
よって鍵コードを発生させる。トークンデバイスが分解
されたとき、自動的にインダクタンスと容量が失われ鍵
コードが消失する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明はいわゆるＩＣカー
ドに代表されるカード部材に関するものである。更に
は、本願は高度なセキュリティを有するカード部材の偽
造防止に関するものである。

【０００２】

【従来の技術】従来のＩＣカードまたはトークンデバイ
スの偽造変造技術に関しては文献「Ｐｒｏｃｅｅｄｉｎ
ｇｓ ｏｆ ｔｈｅ ２ｎｄ Ｗｏｒｋｓｈｏｐ Ｏｎ
Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｍｅｒｃｅ，Ｏａｋｌａ
ｎｄ Ｃａｌｉｆｏｒｎｉａ，Ｎｏｖｅｍｂｅｒ１８−
２０，１９９６」に”Ｔａｍｐｅｒ Ｒｅｓｉｓｔａｎ
ｃｅ− ａＣａｕｔｉｏｎａｒｙ Ｎｏｔｅ”と題して
示されている。

【０００３】ＩＣカードのチップ内には、鍵と称して、
取扱いが限定されるようにコードが記憶されている。こ
のコードはメモリエリアに格納されているが、第３者に
より読まれてしまうと、同類のカードが偽造変造されて
しまう。このコードはＩＣチップを電気的にまた物理的
にまた化学的に分析されて読まれてしまう危険性があ
る。又、記憶素子（メモリ）の利用によって高セキュリ
ティを実現する方法には次のような難点がみられた。そ
れは、例えば、電池を常備して、何らかの電気的、物理
的、化学的操作がＩＣチップにアタックされ加えられる
と電池による機能で、電源ダウン等でメモリが消えてし
まう点であった。

【０００４】また、偽造防止のためコードを形成する従
来技術として、特開昭５９−１０９３７に開示されてい
る技術が存在する。これは、送受信アンテナ、半導体集
積回路及び整流回路のばらつきに基づく電気的な諸性質
の測定値を秘密保持すべきアルゴリズムに従ってコード
番号にして記憶させて、偽造等に対する安全性を高める
ことを目的として、裏側金属化層の上方の高周波に適し
た誘電体（酸化アルミニウム、ポリテトラフルオロエチ
レン等）の上に受信アンテナを設け、半導体回路の出力
部にマイクロ波送信アンテナを設け、受信アンテナから
二つのダイオードを金属体面に接続して、このカードに
固有の電気的な諸性質の測定値を秘密保持されるべきア
ルゴリズムに従ってお互いに結び合わせてコード番号を
形成し、このコード番号を集積回路の中に永続的に記憶
させる構成とする技術がある。

【０００５】

【発明が解決しようとする課題】これまでのカード部
材、例えばＩＣカードでの高セキュリティの確保する方
法には、上述のように、電池を必要とする方法が代表的
なものである。従って、この方法はカード部材のコスト
の増大、寿命、信頼性、薄型化などの障害を生み、カー
ド部材の普及を阻害している。

【０００６】また、偽造や変造防止の方策として、電気
的な諸性質をコード化する方法が知られている。しか
し、この方策は偽造や変造に対して、不十分と考えられ
る。即ち、電気的な諸性質に基づくコードたる対象が電
気回路のばらつきとされ、ばらつきの範囲が狭く偽造さ
れやすいこと、測定値が外部からの探索で得られやすい
こと、集積回路の分解による解読に対して配慮がないこ
となどが、偽造や変造の前記防止技術に対する不完全さ
の諸要因である。

【０００７】本願発明の目的は、偽造および変造の防止
に対して高信頼度なカード部材及び半導体装置を提供す
るものである。

【０００８】本願発明の更なる目的は、偽造および変造
の防止に対して簡便な方法によって高信頼度なカード部
材および半導体装置を提供するものである。

【０００９】

【課題を解決するための手段】本願発明の主な諸形態を
説明し、次いで更に詳細な技術的説明を行なう。本願発
明の主な諸形態を列挙すれば、次の通りである。

【００１０】本願発明の第１の形態は、半導体チップ
と、前記半導体チップに対向して設けられた導電体層と
を少なくとも有し、前記半導体チップと前記導電体層と
の間の容量および前記半導体チップとは別体に構成され
るインダクタンスを用いて所望信号値を発生させ得るこ
とを特徴とする半導体装置である。

【００１１】この本願発明の第１の形態をＩＣカードに
代表されるカード部材を構成した場合、次の構成がその
代表的な具体的形態である。即ち、この形態は、配線を
有する基板と、前記配線を有する基板に搭載された半導
体チップと、前記半導体チップに対向して設けられた導
電体層と、前記配線を有する基板と前記導電体層との間
に接着層とを少なくとも有し、前記半導体チップと前記
導電体層との間の容量および前記半導体チップとは別体
に構成されるインダクタンスを用いて所望信号値を発生
させ得ることを特徴とするカード部材である。以下に示
す本願発明に係わる発明の諸形態もカード部材あるいは
ＩＣカードとして実用に供し得ることは言うまでもな
い。更には、本半導体装置あるいはカード部材自体なら
びにＩＣカード自体を紙幣としても用いさせることが出
来る。

【００１２】即ち、本願発明の第１の手段は、 ＩＣチ
ップに代表されるカード部材を補強する部材として、導
電体層を有する構造において、当該カード部材内の半導
体チップと当該の補強する導電体層の間に発生する容量
値を利用して、各カード部材に対してランダムな数値を
発生することを特徴とするＩＣカードとすることであ
る。本形態はこのランダムな数値を用いて例えば鍵コー
ド等を作成せんとするものである。本願発明は、半導体
チップと当該の補強する導電体層の間に発生する容量値
を基礎としてカードの記憶情報を設定する為、ランダム
な数値によって情報の外部からの読み取りを不可能にす
ると共に、カードの破壊によってはその情報は破壊され
る形態を構成しているのである。

【００１３】本願発明の第２の形態は、配線を有する基
板と、前記配線を有する基板に搭載された半導体チップ
と、前記半導体チップに対向して設けられた第１の導電
体層と、前記配線を有する基板と前記第１の導電体層と
の間の接着層と、前記配線を有する基板の半導体チップ
を搭載する面とは反対側の面に第２の導電体層とを少な
くとも有し、前記半導体チップと前記導電体層との間の
容量および前記半導体チップとは別体に構成されるイン
ダクタンスを用いて所望信号値を発生させ得ることを特
徴とする半導体装置である。

【００１４】前記の第１の形態は、半導体チップの補強
用の導電体層が半導体チップの片面に設けられている
が、この第２の形態は、半導体チップの両面側に補強用
の導電体層が設けられている例である。本例は前述の第
１の形態の効果に加えて、上下２枚の補強用導電体層に
よってカードの外部よりの応力に対してより有効に保護
されている。

【００１５】本願発明の第３の形態は、配線を有する基
板と、前記配線を有する基板に搭載された半導体チップ
と、前記配線を有する基板の前記半導体チップに対向す
る面に導電体層と、前記配線を有する基板と前記半導体
チップの間の接着層とを少なくとも有し、前記半導体チ
ップと前記導電体層との間の容量および前記半導体チッ
プとは別体に構成されるインダクタンスを用いて所望信
号値を発生させ得ることを特徴とする半導体装置であ
る。

【００１６】即ち、本願発明のこの形態はＩＣチップに
接続するいわゆる基板パタ−ンとなる導電体層を有する
構造において、当該のＩＣチップと当該の基板パターン
の間に発生する容量値を利用してランダムな数値を発生
することを特徴とするＩＣカードとすることである。

【００１７】この第３の例は、半導体チップを搭載する
基板に基板パターンが導電体層で形成されている例であ
る。この基板パターンは半導体チップに接触する構成を
取っている。従って、前述の諸形態に比較して基板に導
電体層を形成することで本願の目的を達成することが出
来、簡便な方法である。

【００１８】本願発明の第４の形態は、所望信号値の発
生は、前記半導体チップと前記導電体層間の容量と演算
増幅器と前記半導体チップとは別体に構成されるインダ
クタンスを用いてを少なくとも有する積分回路と、アナ
ログデジタル変換器とを有してなされることを特徴とす
る前記第１、２又は３の形態のカード部材である。

【００１９】本形態は、半導体チップと当該の補強する
導電体層の間に発生する容量値を情報の基礎として積分
回路が動作する。従って、カードに記憶された記憶情報
は、外部からの読み取りを不可能にすると共に、カード
の破壊によってはその情報は破壊される形態を構成して
いるのである。

【００２０】前記の課題を解決する第５の形態はＩＣチ
ップをカバーする導電体層を有する構造において、当該
ＩＣチップと当該の導電体層の間に発生する容量値と、
当該ＩＣチップの外部に形成されるインダクタンスを結
合して、各カード部材に対してランダムな数値を発生
し、当該ＩＣチップは別に設けるコイルによりエネルギ
受信とデータ通信することを特徴とする半導体装置とす
ることである。

【００２１】前記の課題を解決する第６の形態はＩＣチ
ップをカバーする導電体層を有する構造において、当該
ＩＣチップと当該の導電体層の間に発生する容量値と、
当該ＩＣチップの外部に形成されるインダクタンスを結
合してランダムな数値を発生し、当該のランダムな数値
は当該の容量とインダクタンスを結合した積分回路とア
ナログデジタル変換器を利用して発生することを特徴と
する半導体装置とすることである。

【００２２】前記の課題を解決する第７の形態はＩＣチ
ップをカバーする導電体層を有する構造において、当該
のＩＣチップと当該導電体層の間に発生する容量値と、
当該ＩＣチップの外部に形成されるインダクタンスを結
合してランダムな数値を発生し、当該のインダクタンス
スを形成する部分と当該ＩＣチップは平面的に重なる部
分があって、当該導電体層または当該インダクタンスを
一部またはすべて除去したとき、当該の容量値またはイ
ンダクタンスが失われ、そのために、ＩＣチップ上に形
成される他の容量との連動で動作するすべてまたは一部
が動作しないことを特徴とする半導体装置とすることで
ある。

【００２３】前記の課題を解決する第８の形態はＩＣチ
ップをカバーする導電体層を有する構造において、当該
のＩＣチップと当該の導電体の間に発生する容量値と、
当該のＩＣチップの外部に形成されるインダクタンスを
結合してランダムな数値を発生し、当該の導電体層とチ
ップの間には導電粒子と誘電粒子を含む接着樹脂によっ
て一部または全面に充填されることを特徴とする半導体
装置とすることである。

【００２４】前記の課題を解決する第９の形態はＩＣチ
ップをカバーする導電体を有する構造において、当該の
ＩＣチップと当該の導電体の間に発生する容量値と、当
該のＩＣチップの外部に形成されるインダクタンスを結
合してランダムな数値を発生することを特徴とする半導
体装置で当該の半導体装置は接触型または非接触型ＩＣ
カードまたは紙幣であることを特徴とする半導体装置と
することである。

【００２５】前記の課題を解決する第１０の形態はＩＣ
チップをカバーする導電体を有する構造において、当該
ＩＣチップと当該の導電体の間に発生する容量値と、当
該ＩＣチップの外部に形成されるインダクタンスを結合
してランダムな数値を発生することを特徴とする半導体
装置で当該ＩＣチップを両面または片面に補強する材料
があって、当該の補強する材料の厚さは当該のＩＣチッ
プよりも厚いことを特徴とする半導体装置とすることで
ある。

【００２６】

【発明の実施の形態】図１は本願発明の実施の形態の例
の半導体チップ部分の回路の構成を示している。符号１
３は当該カード部材１９内の半導体チップを示している
が、このチップ１３内に、基準電圧発生器１４、演算増
幅器１６、Ａ／Ｄ変換器１８などが搭載されている。半
導体チップとしては、シリコン基板に上述の様に増幅器
や抵抗など各種所要素子を形成した通常のもので良い。
また、この半導体チップに対向して配置される基板とし
ては、例えば厚さが０．１ｍｍ〜１．０ｍｍ程度のＰＥ
Ｚ、ＰＶＣあるいはポリカーボネイトなど、各種有機プ
ラスッチク膜を使用することが出来る。

【００２７】ここで、符号１９は具体的にはトークンデ
バイスの例を示している。このトクンデバイス（１９）
はいわゆる積分回路を構成する。即ち、この積分回路
は、印刷によるインダクタンス１１は、抵抗１２とチッ
プと導電体の間の容量２０と演算増幅１６と組み合わさ
れて構成されてる。

【００２８】この積分回路は基準電圧１４とスイッチ１
５によって積分が開始されると、一定時間後にアナログ
デジタル変換が行れ、デジタル出力端子１７にデジタル
値が出現する。これらの回路は半導体技術によって、チ
ップ１３の中に入れられて形成される。そして、このチ
ップの表面にはメタル層がカバーされる。

【００２９】このような構造は当該カード部材のセキュ
リティ確保の為に、下記のような数々の利点を有してい
る。本願発明において、特に重要なことは、前記半導体
チップ表面のメタル層の形成と、このメタル層とチップ
の間の容量を用いて積分回路を構成してあることであ
る。このことを利用することによって、例えば鍵コード
の再現を不可能とする。

【００３０】前記メタル層とチップの間の容量が積分回
路では必須となるので、仮にこのメタルカバーがはずさ
れると容量が消えてしまい、積分回路が動作しなくな
る。またメタルとチップの間には、一方向性の回路たと
えば、ショート回路があって、オープンになると次に電
源が入ると他の回路を動作不能とする仕組みなどを入れ
れば、容量を他の方法で知っても再現不能となる。ま
た、デジタル出力値は鍵コードとして有効に使用されれ
ば、分解によって、再現不能な鍵コードとして使用する
ことができる。補強メタルは本来ＩＣカードのチップ割
れ防止に有効に使われるものであり、これらのことよ
り、簡便でセキュリティの高いＩＣカードが実現でき
る。

【００３１】図２は本発明の別の実施の形態の平面図を
示している。

【００３２】ＩＣカード２１の中には、薄型のチップ２
２があり、チップからは接続線によって、アンテナコイ
ル２３に接続されている。図２では主要構成部品の配置
のみを模式的に示している。図２では補強メタル２４は
チップ２２の下部に設けられたものを示している。チッ
プ２２からは接続線２５によって、アンテナまたは接触
端子２３に接続されている。このアンテナまたは接触端
子２３をいずれを選択するかによって、いわゆる接触
型、あるいは非接触型のＩＣカードないしはカード部材
となる。

【００３３】ＩＣカードは機械的強度が応用範囲を決め
てしまうことがある。すなわち、高額を扱う金融カード
に於いては、ごく一般的な用途のＩＣカードより、ＩＣ
カードの信頼性が強く要求されている。このため、薄型
チップに厚いメタルを補強または裏打ちすることによっ
て、機械的強度を強くすることを本発明者は見出してい
る。従って、このような強度が強いＩＣカードの応用範
囲では、高いセキュリティが要求されている。

【００３４】セキュリティの範囲はいろいろあるが、チ
ップの中にある電気的に書き込み可能なメモリ（ＥＥＰ
ＲＯＭ）は各種の分析装置を使えば、メモリの内容を読
みだすことが可能である。このメモリの中には暗号とし
て必要な鍵コードが入っているので、このことは、鍵コ
ードが読まれてしまうことを意味している。一般に、暗
号技術によりシステムの信頼性が確保されると信じこま
れるので、暗号の鍵コードがいったん破られて悪用され
ると、致命的損害規模にのぼると予想され、影響範囲が
きわめて大きい。本発明では、このような事態を避ける
方法を提案する。

【００３５】図３は本願発明の係わる印刷によるインダ
クタンスの配置を示している。図３は、印刷によって形
成されたインダクタンス７２がＩＣチップ７１の上に印
刷されていることを示す。尚、図３はカード部材におけ
るこの関係のみを示している。又、印刷によって形成さ
れたインダクタンスを単に印刷インダクタンスと以下略
称する。

【００３６】図４は本願発明の別な実施の形態の例の断
面図を示している。この例は、半導体チップの上下を補
強材２枚で挟んだ形態の例である。

【００３７】図５は、本発明の別の実施の形態の断面図
を示している。この例は、半導体チップを１枚の補強材
で補強した例である。以下には図４の例をもって詳しく
説明するが、補強材以外の基本的な事項は図５の例にお
いても同様である。従って、その詳細説明は省略する。

【００３８】基板３８には電極３１を介して半導体チッ
プ３２が搭載されている。一般には、チップ３２は接着
剤３４によって基板３８に接着されている。こうして準
備された諸部材は補強材４２および別な補強材４３によ
って補強されている。補強材の具体的材料としては、タ
ングステン、ステンレスなどを挙げることが出来る。符
号３３は本願発明に係わる印刷インダクタンスで、補強
材４２に印刷で形成されている。印刷インダクタンス自
体は通例の技術で十分である。このようにして準備され
た積層体が樹脂、例えば有機樹脂４５でパッケージング
される。有機樹脂の代表例としてＰＥＴ（ポリエチレン
ラレフタート）を挙げることが出来る。

【００３９】また、半導体チップ３２は当該カード部材
の上面と下面との中立面４４に配置されることが好まし
い。この形態は、カードの外部からの応力に対してより
安定な、低ストレスな配置であると言うことが出来る。
中立面の位置は概ね±５％程度のずれの範囲が好まし
い。尚、この半導体チップのカード部材中の位置に関し
ては、直接のこの例に限らず、本願に係わるカード部材
の全般の諸形態に対して言い得ることである。

【００４０】基板３８上の電極３１は薄型のＩＣチップ
３２にあるチップ上の電極３５と導電粒子３７によって
接続されている。導電粒子は接着剤３４の中に分散して
存在している。薄型チップの上には印刷インダクタンス
３３で接続されている。また、界面３９の下には、基板
３８と接して、他の補強材４３と接続されている。上側
にも補強材４２がある。補強メタルはさまざまな接着層
をもって接続することが可能であり、たとえば、強誘電
体粒子４１を分散した接着剤や、厚さが自由に設定でき
る接着剤やシート、誘電率が異なる接着剤などが使用出
来る。

【００４１】本願発明においては、前述したように、前
記半導体チップ表面の形成した補強材たるメタル層を形
成し、このメタル層とチップの間の容量を用いることが
肝要である。各カード部材の有する前記容量値を、メタ
ル層とチップの間の間隔やこの間に挿入される接着層の
誘電率などの選択によって、有意にさまざまな値を設定
することが出来る。接着層の誘電率は、その母剤の材質
や、接着層の厚さ、この母剤に添加する添加物、この添
加物の表面の状態、例えば前述のように強誘電体粒子４
１を分散させることによって、ランダムの容量値を発生
する要因はさまざまである。従って、この容量値は任意
なランダムな値に設定することが出来る。

【００４２】こうして、半導体チップとメタル層の間の
容量値をさまざまなばらつきに設定することができる。
このことにより、事前にチップとメタルの間の容量を把
握することが困難となす。従って、非破壊にはカード部
材に内臓された情報を把握するのは不可能である。更に
は、半導体チップ上の解析をするために、前記補強用メ
タル層を外してしまうと容量が消失してしまうことにな
る。従って、カード部材を破壊しては、カード部材に内
臓された情報、例えば、鍵コード等の解析は不可能とな
る。

【００４３】尚、実用的なＩＣカードの形態として、各
部材の厚さ等は次の通りである。

【００４４】半導体チップ３２の厚さは１１０μｍ以下
が多用される。更に、その厚さはより多くは通例５０μ
ｍ〜１１０μｍが用いられる。電極層３１の厚さは通例
２０μｍ〜３０μｍ、基板３９の厚さは通例１０μｍ〜
１００μｍ、補強用メタル層３３、３６の厚さは通例各
々１０μｍ〜２５０μｍ、接着剤層３４の厚さは通例５
μｍ〜５０μｍ、程度である。本願発明の他の諸形態に
おいても、こうした各部材の厚さ採用される。

【００４５】実際的な観点で、カードや半導体チップの
厚さは次の範囲より多用される。即ち、ＩＣチップが破
壊しない、あるいはその応力が実質的に半導体チップの
動作に影響がない範囲が当然選択されるのである。例え
ば、カードが０．７６ｍｍの時はＬＳＩの厚さは１１０
ミクロン以下とすることが望ましい。カードの厚さが、
０．５ｍｍの時は１９ミクロン以下がより望ましい。カ
ードが０．２５ｍｍの時はＬＳＩの厚さは４ミクロン以
下の厚さがより望ましい。勿論、ＬＳＩを極限まで薄く
したほうが、信頼度は大きく向上する。

【００４６】図６は本発明の別の実施の形態の平面図を
示している。尚、この図ではパッケージングの樹脂は省
略されている。本例はチップ６２に対向する基板に導電
体のパターン６５を形成して、チップ６２と導電体のパ
ターン６５の間の容量を本願発明に係わる容量として用
ようとするものである。これまでの例と同様に外部から
の情報の読み出しを防止することが出来る。図７は図６
のＡＡでの断面を示す図である。６２は基板、６４は基
板上の電極、６５は本例に係わる金属パターン、６２は
半導体チップ、６８は半導体チップの電極、６７は導電
粒子である。

【００４７】グランド端子６１はチップ６２の表面にあ
って、基板上のパターン６５と接続されている。また、
同じくチップ上には、コイル端子６３があって、コイル
ライン６４と接続されている。このような形態である
と、基板上のパタ−ンはほぼチップ全面にグランドのパ
タ−ンをおくことができる。従って、チップとこのパタ
−ンの間には容量を設定することが可能となる。今、こ
のパタ−ンをグランドとして扱ったが、設計によっては
自由な電位またはインピーダンス端子とすることが可能
である。このパターンとチップは接着剤などを介して面
と面が並行と向かいあうことが可能となるので、その間
に強誘電体の粒子を分散すれば、容量値を分散すること
が可能となる。この例では、非接触ＩＣカードの例を示
しているが、接触型ＩＣカードにおいても同様な例によ
って実現することができる。また、基板上のパターン６
５はチップ上のパターンと組み合わせることによって、
容量をばらつかせることは可能である。またレーザ技術
によっても、ランダムな形態を形成することができる。

【００４８】図８は本願発明をシステムの実施の形態の
例を示す概念図である。ＩＣカード５２の中にはチップ
５１があって、リーダライタ５３とデータのやりとりを
行う例を示している。リーダライタのなかには、コント
ロールプロセッサ５４およびデータベースとなる磁気デ
ィスク５５などが存在する。

【００４９】まず、リーダライタ５３からＩＣカード５
２に対して、ＩＤの問い合わせが行われる。

【００５０】まず、リーダライタ５３からＩＣカード５
２に対して、ＩＤ（ＩＤＥＮＴＩＦＩＣＡＴＩＯＮ）、
例えば、当該カードの管理責任者を特定する為の氏名コ
ードまたは認識コードの問い合わせが行われる。図５に
はこの状態を（１）として示した。この氏名コードまた
は認識コードはＩＣチップの中にある所定のエリアに格
納されている。 ＩＣカードは氏名コードをリーダライ
タに返答する。リーダライタはデータベース５３にある
氏名コードを検索して、データベース上の鍵コードを獲
得する。

【００５１】リーダライタは乱数をＩＣカードに送る。
この乱数は、例えばリーダライタ内のＭＰＵで回路的に
発生される。ＬＡＮ等でサーバ側から乱数を供給するこ
とも出来る。

【００５２】ＩＣカードは、乱数を受け取った時点で、
コマンドによってリーダライタから指示を受け、乱数を
鍵コード発生部に従って発生した鍵コードによって暗号
化した乱数を作成する。

【００５３】一方、リーダライタはＩＣカードと同様に
データベースから得た鍵コードを使用して、ＩＣカード
へ送ったのと同じ乱数を暗号化する。これによって得ら
れた暗号化された乱数の結果と先のＩＣカードからの暗
号化された乱数を照合して、一致がとれれば、ＩＣカー
ドとリーダライタの相互認識が完了して、ＩＣカードの
正当性が認められる。

【００５４】このようにして、本システムでは、この鍵
コードがリーダライタに伝えられるとリーダライタは磁
気ディスクの中のＩＤを検索して、正しく登録された鍵
コードによるＩＤであると認識する。

【００５５】生成されたＩＣカードの鍵コード（ＩＤコ
ード）は、氏名コードまたは認識コードとともにデータ
ベースに格納される。

【００５６】生成された鍵コードは電子マネーとしてＩ
Ｃカードが使用される時の本人認証や偽造チェックやＩ
Ｃカードとリーダライタの相互認証に使用することが出
来る。

【００５７】上記システムは、例えば、一般商店での支
払や、チケットの購入、定期券での改札、免許証のチェ
ック、テレフォンカードによる電話等々多くの分野に応
用することが出来る。

【００５８】本願発明におけるこのＩＤは、ＩＣカード
の本発明で実施される半導体チップとメタル間の容量を
利用し、チップ内の抵抗値と演算増幅器によって積分回
路を用いて、その後、数値変換して、鍵コードを発生し
たものを利用することに特徴がある。

【００５９】ＩＣカードは氏名コードをリーダライタに
返答する。即ち、この鍵コードがリーダライタに伝えら
れるとリーダライタは磁気ディスクの中のＩＤを検索し
て、正しく登録された鍵コードによるＩＤであると認識
する。

【００６０】このリーダライタ５３からの問い合わせ
が、途中の経路によって盗聴されるおそれがあるとき
は、暗号技術を用いて行われることが一般に行われる。
同時にＩＣカードのチップ内のＥＥＰＲＯＭに書き込ま
れている、例えば名前や住所、電話番号などが同時にリ
ーダライタに転送されるが、鍵コードと組み合わせれ
ば、同種の組合せは鍵コードのビット数を確保すれば、
出現することはない。こうして、セキュリティを確保す
ることが可能となる。実用上、前記のビット数は６４ビ
ット以上が有用である。

【００６１】例えば、図１の回路構成を用いて本願発明
に係わる容量を用いて諸コードに変換する方法を例示す
る。電源１４によって電圧を発生させ、アンプ１６とイ
ンダクタンス１１、容量２０で構成される積分回路で増
幅し、Ａ／Ｄ（アナログデジタル）変換器１８によって
デジタルに変換し、出力端子１７に電圧発生させる。こ
の場合、当該積分回路の出力値は容量、インダクタン
ス、および抵抗の関数（Ｖ（ｔ）＝ｆ（Ｃ、Ｌ、Ｒ））
である。従って、これまでの説明から明らかなように容
量値を各半導体装置に個別のランダムな値とせしむる
と、前記出力値も各半導体装置に個別のランダムな値と
なすことが出来る。

【００６２】前記出力端子１７よりの電気信号を乱数発
生回路に入力し、乱数を発生させる。

【００６３】この乱数をコードとする。例えば、名前を
コード化するとする。Ａ／Ｄ変換器が９ビットであると
すると、２進数で１１１１１１１１１（１０２３）とな
る。

【００６４】このＡ／Ｄ変換されたコードは、リーダラ
イタ（ＲＷＵ＝Ｒｅａｄｅｒ−Ｗｒｉｔｅｒ Ｕｎｉ
ｔ）により、カード外に読み出され、暗号処理され、例
えば、１０１０１０１０１となる。その後、この暗号処
理されたコード１０１０１０１０１はシステムの要請に
応じる。例えば、このデジタル信号はリーダライタ側に
送信される。

【００６５】しかし、本願発明においては、所望信号
を、積分回路で増幅し、Ａ／Ｄ（アナログデジタル）変
換器１８によってデジタル信号に変換する場合、半導体
チップと所定の導電体層との間に生ずる容量と、当該半
導体チップの外部に設定されるインダクタンスを用いた
積分回路を用いる為、そのＩＣカード固有の容量値およ
びインダクタンスに基づく積分がなされることとなる。
こうして、当初の名前の信号が暗号処理によって、その
ＩＣカードに固有の暗号処理がなされることとなる。従
って、外部からは、暗号処理後デジタル信号によって当
初の名前の信号は解読が不可能となる。

【００６６】ＩＣカードとリーダライタの間の交信方式
は種々考えられ、接触式または非接触式などの方式が存
在する。従って、これらの方式の差異があっても、本願
発明のチップとメタル間で発生する容量を用いる方法は
共通に使用することが可能である。尚、接触式または非
接触式などの方式自体は通例のものを用いれば十分であ
る。

【００６７】ここで、本願発明に係わるカード部材ない
しは半導体装置の適用について説明する。

【００６８】ＩＣカードは諸システムのサポートによっ
て、諸目的に実用化されるが、ＩＣカードに搭載される
鍵コード等がシステムのデータベースに登録されている
と、安全に運用し、認証システムに使用することが出来
る。この登録コードとしては、ＩＤナンバー、名前、暗
証ナンバー、個人の属性データ、サービスの来歴デー
タ、クレットナンバー、口座情報、信用レベルなどとし
て、応用することが出来る。

【００６９】本願に係わる鍵コードは極めてばらつきを
持って実現されるので、同じコードとなる確率は極めて
小さい。従って、同じカードが作成されることは極めて
困難とある。

【００７０】また、本願発明のＩＣカードの鍵コードが
暗証コードまたは生物学的特徴コードと結びついて、本
人認証を行なうために用いることも出来る。本願発明の
より、効果的な用い方である。

【００７１】例えば、コードとして生物学的特徴コード
（手の平をパターン化した掌紋コード、指紋をデータ化
した指紋コード、人体から発生する匂いに基づく匂いコ
ード、顔の形をパターン化した顔コード、声の情報をパ
ターン、デジタル化するあるいは分析値に基づく音声コ
ード、静脈のパルスをパターン化した静脈コード、目の
色や形をパターン化した瞳孔コード、ＤＮＡをパターン
化したＤＮＡコード）などを用い得る。即ち、上記バイ
オメトリクスで考えられるその人の個人コードを用いる
ことによって、より個人認証を安全に実現することが出
来る。

【００７２】上記システムは、例えば交通、運輸、金融
などの多くの分野に応用することが出来る。これらの例
は、例えば、一般商店での支払い、チケットの購入、定
期券での改札、免許証のチェック、テレホンカードによ
る電話等等多くの分野に適用出来る。これにより、商店
ではカードをかざすだけで商品を買うことが出来る。
又、映画館に行くときその都度並んでキップを買うこと
なく、入場出来る。旅館の予約や精算が出来る。インタ
ーネットで雑誌の必要な部分を複写して料金を支払うこ
とが出来る。有料放送ＴＶで所望の放送を鑑賞できる。
マンツーマンの英会話の料金の支払いが出来る。クレジ
ットカードの代わりに使え、かつ小金の決済にも使用す
ることが出来る。更には、コンピュータシステムや場所
のアクセスにも使用することが出来る。

【００７３】多額な金額を取扱うＩＣカードまたは高額
紙幣では、偽造変造を防止する有効な形態が必要であ
る。本発明により、ＩＣカードの偽造変造に対して有効
に防御できる方法を経済的に提供することが可能とな
る。お互いに対向する半導体の電極と基板の電極間の誘
電体の材料、厚さ形状等を変更して容量値をＡ／Ｄ変換
し、鍵コードとすると容量値がランダム値となり、これ
を暗号の鍵コードと使用するので偽造変造ができなくな
る。またＩＣカードを分解したり、電気的測定をはかる
と再現不能となり、偽造変造が不可能となる。

【００７４】以上、詳細に説明した通り、本願諸発明に
よれば、高信頼度なカード部材の偽造変造防止技術を提
供することが出来る。また、高セキュリテイ確保のため
の所望信号を得るに容量を利用する為、安価に製造する
ことができ、複雑な装置、部品をも必要とせず、極めて
経済的である。また、その技術からみて長寿命である。
このように、広くＩＣカ−ドが電子マネーなど現行の貨
幣機能を有するデバイスとして使われるときの高度の偽
造防止技術として極めて有用である。

【００７５】

【発明の効果】本願発明は、より高度なセキュリティを
有するカード部材を提供することが出来る。

【図面の簡単な説明】

【図１】図１は本願発明の例を示す回路構成図である。

【図２】図２は本願発明の主要構成部材の配置の例を示
す平面図である。

【図３】図３は本願発明の印刷アンテナの例を示す平面
図である。

【図４】図４は本願発明の実施の形態を示す断面図であ
る。

【図５】図５は本願発明の実施の形態を示す断面図であ
る。

【図６】図６は本願発明の別な実施の形態を示す平面図
である。

【図７】図７は図６の実施の形態の断面図である。

【図８】図８は本願発明のカード部材の適用の例を示す
システム概略図である。

【符号の説明】

１１…印刷によるインダクタンス、１２…抵抗、１３…
チップ、１４…基準電圧、１５…スイッチ、１６…演算
増幅器、１７…デジタル出力端子、１８…Ａ／Ｄ変換
器、１９…トークンデバイス、２０…チップと導電体の
間の容量、２１…ＩＣカード、２…チップ、２３…アン
テナコイル、７１タンス、３１…基板上の電極、３２…
ＩＣチップ、３３…印刷インダクタンス、３４…接着
剤、３５…チップ上の電極、３７…導電粒子、３８…基
板、３９…界面、４１…誘電粒子、４２…補強材、４３
…他の補強材、５１…チップ、５２…ＩＣカード、５３
…リーダライタ、５４…コントールプロセッサ、５５…
磁気ディスク、６１…グランド端子、６２…チップ、６
３…コイル端子、６４…コイルライン、６５…基板上の
パターンである。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C005 MA01 MA10 MB02 MB05 MB07 MB08 MB10 NA09 PA18 PA25 PA27 SA02 SA15 TA21 TA22 5B035 AA14 BA05 BB09 BC01 CA01 CA23 CA38

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体チップと、前記半導体チップに対
   向して設けられた導電体層とを少なくとも有し、前記半
   導体チップと前記導電体層との間の容量および前記半導
   体チップとは別体に構成されるインダクタンスを用いて
   所望信号値を発生させ得ることを特徴とする半導体装
   置。
2. 【請求項２】 配線を有する基板と、前記配線を有する
   基板に搭載された半導体チップと、前記半導体チップに
   対向して設けられた第１の導電体層と、前記配線を有す
   る基板と前記第１の導電体層との間の接着層と、前記配
   線を有する基板の半導体チップを搭載する面とは反対側
   の面に第２の導電体層とを少なくとも有し、前記半導体
   チップと前記導電体層との間の容量および前記半導体チ
   ップとは別体に構成されるインダクタンスを用いて所望
   信号値を発生させ得ることを特徴とする半導体装置。
3. 【請求項３】 配線を有する基板と、前記配線を有する
   基板に搭載された半導体チップと、前記配線を有する基
   板の前記半導体チップに対向する面に導電体層と、前記
   配線を有する基板と前記半導体チップの間の接着層とを
   少なくとも有し、前記半導体チップと前記導電体層との
   間の容量および前記半導体チップとは別体に構成される
   インダクタンスを用いて所望信号値を発生させ得ること
   を特徴とする半導体装置。
4. 【請求項４】 所望信号値の発生は、前記半導体チップ
   と前記導電体層間の容量と前記半導体チップとは別体に
   構成されるインダクタンスと演算増幅器とを少なくとも
   有する積分回路と、アナログデジタル変換器とを有して
   なされることを特徴とする請求項１、２又は３項記載の
   半導体装置。
5. 【請求項５】 半導体チップを覆う導電体層を少なくと
   も有し、当該の半導体チップと当該の導電体層の間に発
   生する容量値と、当該半導体チップの外部に形成される
   インダクタンスを結合した回路を用いて、ランダムな所
   望信号値を発生し、当該の半導体チップはこれと別体に
   設けたコイルによりエネルギを受信し且つ所定信号をデ
   ータ通信することを特徴とする半導体装置。
6. 【請求項６】 半導体チップを覆う導電体層を少なくと
   も有し、当該の半導体チップと当該の導電体層の間に発
   生する容量値と、当該半導体チップの外部に形成される
   インダクタンスを結合した積分回路とアナログデジタル
   変換器を用いて、ランダムな所望信号値を発生し、当該
   の半導体チップはこれと別体に設けたコイルによりエネ
   ルギを受信し且つ所望信号をデータ通信することを特徴
   とする半導体装置。
7. 【請求項７】 半導体チップを覆う導電体層を少なくと
   も有し、当該の半導体チップと当該の導電体層の間に発
   生する容量値と、当該の半導体チップの外部に形成され
   るインダクタンスを結合した回路を用いて、所望信号値
   を発生し、前記インダクタンススを形成する部分と前記
   半導体チップは、当該半導体装置の最大の平面に交差す
   る方向に平面的に重なる部分を有し、前記導電体層また
   は前記インダクタンスの一部またはすべて除去したと
   き、当該容量値またはインダクタンスが失われ、前記半
   導体チップ上に形成される他の容量との連動で動作する
   すべてまたは一部の動作が動作しないことを特徴とする
   半導体装置。
8. 【請求項８】 半導体チップを覆う導電体層を少なくと
   も有し、当該の半導体チップと当該の導電体層の間に発
   生する容量値と、当該の半導体チップの外部に形成され
   るインダクタンスを結合した回路を用いて、所望信号値
   を発生し、前記導電体層と前記半導体チップの間の一部
   または全面に導電粒子と誘電粒子とを含む接着樹脂によ
   って充填されることを特徴とする半導体装置。
9. 【請求項９】 半導体チップを覆う導電体層を少なくと
   も有し、当該の半導体チップと当該の導電体層の間に発
   生する容量値と、当該の半導体チップの外部に形成され
   るインダクタンスを結合した回路を用いて、所望信号値
   を発生し、且つ当該半導体装置は接触型カード部材また
   は非接触型カード部材であることを特徴とする半導体装
   置。
10. 【請求項１０】 半導体チップを覆う導電体層を少なく
    とも有し、当該の半導体チップと当該の導電体層の間に
    発生する容量値と、当該の半導体チップの外部に形成さ
    れるインダクタンスを結合した回路を用いて、所望信号
    値を発生し、且つ前記半導体チップをその両面または片
    面に補強する材料があって、当該の補強する材料の厚さ
    は前記半導体チップの厚さよりも厚いことを特徴とする
    半導体装置。