JP2000339977A - データ設定方法および装置、データ記憶装置、情報記憶媒体 - Google Patents

データ設定方法および装置、データ記憶装置、情報記憶媒体

Info

Publication number
JP2000339977A
JP2000339977A JP14978599A JP14978599A JP2000339977A JP 2000339977 A JP2000339977 A JP 2000339977A JP 14978599 A JP14978599 A JP 14978599A JP 14978599 A JP14978599 A JP 14978599A JP 2000339977 A JP2000339977 A JP 2000339977A
Authority
JP
Japan
Prior art keywords
data
charge
memory means
data memory
injecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14978599A
Other languages
English (en)
Inventor
Hiroshi Kubota
大志 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14978599A priority Critical patent/JP2000339977A/ja
Priority to US09/580,957 priority patent/US6285592B1/en
Publication of JP2000339977A publication Critical patent/JP2000339977A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 電荷の蓄積によりデータを記憶するデータメ
モリ手段において、フローティングゲートからトンネル
酸化膜のトラップサイトへの移動による電荷の減少を補
償する。 【解決手段】 データ設定となるデータメモリ手段１０
１への電荷注入が完了してから所定時間を積算し、この
時間積算が完了してからデータメモリ手段１０１に蓄積
電荷の減少を補償する電荷を一度だけ注入する。これで
トンネル酸化膜のトラップサイトが電荷で充填された状
態で、フローティングゲートの蓄積電荷の不足を補償す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メモリセルなどの
データメモリ手段に二値データを設定するデータ設定方
法および装置、複数のデータメモリ手段とデータ設定装
置からなるデータ記憶装置、データ設定装置のコンピュ
ータに実装されるプログラムが格納されている情報記憶
媒体、に関する。
【０００２】
【従来の技術】現在、各種の電子機器に各種のメモリデ
バイスが利用されており、このようなメモリデバイスに
は、フラッシュメモリやＥＰＲＯＭ(Electrically Prog
rammable Read Only Memory)などのように、二値データ
が読出自在にデータ設定されるものもある。
【０００３】このようなデータ記憶装置は、一般的に複
数のデータメモリ手段として多数のメモリセルを具備し
ており、この多数のメモリセルが二次元状に配列されて
いる。このメモリセルはＦＧ(Floating Gate)やトンネ
ル酸化膜を具備したトランジスタ回路からなり、外部か
らＦＧに注入される電荷を蓄積する。
【０００４】このように二次元状に配列された多数のメ
モリセルには、縦横に配列された複数のワード線と複数
のビット線とがマトリクス接続されており、これらのワ
ード線とビット線とに電荷注入手段となるドライバ回路
やコントロール回路が接続されている。
【０００５】上述のような構造のデータ記憶装置は、デ
ジタルデータを読出自在にデータ記憶することができ
る。その場合、デジタルデータを形成する一連の複数の
二値データが一連の複数のメモリセルに割り付けられ、
これらのメモリセルの各々に二値データの一方のデータ
設定として電荷が注入される。メモリセルは選択的に注
入された電荷を各々蓄積するので、これで一連の二値デ
ータが読出自在にデータ設定されることになる。
【０００６】なお、上述のようなデータ記憶装置には、
電荷の注入不良を補償するベリファイ動作を実行するも
のもある。このベリファイ動作を実行するデータ記憶装
置では、メモリセルに電荷を注入した直後に閾値電圧を
測定して注入電荷の適否を判定し、これで注入不良が判
定されたメモリセルには電荷を再度注入する。これで電
荷の注入不良が補償されるので、デジタルデータをデー
タ記憶装置に確実にデータ設定することができる。
【０００７】しかし、メモリセルが外部からＦＧに注入
された電荷を蓄積しても、この電荷が熱放出やリーク電
流のために経時的に減少することがある。このようにメ
モリセルの蓄積電荷が減少すると、データ設定したデジ
タルデータを正確にデータ読出することが困難となる。
【０００８】このような課題の解決を目的としたデータ
記憶装置が、特開平９−３０６１８２号公報に開示され
ている。この公報に開示されたデータ記憶装置は、メモ
リセルの各々に多値データをデータ設定するものであ
り、メモリセルの蓄積電荷を定期的に測定し、この測定
結果が許容範囲を逸脱しているとデータ設定を再度実行
する。
【０００９】上記公報のデータ記憶装置では、電荷が経
時的に減少する原因が熱放出やリーク電流であるため、
図７に示すように、その電流が流出する割合は略一定と
予想されている。このため、ストレスの繰り返しなどの
ためにメモリセルの蓄電特性が劣化している場合でも、
図８に示すように、そのメモリセルにデータ設定を定期
的に繰り返せば必要な電荷を維持させることができると
想定されている。
【００１０】しかし、現在のデータ記憶装置は製造精度
や材料特性が向上しており、熱放出やリーク電流による
メモリセルの電荷減少は解消されているので、上記公報
のようにメモリセルの閾値電圧を定期的に測定して電荷
を再度注入する必要は消失している。同様に、電荷の注
入不良も発生の頻度は微少であるため、前述のベリファ
イ動作も一般的な製品では省略されている。
【００１１】
【発明が解決しようとする課題】現在のフラッシュメモ
リやＥＰＲＯＭなどのデータ記憶装置は、熱放出やリー
ク電流が解消されているのでメモリセルの閾値電圧を定
期的に測定して電荷を再度注入する必要がなく、電荷の
注入不良も略解消されているので、ベリファイ動作も省
略されている。
【００１２】しかし、現在のデータ記憶装置でも、デー
タ書込やデータ消去などが繰り返されると、メモリセル
が電荷を蓄積する特性が劣化することがある。この劣化
原因としては各種が想定されるが、電荷の移動などのス
トレスが繰り返されたトンネル酸化膜にトラップサイト
が発生し、ＦＧに蓄積された電荷がトンネル酸化膜のト
ラップサイトに移動することが予想される。
【００１３】このトンネル酸化膜のトラップサイトが原
因となるＦＧの電荷減少を、一般的なベリファイ動作や
前記公報の再書込で解決することも想定できる。しか
し、ベリファイ動作は電荷注入の直後に実行されるた
め、電荷がＦＧからトンネル酸化膜のトラップサイトに
移動する以前に実行される可能性が高く、ベリファイ動
作後に電荷が移動すると予想される。
【００１４】また、前記公報のデータ記憶装置では、熱
放出やリーク電流による閾値電圧の一定割合の低下を想
定しており、メモリセルの閾値電圧を定期的に検出して
電荷注入を繰り返す構造となっているため、トラップサ
イトが原因である蓄積電荷の減少を有効に補償すること
は困難である。
【００１５】特に、上述のようにメモリセルの閾値電圧
を定期的に検出して電荷注入を繰り返すことは、データ
記憶装置がコンピュータシステムなどの電子機器に一体
に組み込まれている場合には可能であるが、データ記憶
装置がメモリカードなどとして形成されている場合には
消費電力の観点から困難である。
【００１６】本発明は上述のような課題に鑑みてなされ
たものであり、データメモリ手段に電荷を蓄積させて二
値データを設定するデータ設定方法および装置、このデ
ータ設定装置とデータメモリ手段からなるデータ記憶装
置、データ設定装置のコンピュータに実装されるプログ
ラムが格納されている情報記憶媒体において、メモリセ
ルの蓄積電荷の減少を解消できることを目的とする。
【００１７】
【課題を解決するための手段】本発明の第一のデータ設
定装置は、複数のデータメモリ手段に選択的に電荷を蓄
積させて二値データを読出自在に設定するデータ設定装
置であって、前記データメモリ手段に二値データの一方
のデータ設定として電荷を注入する電荷注入手段と、該
電荷注入手段による前記データメモリ手段への電荷注入
が完了すると少なくとも二値データが読出自在となる所
定時間を積算する時間積算手段と、該時間積算手段が時
間積算を完了すると全部の前記データメモリ手段に蓄積
電荷の減少を補償する電荷を一様に注入するトラップ解
消手段と、を具備している。
【００１８】従って、本発明のデータ設定装置によるデ
ータ設定方法では、複数のデータメモリ手段に選択的に
電荷を蓄積させて二値データを読出自在に設定すると
き、電荷注入手段により二値データの一方のデータ設定
としてデータメモリ手段に電荷を注入する。この電荷注
入が完了すると少なくとも二値データが読出自在となる
所定時間を時間積算手段が積算し、この時間積算が完了
するとトラップ解消手段が全部のデータメモリ手段に蓄
積電荷の減少を補償する電荷を一様に注入する。このた
め、データメモリ手段の蓄積電荷が経時的に減少するこ
とがなく、この電荷減少を解消するためにデータメモリ
手段に電荷を何度も繰り返し注入する必要がない。
【００１９】ここで、本発明の基本原理を以下に説明す
る。まず、本発明者がメモリセルのＦＧからトンネル酸
化膜に流出する電流をシミュレートしたところ、図９に
示すように、ＦＧに電荷を注入した直後はトンネル酸化
膜に多量の電流が流出するが、その後は急激に減少して
所定時間で略安定すると判定された。これはＦＧに電荷
を注入するときにトンネル酸化膜にトラップサイトが必
然的に発生し、注入直後にＦＧからトンネル酸化膜のト
ラップサイトに電荷が移動するが、この移動によりトラ
ップサイトが充填されると電荷の移動が抑制されるため
と予想される。
【００２０】つまり、ＦＧに注入した電荷がトンネル酸
化膜のトラップサイトに移動すると、その時点でトラッ
プサイトが電荷で充填されて電流の流出は抑制され、メ
モリセルの閾値電圧は低下した状態で安定することにな
る。このような状態でＦＧに電荷を再度注入すると、ト
ンネル酸化膜のトラップサイトは電荷で充填されたまま
ＦＧの不足電荷が補償される。このように通常の電荷注
入後に適正なタイミングで一度だけ電荷を再度注入すれ
ば、トンネル酸化膜のトラップサイトは電荷で充填され
ているのでＦＧの蓄積電荷が再度減少することはなく、
前述の公報のデータ記憶装置のように電圧検出と電荷注
入とを何度も繰り返す必要はない。
【００２１】本発明の第二のデータ設定装置は、複数の
データメモリ手段に選択的に電荷を蓄積させて二値デー
タを読出自在に設定するデータ設定装置であって、前記
データメモリ手段に二値データの一方のデータ設定とし
て電荷を注入する電荷注入手段と、該電荷注入手段によ
る前記データメモリ手段への注入電荷の適否を直後に判
定する注入確認手段と、該注入確認手段により判定され
た注入不良を補償する電荷を該当する前記データメモリ
手段に注入するベリファイ実行手段と、該ベリファイ実
行手段による電荷注入より以後に全部の前記データメモ
リ手段に蓄積電荷の減少を補償する電荷を一様に注入す
るトラップ解消手段と、を具備している。
【００２２】従って、本発明のデータ設定装置によるデ
ータ設定方法では、複数のデータメモリ手段に選択的に
電荷を蓄積させて二値データを読出自在に設定すると
き、電荷注入手段により二値データの一方のデータ設定
としてデータメモリ手段に電荷を注入する。この直後に
注入電荷の適否を注入確認手段が判定し、これで判定さ
れた注入不良を補償する電荷を該当するベリファイ実行
手段がデータメモリ手段に注入する。このベリファイ実
行手段による電荷注入より以後にトラップ解消手段が全
部のデータメモリ手段に蓄積電荷の減少を補償する電荷
を一様に注入するので、データメモリ手段の蓄積電荷が
経時的に減少することがなく、この電荷減少を解消する
ためにデータメモリ手段に電荷を何度も繰り返し注入す
る必要がない。
【００２３】本発明の第三のデータ設定装置は、複数の
データメモリ手段に選択的に電荷を蓄積させて二値デー
タを読出自在に設定するデータ設定装置であって、前記
データメモリ手段に二値データの一方のデータ設定とし
て電荷を注入する電荷注入手段と、該電荷注入手段によ
る前記データメモリ手段への注入電荷の適否を直後に判
定する注入確認手段と、該注入確認手段により判定され
た注入不良を補償する電荷を該当する前記データメモリ
手段に注入するベリファイ実行手段と、該ベリファイ実
行手段による電荷注入が完了すると少なくとも二値デー
タが読出自在となる所定時間を積算する時間積算手段
と、該時間積算手段が時間積算を完了すると全部の前記
データメモリ手段に蓄積電荷の減少を補償する電荷を一
様に注入するトラップ解消手段と、を具備している。
【００２４】従って、本発明のデータ設定装置によるデ
ータ設定方法では、複数のデータメモリ手段に選択的に
電荷を蓄積させて二値データを読出自在に設定すると
き、電荷注入手段により二値データの一方のデータ設定
としてデータメモリ手段に電荷を注入する。この直後に
注入電荷の適否を注入確認手段が判定し、これで判定さ
れた注入不良を補償する電荷を該当するベリファイ実行
手段がデータメモリ手段に注入する。このベリファイ実
行手段による電荷注入が完了すると、少なくとも二値デ
ータが読出自在となる所定時間を時間積算手段が積算
し、この時間積算が完了するとトラップ解消手段が全部
のデータメモリ手段に蓄積電荷の減少を補償する電荷を
一様に注入する。このため、データメモリ手段の蓄積電
荷が経時的に減少することがなく、この電荷減少を解消
するためにデータメモリ手段に電荷を何度も繰り返し注
入する必要がない。
【００２５】本発明の第四の情報記憶媒体は、複数のデ
ータメモリ手段に選択的に電荷を蓄積させて二値データ
を読出自在に設定するデータ設定装置であって、前記デ
ータメモリ手段に二値データの一方のデータ設定として
電荷を注入する電荷注入手段と、該電荷注入手段による
前記データメモリ手段への電荷注入が完了すると少なく
とも二値データが読出自在となる所定時間を積算する時
間積算手段と、該時間積算手段が時間積算を完了すると
前記データメモリ手段の蓄積電荷の減少を検出する蓄積
確認手段と、該蓄積確認手段により検出された電荷減少
を補償する電荷を該当する前記データメモリ手段に注入
するトラップ解消手段と、を具備している。
【００２６】従って、本発明のデータ設定装置によるデ
ータ設定方法では、複数のデータメモリ手段に選択的に
電荷を蓄積させて二値データを読出自在に設定すると
き、電荷注入手段により二値データの一方のデータ設定
としてデータメモリ手段に電荷を注入する。この電荷注
入が完了すると、少なくとも二値データが読出自在とな
る所定時間を時間積算手段が積算し、この時間積算が完
了するとデータメモリ手段の蓄積電荷の減少を蓄積確認
手段が検出し、これで検出された電荷減少を補償する電
荷をトラップ解消手段が該当するデータメモリ手段に注
入する。このため、データメモリ手段の蓄積電荷が経時
的に減少することがなく、この電荷減少を解消するため
にデータメモリ手段に電荷を何度も繰り返し注入する必
要がない。
【００２７】本発明の第五のデータ設定装置は、複数の
データメモリ手段に選択的に電荷を蓄積させて二値デー
タを読出自在に設定するデータ設定装置であって、前記
データメモリ手段に二値データの一方のデータ設定とし
て電荷を注入する電荷注入手段と、該電荷注入手段によ
る前記データメモリ手段への注入電荷の適否を直後に判
定する注入確認手段と、該注入確認手段により判定され
た注入不良を補償する電荷を該当する前記データメモリ
手段に注入するベリファイ実行手段と、該ベリファイ実
行手段による電荷注入より以後に前記データメモリ手段
の蓄積電荷の減少を検出する蓄積確認手段と、該蓄積確
認手段により検出された電荷減少を補償する電荷を該当
する前記データメモリ手段に注入するトラップ解消手段
と、を具備している。
【００２８】従って、本発明のデータ設定装置によるデ
ータ設定方法では、複数のデータメモリ手段に選択的に
電荷を蓄積させて二値データを読出自在に設定すると
き、電荷注入手段により二値データの一方のデータ設定
としてデータメモリ手段に電荷を注入する。この直後に
注入電荷の適否を注入確認手段が判定し、これで判定さ
れた注入不良を補償する電荷を該当するベリファイ実行
手段がデータメモリ手段に注入する。このベリファイ実
行手段による電荷注入より以後にデータメモリ手段の蓄
積電荷の減少を蓄積確認手段が検出し、これで検出され
た電荷減少を補償する電荷をトラップ解消手段が該当す
るデータメモリ手段に注入する。このため、データメモ
リ手段の蓄積電荷が経時的に減少することがなく、この
電荷減少を解消するためにデータメモリ手段に電荷を何
度も繰り返し注入する必要がない。
【００２９】本発明の第六のデータ設定装置は、複数の
データメモリ手段に選択的に電荷を蓄積させて二値デー
タを読出自在に設定するデータ設定装置であって、前記
データメモリ手段に二値データの一方のデータ設定とし
て電荷を注入する電荷注入手段と、該電荷注入手段によ
る前記データメモリ手段への注入電荷の適否を直後に判
定する注入確認手段と、該注入確認手段により判定され
た注入不良を補償する電荷を該当する前記データメモリ
手段に注入するベリファイ実行手段と、該ベリファイ実
行手段による電荷注入が完了すると少なくとも二値デー
タが読出自在となる所定時間を積算する時間積算手段
と、該時間積算手段が時間積算を完了すると前記データ
メモリ手段の蓄積電荷の減少を検出する蓄積確認手段
と、該蓄積確認手段により検出された電荷減少を補償す
る電荷を該当する前記データメモリ手段に注入するトラ
ップ解消手段と、を具備している。
【００３０】従って、本発明のデータ設定装置によるデ
ータ設定方法では、複数のデータメモリ手段に選択的に
電荷を蓄積させて二値データを読出自在に設定すると
き、電荷注入手段により二値データの一方のデータ設定
としてデータメモリ手段に電荷を注入する。この直後に
注入電荷の適否を注入確認手段が判定し、これで判定さ
れた注入不良を補償する電荷を該当するベリファイ実行
手段がデータメモリ手段に注入する。このベリファイ実
行手段による電荷注入が完了すると、少なくとも二値デ
ータが読出自在となる所定時間を時間積算手段が積算
し、この時間積算が完了すると蓄積確認手段がデータメ
モリ手段の蓄積電荷の減少を検出する。これで検出され
た電荷減少を補償する電荷をトラップ解消手段が該当す
るデータメモリ手段に注入するので、データメモリ手段
の蓄積電荷が経時的に減少することがなく、この電荷減
少を解消するためにデータメモリ手段に電荷を何度も繰
り返し注入する必要がない。
【００３１】本発明のデータ記憶装置は、注入される電
荷を蓄積する複数のデータメモリ手段と、本発明のデー
タ設定装置と、を具備している。従って、本発明のデー
タ記憶装置によるデータ記憶方法では、本発明のデータ
設定装置が二値データの一方のデータ設定として複数の
データメモリ手段に電荷を注入するので、そのデータメ
モリ手段は注入される電荷を蓄積する。そのとき、本発
明のデータ設定装置はデータメモリ手段に蓄積電荷の減
少を補償する電荷も注入するので、本発明のデータ記憶
装置は、一連の二値データからなるデジタルデータを確
実にデータ記憶する。
【００３２】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、所定
の機能を発生する専用のハードウェア、所定の機能がプ
ログラムにより付与されたコンピュータ、プログラムに
よりコンピュータの内部に実現された所定の機能、これ
らの組み合わせ、等を許容する。例えば、データメモリ
手段とは、注入される電荷を蓄積することで二値データ
を保持できるものであれば良く、ＦＧやトンネル酸化膜
を具備したＦＥＴからなるフラッシュメモリのメモリセ
ルなどを許容する。
【００３３】データ記憶装置とは、複数のデータメモリ
手段とデータ設定装置を具備した装置であれば良く、例
えば、フラッシュメモリやＥＰＲＯＭなどを許容する。
データ設定装置とは、複数のデータメモリ手段に電荷を
注入することで二値データをデータ設定する装置であれ
ば良く、例えば、データ記憶装置であるメモリチップの
セルアレイを検査するメモリ検査装置、データ記憶装置
であるメモリチップのドライバ回路やコントロール回
路、などを許容する。
【００３４】本発明の第一の情報記憶媒体は、複数のデ
ータメモリ手段に選択的に電荷を蓄積させて二値データ
を読出自在に設定するデータ設定装置のコンピュータが
読取自在なソフトウェアが格納されている情報記憶媒体
であって、二値データの一方のデータ設定となる前記デ
ータメモリ手段への電荷注入が完了すると少なくとも二
値データが読出自在となる所定時間を積算すること、こ
の時間積算が完了すると全部の前記データメモリ手段に
蓄積電荷の減少を補償する電荷を一様に注入すること、
を前記コンピュータに制御させるためのプログラムが格
納されている。
【００３５】従って、本発明の情報記憶媒体に格納され
ているプログラムをデータ設定装置のコンピュータに読
み取らせて対応する処理動作を実行させると、このコン
ピュータは、データ設定装置が複数のデータメモリ手段
の各々に二値データを読出自在に設定するために電荷を
選択的に注入するとき、その電荷注入が完了すると少な
くとも二値データが読出自在となる所定時間を積算す
る。この時間積算が完了すると全部のデータメモリ手段
に蓄積電荷の減少を補償する電荷を一様に注入するの
で、データメモリ手段の蓄積電荷が経時的に減少するこ
とがなく、この電荷減少を解消するためにデータメモリ
手段に電荷を何度も繰り返し注入する必要がない。
【００３６】本発明の第二の情報記憶媒体は、複数のデ
ータメモリ手段に選択的に電荷を蓄積させて二値データ
を読出自在に設定するデータ設定装置のコンピュータが
読取自在なソフトウェアが格納されている情報記憶媒体
であって、二値データの一方のデータ設定として前記デ
ータメモリ手段に注入された電荷の適否を直後に判定す
ること、これで判定された注入不良を補償する電荷を該
当する前記データメモリ手段に注入すること、この電荷
注入より以後に全部の前記データメモリ手段に蓄積電荷
の減少を補償する電荷を一様に注入すること、を前記コ
ンピュータに制御させるためのプログラムが格納されて
いる。
【００３７】従って、本発明の情報記憶媒体に格納され
ているプログラムをデータ設定装置のコンピュータに読
み取らせて対応する処理動作を実行させると、このコン
ピュータは、データ設定装置が複数のデータメモリ手段
の各々に二値データを読出自在に設定するために電荷を
選択的に注入するとき、その注入された電荷の適否を直
後に判定する。これで注入不良が判定されると該当する
データメモリ手段に補償電荷を注入し、この電荷注入よ
り以後に全部のデータメモリ手段に蓄積電荷の減少を補
償する電荷を一様に注入する。このため、データメモリ
手段の蓄積電荷が経時的に減少することがなく、この電
荷減少を解消するためにデータメモリ手段に電荷を何度
も繰り返し注入する必要がない。
【００３８】本発明の第三の情報記憶媒体は、複数のデ
ータメモリ手段に選択的に電荷を蓄積させて二値データ
を読出自在に設定するデータ設定装置のコンピュータが
読取自在なソフトウェアが格納されている情報記憶媒体
であって、二値データの一方のデータ設定として前記デ
ータメモリ手段に注入された電荷の適否を直後に判定す
ること、これで判定された注入不良を補償する電荷を該
当する前記データメモリ手段に注入すること、これらの
動作が完了すると少なくとも二値データが読出自在とな
る所定時間を積算すること、この時間積算が完了すると
全部の前記データメモリ手段に蓄積電荷の減少を補償す
る電荷を一様に注入すること、を前記コンピュータに制
御させるためのプログラムが格納されている。
【００３９】従って、本発明の情報記憶媒体に格納され
ているプログラムをデータ設定装置のコンピュータに読
み取らせて対応する処理動作を実行させると、このコン
ピュータは、データ設定装置が複数のデータメモリ手段
の各々に二値データを読出自在に設定するために電荷を
選択的に注入するとき、この注入された電荷の適否を直
後に判定する。これで注入不良が判定されると該当する
データメモリ手段に補償電荷を注入し、これらの動作が
完了すると少なくとも二値データが読出自在となる所定
時間を積算する。この時間積算が完了すると全部のデー
タメモリ手段に蓄積電荷の減少を補償する電荷を一様に
注入するので、データメモリ手段の蓄積電荷が経時的に
減少することがなく、この電荷減少を解消するためにデ
ータメモリ手段に電荷を何度も繰り返し注入する必要が
ない。
【００４０】本発明の第四の情報記憶媒体は、複数のデ
ータメモリ手段に選択的に電荷を蓄積させて二値データ
を読出自在に設定するデータ設定装置のコンピュータが
読取自在なソフトウェアが格納されている情報記憶媒体
であって、二値データの一方のデータ設定となる前記デ
ータメモリ手段への電荷注入が完了すると少なくとも二
値データが読出自在となる所定時間を積算すること、こ
の時間積算が完了すると前記データメモリ手段の蓄積電
荷の減少を検出すること、これで検出された電荷減少を
補償する電荷を該当する前記データメモリ手段に注入す
ること、を前記コンピュータに制御させるためのプログ
ラムが格納されている。
【００４１】従って、本発明の情報記憶媒体に格納され
ているプログラムをデータ設定装置のコンピュータに読
み取らせて対応する処理動作を実行させると、このコン
ピュータは、データ設定装置が複数のデータメモリ手段
の各々に二値データを読出自在に設定するために電荷を
選択的に注入するとき、この電荷注入が完了すると少な
くとも二値データが読出自在となる所定時間を積算す
る。この時間積算が完了するとデータメモリ手段の蓄積
電荷の減少を検出し、これで電荷減少が検出されると該
当するデータメモリ手段に補償電荷を注入する。このた
め、データメモリ手段の蓄積電荷が経時的に減少するこ
とがなく、この電荷減少を解消するためにデータメモリ
手段に電荷を何度も繰り返し注入する必要がない。
【００４２】本発明の第五の情報記憶媒体は、複数のデ
ータメモリ手段に選択的に電荷を蓄積させて二値データ
を読出自在に設定するデータ設定装置のコンピュータが
読取自在なソフトウェアが格納されている情報記憶媒体
であって、二値データの一方のデータ設定として前記デ
ータメモリ手段に注入された電荷の適否を直後に判定す
ること、これで判定された注入不良を補償する電荷を該
当する前記データメモリ手段に注入すること、この電荷
注入より以後に前記データメモリ手段の蓄積電荷の減少
を検出すること、これで検出された電荷減少を補償する
電荷を該当する前記データメモリ手段に注入すること、
を前記コンピュータに制御させるためのプログラムが格
納されている。
【００４３】従って、本発明の情報記憶媒体に格納され
ているプログラムをデータ設定装置のコンピュータに読
み取らせて対応する処理動作を実行させると、このコン
ピュータは、データ設定装置が複数のデータメモリ手段
の各々に二値データを読出自在に設定するために電荷を
選択的に注入するとき、この注入された電荷の適否を直
後に判定する。これで注入不良が判定されると該当する
データメモリ手段に補償電荷を注入し、この電荷注入よ
り以後にデータメモリ手段の蓄積電荷の減少を検出す
る。これで検出された電荷減少を補償する電荷を該当す
る前記データメモリ手段に注入するので、データメモリ
手段の蓄積電荷が経時的に減少することがなく、この電
荷減少を解消するためにデータメモリ手段に電荷を何度
も繰り返し注入する必要がない。
【００４４】本発明の第六の情報記憶媒体は、複数のデ
ータメモリ手段に選択的に電荷を蓄積させて二値データ
を読出自在に設定するデータ設定装置のコンピュータが
読取自在なソフトウェアが格納されている情報記憶媒体
であって、二値データの一方のデータ設定として前記デ
ータメモリ手段に注入された電荷の適否を直後に判定す
ること、これで判定された注入不良を補償する電荷を該
当する前記データメモリ手段に注入すること、これらの
動作が完了すると少なくとも二値データが読出自在とな
る所定時間を積算すること、この時間積算が完了すると
前記データメモリ手段の蓄積電荷の減少を検出するこ
と、これで検出された電荷減少を補償する電荷を該当す
る前記データメモリ手段に注入すること、を前記コンピ
ュータに制御させるためのプログラムが格納されてい
る。
【００４５】従って、本発明の情報記憶媒体に格納され
ているプログラムをデータ設定装置のコンピュータに読
み取らせて対応する処理動作を実行させると、このコン
ピュータは、データ設定装置が複数のデータメモリ手段
の各々に二値データを読出自在に設定するために電荷を
選択的に注入するとき、この注入された電荷の適否を直
後に判定する。これで注入不良が判定されると該当する
データメモリ手段に補償電荷を注入し、これらの動作が
完了すると少なくとも二値データが読出自在となる所定
時間を積算する。この時間積算が完了するとデータメモ
リ手段の蓄積電荷の減少を検出し、これで電荷減少が検
出されると該当するデータメモリ手段に補償電荷を注入
する。このため、データメモリ手段の蓄積電荷が経時的
に減少することがなく、この電荷減少を解消するために
データメモリ手段に電荷を何度も繰り返し注入する必要
がない。
【００４６】なお、本発明で云う情報記憶媒体とは、コ
ンピュータに各種処理を実行させるためのプログラムが
ソフトウェアとして事前に格納されたハードウェアであ
れば良く、例えば、コンピュータを一部とする装置に固
定されているＲＯＭやＨＤＤ(Hard Disc Drive)、コン
ピュータを一部とする装置に着脱自在に装填されるＣＤ
(Compact Disc)−ＲＯＭやＦＤ、等を許容する。
【００４７】また、本発明で云うコンピュータとは、ソ
フトウェアからなるプログラムを読み取って対応する処
理動作を実行できる装置であれば良く、例えば、ＣＰＵ
(Central Processing Unit)を主体として、これにＲＯ
ＭやＲＡＭやＩ／Ｆ等の各種デバイスが必要により接続
された装置などを許容する。なお、本発明でソフトウェ
アに対応した各種動作をコンピュータに実行させること
は、各種デバイスをコンピュータに動作制御させること
なども許容する。
【００４８】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図５を参照して以下に説明する。なお、図１は本発明
のデータ記憶装置の実施の一形態であるフラッシュメモ
リによるデータ記憶方法を示すフローチャート、図２は
フラッシュメモリの電気的な構造を示す模式的なブロッ
ク図、図３はデータメモリ手段であるメモリセルの積層
構造を示す模式的な断面図、図４はメモリセルの蓄積電
荷の経時変化を示すタイムチャート、図５はメモリセル
のＦＧからトンネル酸化膜に流出する電流の経時変化を
示すタイムチャート、である。
【００４９】本実施の形態でデータ記憶装置として例示
するＡＮＤ型のフラッシュメモリ１００は、複数のデー
タメモリ手段として多数のメモリセル１０１を具備して
おり、図２に示すように、ここでは(ｍ×ｎ)個のメモリ
セル１０１がｍ行ｎ列の二次元状に配列されている。
【００５０】これらのメモリセル１０１は、図３に示す
ように、ｐ型基板１０２に薄膜技術で形成されたｎ型の
ＭＯＳ(Metal Oxide Semiconductor)トランジスタから
なり、ＣＧ(Control Gate)１０３、ＦＧ１０４、ＢＧ(B
ack Gate)１０５、ソース電極１０６、ドレイン電極１
０７、トンネル酸化膜１０８、等を各々が具備してい
る。なお、ＢＧ１０５は、実際には専用の層膜として形
成されておらず、トンネル酸化膜１０８を介してＦＧ１
０４に対向するｐ型基板１０２の部分からなる。
【００５１】また、ここで例示するフラッシュメモリ１
００は、ｎ個のソースセレクタ１１０も具備しており、
これらのソースセレクタ１１０も、ゲート電極１１１と
ソース電極１１２とドレイン電極１１３とを具備したｎ
型のＭＯＳトランジスタからなる。
【００５２】さらに、このフラッシュメモリ１００は、
ｎ個のドレインセレクタ１１５も具備しており、これら
のドレインセレクタ１１５も、ゲート電極１１６とソー
ス電極１１７とドレイン電極１１８とを具備したｎ型の
ＭＯＳトランジスタからなる。
【００５３】ｎ個のドレインセレクタ１１５のドレイン
電極１１８にはｎ列のビット線１２０が個々に接続され
ており、(ｍ×ｎ)個のメモリセル１０１のＣＧ１０３に
はｍ行のワード線１２１が行毎に接続されている。(ｍ
×ｎ)個のメモリセル１０１のソース電極１０６にはｎ
行のソース線１２２が列毎に接続されており、このｎ行
のソース線１２２はｎ個のソースセレクタ１１０のドレ
イン電極１１３にも個々に接続されている。
【００５４】(ｍ×ｎ)個のメモリセル１０１のドレイン
電極１０７にはｎ行のドレイン線１２３が列毎に接続さ
れており、このｎ行のドレイン線１２３はｎ個のドレイ
ンセレクタ１１５のソース電極１０６にも個々に接続さ
れている。ｎ個のソースセレクタ１１０のゲート電極１
１１には一行のソースセレクト線１２４が共通に接続さ
れており、ｎ個のドレインセレクタ１１５のゲート電極
１１６には一行のドレインセレクト線１２５が共通に接
続されている。
【００５５】ｎ個のソースセレクタ１１０のソース電極
１１２には一行の基準電位線であるグランド線１２６が
共通に接続されており、このグランド線１２６とメモリ
セル１０１のＢＧ１０５にはアース電極１３０が接続さ
れている。
【００５６】一行のソースセレクト線１２４には一個の
ソースドライバ１３１が接続されており、一行のドレイ
ンセレクト線１２５には一個のドレインドライバ１３２
が接続されている。ｎ列のビット線１２０には、実際に
はｎ個であるビットドライバ１３３が個々に接続されて
おり、ｍ行のワード線１２１には、実際にはｍ個である
ワードドライバ１３４が個々に接続されている。
【００５７】上述のような各種ドライバ１３１〜１３４
が電荷注入手段に相当し、メモリセル１０１に二値デー
タの一方のデータ設定として電荷を注入する。各種ドラ
イバ１３１〜１３４は、マイクロコンピュータからなる
一個のコントロール回路１３５に接続されており、これ
ら各種回路１３１〜１３４がデータ設定装置として機能
する。
【００５８】コントロール回路１３５は、例えば、コン
ピュータの主体であるＣＰＵ、情報記憶媒体であるマス
クＲＯＭ、ワークＲＡＭ、等をハードウェアとして具備
しており(図示せず)、例えば、マスクＲＯＭに適正な制
御プログラムがファームウェアとして実装されている。
【００５９】この制御プログラムをＣＰＵが読み取って
対応する処理動作を実行することにより、本実施の形態
のフラッシュメモリ１００では、コントロール回路１３
５が、注入確認手段、ベリファイ実行手段、時間積算手
段、トラップ解消手段、等として論理的に機能する。
【００６０】つまり、コントロール回路１３５は、各種
ドライバ１３１〜１３４によりメモリセル１０１に電荷
が注入されると、この注入電荷の適否を直後に判定し、
これで注入不良と判定されたメモリセル１０１には、注
入不良を補償する電荷を再度注入する。これはベリファ
イ動作であり、従来と同様に実行される。
【００６１】さらに、本実施の形態のフラッシュメモリ
１００では、コントロール回路１３５は、上述のように
ベリファイ動作の電荷注入が完了すると、内蔵されてい
るタイマ回路(図示せず)により二値データが読出自在と
なる所定時間を積算し、この時間積算が完了すると各種
ドライバ１３１〜１３４を動作制御してメモリセル１０
１の全部に蓄積電荷の減少を補償する電荷を一様に注入
させる。
【００６２】上述のような構成において、本実施の形態
のフラッシュメモリ１００では、図１に示すように、デ
ータ読出とデータ消去とデータ書込とに常時待機してお
り(ステップＳ１〜Ｓ３)、これらの動作を選択的に実行
する(ステップＳ４〜Ｓ１１)。
【００６３】例えば、デジタルデータのデータ書込を実
行する場合(ステップＳ３)、各種ドライバ１３１〜１３
４によりアドレスデータに対応した特定のメモリセル１
０１の蓄積電荷が最初に初期化され(ステップＳ６)、こ
れらのメモリセル１０１にデジタルデータを形成する一
連の二値データに対応して選択的に電荷が注入される
(ステップＳ７)。
【００６４】より詳細には、フラッシュメモリ１００が
図中左上の一個のメモリセル１０１にデータ書込を実行
する場合、図７に示すように、ソースドライバ１３１が
オン電位をソースセレクト線１２４に印加してソースセ
レクタ１１０をオン状態とし、ドレインドライバ１３２
ものオン電位をドレインセレクト線１２５に印加してド
レインセレクタ１１５をオン状態とする。
【００６５】同時に、ビットドライバ１３３が図中左側
の一個のビット線１２０からデータ書込するメモリセル
１０１に所定の負電位を印加し、ワードドライバ１３４
が図中上側の一個のワード線１２１からデータ書込する
メモリセル１０１に所定の正電位を印加する。
【００６６】すると、データ書込されるメモリセル１０
１では、ＢＧ１０５とソース電極１０６とに基準電位が
印加された状態で、ＣＧ１０３に正電位が印加されると
同時に、ドレイン電極１０７に負電位が印加される。こ
のため、ＦＧ１０４からトンネル酸化膜１０８を介して
ドレイン電極１０７に電子が注入されるので、これでメ
モリセル１０１に二値データの一方がデータ設定される
ことになる。
【００６７】なお、上述のような通常のデータ設定が完
了すると、本実施の形態のフラッシュメモリ１００で
は、その直後にベリファイ動作が実行される(ステップ
Ｓ８，Ｓ９)。つまり、コントロール回路１３５が注入
電荷の適否を判定し(ステップＳ８)、これで注入不良が
判定されたメモリセル１０１には各種ドライバ１３１〜
１３４から補償電荷が再度注入される(ステップＳ９)。
【００６８】さらに、本実施の形態のフラッシュメモリ
１００では、上述のベリファイ動作が完了すると、メモ
リセル１０１の蓄積電荷の減少を補償する動作が実行さ
れる(ステップＳ９〜Ｓ１１)。つまり、ベリファイ動作
が完了すると、二値データが読出自在となる所定時間を
コントロール回路１３５が積算し(ステップＳ９，Ｓ１
０)、この時間積算が完了すると、コントロール回路１
３５が各種ドライバ１３１〜１３４を動作制御してメモ
リセル１０１の全部に蓄積電荷の減少を補償する電荷を
一様に注入させる(ステップＳ１１)。これでデータ設定
の動作が完了するので、本実施の形態のフラッシュメモ
リ１００は初期状態に復帰する(ステップＳ１〜Ｓ３)。
【００６９】本実施の形態のフラッシュメモリ１００
は、上述のように二値データの一方のデータ設定として
メモリセル１０１に電荷を注入して蓄積させる場合、そ
の電荷の注入直後に一般的なベリファイ動作を実行して
注入不良を補償し、このベリファイ動作の実行から所定
時間の経過後に、電荷を再度注入して蓄積電荷の減少を
補償する。
【００７０】前述のように、通常動作やベリファイ動作
でメモリセル１０１のＦＧ１０４に電荷を注入するとト
ンネル酸化膜１０８にトラップサイトが発生し、図４に
示すように、その直後にＦＧ１０４からトンネル酸化膜
１０８のトラップサイトに電荷が移動するので、図５に
示すように、メモリセル１０１の閾値電圧は経時的に低
下することになる。
【００７１】しかし、本実施の形態のフラッシュメモリ
１００は、図４に示すように、ＦＧ１０４に蓄積された
電荷がトンネル酸化膜１０８のトラップサイトに移動し
て充填されるときに、追加の電荷をＦＧ１０４に注入す
るので、図５に示すように、これでトンネル酸化膜１０
８のトラップサイトは電荷で充填されたままＦＧ１０４
の不足電荷が補償される。
【００７２】このため、本実施の形態のフラッシュメモ
リ１００では、メモリセル１０１の蓄積電荷が経時的に
減少することがなく、データ書込したデジタルデータに
消失や変化が発生することを良好に防止できる。それで
いて、メモリセル１０１の蓄積電荷の減少を補償する電
荷注入は一回しか実行しないので、メモリセル１０１を
無為に疲労させることもなく、無用に電力を消費するこ
ともない。
【００７３】特に、メモリセル１０１のＦＧ１０４から
トンネル酸化膜１０８のトラップサイトに電荷が移動す
る最中のタイミングに、追加の電荷をＦＧ１０４に注入
するので、この注入によりトンネル酸化膜１０８にトラ
ップサイトが再度発生することもなく、トンネル酸化膜
１０８のトラップサイトが電荷で充填されるとともにＦ
Ｇ１０４に充分な電荷が蓄積されている状態が確実に実
現される。
【００７４】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では通常のデータ設定の実行
直後にベリファイ動作を実行してから、蓄積電荷の減少
を補償する電荷注入を実行することを例示したが、その
ベリファイ動作を省略することも可能である。
【００７５】また、上記形態ではメモリセル１０１のＦ
Ｇ１０４からトンネル酸化膜１０８のトラップサイトに
電荷が移動する最中に追加の電荷を注入することを例示
したが、メモリセル１０１のＦＧ１０４からトンネル酸
化膜１０８のトラップサイトに電荷が略移動してから追
加の電荷を注入することも可能である。
【００７６】さらに、上記形態ではメモリセル１０１に
電荷を注入することで二値データの一方をデータ設定す
ることを例示したが、このような二値データを内包する
多値データを複数段階の電荷の注入によりメモリセル１
０１にデータ設定することも可能である。
【００７７】また、上記形態では蓄積電荷の減少を補償
する電荷注入を全部のメモリセル１０１に一様に実行す
ることを例示したが、図６に示すように、全部のメモリ
セル１０１の閾値電圧を確認してから(ステップＴ１)、
これが不足しているメモリセル１０１のみ電荷注入を実
行することも可能である(ステップＴ２)。
【００７８】この場合、電圧確認のステップが増加する
が、電荷注入するメモリセル１０１の個数は減少するの
で、メモリセル１０１の特性が良好な場合には処理時間
を短縮することができる。特に、ベリファイ動作も実行
する場合(ステップＳ７，Ｓ８)、その機構を流用できる
ので装置要素が増加することもない。
【００７９】さらに、上記形態では多数のメモリセル１
０１と各種回路１３１〜１３５とが一体に形成されてい
るフラッシュメモリ１００をデータ記憶装置として例示
したが、上述のような各種回路１３１〜１３５の部分を
メモリセル１０１の部分から独立させて一個のデータ設
定装置(図示せず)とすることも可能である。
【００８０】このようなデータ設定装置は、例えば、ベ
アチップとして形成された半導体メモリ装置を検査する
メモリ検査装置などとして実施可能であり、このような
データ設定装置の各種機能は、ハードウェアで形成する
こともソフトウェアで実現することも可能である。
【００８１】例えば、データ設定装置が具備するコンピ
ュータにＲＯＭカードなどの情報記憶媒体からソフトウ
ェアをインストールする場合、その情報記憶媒体には、
二値データの一方のデータ設定となるメモリセル１０１
への電荷注入が完了すると所定時間を積算すること、こ
の時間積算が完了するとメモリセル１０１に蓄積電荷の
減少を補償する電荷を注入すること、等をコンピュータ
に制御させるためのプログラムを格納しておけば良い。
【００８２】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【００８３】本発明のデータ設定装置によるデータ設定
方法では、二値データの一方のデータ設定となるデータ
メモリ手段への電荷注入が完了すると、少なくとも二値
データが読出自在となる所定時間を時間積算手段が積算
し、この時間積算が完了するとトラップ解消手段がデー
タメモリ手段に蓄積電荷の減少を補償する電荷を注入す
ることにより、データメモリ手段の蓄積電荷が経時的に
減少することを防止できるので、データメモリ手段にデ
ータ設定された二値データの消失や変化を防止すること
ができ、それでいて、この電荷減少を解消するためにデ
ータメモリ手段に電荷を何度も繰り返し注入する必要が
ないので、データメモリ手段を無為に疲労させることも
なく、電力を無用に消費することもない。
【００８４】本発明のデータ記憶装置によるデータ記憶
方法では、本発明のデータ設定装置が二値データの一方
のデータ設定として複数のデータメモリ手段に電荷を注
入すると、そのデータメモリ手段が注入される電荷を蓄
積することにより、データ設定された二値データの消失
や変化を防止することができ、設定データの保持性能が
良好である。
【００８５】本発明の情報記憶媒体に格納されているプ
ログラムをデータ設定装置のコンピュータに読み取らせ
て対応する処理動作を実行させると、そのデータ設定装
置は、二値データの一方のデータ設定となるデータメモ
リ手段への電荷注入が完了すると、少なくとも二値デー
タが読出自在となる所定時間を時間積算手段が積算し、
この時間積算が完了するとトラップ解消手段がデータメ
モリ手段に蓄積電荷の減少を補償する電荷を注入するこ
とにより、データメモリ手段の蓄積電荷が経時的に減少
することを防止できるので、データメモリ手段にデータ
設定された二値データの消失や変化を防止することがで
き、それでいて、この電荷減少を解消するためにデータ
メモリ手段に電荷を何度も繰り返し注入する必要がない
ので、データメモリ手段を無為に疲労させることもな
く、電力を無用に消費することもない。
【図面の簡単な説明】
【図１】本発明のデータ記憶装置の実施の一形態である
フラッシュメモリによるデータ記憶方法を示すフローチ
ャートである。
【図２】フラッシュメモリの電気的な構造を示す模式的
なブロック図である。
【図３】データメモリ手段であるメモリセルの積層構造
を示す模式的な断面図である。
【図４】メモリセルの蓄積電荷の経時変化を示すタイム
チャートである。
【図５】メモリセルのＦＧからトンネル酸化膜に流出す
る電流の経時変化を示すタイムチャートである。
【図６】データ記憶方法の一変形例を示すタイムチャー
トである。
【図７】公知例で想定されているＦＧからトンネル酸化
膜に流出する電流の経時変化を示すタイムチャートであ
る。
【図８】公知例で想定されているメモリセルの蓄積電荷
の経時変化を示すタイムチャートである。
【図９】本発明者がシミュレートした電流の経時変化を
示すタイムチャートである。
【符号の説明】
１００ データ記憶装置であるフラッシュメモリ １０１ データメモリ手段であるメモリセル １０４ ＦＧ １０８ トンネル酸化膜 １３１ 電荷注入手段の一部に相当するソースドライ
バ １３２ 電荷注入手段の一部に相当するドレインドラ
イバ １３３ 電荷注入手段の一部に相当するビットドライ
バ １３４ 電荷注入手段の一部に相当するワードドライ
バ １３５ 各種手段に相当するコントロール回路

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定方法であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入し、 この電荷注入が完了すると少なくとも二値データが読出
    自在となる所定時間を積算し、 この時間積算が完了すると全部の前記データメモリ手段
    に蓄積電荷の減少を補償する電荷を一様に注入するよう
    にしたデータ設定方法。
  2. 【請求項２】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定方法であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入し、 このデータメモリ手段に注入された電荷の適否を直後に
    判定し、 これで判定された注入不良を補償する電荷を該当する前
    記データメモリ手段に注入し、 この電荷注入より以後に全部の前記データメモリ手段に
    蓄積電荷の減少を補償する電荷を一様に注入するように
    したデータ設定方法。
  3. 【請求項３】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定方法であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入し、 このデータメモリ手段に注入された電荷の適否を直後に
    判定し、 これで判定された注入不良を補償する電荷を該当する前
    記データメモリ手段に注入し、 これらの動作が完了すると少なくとも二値データが読出
    自在となる所定時間を積算し、 この時間積算が完了すると全部の前記データメモリ手段
    に蓄積電荷の減少を補償する電荷を一様に注入するよう
    にしたデータ設定方法。
  4. 【請求項４】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定方法であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入し、 この電荷注入が完了すると少なくとも二値データが読出
    自在となる所定時間を積算し、 この時間積算が完了すると前記データメモリ手段の蓄積
    電荷の減少を検出し、 これで検出された電荷減少を補償する電荷を該当する前
    記データメモリ手段に注入するようにしたデータ設定方
    法。
  5. 【請求項５】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定方法であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入し、 このデータメモリ手段に注入された電荷の適否を直後に
    判定し、 これで判定された注入不良を補償する電荷を該当する前
    記データメモリ手段に注入し、 この電荷注入より以後に前記データメモリ手段の蓄積電
    荷の減少を検出し、 これで検出された電荷減少を補償する電荷を該当する前
    記データメモリ手段に注入するようにしたデータ設定方
    法。
  6. 【請求項６】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定方法であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入し、 このデータメモリ手段に注入された電荷の適否を直後に
    判定し、 これで判定された注入不良を補償する電荷を該当する前
    記データメモリ手段に注入し、 これらの動作が完了すると少なくとも二値データが読出
    自在となる所定時間を積算し、 この時間積算が完了すると前記データメモリ手段の蓄積
    電荷の減少を検出し、 これで検出された電荷減少を補償する電荷を該当する前
    記データメモリ手段に注入するようにしたデータ設定方
    法。
  7. 【請求項７】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定装置であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入する電荷注入手段と、 該電荷注入手段による前記データメモリ手段への電荷注
    入が完了すると少なくとも二値データが読出自在となる
    所定時間を積算する時間積算手段と、 該時間積算手段が時間積算を完了すると全部の前記デー
    タメモリ手段に蓄積電荷の減少を補償する電荷を一様に
    注入するトラップ解消手段と、を具備しているデータ設
    定装置。
  8. 【請求項８】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定装置であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入する電荷注入手段と、 該電荷注入手段による前記データメモリ手段への注入電
    荷の適否を直後に判定する注入確認手段と、 該注入確認手段により判定された注入不良を補償する電
    荷を該当する前記データメモリ手段に注入するベリファ
    イ実行手段と、 該ベリファイ実行手段による電荷注入より以後に全部の
    前記データメモリ手段に蓄積電荷の減少を補償する電荷
    を一様に注入するトラップ解消手段と、を具備している
    データ設定装置。
  9. 【請求項９】 複数のデータメモリ手段に選択的に電荷
    を蓄積させて二値データを読出自在に設定するデータ設
    定装置であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入する電荷注入手段と、 該電荷注入手段による前記データメモリ手段への注入電
    荷の適否を直後に判定する注入確認手段と、 該注入確認手段により判定された注入不良を補償する電
    荷を該当する前記データメモリ手段に注入するベリファ
    イ実行手段と、 該ベリファイ実行手段による電荷注入が完了すると少な
    くとも二値データが読出自在となる所定時間を積算する
    時間積算手段と、 該時間積算手段が時間積算を完了すると全部の前記デー
    タメモリ手段に蓄積電荷の減少を補償する電荷を一様に
    注入するトラップ解消手段と、を具備しているデータ設
    定装置。
  10. 【請求項１０】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入する電荷注入手段と、 該電荷注入手段による前記データメモリ手段への電荷注
    入が完了すると少なくとも二値データが読出自在となる
    所定時間を積算する時間積算手段と、 該時間積算手段が時間積算を完了すると前記データメモ
    リ手段の蓄積電荷の減少を検出する蓄積確認手段と、 該蓄積確認手段により検出された電荷減少を補償する電
    荷を該当する前記データメモリ手段に注入するトラップ
    解消手段と、を具備しているデータ設定装置。
  11. 【請求項１１】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入する電荷注入手段と、 該電荷注入手段による前記データメモリ手段への注入電
    荷の適否を直後に判定する注入確認手段と、 該注入確認手段により判定された注入不良を補償する電
    荷を該当する前記データメモリ手段に注入するベリファ
    イ実行手段と、 該ベリファイ実行手段による電荷注入より以後に前記デ
    ータメモリ手段の蓄積電荷の減少を検出する蓄積確認手
    段と、 該蓄積確認手段により検出された電荷減少を補償する電
    荷を該当する前記データメモリ手段に注入するトラップ
    解消手段と、を具備しているデータ設定装置。
  12. 【請求項１２】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置であって、 前記データメモリ手段に二値データの一方のデータ設定
    として電荷を注入する電荷注入手段と、 該電荷注入手段による前記データメモリ手段への注入電
    荷の適否を直後に判定する注入確認手段と、 該注入確認手段により判定された注入不良を補償する電
    荷を該当する前記データメモリ手段に注入するベリファ
    イ実行手段と、 該ベリファイ実行手段による電荷注入が完了すると少な
    くとも二値データが読出自在となる所定時間を積算する
    時間積算手段と、 該時間積算手段が時間積算を完了すると前記データメモ
    リ手段の蓄積電荷の減少を検出する蓄積確認手段と、 該蓄積確認手段により検出された電荷減少を補償する電
    荷を該当する前記データメモリ手段に注入するトラップ
    解消手段と、を具備しているデータ設定装置。
  13. 【請求項１３】 注入される電荷を蓄積する複数のデー
    タメモリ手段と、 請求項７ないし１２の何れか一記載のデータ設定装置
    と、を具備しているデータ記憶装置。
  14. 【請求項１４】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置のコンピュータが読取自在なソフトウェアが格
    納されている情報記憶媒体であって、 二値データの一方のデータ設定となる前記データメモリ
    手段への電荷注入が完了すると少なくとも二値データが
    読出自在となる所定時間を積算すること、 この時間積算が完了すると全部の前記データメモリ手段
    に蓄積電荷の減少を補償する電荷を一様に注入するこ
    と、を前記コンピュータに制御させるためのプログラム
    が格納されていることを特徴とする情報記憶媒体。
  15. 【請求項１５】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置のコンピュータが読取自在なソフトウェアが格
    納されている情報記憶媒体であって、 二値データの一方のデータ設定として前記データメモリ
    手段に注入された電荷の適否を直後に判定すること、 これで判定された注入不良を補償する電荷を該当する前
    記データメモリ手段に注入すること、 この電荷注入より以後に全部の前記データメモリ手段に
    蓄積電荷の減少を補償する電荷を一様に注入すること、
    を前記コンピュータに制御させるためのプログラムが格
    納されていることを特徴とする情報記憶媒体。
  16. 【請求項１６】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置のコンピュータが読取自在なソフトウェアが格
    納されている情報記憶媒体であって、 二値データの一方のデータ設定として前記データメモリ
    手段に注入された電荷の適否を直後に判定すること、 これで判定された注入不良を補償する電荷を該当する前
    記データメモリ手段に注入すること、 これらの動作が完了すると少なくとも二値データが読出
    自在となる所定時間を積算すること、 この時間積算が完了すると全部の前記データメモリ手段
    に蓄積電荷の減少を補償する電荷を一様に注入するこ
    と、を前記コンピュータに制御させるためのプログラム
    が格納されていることを特徴とする情報記憶媒体。
  17. 【請求項１７】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置のコンピュータが読取自在なソフトウェアが格
    納されている情報記憶媒体であって、 二値データの一方のデータ設定となる前記データメモリ
    手段への電荷注入が完了すると少なくとも二値データが
    読出自在となる所定時間を積算すること、 この時間積算が完了すると前記データメモリ手段の蓄積
    電荷の減少を検出すること、 これで検出された電荷減少を補償する電荷を該当する前
    記データメモリ手段に注入すること、を前記コンピュー
    タに制御させるためのプログラムが格納されていること
    を特徴とする情報記憶媒体。
  18. 【請求項１８】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置のコンピュータが読取自在なソフトウェアが格
    納されている情報記憶媒体であって、 二値データの一方のデータ設定として前記データメモリ
    手段に注入された電荷の適否を直後に判定すること、 これで判定された注入不良を補償する電荷を該当する前
    記データメモリ手段に注入すること、 この電荷注入より以後に前記データメモリ手段の蓄積電
    荷の減少を検出すること、 これで検出された電荷減少を補償する電荷を該当する前
    記データメモリ手段に注入すること、を前記コンピュー
    タに制御させるためのプログラムが格納されていること
    を特徴とする情報記憶媒体。
  19. 【請求項１９】 複数のデータメモリ手段に選択的に電
    荷を蓄積させて二値データを読出自在に設定するデータ
    設定装置のコンピュータが読取自在なソフトウェアが格
    納されている情報記憶媒体であって、 二値データの一方のデータ設定として前記データメモリ
    手段に注入された電荷の適否を直後に判定すること、 これで判定された注入不良を補償する電荷を該当する前
    記データメモリ手段に注入すること、 これらの動作が完了すると少なくとも二値データが読出
    自在となる所定時間を積算すること、 この時間積算が完了すると前記データメモリ手段の蓄積
    電荷の減少を検出すること、 これで検出された電荷減少を補償する電荷を該当する前
    記データメモリ手段に注入すること、を前記コンピュー
    タに制御させるためのプログラムが格納されていること
    を特徴とする情報記憶媒体。
JP14978599A 1999-05-28 1999-05-28 データ設定方法および装置、データ記憶装置、情報記憶媒体 Pending JP2000339977A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14978599A JP2000339977A (ja) 1999-05-28 1999-05-28 データ設定方法および装置、データ記憶装置、情報記憶媒体
US09/580,957 US6285592B1 (en) 1999-05-28 2000-05-30 Data storage device having superior data retention characteristic and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14978599A JP2000339977A (ja) 1999-05-28 1999-05-28 データ設定方法および装置、データ記憶装置、情報記憶媒体

Publications (1)

Publication Number Publication Date
JP2000339977A true JP2000339977A (ja) 2000-12-08

Family

ID=15482671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14978599A Pending JP2000339977A (ja) 1999-05-28 1999-05-28 データ設定方法および装置、データ記憶装置、情報記憶媒体

Country Status (2)

Country Link
US (1) US6285592B1 (ja)
JP (1) JP2000339977A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139452A (ja) * 2015-01-23 2016-08-04 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP2018190477A (ja) * 2017-05-01 2018-11-29 ローム株式会社 不揮発性半導体記憶装置
JP2022510412A (ja) * 2018-12-07 2022-01-26 長江存儲科技有限責任公司 メモリシステムをプログラムするための方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365001B (en) * 1996-10-17 1999-07-21 Hitachi Ltd Non-volatile semiconductor memory apparatus and the operation method
JP4002710B2 (ja) 2000-01-31 2007-11-07 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6597609B2 (en) 2001-08-30 2003-07-22 Micron Technology, Inc. Non-volatile memory with test rows for disturb detection
TW578271B (en) * 2002-12-18 2004-03-01 Ememory Technology Inc Fabrication method for flash memory having single poly and two same channel type transistors
US7409490B2 (en) * 2006-04-15 2008-08-05 Yi-Chun Liu Method of flash memory management
US8902669B2 (en) * 2012-11-08 2014-12-02 SanDisk Technologies, Inc. Flash memory with data retention bias

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253059A (en) * 1979-05-14 1981-02-24 Fairchild Camera & Instrument Corp. EPROM Reliability test circuit
KR900019027A (ko) * 1988-05-23 1990-12-22 미다 가쓰시게 불휘발성 반도체 기억장치
JP2720860B2 (ja) * 1995-11-30 1998-03-04 日本電気株式会社 不揮発性半導体記憶装置の動作条件の設定方法
JP3584607B2 (ja) 1996-05-10 2004-11-04 ソニー株式会社 不揮発性記憶装置
TW380255B (en) * 1997-02-26 2000-01-21 Toshiba Corp Semiconductor memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139452A (ja) * 2015-01-23 2016-08-04 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP2021166113A (ja) * 2015-01-23 2021-10-14 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP7179913B2 (ja) 2015-01-23 2022-11-29 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP2018190477A (ja) * 2017-05-01 2018-11-29 ローム株式会社 不揮発性半導体記憶装置
JP2022510412A (ja) * 2018-12-07 2022-01-26 長江存儲科技有限責任公司 メモリシステムをプログラムするための方法

Also Published As

Publication number Publication date
US6285592B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
US7184313B2 (en) Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
EP1182669B1 (en) Non-volatile semiconductor memory device
JP3189740B2 (ja) 不揮発性半導体メモリのデータ修復方法
US5508959A (en) Programming method for the selective healing of over-erased cells on a flash erasable programmable read-only memory device
US7965562B2 (en) Predictive programming in non-volatile memory
US8902658B1 (en) Three-dimensional NAND memory with adaptive erase
CN101510442B (zh) 存储器阵列的操作方法
US6563752B2 (en) Qualification test method and circuit for a non-volatile memory
US20080055979A1 (en) Method of monitoring an erase threshold voltage distribution in a nand flash memory device
KR950001775A (ko) 불휘발성 반도체 메모리장치
JP2000011670A (ja) 不揮発性メモリを有する機器
US9558846B1 (en) Feedback validation of arbitrary non-volatile memory data
JP2000173279A (ja) 不揮発性半導体記憶装置とその消去検証方法
US20160343454A1 (en) Stress patterns to detect shorts in three dimensional non-volatile memory
US20040015649A1 (en) Circuit for supplying program/erase voltages in flash memory device
JP2000339977A (ja) データ設定方法および装置、データ記憶装置、情報記憶媒体
JP2002334589A (ja) 基準セルをリフレッシュする方法および装置
US20160180957A1 (en) Semiconductor device
US6459619B1 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
KR100250962B1 (ko) 불휘발성 반도체 기억 장치의 스크리닝 방법
US8045390B2 (en) Memory system with dynamic reference cell and method of operating the same
US11769558B2 (en) Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
US6873550B2 (en) Method for programming and erasing an NROM cell
US20090080255A1 (en) Nonvolatile semiconductor memory device
US9508421B2 (en) Memory device, storage apparatus and method for diagnosing slow memory cells