JP2000347646A - 表示制御装置および表示システム - Google Patents

Abstract

(57)【要約】 【課題】 フォントパターンをシフト表示する場合、マ
イクロプロセッサのソフト処理により行わせると、表示
処理によるマイクロプロセッサの負荷が増し、表示処理
の高速化の妨げとなったり、他の制御処理を行うのにマ
イクロプロセッサの処理能力に十分な余裕が確保できな
いと云う課題があった。 【解決手段】 表示装置（８０）の全画素の表示データ
を記憶可能であって所定のビット単位で表示データの書
込みが行われる表示メモリ（１６）を備え、更に、上記
所定ビット単位の表示データのビット位置をシフト可能
なビットシフト手段（１０）と、ビットシフトされた表
示データの任意のビットの書込みを阻止可能なライトマ
スク手段（１１）とを備え、表示すべきフォントパター
ンの各行の表示データに対しそれぞれビットシフト手段
（１０）により所定量のシフトを行ってライトマスク手
段（１１）により許可されたビットデータのみを表示メ
モリ（１６）に書き込むことにより、表示画面の水平方
向に所定ドットシフトしたフォントパターンを表示可能
にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数の表示セグ
メントが２次元配列された表示部（例えばドットマトリ
ックス型表示部）の表示制御を行う表示制御装置、更に
は、文字列を任意のドット位置に表示させる表示制御に
適用して有効な技術に関し、例えば液晶表示制御装置に
利用して有効な技術に関する。

【０００２】

【従来の技術】複数の表示画素が例えばマトリックス状
に２次元配列された表示部を有する電子機器として、例
えば、ドットマトリックス型液晶表示パネルからなる表
示部を備えた携帯型電話やページャーなどの携帯用電子
機器がある。このような携帯用電子機器の表示制御にお
いては、例えば、液晶表示部を予め所定ドット（例えば
８×８ドット）毎に分割した複数の桝目で構成されたも
のとみなし、これら固定された各桝目に所定ドット（例
えば８×８ドット）の文字等キャラクタを表示させ、そ
れらを並べて文字列等の表示を行う制御をしている。さ
らに、表示部は複数行の文字列を表示可能に構成されて
おり、表示制御を全行に渡って繰り返し行うことで連続
した表示が実現される。

【０００３】このように所定ドット単位でキャラクタ表
示を行うのは表示制御システムの構成が、表示したいキ
ャラクタをコードで扱い、表示の際にそのコードにより
キャラクタデータ（例えば漢字フォントデータ）が記憶
されたＣＧＲＯＭ（character generate ROM）からパタ
ーンデータを読み出す構成とされていたためである。液
晶表示システムは、液晶パネルと、この液晶パネルの表
示部と１対１対応で表示内容が格納される表示ＲＡＭを
備え表示内容に従って液晶パネルのコモン端子とセグメ
ント端子に印加する駆動信号を形成し出力する液晶コン
トロールドライバと、表示データおよびキャラクタデー
タを記憶するメモリ、並びに、表示データを読み出して
表示ＲＡＭに書き込んでいくマイクロプロセッシングユ
ニット（以下マイクロプロセッサと称する）等などを備
えた構成が一般的である。

【０００４】

【発明が解決しようとする課題】ところで、近年、携帯
機器の高機能化に伴い、表示部に表示される内容の多様
化が進んでいる。例えば、図１３に示すように、表示部
の任意の位置にウインドウ表示を行い、このウインドウ
表示の内部にキャラクタ表示を行ったり、キャラクタ表
示を水平方向に数ドットずつスクロールさせると云った
グラフィカルな表示が行いたいことがある。このような
表示を行うには、キャラクタの表示パターンをドット単
位でシフトさせ１つのキャラクタを２つの桝目にまたが
って表示させるように表示データを加工する必要があ
る。

【０００５】このようなキャラクタのシフト表示は、マ
イクロプロセッサのソフト処理により実現することが出
来る。即ち、キャラクタ表示を水平方向に数ドットシフ
トさせる場合、図１１（ａ）に示すように、まず、マイ
クロプロセッサにより１文字目のキャラクタデータの１
行分の表示データ（以下、単位表示データと称する）を
読み出し（ステップＪ１）、この単位表示データを数ド
ット分シフトさせる（ステップＪ２〜Ｊ９）。更に、２
文字目のキャラクタデータの１行分の単位表示データを
読み出し（ステップＪ１０）、この単位表示データを数
ドット分シフトさせる（ステップＪ１１〜Ｊ１８）。次
いで、これらシフト後の表示データをマイクロプロセッ
サにより論理演算して数ドットずつずれた２桝分の表示
データを生成する（ステップＪ１９）。そして、これら
２枡分の表示データを１枡分ずつ順次表示ＲＡＭに転送
して書込む（ステップＪ２０，Ｊ２１）。次に２文字目
と３文字目の表示データを読み出して上記と同じ処理を
行う。そして、このような処理を１行の全キャラクタに
ついて繰り返し行うことで、１行の全キャラクタが数ド
ット水平にずれた表示が可能となる。

【０００６】しかしながら、上記のように、ソフト処理
によりキャラクタ表示のシフト制御を行うと、マイクロ
プロセッサにおける表示制御のための処理量が膨大にな
ってしまい、携帯用電子機器の他の制御処理に影響を及
ぼしたり、表示処理の高速化の妨げとなると云う問題点
があった。

【０００７】この発明は、上記実状に鑑みてなされたも
ので、キャラクタ表示の水平方向ドット単位のシフト制
御をハード的に行うことを可能とし、表示制御における
マイクロプロセッサの負荷低減、処理速度の高速化が図
れる表示制御装置および表示装置を提供することを目的
としている。

【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１０】すなわち、表示装置の全画素の表示データ
を記憶可能であって所定のビット単位で表示データの書
込みが行われる表示メモリを備え、更に、上記所定ビッ
ト単位の表示データのビット位置をシフト可能なビット
シフト手段と、ビットシフトされた表示データの任意の
ビットの書込みを阻止可能なライトマスク手段とを備
え、表示すべきフォントパターンの各行の表示データに
対しそれぞれ上記ビットシフト手段により所定量のシフ
トを行って上記ライトマスク手段により許可されたビッ
トデータのみを上記表示メモリに書き込むことにより、
表示画面の水平方向に所定ドットシフトしたフォントパ
ターンを表示可能にした。

【００１１】更に、表示すべきフォントパターンの各行
の表示データを順次上記表示メモリに書き込むためのア
ドレスを生成するアドレス生成手段と、該アドレス生成
手段により生成されたアドレスに応じて上記ライトマス
ク手段のマスク情報信号を反転させるマスク反転手段と
を備え、このマスク反転手段により表示画面の水平方向
に隣接して表示されるフォントパターンのマスク位置を
交互に切り換えながら書き込みを行うことで水平方向に
所定ドットシフトしたフォントパターン列を連続的に表
示可能にした。

【００１２】これらの表示制御により、フォントパター
ンを任意のドット位置に表示させる場合に、マイクロプ
ロセッサのソフトフェア処理で行わせる場合に比べてマ
イクロプロセッサの処理量が大幅に軽減される。

【００１３】また、上記ライトマスク手段のマスク情報
信号によって所定ビットの書込みが阻止された第１のフ
ォントパターンの表示データと、上記マスク情報信号を
反転した信号によって所定ビットの書込みが阻止された
第２のフォントパターンの表示データとが、上記表示メ
モリの同一アドレス位置に書込まれることにより水平方
向に所定ドットシフトしたフォントパターン列が連続し
て表示可能となる。

【００１４】また、上記ビットシフト手段が、最終ビッ
トを先端ビットにシフト可能な巡回ビットシフト手段か
らなり、表示画面上の水平方向終端の表示データと水平
方向始端の表示データとは隣接した画素の表示データと
みなされることで、画面水平方向端部に表示されるフォ
ントの表示データの加工を簡単に行うことが出来る。

【００１５】更に、ライトマスク手段のマスク情報を設
定可能なライトマスクレジスタや、アドレス生成手段の
機能を切り替えるためのモードレジスタを備えること
で、これらレジスタ設定により容易に所望の表示制御を
行うことができ、マイクロプロセッサの負担を軽減する
ことが出来る。

【００１６】

【発明の実施の形態】以下、この発明の好適な実施の形
態を図面に基づいて説明する。

【００１７】図１は、本発明の好適な実施の形態である
液晶コントロールドライバ１を備えた携帯電話１００の
全体構成を示すブロック図である。

【００１８】この携帯電話１００は、表示部としての液
晶ディスプレイ８０、アンテナ８１、スピーカ８２、マ
イク８３、本発明に係る表示制御装置としての液晶コン
トロールドライバ１、音声インターフェース９１、高周
波インターフェース９２、音声信号や送受信信号に係る
信号処理を行うＤＳＰ（Digital Signal Processor）９
４、カスタム機能を提供するＡＳＩＣ（application s
pecific integratedcircuits）９５、表示制御を含め
装置全体の制御を行うデータ処理装置としてのマイクロ
コンピュータ９６（マイクロプロセッサ９６Ａ（ＭＰ
Ｕ：micro processor unit）を内蔵する）、および、メ
モリ９７等を備えてなる。

【００１９】図１中、９０は１個の電子基板を示してい
る。ＤＳＰ９４、ＡＳＩＣ９５およびマイクロコンピュ
ータ９６は、１チップ上に設けられベースバンド部９３
を構成している。

【００２０】図２は液晶コントロールドライバ１の詳細
を示すブロック図、図３は液晶コントロールドライバ１
内のシフト表示に係る構成の詳細を示すブロック図であ
る。このうち図２は、図１のシステム中の表示系の部分
を示しており、マイクロプロセッサ９６Ａは図１のマイ
クロコンピュータ９６に相当し、液晶パネル８０Ａは図
１の液晶ディスプレイ８０に相当する。これらマイクロ
プロセッサ９６Ａ、メモリ９７、液晶パネル８０Ａおよ
び液晶コントロールドライバ１により本発明に係る表示
システムが構成されている。

【００２１】メモリ９７は、例えば所定のブロック単位
で一括消去可能なフラッシュメモリ等から構成され、表
示制御を含む携帯電話１００全体の制御プログラムや制
御データが記憶されると共に、２次元的な表示パターン
として文字フォント等の表示データが格納されたパター
ンメモリであるＣＧＲＯＭ（character generator read
only memory）としての機能を兼ね備えている。

【００２２】液晶パネル８０Ａは、多数の表示画素がマ
トリックス状（例えば１２８×１２８ドット）に配列さ
れたドットマトリックス方式のパネルである。特に制限
されないが、この実施の形態では１ドットの表示データ
として２ビットが割り当てられており、液晶コントロー
ルドライバ１はこの液晶パネル８０Ａに４階調の表示を
行うように駆動信号を形成し出力する。

【００２３】液晶コントロールドライバ１は、基準とな
るクロックパルスを生成するパルスジェネレータ２、ク
ロックパルスに基づいてチップ内部のタイミング制御信
号を発生するタイミング発生回路3、インストラクショ
ンレジスタ４、インストラクションデコーダ５、データ
入力部を構成するシステムインターフェース６、アドレ
ス生成手段やデータ書込み手段を構成するアドレスカウ
ンタ７、コモンシフトレジスタ８、コモンドライバ９、
ビットシフト手段を構成するビットオペレーション回路
１０、ライトマスク手段としてのライトマスク制御回路
１１、リードデータラッチ回路１２、ラッチ回路１３、
セグメントドライバ１４、昇圧回路１５、表示メモリと
してのグラフィックＲＡＭ（random access memory）１
６、液晶駆動電圧選択回路１７、４階調制御回路１８、
ウインドーカーソル制御回路１９、コントラスト調整を
行うコントラスト調整回路２０、温度等に応じて液晶駆
動電圧のバイアス値をコントロールする駆動バイアス制
御回路２１、および、電源回路２２等を備えてなる。

【００２４】この液晶コントロールドライバ１は、マイ
クロプロセッサ９６Ａからの指令およびデータに基づい
て上述した液晶パネル８０Ａに表示するとき、表示デー
タが液晶パネルと１対１対応でグラフィックＲＡＭ１６
に格納されるように、例えば１６ビット単位で順次書き
込んでいく描画処理（入力処理、加工処理、書込み処理
等）を行うと共に、グラフィックＲＡＭ１６から順次表
示データを読み出して液晶パネル８０Ａのコモン電極と
セグメント電極に印加する信号を形成して駆動する表示
処理を行う装置である。この実施の形態では、キャラク
タパターンは１６×１６ドットで構成され、表示データ
はこのうち横方向８ドット分の１６ビットを単位表示デ
ータ（８ドット×４階調の２ビット＝１６ビット）とし
て書き込み処理を行うようにされている。

【００２５】システムインターフェース６は、マイクロ
プロセッサ９６Ａとの間で描画などに要する制御コマン
ドコード（インストラクション）や表示データ等の信号
の送受信をするインターフェースである。マイクロプロ
セッサ９６Ａとシステムインターフェース６との間に
は、データ送信先のチップを選択するチップセレクト信
号ＣＳ、データ入力先のレジスタを選択するレジスタセ
レクト信号ＲＳ、リード／ライトの制御信号Ｅ／ＷＲ，
ＲＷ／ＲＤなどが送信される制御信号線、制御コマンド
データや表示データなどの１６ビットデータ信号ＤＢ０
〜ＤＢ１５が送受信されるデータ信号線とが設けられて
いる。リード／ライト制御信号としてＥ／ＷＲとＲＷ／
ＲＤの２種類用意されているのは、６８系のＭＰＵとＺ
８０系のＭＰＵとの両方に対応できるようにするためで
ある。

【００２６】図３に示すように、このシステムインター
フェース６には、１６ビットの単位表示データをまとめ
て入力・ラッチしてビットオペレーション回路１０に供
給するライトデータラッチ６ａが設けられている。

【００２７】インストラクションレジスタ４にはシステ
ムインターフェース６を介してマイクロプロセッサ９６
Ａからの制御コマンドコードが格納され、インストラク
ションデコーダ５はこの制御コマンドコードをデコード
して各回路に対する制御信号や後述のレジスタに対する
設定データを形成して出力する。ビットオペレーション
回路１０はマイクロプロセッサ９６Ａからの表示データ
を保持すると共に表示データの加工を行ってグラフィッ
クＲＡＭ１６に出力する。図３に示すように、ビットオ
ペレーション回路１０には、８ドット（１６ビット）の
表示データを循環シフトさせるための巡回ビットシフト
手段であるビットローテーション回路１０Ａと、このビ
ットローテーション回路１０Ａにおけるシフト量（ドッ
ト数）を指定する３ビットのローテーションデータＲＴ
２−０を設定可能なローテーションレジスタ１０ａとが
設けられている。

【００２８】上記ビットローテーション回路１０Ａに
は、既に表示されている表示内容をすかした状態で新た
な表示を上書きする場合などに、グラフィックＲＡＭ１
から読み出された表示データを保持するリードラッチ１
２のデータと新たな表示データ（ライトデータ）とを論
理演算する論理演算部１０Ｂも設けられている。

【００２９】また、本実施の形態の液晶コントローラド
ライバ１には、１６ビットの表示データのうち書込みを
行わないビットを指定する１６ビットのライトマスクデ
ータ（マスク情報）ＷＭ１５−０を保持するライトマス
クレジスタ１１ａと、書込み用のアドレスカウンタ７の
動作モードを指定する２ビットのアドレスカウントモー
ドデータ（モード指定データ）ＡＭ１−０を設定可能な
カウントモードレジスタ７ａが設けられている。アドレ
スカウンタ７は、後述のように通常の書込み動作時とビ
ットローテーションを行った書込み時とで異なるアドレ
ス更新動作をする。

【００３０】図４には、ビットローテーション回路１０
Ａの動作内容を説明する模式図を、図５には、ビットロ
ーテーション回路１０Ａの作用を説明する表示パターン
の変化の様子を示す。

【００３１】ビットローテーション回路１０Ａは、例え
ば、終端ビットを先頭ビットへシフト可能な循環シフト
レジスタ等により構成され、上記のローテーションレジ
スタ１０ａに記憶されたローテーションデータＲＴ２−
０が示すドット量だけ右側に循環シフトした後、次の論
理演算部１０Ｂに出力する。図４に示すように、この実
施の形態では、１ドットに２ビットの表示データが対応
しているため、ローテーションデータＲＴ２−１の値が
「１」で１ドットシフトさせる場合は、表示データが２
ビット分シフトされる。すなわち、１６ビットの単位表
示データＤＢ０〜ＤＢ１５が、２ビットシフトしてロー
テーションされた単位表示データＤＢ１４，ＤＢ１５，
ＤＢ０〜ＤＢ１３に加工されて出力される。この加工に
より、図５（ａ）に示す表示データが入力された場合
に、１ドット巡回されて図５（ｂ）に示す表示が行われ
る。

【００３２】リードデータラッチ回路１２（図２）は、
上記論理演算部１０Ｂ（図３）の演算処理のために、既
に書き込まれている表示データをグラフィックＲＡＭ１
６から読み出して保持する回路である。

【００３３】グラフィックＲＡＭ１６は、例えば、１２
８ドット×１２８ドット構成の液晶パネル８０Ａに表示
させる全表示データをビットマップ方式で記憶するメモ
リであり、この実施の形態では、液晶パネル８０Ａの１
ドットに対して２ビットの表示データを与えるので、４
０９６バイトの記憶容量を有する。

【００３４】図６には、グラフィックＲＡＭ１６内の表
示データのビットと液晶パネルの各セグメント電極との
対応関係を説明する図を示す。この実施の形態では、各
セグメント電極SEG１〜SEG８に印加される電圧を４段階
に変化させて４階調表示を行うので、１個のセグメント
電極（例えばSEG１）に対して２ビット分の表示データ
（例えばＤＢ０，ＤＢ１）が対応づけられている。

【００３５】アドレスカウンタ７は、グラフィックＲＡ
Ｍ１６に表示データを書込む先のアドレスを自動生成す
る回路である。なお、グラフィックＲＡＭ１６から表示
データを順次読み出す表示用アドレスカウンタは別途設
けられる。アドレスカウンタ７は、マイクロプロセッサ
９６Ａによる最初のアドレス指定と、カウントモードレ
ジスタ７ａによるモード指定に基づき、その後の書込み
アドレスを１個ずつ生成していく。

【００３６】図６に示すように、グラフィックＲＡＭ１
６への書込み処理は１６ビット分のデータを１単位とし
て処理される。即ち、グラフィックＲＡＭ１６内の１６
ビットの記憶セルに対して１アドレス（例えば「＃００
０Ｈ」）が付与され、１つのアドレスにより１６ビット
の記憶セルの書き込みが行われる。このようなアドレス
の取り扱いにより、マイクロプロセッサ９６Ａからのデ
ータの転送（１６ビット）に対応して描画処理を効率良
く行うことが出来る。また、描画開始位置はマイクロプ
ロセッサ９６Ａによるアドレスカウンタ７への最初のア
ドレス指定により指定されるので、液晶パネル８０Ａの
任意のアドレス位置から描画を開始させることが出来
る。

【００３７】アドレスカウンタ７によるアドレス生成の
モードは複数種類（例えば３モード）ある。例えば、８
ドット毎に水平方向にずらしていく水平順次アドレス生
成モード、８ドット毎に垂直方向に１個ずつずらしてい
く垂直順次アドレス生成モード、並びに、本発明の特徴
とする水平スムーススクロールや任意のドット位置から
の文字表示を可能にする書込みの際に用いるジグザグモ
ードである。

【００３８】図７には、このジグザグモードによるアド
レス生成の概念図を示す。ジグザグモードは、初期設定
でマイクロプロセッサ９６Ａに指定された最初の１６ビ
ットの表示データの表示位置の８ドットを第１ローカル
ラスタとしたとき、先ずこの第１ローカルラスタの表示
データのアドレス（例えば「＃０００Ｈ」）、次に第１
ローカルラスタの一水平方向（例えば右）に隣接する第
２ローカルラスタの表示データのアドレス（「＃００１
Ｈ」）、その次に第１ローカルラスタの一垂直方向（例
えば下）に隣接する第３ローカルラスタの表示データの
アドレス（「＃０１０Ｈ」）、この第３ローカルラスタ
の水平方向に隣接する第４ローカルラスタの表示データ
のアドレス（「＃０１１Ｈ」）……と云った順序で、表
示画面上でジグザグに進むようにアドレスが生成され
る。つまり、１つのローカルラスタに着目すると２回ず
つアドレスが生成される。

【００３９】また、このジグザグモード中、最下段のア
ドレス（例えば「＃７Ｆ１Ｈ」）に達して続く下のロー
カルラスタがない場合には、そのローカルラスタと同列
で最上段のアドレス（例えば第２ローカルラスタ「＃０
０１Ｈ」）に移行（図７中の矢印Ａｒ１の移行）し、以
下同様にしてアドレス生成を続ける。更に、水平方向の
右端のローカルラスタのデータのアドレスに達して、続
く水平方向のローカルラスタがない場合には、水平方向
の左端のローカルラスタを隣接したローカルラスタとみ
なして、図７中の矢印Ａｒ２のように移行しながら同様
にアドレス生成を続ける。

【００４０】ライトマスク制御回路１１（図３）は、ビ
ットオペレーション回路１０からグラフィックＲＡＭ１
６へ１６ビットの単位表示データを書き込む際に、ライ
トマスクデータＷＭ１５−０に基づいて指定されたビッ
トの書込みを阻止する回路である。更に、この実施の形
態ではアドレスカウンタ７の動作モードが上記ジグザグ
モードの場合には、あるローカルラスタのアドレスに１
回目に表示データを書き込む場合と、２回目に書込む場
合とで、書込み有効／無効の範囲を反転させる自動反転
回路（マスク反転手段）が備わっている。すなわち、最
初に上から下までジグザグに書込んでいる間に、左列の
書込み時にはライトマスクデータは同一のままに、右列
の書込み時にはライトマスクデータを反転させる。次に
再び上へ戻ってジグザグに進むときには、左列の書込み
時にライトマスクデータは同一のままに、右列の書込み
時にライトマスクデータを反転させる。このような制御
を繰り返す。

【００４１】図８には、ライトマスク制御回路１１の詳
細な回路図を示す。詳細には、上記ライトマスク制御回
路１１は、例えば１ビットカウンタ（フリップフロップ
１段）からなるライトマスク判定回路１１Ｂ、排他的論
理和回路ＸＯＲ、クロックドインバータあるいはトライ
ステートバッファ等からなるゲート回路１１Ａなどから
構成される。排他的論理和回路ＸＯＲにはライトマスク
レジスタ１１ａから各ビット信号（ライトマスクデータ
ＷＭ１５−０）が出力され、このデータに基づきゲート
回路１１Ａをオン／オフして、ビットオペレーション回
路１０から出力される表示データ（図８中書き込みデー
タと示す）を通過又は遮断する。

【００４２】上記自動反転回路は、ライトマスク判定回
路１１Ｂと排他的論理和回路ＸＯＲとから構成される部
分であり、アドレスカウンタ７のカウント値が奇数か偶
数かで、更に同一アドレスに対する１回目の書込みか２
回目の書込みかで、排他的論理和回路ＸＯＲでライトマ
スクレジスタ１１ａのビット信号をそのままの状態でゲ
ート回路１１Ａに出力させたり（ライトマスク判定回路
１１Ｂの出力信号がＬＯＷの場合）、ライトマスクレジ
スタ１１ａのビット信号を反転させてゲート回路１１Ａ
に出力させたり（ライトマスク判定回路１１Ｂの出力信
号がＨＩＧＨの場合）する。

【００４３】４階調制御回路１８（図２）は、１ドット
に対して２ビットで与えられる表示データをデコードし
て時系列的に４ビットが並んだ４階調データに変換する
回路である。ウインドカーソル制御回路１９は、ウイン
ド表示やカーソル表示を別制御で表示データ中に挿入す
る回路である。

【００４４】ラッチ回路１３、コモンシフトレジスタ
８、タイミング発生回路３、コモンドライバ９、セグメ
ントドライバ１４および液晶駆動電圧選択回路１７は、
表示データに基づきコモン信号とセグメント信号を生成
・出力し液晶パネル８０Ａを１行ずつ表示駆動させてい
く回路（図３中、表示ブロック３０で示す）である。周
知にように液晶は直流電圧が印加されると劣化するの
で、コモンドライバ９、セグメントドライバ１４および
液晶駆動電圧選択回路１７により交流駆動波形が形成さ
れる。電源回路２２は、昇圧回路１５の電圧に基づき４
階調分の液晶駆動電圧を生成する。

【００４５】この実施の形態の液晶コントロールドライ
バ１およびこれを用いた表示システムは、上記のような
構成を有し、そのうち本発明の特徴的な構成であるビッ
トオペレーション回路１０、ライトマスク制御回路１
１、アドレスカウンタ７等により、次のようなデータ処
理が行われ、表示データを左右にシフトさせて表示出力
させることにより水平スムーススクロールや任意のドッ
ト位置からのフォント表示が可能となる。

【００４６】まず、基本的な動作説明を行う。図９は、
実施の形態の液晶コントロールドライバにより行われる
シフト表示制御時のデータ加工の内容（ａ）の１例とＣ
ＧＲＡＭへの書込みの動作の内容（ｂ）を説明するビッ
トデータのチャートである。

【００４７】同図中、ビットオペレーション回路１０に
システムインターフェース６（図２）から入力される単
位表示データを順にライトデータ（１），ライトデータ
（２）……（６）で示している。ここでは、ライトデー
タ（１）〜（６）は連続して２回の同一データが入力さ
れるものとする。更に、ライトマスクデータＷＭ１５−
０の値が「１１１１００００００００００００」（図９
（ａ）の左上段に示す）に、ビットローテーション回路
１０Ａによる循環シフトビット量が４ビット（即ちロー
テーションデータＲＴ２−０の値が「０１０」）に、そ
して、アドレスカウンタ７のカウントモードがジグザグ
モードに設定されているものとする。

【００４８】入力されたライトデータ（１）〜（６）
は、ビットローテーション回路１０Ａを通過すると各々
４ビットずつ同方向（図では右方向）に循環シフトされ
る。更に、ライトマスク処理により、奇数番目の入力デ
ータに対してはライトマスクデータＷＭ１５−０中の
「１」のビットに対応するライトデータのビットを遮断
し、偶数番目の入力データに対してはライトマスクデー
タＷＭ１５−０中の「０」のビットに対応するライトデ
ータのビットを遮断する。上記ライトデータの循環シフ
ト操作とライトマスク処理により、図９（ａ）の右側の
データが生成される。図９では、グレー表示によりライ
トマスクされるビットを示している。

【００４９】次いで、この加工済みのデータをグラフィ
ックＲＡＭ１６に書き込む際、アドレスカウンタ７のジ
グザグモードで得られるアドレスに順に書き込んでいく
と、図９（ｂ）に示すように、ライトデータ（１），
（３），（５）のデータが、グラフィックＲＡＭ１６の
各表示ユニットの番地から４ビット（表示上２ドットに
相当）右にシフトした状態に入力される。また、このと
き、右にシフトしたライトデータ（１），（３），
（５）に隣接するデータは、ライトマスク処理されるた
め以前のデータがそのまま残され（図中「＊」で示
す）、消されたり変更されたりしない。

【００５０】次に、メモリ９７に記憶されたフォントパ
ターンをシフトさせて表示させる場合の描画処理の例を
説明する。

【００５１】図１０は、メモリ９７に記憶されたフォン
トパターン（ａ）と、このフォントパターンをシフト表
示させた場合の液晶パネルの１部分（ｂ）を示す。図１
１（ｂ）は、マイクロプロセッサ９６Ａにより行われる
シフト表示のための描画処理手順の概略を示し、図１２
は、シフト表示処理により処理されていく表示データの
流れを示す。

【００５２】メモリ９７中には、例えば、図１０に示す
ように１６×１６ドットの文字フォントが格納されてい
る。１ドット４階調なのでデータ量にすると５１２ビッ
トである。フォントデータは、１文字の各行の半分（８
ドット）の範囲ｖ１〜ｖ４毎に１単位の表示データとし
てマイクロプロセッサ９６Ａにより読み出される。

【００５３】液晶コントロールドライバ１は、液晶パネ
ル８０Ａに対して、図１０（ｂ）のように８ドット単位
の範囲ｕ１〜ｕ４毎にデータの書き込みを行う。従っ
て、図１０（ｂ）の表示を行うには、フォントデータを
５ドットシフトさせればよい。

【００５４】このような表示を行う場合、図１１（ｂ）
に示すように、マイクロプロセッサ９６Ａは、フォント
データの読み出し（ステップＳ１）、カウントモードＡ
Ｍ１−０の設定（ステップＳ２）、ローテーションデー
タＲＴ２−０の設定（ステップＳ３）、ライトマスクデ
ータＷＭ１５−０の設定（ステップＳ４）、フォントデ
ータの転送（ステップＳ５）を行えば良い。ここで、フ
ォントデータの読み出しおよび転送は、単位表示データ
（縦１×横８ドット＝１６ビット）ごとに行われ、更
に、転送データは同一の表示ユニットに係るデータを２
回連続して転送する。

【００５５】即ち、図１２に示すように、まず、カウン
トモードＡＭ１−０を「１０」としてアドレスカウンタ
７をジグザグモードに、ローテーションデータＲＴ２−
０を「１０１」として５ドットシフトに、ライトマスク
データＷＭ１５−０をシフト量（５ドット）に対応させ
て左端から５ドット分（１０ビット）の範囲をマスク値
（「１」）に設定する。

【００５６】この設定で、順次、フォントデータを１６
ビットの単位表示データずつ液晶コントロールドライバ
１に転送していく。そして、図１２（ａ）に示すよう
に、範囲ｖ１のフォントデータを全部転送すると、ビッ
トローテーション回路１０Ａによりこのフォントデータ
が５ドット循環シフトされて表示データＤＡＴＡ１に加
工される。次いで、アドレスカウンタ７のジグザグモー
ドにより、この表示データＤＡＴＡ１が液晶パネル８０
Ａの範囲ｕ１，ｕ２に対応したグラフィックＲＡＭ１６
のアドレスに書き込まれる。この範囲ｕ１，ｕ２のアド
レスに書き込まれる際、同一行のデータが２回転送され
ると共に、範囲ｕ１側の書き込み時には左側５ドット分
がマスク処理され、範囲ｕ２側の書き込み時には右側３
ドット分がマスク処理される。それにより、範囲ｖ１の
フォントデータが液晶パネル８０Ａの２列の表示範囲ｕ
１，ｕ２にまたがって表示される。

【００５７】同様に、図１２（ｂ），（ｃ）に示すよう
に、フォントデータの範囲ｖ２の部分を液晶パネル８０
Ａの範囲ｕ２，ｕ３に対応したグラフィックＲＡＭ１６
のアドレスに転送し（Ｓｔｅｐ２）、フォントデータの
範囲ｖ３の部分を液晶パネル８０Ａの範囲ｕ３，ｕ４に
対応したグラフィックＲＡＭ１６のアドレスに転送する
（Ｓｔｅｐ３）ことで、フォントデータが５ドット分ず
れて表示されていく。

【００５８】なお、図７の説明では、液晶パネル８０Ａ
の上から下まで連続してアドレスを発生していくと説明
したが、図１０のように、液晶パネル８０Ａの１部分に
文字列を行単位で表示させたい場合には、転送する表示
データの列（例えば範囲ｖ１〜ｖ４の列）が変更する際
に、マイクロプロセッサ９６Ａにより各範囲ｖ１〜ｖ４
の先頭行の書き込みアドレスをアドレスカウンタ７に再
設定して各範囲ｖ１〜ｖ４の表示データを順次グラフィ
ックＲＡＭ１６に書込んでいけばよい。なお、アドレス
カウンタ７にこのような行単位の書込みを可能にするア
ドレス生成モードを設けることも可能である。

【００５９】以上説明したように、上記実施の形態は、
ビットローテーション回路１０Ａおよびライトマスク制
御回路１１により、各表示データを循環シフトさせると
共に、このシフト量に対応する範囲の表示データの書込
みを阻止することで、液晶パネル８０Ａの任意のドット
位置からフォントパターンを表示させることが出来る。
また、液晶コントロールドライバ１側における上記のよ
うなシフト制御機能により、同様な表示をソフトウェア
で行わせる場合に比べマイクロプロセッサ９６Ａの負荷
を大幅に軽減して、携帯電話１００における表示以外の
処理のために十分な余裕を確保することが出来ると共
に、表示制御の高速化を図ることが出来る。

【００６０】また、アドレスカウンタ７のジグザグモー
ドと、ライトマスク制御回路１１の自動反転機能によ
り、マイクロプロセッサ９６Ａはアドレス指定やライト
マスクデータＷＭ１５−０の初期設定を行うのみで、後
は連続的に表示データの転送のみ行えば良いことにな
り、更にマイクロプロセッサ９６Ａの負荷の低減を図る
ことが出来る。

【００６１】更に、アドレスカウンタ７のアドレス生成
途中、垂直方向の終端に達した場合や水平方向の終端に
達した場合でも、アドレスカウンタ７の更新の仕方を変
えたり工夫された更新動作を行わせることで、複数の文
字列を水平方向にスムーススクロールさせたり、画面の
任意のドット位置からウィンド表示させるような場合で
もマイクロプロセッサから連続的にライトデータを転送
することで容易に行うことが出来る。

【００６２】また、ローテーションレジスタ１０ａ、ラ
イトマスクレジスタ１１ａ、カウントモードレジスタ７
ａの設定を行うだけで、その後、表示データの転送のみ
で上記のシフト表示が続けられるので、簡単な制御でシ
フト表示を行えると共に、マイクロプロセッサ９６Ａの
負担をさらに低減できる。

【００６３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施の形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。

【００６４】例えば、表示データの書込み単位は縦１×
横８ドットに限られず、横１×縦１６ドットや２×８ド
ットの設定としても良い。また、この実施の形態では、
ライトマスクデータを１６ビットとし且つライトマスク
を任意のビットに設定できる構成にしているが、ライト
マスクデータを３２ビットとしこのうち連続した１６ビ
ットに「１」を設定し、それを循環シフトさせることで
常にいずれか８ドットの表示データにライトマスクをか
けられる構成としても良いし、更に、ビットローテーシ
ョン回路１０Ａによるシフト量に対応して自動的にライ
トマスクビットが設定される構成としても良い。シフト
量に対応させてライトマスクをかける構成の場合、ロー
テーションレジスタ１０ａのローテーションデータＲＴ
２−０の設定のみで、ライトマスク制御回路１１の設定
も行えることとなり、ライトマスクレジスタ１１ａその
ものやその設定処理を省くことが出来る。

【００６５】また、この実施の形態では、アドレスカウ
ント方向を液晶パネル８０Ａの右から左、上から下へと
向かう方向のみとしたが、逆の方向に移行するようにし
たり、どちらかを選択可能に構成しても良い。更に、こ
の実施の形態では、マイクロプロセッサ９６Ａから１６
ビットの１単位の表示データを２回転送させたが、マイ
クロプロセッサ９６Ａから１単位の表示データの入力を
１回として、液晶コントロールドライバ１の内部でこの
１単位の表示データを２回使用する構成にすることも可
能であり、この構成により、マイクロプロセッサ９６Ａ
の負担を低減することが出来る。更に、マイクロプロセ
ッサ９６Ａから入力した表示データのみシフトさせるの
ではなく、図３の破線Ａに示すようなパスを設けてグラ
フィックＲＡＭ１６内のデータを読み出しシフトさせて
再書込みさせることで、水平スムーススクロール表示を
マイクロプロセッサ９６Ａの処理なしで自動で行うこと
も可能である。その他、ビットローテーション回路１０
やライトマスク制御回路１１の構成など、この実施の形
態で具体的に示した細部は種々に変更可能である。

【００６６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯電
話の表示装置について説明したがこの発明はそれに限定
されるものでなく、例えば、ＰＨＳ（personal handy p
hone）、ポケットベル、および、ページャーなどの種々
の携帯型電子機器に適用することが出来る。また、携帯
型電子機器や液晶ディスプレーに適用するのに限られ
ず、例えば大型の機器に備わる表示装置やその制御装
置、また、ＬＥＤなどを２次元配列してなるドット表示
装置などにも広く利用することができる。

【００６７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００６８】すなわち、本発明に従うと、フォントパタ
ーン等を任意のドットだけシフトさせて表示させる制御
をハードウェアで行うことが出来る。従って、多種多様
でグラフィカルな表示制御が可能であると共に、該表示
制御におけるマイクロプロセッサの負担を低減し、表示
処理の高速化を達成することが出来る。

【図面の簡単な説明】

【図１】本発明の好適な実施の形態である液晶コントロ
ールドライバを備えた携帯電話の全体構成を示すブロッ
ク図である。

【図２】図１中の液晶コントロールドライバの詳細を示
すブロック図である。

【図３】同、液晶コントロールドライバ内のシフト表示
に係る構成の詳細を示すブロック図である。

【図４】ビットローテーション回路の動作内容を説明す
る模式図である。

【図５】ビットローテーション回路の作用を説明する表
示パターンの図である。

【図６】グラフィックＲＡＭ内の表示データのビットと
液晶パネルの各セグメント電極との対応関係を説明する
図である。

【図７】アドレスカウンタによるジグザグモードにおけ
るアドレス生成の概念図である。

【図８】図３中のライトマスク制御回路中に設けられる
自動反転回路を説明する回路図である。

【図９】実施の形態の液晶コントロールドライバにより
行われるシフト表示制御時のデータ加工の内容（ａ）と
ＣＧＲＡＭへの書込みの動作の内容（ｂ）を説明するビ
ットデータチャートである。

【図１０】表示パターンであるＲＯＭフォントデータ
（ａ）と、この表示パターンをシフト表示させた場合の
液晶パネルの１部分を示す図である。

【図１１】シフト表示の従来方式の処理手順（ａ）とこ
の実施の形態の処理手順（ｂ）を比較するそれぞれのフ
ローチャートである。

【図１２】実施の形態の液晶コントローラドライバによ
り行われるシフト表示の表示手順を示す流れ図である。

【図１３】シフト表示を必要とする携帯電話の表示例を
示す液晶パネルの正面図である。

【符号の説明】

１ 液晶コントローラドライバ ４ インストラクションレジスタ ５ インストラクションデコーダ ６ システムインターフェース ７ アドレスカウンタ １０ ビットオペレーション １０ａ ビットローテーション回路 １１ ライトマスク制御回路 １１Ａ ゲート回路 １１Ｂ ライトマスク判定回路 ＸＯＲ 排他的論理和回路 １６ グラフィックＲＡＭ ８０ 液晶ディスプレイ ８０ａ 液晶ディスプレー ９６ マイクロコンピュータ ９６Ａ マイクロプロセッサ ９７ メモリ １００ 携帯電話

───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷 邦彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 ▲高▼橋 武浩 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 柳田 明子 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 米岡 卓 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 山本 勝彦 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 樋口 和久 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 Ｆターム(参考） 5C080 AA10 BB05 DD01 DD21 EE04 EE22 FF09 JJ01 JJ02 JJ05 5C082 AA21 AA31 BA02 BA12 BA27 BB12 BB32 BD02 CA18 CA52 CA62 CA72 DA32 DA86 MM02 MM08

Claims (8)

【特許請求の範囲】
1. 【請求項１】 表示装置の全画素の表示データを記憶可
   能であって所定のビット単位で表示データの書込みが行
   われる表示メモリを備え、該表示メモリから順次表示デ
   ータを読み出して表示装置に対する駆動信号を形成し出
   力する表示制御装置において、 上記所定ビット単位の表示データのビット位置をシフト
   可能なビットシフト手段と、ビットシフトされた表示デ
   ータの任意のビットの書込みを阻止可能なライトマスク
   手段とを備え、表示すべきフォントパターンの各行の表
   示データに対しそれぞれ上記ビットシフト手段により所
   定量のシフトを行って上記ライトマスク手段により許可
   されたビットデータのみを上記表示メモリに書き込むこ
   とにより、表示画面の水平方向に所定ドットシフトした
   フォントパターンを表示可能に構成されていることを特
   徴とする表示制御装置。
2. 【請求項２】 表示すべきフォントパターンの各行の表
   示データを順次上記表示メモリに書き込むためのアドレ
   スを生成するアドレス生成手段と、該アドレス生成手段
   により生成されたアドレスに応じて上記ライトマスク手
   段のマスク情報信号を反転させるマスク反転手段とを備
   え、このマスク反転手段により表示画面の水平方向に隣
   接して表示されるフォントパターンのマスク位置を交互
   に切り換えながら書き込みを行うことで水平方向に所定
   ドットシフトしたフォントパターン列を表示可能に構成
   されていることを特徴とする請求項１記載の表示制御装
   置。
3. 【請求項３】 上記ライトマスク手段のマスク情報信号
   によって所定ビットの書込みが阻止された第１のフォン
   トパターンの表示データと、上記マスク情報信号を反転
   した信号によって所定ビットの書込みが阻止された第２
   のフォントパターンの表示データとが、上記表示メモリ
   の同一アドレス位置に書込まれることにより水平方向に
   所定ドットシフトしたフォントパターン列が連続して表
   示可能に構成されていることを特徴とする請求項１又は
   ２記載の表示制御装置。
4. 【請求項４】 上記ビットシフト手段は、最終ビットを
   先頭ビットにシフト可能な巡回ビットシフト手段からな
   り、表示画面上の水平方向終端の表示データと水平方向
   始端の表示データとは隣接した画素の表示データとみな
   されることを特徴とする請求項１〜３の何れかに記載の
   表示制御装置。
5. 【請求項５】 上記ライトマスク手段のマスク情報を設
   定可能なライトマスクレジスタを備え、上記ライトマス
   ク手段は上記ライトマスクレジスタのマスク情報に基づ
   いてビットの遮断制御を行うことを特徴とする請求項１
   〜４の何れかに記載の表示制御装置。
6. 【請求項６】 上記アドレス生成手段は、上記ドットシ
   フトしたフォントパターンの表示データを上記表示メモ
   リへ格納するためのアドレスを順次生成する機能と、ド
   ットシフトを行わないフォントパターンの表示データを
   上記表示メモリへ格納するためのアドレスを順次生成す
   る機能とを有するとともに、該アドレス生成手段の機能
   を切り替えるためのモードレジスタを備え、該モードレ
   ジスタの設定状態に応じてアドレス生成手段の機能が切
   り替えられるように構成されていることを特徴とする請
   求項２〜５の何れかに記載の表示制御装置。
7. 【請求項７】 請求項１〜６の何れかに記載の表示制御
   装置と、 ２次元的なフォントパターンが記憶されたパターンメモ
   リと、 該パターンメモリから任意のフォントパターンに係る表
   示データを読み出して前記表示制御装置に所定単位で表
   示データを出力していくと共に、該フォントパターンの
   表示位置に係るアドレス設定、および、前記ビットシフ
   ト手段による表示データのシフト量に関する設定を行う
   データ処理装置と、 前記表示制御装置の表示メモリに書き込まれた表示デー
   タに基づき形成された表示駆動信号により表示部の表示
   を行う表示装置とを備えたことを特徴とする表示システ
   ム。
8. 【請求項８】 前記表示装置はドットマトリックス型の
   液晶表示装置であることを特徴とする請求項７記載の表
   示システム。