JP2000349187A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2000349187A JP2000349187A JP11154380A JP15438099A JP2000349187A JP 2000349187 A JP2000349187 A JP 2000349187A JP 11154380 A JP11154380 A JP 11154380A JP 15438099 A JP15438099 A JP 15438099A JP 2000349187 A JP2000349187 A JP 2000349187A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- chip
- resin
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体チップの全面が樹脂で覆われたリード
レスタイプのパッケージにすることにより取り扱いが容
易かつ、高密度実装が可能な半導体装置及び半導体装置
の製造方法を提供する。 【解決手段】 基材１と、この基材１の肩部に対向して
形成された第１電極２及び第２電極３と、第１電極２及
び第２電極３の上面にバンプ４を介して接続されるチッ
プと、チップの全面並びに基材１上面を覆うように形成
される樹脂９とを有する。
レスタイプのパッケージにすることにより取り扱いが容
易かつ、高密度実装が可能な半導体装置及び半導体装置
の製造方法を提供する。 【解決手段】 基材１と、この基材１の肩部に対向して
形成された第１電極２及び第２電極３と、第１電極２及
び第２電極３の上面にバンプ４を介して接続されるチッ
プと、チップの全面並びに基材１上面を覆うように形成
される樹脂９とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関し、特に、取扱いが容易で高密
度実装に好適な半導体装置及び半導体装置の製造方法に
関する。
導体装置の製造方法に関し、特に、取扱いが容易で高密
度実装に好適な半導体装置及び半導体装置の製造方法に
関する。
【０００２】
【従来の技術】従来、半導体装置においては、リードフ
レームにペレット（チップ）を搭載し、電気接続を行っ
た後、樹脂でペレット周囲を覆い、リードフレームの樹
脂で覆われていない部分を外部引出し電極として使用し
ている。
レームにペレット（チップ）を搭載し、電気接続を行っ
た後、樹脂でペレット周囲を覆い、リードフレームの樹
脂で覆われていない部分を外部引出し電極として使用し
ている。
【０００３】この外部引出し電極は厚さが０．１乃至
０．２ｍｍの金属材料を使用しているため、外力が加わ
ると変形しやすく、外部引出し電極が製品表面のみに形
成されたチップ部品と異なり取り扱いが難しい。また、
このため、電子機器製造時の実装機への製品供給は、製
品を１個づつポケットに入れるキャリアテープ方式しか
採用できないという問題点がある。
０．２ｍｍの金属材料を使用しているため、外力が加わ
ると変形しやすく、外部引出し電極が製品表面のみに形
成されたチップ部品と異なり取り扱いが難しい。また、
このため、電子機器製造時の実装機への製品供給は、製
品を１個づつポケットに入れるキャリアテープ方式しか
採用できないという問題点がある。
【０００４】更に、外部引出し電極を使用している半導
体装置では、引き出された電極の大きさは所定の強度等
により制約を受けるため、外部引出し電極が製品表面の
みに形成されたチップ型製品より実装用基板の電極間隔
を広く設定する必要がある。このため、実装密度の向上
には限界があるという問題点がある。
体装置では、引き出された電極の大きさは所定の強度等
により制約を受けるため、外部引出し電極が製品表面の
みに形成されたチップ型製品より実装用基板の電極間隔
を広く設定する必要がある。このため、実装密度の向上
には限界があるという問題点がある。
【０００５】上記問題点の一部を解決した半導体装置と
して、外部引出し電極がない半導体装置がある（特開平
５−３２６６１８号公報等）。
して、外部引出し電極がない半導体装置がある（特開平
５−３２６６１８号公報等）。
【０００６】特開平５−３２６６１８号公報の半導体装
置においては、半導体チップと、この半導体チップの電
極部に形成されたバンプと、このバンプが設けられた半
導体チップの表面をバンプの一部が露出するように被覆
する保護膜と、この保護膜から露出したバンプに接合し
た電極とからなるものである。
置においては、半導体チップと、この半導体チップの電
極部に形成されたバンプと、このバンプが設けられた半
導体チップの表面をバンプの一部が露出するように被覆
する保護膜と、この保護膜から露出したバンプに接合し
た電極とからなるものである。
【０００７】また、この半導体装置の製造方法として
は、電極形成工程が終了した半導体ウエハの電極上にバ
ンプを形成し、この半導体ウエハの裏面に絶縁基板を一
体化し、半導体ウエハの表面側から絶縁基板に至る切り
込みを設け、この切り込み内に保護膜を形成し、バンプ
を露出させるように保護膜を削除し、この露出したバン
プに電極を形成し、切り込み部分で切断するものであ
る。
は、電極形成工程が終了した半導体ウエハの電極上にバ
ンプを形成し、この半導体ウエハの裏面に絶縁基板を一
体化し、半導体ウエハの表面側から絶縁基板に至る切り
込みを設け、この切り込み内に保護膜を形成し、バンプ
を露出させるように保護膜を削除し、この露出したバン
プに電極を形成し、切り込み部分で切断するものであ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
特開平５−３２６６１８号公報の半導体装置では、電極
は保護膜から露出したバンプに接合されているだけなの
で、電極の接合強度が十分でないという問題点がある。
特開平５−３２６６１８号公報の半導体装置では、電極
は保護膜から露出したバンプに接合されているだけなの
で、電極の接合強度が十分でないという問題点がある。
【０００９】また、製造方法において、一旦目安となる
切り込みを形成した後に、この切り込み部分で切断し
て、半導体装置を形成する必要があるため、工程数が嵩
むという問題点がある。
切り込みを形成した後に、この切り込み部分で切断し
て、半導体装置を形成する必要があるため、工程数が嵩
むという問題点がある。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、取扱いが容易かつ、高密度実装が可能な半
導体装置及び半導体装置の製造方法を提供することを目
的とする。
のであって、取扱いが容易かつ、高密度実装が可能な半
導体装置及び半導体装置の製造方法を提供することを目
的とする。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、基材と、この基材の肩部に対向して形成された第１
電極及び第２電極と、前記第１電極及び前記第２電極の
上面にバンプを介して接続されるチップと、前記基材上
面を覆うように形成される樹脂とを有することを特徴と
する。
は、基材と、この基材の肩部に対向して形成された第１
電極及び第２電極と、前記第１電極及び前記第２電極の
上面にバンプを介して接続されるチップと、前記基材上
面を覆うように形成される樹脂とを有することを特徴と
する。
【００１２】この場合、前記チップは例えば、双方向性
ツェナーダイオードである。
ツェナーダイオードである。
【００１３】また、前記双方向性ツェナーダイオードは
ｎ型領域と、前記ｎ型領域の前記第１電極と接続される
前記バンプに整合する位置に形成される第１ｐ型領域
と、前記ｎ型領域の前記第２電極に接続される前記バン
プに整合する位置に形成される第２ｐ型領域と、を有す
ることが好ましい。
ｎ型領域と、前記ｎ型領域の前記第１電極と接続される
前記バンプに整合する位置に形成される第１ｐ型領域
と、前記ｎ型領域の前記第２電極に接続される前記バン
プに整合する位置に形成される第２ｐ型領域と、を有す
ることが好ましい。
【００１４】更に、前記第１電極及び前記第２電極のう
ち、前記樹脂に覆われていない領域にははんだめっきが
施されていることが好ましい。
ち、前記樹脂に覆われていない領域にははんだめっきが
施されていることが好ましい。
【００１５】本発明に係る半導体装置の製造方法は、板
状に形成された基材の肩部に対向させて第１電極及び第
２電極を形成する工程と、チップを前記第１電極及び前
記第２電極の上面にバンプを介して複数個接続する工程
と、前記チップの全面並びに前記第１電極及び前記第２
電極の上面を覆うように樹脂封止する工程と、前記チッ
プを１個毎に前記基材を分割する工程とを有することを
特徴とする。
状に形成された基材の肩部に対向させて第１電極及び第
２電極を形成する工程と、チップを前記第１電極及び前
記第２電極の上面にバンプを介して複数個接続する工程
と、前記チップの全面並びに前記第１電極及び前記第２
電極の上面を覆うように樹脂封止する工程と、前記チッ
プを１個毎に前記基材を分割する工程とを有することを
特徴とする。
【００１６】この場合、前記チップは例えば、双方向性
ツェナーダイオードである。
ツェナーダイオードである。
【００１７】また、前記チップ並びに前記第１電極及び
前記第２電極の上面を覆うように樹脂封止する工程は、
１又は複数回に分けて樹脂封止する工程であることが好
ましい。
前記第２電極の上面を覆うように樹脂封止する工程は、
１又は複数回に分けて樹脂封止する工程であることが好
ましい。
【００１８】本発明においては、基材の肩部に対向して
形成された第１電極及び第２電極にバンプを介してチッ
プを接続し、この基材の上面を樹脂で覆うことにより、
チップの全面が樹脂で覆われてリード変形の心配がない
ため、取扱いが容易になる。また、従来のものとは異な
り外部引出し電極を有していないため、第１電極と第２
電極との電極間隔を短縮でき、より高密度に実装するこ
とができる。
形成された第１電極及び第２電極にバンプを介してチッ
プを接続し、この基材の上面を樹脂で覆うことにより、
チップの全面が樹脂で覆われてリード変形の心配がない
ため、取扱いが容易になる。また、従来のものとは異な
り外部引出し電極を有していないため、第１電極と第２
電極との電極間隔を短縮でき、より高密度に実装するこ
とができる。
【００１９】また、チップを例えば、双方向性ツェナー
ダイオードとすることにより、実装時に極性を揃える必
要がなく、チップ部品と同じ実装装置を使用することが
できる。
ダイオードとすることにより、実装時に極性を揃える必
要がなく、チップ部品と同じ実装装置を使用することが
できる。
【００２０】
【発明の実施の形態】以下、本発明の実施例に係る半導
体装置について添付の図面を参照して詳細に説明する。
図１（ａ）は本発明の実施例に係る半導体装置を示す断
面図であり、図１（ｂ）は図１（ａ）の等価回路図であ
る。図２（ａ）乃至（ｄ）は本発明の実施例に係る半導
体装置の製造方法を工程順に示す模式図である。
体装置について添付の図面を参照して詳細に説明する。
図１（ａ）は本発明の実施例に係る半導体装置を示す断
面図であり、図１（ｂ）は図１（ａ）の等価回路図であ
る。図２（ａ）乃至（ｄ）は本発明の実施例に係る半導
体装置の製造方法を工程順に示す模式図である。
【００２１】本実施例では、図１（ａ）に示すように、
絶縁性の基材１の上面側の肩部に第１電極２が基材１の
上面の一部と側面とを覆うように形成されている。この
第１電極２に対向して一方の肩部に第２電極３が基材１
の上面の一部と側面とを覆うように形成されている。即
ち、絶縁性の基材１の上面側の対向する肩部に夫々第１
電極２と第２電極３とが基材１の上面の一部と側面とを
覆うように形成されている。第１電極２及び第２電極３
には、夫々例えば、銀からなるバンプ４がはんだ５によ
り接続されている。このバンプ４は夫々第１ｐ型領域６
及び第２ｐ型領域８に形成された電極１２を介して第１
ｐ型領域６及び第２ｐ型領域８に接続されている。この
第１ｐ型領域６及び第２ｐ型領域８はｎ型領域７に形成
されている。このｎ型領域７と、このｎ型領域７に形成
された第１ｐ型領域６と第２ｐ型領域８とによりダイオ
ードペレット（ダイオードチップ）１０が形成されてい
る。このダイオードペレット１０は図１（ｂ）に示すよ
うに、２個のツェナーダイオード１１が向き合わされた
双方向性ツェナーダイオードを形成する。
絶縁性の基材１の上面側の肩部に第１電極２が基材１の
上面の一部と側面とを覆うように形成されている。この
第１電極２に対向して一方の肩部に第２電極３が基材１
の上面の一部と側面とを覆うように形成されている。即
ち、絶縁性の基材１の上面側の対向する肩部に夫々第１
電極２と第２電極３とが基材１の上面の一部と側面とを
覆うように形成されている。第１電極２及び第２電極３
には、夫々例えば、銀からなるバンプ４がはんだ５によ
り接続されている。このバンプ４は夫々第１ｐ型領域６
及び第２ｐ型領域８に形成された電極１２を介して第１
ｐ型領域６及び第２ｐ型領域８に接続されている。この
第１ｐ型領域６及び第２ｐ型領域８はｎ型領域７に形成
されている。このｎ型領域７と、このｎ型領域７に形成
された第１ｐ型領域６と第２ｐ型領域８とによりダイオ
ードペレット（ダイオードチップ）１０が形成されてい
る。このダイオードペレット１０は図１（ｂ）に示すよ
うに、２個のツェナーダイオード１１が向き合わされた
双方向性ツェナーダイオードを形成する。
【００２２】このダイオードペレット１０の全面並びに
第１電極２及び第２電極３の基材１の上面側は例えば、
熱硬化性樹脂からなる樹脂９により被覆されている。第
１電極２及び第２電極３のうち、樹脂９で被覆されてい
ない第１電極２及び第２電極３の領域ははんだめっき処
理が施されている。このはんだめっき処理された領域が
電子装置組立て時に夫々外部電極として使用される。
第１電極２及び第２電極３の基材１の上面側は例えば、
熱硬化性樹脂からなる樹脂９により被覆されている。第
１電極２及び第２電極３のうち、樹脂９で被覆されてい
ない第１電極２及び第２電極３の領域ははんだめっき処
理が施されている。このはんだめっき処理された領域が
電子装置組立て時に夫々外部電極として使用される。
【００２３】本実施例においては、基材１表面に形成さ
れた２種類の第１電極２及び第２電極３にバンプ４を介
して２個のツェナーダイオード１１を有するダイオード
ペレット１０を電気的に接続し、ダイオードペレット１
０周囲を樹脂封止することにより、チップ型の受動部品
と同様にパッケージ本体から引き出された外部引出し電
極を有しておらず、表面電極のみであるため、従来の樹
脂封止型半導体製品とは異なり、取扱い時のリード曲が
りの心配がなく、取扱いが容易になる。また、外部引出
し電極がないため、基材１に形成される第１電極２と第
２電極３との電極間隔を狭めることができ、従来構造の
製品よりも高密度実装が可能となる。
れた２種類の第１電極２及び第２電極３にバンプ４を介
して２個のツェナーダイオード１１を有するダイオード
ペレット１０を電気的に接続し、ダイオードペレット１
０周囲を樹脂封止することにより、チップ型の受動部品
と同様にパッケージ本体から引き出された外部引出し電
極を有しておらず、表面電極のみであるため、従来の樹
脂封止型半導体製品とは異なり、取扱い時のリード曲が
りの心配がなく、取扱いが容易になる。また、外部引出
し電極がないため、基材１に形成される第１電極２と第
２電極３との電極間隔を狭めることができ、従来構造の
製品よりも高密度実装が可能となる。
【００２４】また、本実施例においては、ダイオードペ
レット１０のバンプ４として、銀製のバンプ４を使用し
てはんだ５により第１電極２及び第２電極３と接続して
いるが、このバンプをはんだバンプとして、バンプ４の
はんだにより直接基材１に形成された第１電極２及び第
２電極３とダイオードペレット１０とを接続する構成と
してもよい。
レット１０のバンプ４として、銀製のバンプ４を使用し
てはんだ５により第１電極２及び第２電極３と接続して
いるが、このバンプをはんだバンプとして、バンプ４の
はんだにより直接基材１に形成された第１電極２及び第
２電極３とダイオードペレット１０とを接続する構成と
してもよい。
【００２５】更に、本実施例においては、双方向性ツェ
ナーダイオードについて適用したが、特にこれに限定さ
れるものではなく他の半導体装置に適用することができ
る。
ナーダイオードについて適用したが、特にこれに限定さ
れるものではなく他の半導体装置に適用することができ
る。
【００２６】次に、本実施例に係る半導体装置の製造方
法について添付の図面を参照して詳細に説明する。先
ず、図２（ａ）に示すように、長手方向に延びた板状の
基材１を形成する。
法について添付の図面を参照して詳細に説明する。先
ず、図２（ａ）に示すように、長手方向に延びた板状の
基材１を形成する。
【００２７】次に、図２（ｂ）に示すように、この基材
１の一方の肩部に第１電極２を基材１の上面の一部と側
面とを覆うように形成し、一方の肩部に対向する残りの
肩部に第２電極３を基材１の上面の一部と側面とを覆う
ように形成する。
１の一方の肩部に第１電極２を基材１の上面の一部と側
面とを覆うように形成し、一方の肩部に対向する残りの
肩部に第２電極３を基材１の上面の一部と側面とを覆う
ように形成する。
【００２８】次に、図２（ｃ）に示すように、ダイオー
ドペレット１０の各ｐ型領域６、８に電極１２を介して
接続されたバンプ４をはんだ５により第１電極２及び第
２電極３に夫々接続する。
ドペレット１０の各ｐ型領域６、８に電極１２を介して
接続されたバンプ４をはんだ５により第１電極２及び第
２電極３に夫々接続する。
【００２９】次に、図２（ｄ）に示すように、ダイオー
ドペレット１０の全面並びに第１電極２及び第２電極３
の上面を被覆するように樹脂封止する。次に、第１電極
２及び第２電極３の樹脂封止されない領域にはんだを電
気めっきする。次に、板状の基材１上に配置されたダイ
オードペレット１０を１個毎に例えば、切断用研削砥石
で個々に分割する。この工程により図１（ａ）に示すよ
うな半導体装置を製造することができる。
ドペレット１０の全面並びに第１電極２及び第２電極３
の上面を被覆するように樹脂封止する。次に、第１電極
２及び第２電極３の樹脂封止されない領域にはんだを電
気めっきする。次に、板状の基材１上に配置されたダイ
オードペレット１０を１個毎に例えば、切断用研削砥石
で個々に分割する。この工程により図１（ａ）に示すよ
うな半導体装置を製造することができる。
【００３０】本実施例においては、ダイオードペレット
１０は双方向性ダイオードであるため、極性を揃える作
業が不要であり、チップ型の抵抗器又はコンデンサと同
様の装置を使用して同様に実装することができる。
１０は双方向性ダイオードであるため、極性を揃える作
業が不要であり、チップ型の抵抗器又はコンデンサと同
様の装置を使用して同様に実装することができる。
【００３１】また、樹脂封止は、１回で終える必要性は
なく、複数のダイオードペレット１０を単位として、数
回に分けて樹脂封止することができる。
なく、複数のダイオードペレット１０を単位として、数
回に分けて樹脂封止することができる。
【００３２】
【発明の効果】以上詳述したように本発明においては、
基材の肩部に対向して形成された第１電極及び第２電極
にバンプを介してチップを接続し、この基材の上面を樹
脂で覆うことにより、チップの全面が樹脂で覆われてリ
ード変形の心配がないため、取扱いが容易になる。ま
た、従来のものとは異なり外部引出し電極を有していな
いため、第１電極と第２電極との電極間隔を短縮でき、
より高密度に実装することができる。
基材の肩部に対向して形成された第１電極及び第２電極
にバンプを介してチップを接続し、この基材の上面を樹
脂で覆うことにより、チップの全面が樹脂で覆われてリ
ード変形の心配がないため、取扱いが容易になる。ま
た、従来のものとは異なり外部引出し電極を有していな
いため、第１電極と第２電極との電極間隔を短縮でき、
より高密度に実装することができる。
【００３３】また、チップを例えば、双方向性ツェナー
ダイオードとすることにより、実装時に極性を揃える必
要がなく、チップ部品と同じ実装装置を使用することが
できる。
ダイオードとすることにより、実装時に極性を揃える必
要がなく、チップ部品と同じ実装装置を使用することが
できる。
【図１】（ａ）は本発明の実施例に係る半導体装置を示
す断面図であり、図１（ｂ）は図１（ａ）の等価回路図
である。
す断面図であり、図１（ｂ）は図１（ａ）の等価回路図
である。
【図２】（ａ）乃至（ｄ）は本発明の実施例に係る半導
体装置の製造方法を工程順に示す模式図である。
体装置の製造方法を工程順に示す模式図である。
１；基材 ２；第１電極 ３；第２電極 ４；バンプ ５；はんだ ６；第１ｐ型領域 ７；ｎ型領域 ８；第２ｐ型領域 ９；樹脂 １０；ダイオードペレット １１；ツェナーダイオード １２；電極
Claims (7)
- 【請求項１】 基材と、この基材の肩部に対向して形成
された第１電極及び第２電極と、前記第１電極及び前記
第２電極の上面にバンプを介して接続されるチップと、
前記基材上面を覆うように形成される樹脂とを有するこ
とを特徴とする半導体装置。 - 【請求項２】 前記チップは双方向性ツェナーダイオー
ドであることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記双方向性ツェナーダイオードはｎ型
領域と、前記ｎ型領域の前記第１電極と接続される前記
バンプに整合する位置に形成される第１ｐ型領域と、前
記ｎ型領域の前記第２電極に接続される前記バンプに整
合する位置に形成される第２ｐ型領域と、を有すること
を特徴とする請求項１又は２に記載の半導体装置。 - 【請求項４】 前記第１電極及び前記第２電極のうち、
前記樹脂に覆われていない領域にははんだめっきが施さ
れていることを特徴とする請求項１乃至３のいずれか１
項に記載の半導体装置。 - 【請求項５】 板状に形成された基材の肩部に対向させ
て第１電極及び第２電極を形成する工程と、チップを前
記第１電極及び前記第２電極の上面にバンプを介して複
数個接続する工程と、前記チップの全面並びに前記第１
電極及び前記第２電極の上面を覆うように樹脂封止する
工程と、前記チップを１個毎に前記基材を分割する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記チップは双方向性ツェナーダイオー
ドであることを特徴とする請求項５に記載の半導体装置
の製造方法。 - 【請求項７】 前記チップ並びに前記第１電極及び前記
第２電極の上面を覆うように樹脂封止する工程は、１又
は複数回に分けて樹脂封止する工程であることを特徴と
する請求項５又は６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154380A JP2000349187A (ja) | 1999-06-01 | 1999-06-01 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154380A JP2000349187A (ja) | 1999-06-01 | 1999-06-01 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349187A true JP2000349187A (ja) | 2000-12-15 |
Family
ID=15582889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11154380A Pending JP2000349187A (ja) | 1999-06-01 | 1999-06-01 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349187A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322584C (zh) * | 2003-07-31 | 2007-06-20 | 恩益禧电子股份有限公司 | 无引线型半导体封装及其制造方法 |
| JP2015133487A (ja) * | 2014-01-10 | 2015-07-23 | 立昌先進科技股▲分▼有限公司 | 小型ｓｍｄダイオードパッケージおよびその製造プロセス |
-
1999
- 1999-06-01 JP JP11154380A patent/JP2000349187A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322584C (zh) * | 2003-07-31 | 2007-06-20 | 恩益禧电子股份有限公司 | 无引线型半导体封装及其制造方法 |
| JP2015133487A (ja) * | 2014-01-10 | 2015-07-23 | 立昌先進科技股▲分▼有限公司 | 小型ｓｍｄダイオードパッケージおよびその製造プロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8314493B2 (en) | Method for manufacturing a package-on-package type semiconductor device | |
| US6723585B1 (en) | Leadless package | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| US6452278B1 (en) | Low profile package for plural semiconductor dies | |
| US6972214B2 (en) | Method for fabricating a semiconductor package with multi layered leadframe | |
| US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US6940154B2 (en) | Integrated circuit package and method of manufacturing the integrated circuit package | |
| US20030143776A1 (en) | Method of manufacturing an encapsulated integrated circuit package | |
| US5894107A (en) | Chip-size package (CSP) using a multi-layer laminated lead frame | |
| EP1317000A2 (en) | Semiconductor device having leadless package structure | |
| US20030214048A1 (en) | Semiconductor package and fabricating method thereof | |
| US20020027297A1 (en) | Semiconductor package | |
| US20010037892A1 (en) | Semiconductor package | |
| US20130127029A1 (en) | Two level leadframe with upset ball bonding surface and device package | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US8963302B2 (en) | Stacked packaged integrated circuit devices, and methods of making same | |
| US6574858B1 (en) | Method of manufacturing a chip package | |
| US20070099341A1 (en) | Method of making stacked die package | |
| US6339253B1 (en) | Semiconductor package | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
| EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support |