JP2000349190A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000349190A JP2000349190A JP11158325A JP15832599A JP2000349190A JP 2000349190 A JP2000349190 A JP 2000349190A JP 11158325 A JP11158325 A JP 11158325A JP 15832599 A JP15832599 A JP 15832599A JP 2000349190 A JP2000349190 A JP 2000349190A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- hole
- wiring
- outermost layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 工程数を大幅に削減することができる半導体
装置の製造方法を提供する。 【解決手段】 最外層配線１２を形成した後に、この最
外層配線に電気的に接続される略半球状の外部端子１６
を形成するようにした半導体装置の製造方法において、
前記最外層配線を銅膜により形成する工程と、全面に絶
縁性保護層１４を形成する工程と、前記絶縁性保護層
に、この下地の最外層配線に通じるスルホール２６をエ
ネルギ線４２により形成する工程と、前記スルホールに
導電性材料を埋め込んで突出させることにより前記外部
端子を形成する工程とを備える。これにより、半導体装
置の製造方法の工程数を大幅に削減する。
装置の製造方法を提供する。 【解決手段】 最外層配線１２を形成した後に、この最
外層配線に電気的に接続される略半球状の外部端子１６
を形成するようにした半導体装置の製造方法において、
前記最外層配線を銅膜により形成する工程と、全面に絶
縁性保護層１４を形成する工程と、前記絶縁性保護層
に、この下地の最外層配線に通じるスルホール２６をエ
ネルギ線４２により形成する工程と、前記スルホールに
導電性材料を埋め込んで突出させることにより前記外部
端子を形成する工程とを備える。これにより、半導体装
置の製造方法の工程数を大幅に削減する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に、ベアチップに直接バンプ電極を設け
た、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）構造の半導体装置の製造方法に関する。
方法に係り、特に、ベアチップに直接バンプ電極を設け
た、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）構造の半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、ＬＳＩ等の半導体装置として
は、図４に示すように本体である半導体チップ２の全体
を樹脂製のパッケージ４に埋め込んで成る、いわゆるＱ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ：クワッド
・フラット・パッケージ）構造の半導体装置が知られて
いるが、これはパッケージ４の外へ広がるようにして多
数のワイヤ６を設け、これをプリント基板８等の配線１
０に半田等により接続するようになっている。これは、
半導体チップ２のサイズに対して装置全体のサイズは数
倍も大きく、また、厚さも大きいことから、近年、益々
小型薄型化が要請されている各種の電気機器、例えばノ
ートブックパソコン、携帯電話、ビデオカメラ等には適
さなくなっていきている。そこで、特開平１０−６５０
４９号公報等に示されるように半導体チップに電極バン
プを直接設けて全体のサイズを小型化した、いわゆるＣ
ＳＰ構造の半導体装置が提案されて用いられている。こ
のＣＳＰ構造の半導体装置は、図５に示すように、半導
体チップ２の最外層配線１２上に全面に亘って絶縁性保
護層１４を形成し、この保護層１４の表面に、選択的に
内部の最外層配線１２と電気的に導通する電極バンプ１
６を設けている。そして、この電極バンプ１６を例えば
プリント基板８の配線１０に直接接続するようになって
いる。
は、図４に示すように本体である半導体チップ２の全体
を樹脂製のパッケージ４に埋め込んで成る、いわゆるＱ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ：クワッド
・フラット・パッケージ）構造の半導体装置が知られて
いるが、これはパッケージ４の外へ広がるようにして多
数のワイヤ６を設け、これをプリント基板８等の配線１
０に半田等により接続するようになっている。これは、
半導体チップ２のサイズに対して装置全体のサイズは数
倍も大きく、また、厚さも大きいことから、近年、益々
小型薄型化が要請されている各種の電気機器、例えばノ
ートブックパソコン、携帯電話、ビデオカメラ等には適
さなくなっていきている。そこで、特開平１０−６５０
４９号公報等に示されるように半導体チップに電極バン
プを直接設けて全体のサイズを小型化した、いわゆるＣ
ＳＰ構造の半導体装置が提案されて用いられている。こ
のＣＳＰ構造の半導体装置は、図５に示すように、半導
体チップ２の最外層配線１２上に全面に亘って絶縁性保
護層１４を形成し、この保護層１４の表面に、選択的に
内部の最外層配線１２と電気的に導通する電極バンプ１
６を設けている。そして、この電極バンプ１６を例えば
プリント基板８の配線１０に直接接続するようになって
いる。
【０００３】この場合、図４に示すワイヤ６のピッチが
非常に小さくて０．３〜０．５ｍｍ程度あるのに対し
て、図５に示す場合には、半導体チップ２の下面に直接
電極バンプ１６を配置できることから、このピッチは
０．８〜１．０ｍｍ程度まで拡大でき、装置全体が小型
薄型化できるのみならず、プリント基板８への装着も容
易になるという利点を有する。尚、半導体チップ２内に
は周知のように、例えばシリコンウエハＷ上に絶縁層２
０と配線パターン１８が多層に形成されている。ここ
で、バンプ電極１６の埋め込みを行なう前のスルホール
の形成工程について図６を参照して説明する。図６
（Ａ）において、上記した最外層配線１２は一般的には
アルミニウム（Ａｌ）よりなり、この表面全体に図６
（Ｂ）に示すように絶縁性保護層１４を形成し、更に、
その上にフォトレジスト２２を均一に塗布してこれを所
望の形状にパターン化する。
非常に小さくて０．３〜０．５ｍｍ程度あるのに対し
て、図５に示す場合には、半導体チップ２の下面に直接
電極バンプ１６を配置できることから、このピッチは
０．８〜１．０ｍｍ程度まで拡大でき、装置全体が小型
薄型化できるのみならず、プリント基板８への装着も容
易になるという利点を有する。尚、半導体チップ２内に
は周知のように、例えばシリコンウエハＷ上に絶縁層２
０と配線パターン１８が多層に形成されている。ここ
で、バンプ電極１６の埋め込みを行なう前のスルホール
の形成工程について図６を参照して説明する。図６
（Ａ）において、上記した最外層配線１２は一般的には
アルミニウム（Ａｌ）よりなり、この表面全体に図６
（Ｂ）に示すように絶縁性保護層１４を形成し、更に、
その上にフォトレジスト２２を均一に塗布してこれを所
望の形状にパターン化する。
【０００４】次に、図６（Ｃ）に示すように、上記パタ
ーン化されたフォトレジストをマスクとして例えばＵＶ
（紫外線）、炭酸（ＣＯ2 ）ガスレーザ、エキシマレー
ザ、ＹＡＧレーザよりなるエネルギ線２４を用い、上記
絶縁性保護層１４に対して選択的にスルホール２６を形
成して下地のＡｌ製の最外層配線１２を露出させる。次
に、図６（Ｄ）に示すように、洗浄等により表面のフォ
トレジスト２２を除去する。以後は、このスルホール２
６に適当な下地膜を付けた後に例えば半田よりなる金属
を埋め込んで上面を突出させることにより、電極バンプ
１６（図５参照）が形成される。
ーン化されたフォトレジストをマスクとして例えばＵＶ
（紫外線）、炭酸（ＣＯ2 ）ガスレーザ、エキシマレー
ザ、ＹＡＧレーザよりなるエネルギ線２４を用い、上記
絶縁性保護層１４に対して選択的にスルホール２６を形
成して下地のＡｌ製の最外層配線１２を露出させる。次
に、図６（Ｄ）に示すように、洗浄等により表面のフォ
トレジスト２２を除去する。以後は、このスルホール２
６に適当な下地膜を付けた後に例えば半田よりなる金属
を埋め込んで上面を突出させることにより、電極バンプ
１６（図５参照）が形成される。
【０００５】
【発明が解決しようとする課題】ところで、図６におい
て説明したような工程では、エネルギ密度の高いエネル
ギ線２４によってスルホール２６の形成時にＡｌ製の最
外層配線１２の表面１２Ａが溶融してしまい、ひどい場
合には配線不良になる場合があった。そこで、Ａｌ製の
最外層配線１２の溶融を防止するために、図７に示すよ
うに、絶縁性保護層１４の形成に先立ってＡｌ製の最外
層配線１２の表面に、薄いクロム層２８と薄い銅層３０
とよりなるエッチストッパ膜３２をパターン成膜し、こ
の耐熱性に優れたエッチストッパ膜３２によりスルホー
ル２６の形成時のエネルギ線２４に対してＡｌ製最外層
配線１２が溶融することを防止している。尚、上記クロ
ム層２８の機能は、この上層の銅層３０の密着性を高め
るために用いている。この図７に示す製造方法を用いて
製造した時のバンプ電極近傍の構造の一例を図８に示
す。図８において、３４はＣｕパッド膜、３６はＮｉパ
ッド膜、３８はＡｕパッド膜である。
て説明したような工程では、エネルギ密度の高いエネル
ギ線２４によってスルホール２６の形成時にＡｌ製の最
外層配線１２の表面１２Ａが溶融してしまい、ひどい場
合には配線不良になる場合があった。そこで、Ａｌ製の
最外層配線１２の溶融を防止するために、図７に示すよ
うに、絶縁性保護層１４の形成に先立ってＡｌ製の最外
層配線１２の表面に、薄いクロム層２８と薄い銅層３０
とよりなるエッチストッパ膜３２をパターン成膜し、こ
の耐熱性に優れたエッチストッパ膜３２によりスルホー
ル２６の形成時のエネルギ線２４に対してＡｌ製最外層
配線１２が溶融することを防止している。尚、上記クロ
ム層２８の機能は、この上層の銅層３０の密着性を高め
るために用いている。この図７に示す製造方法を用いて
製造した時のバンプ電極近傍の構造の一例を図８に示
す。図８において、３４はＣｕパッド膜、３６はＮｉパ
ッド膜、３８はＡｕパッド膜である。
【０００６】しかしながら、図７に示す製造方法の場合
には、Ａｌ製最外層配線１２の溶融を防止することはで
きるが、クロム層２８と銅層３０とよりなるエッチスト
ッパ層３２を、成膜及びパターン形成して設けなければ
ならないことから、工程数が非常に多くなって、製造が
複雑になり、コスト高を余儀なくされるという問題があ
った。本発明は、以上のような問題点に着目し、これを
有効に解決すべく創案されたものであり、その目的は工
程数を大幅に削減することができる半導体装置の製造方
法を提供することにある。
には、Ａｌ製最外層配線１２の溶融を防止することはで
きるが、クロム層２８と銅層３０とよりなるエッチスト
ッパ層３２を、成膜及びパターン形成して設けなければ
ならないことから、工程数が非常に多くなって、製造が
複雑になり、コスト高を余儀なくされるという問題があ
った。本発明は、以上のような問題点に着目し、これを
有効に解決すべく創案されたものであり、その目的は工
程数を大幅に削減することができる半導体装置の製造方
法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１に規定する発明
によれば、最外層配線を形成した後に、この最外層配線
に電気的に接続される略半球状の外部端子を形成するよ
うにした半導体装置の製造方法において、前記最外層配
線を銅膜により形成する工程と、全面に絶縁性保護層を
形成する工程と、前記絶縁性保護層に、この下地の最外
層配線に通じるスルホールをエネルギ線により形成する
工程と、前記スルホールに導電性材料を埋め込んで突出
させることにより前記外部端子を形成する工程とを備え
るようにしたものである。
によれば、最外層配線を形成した後に、この最外層配線
に電気的に接続される略半球状の外部端子を形成するよ
うにした半導体装置の製造方法において、前記最外層配
線を銅膜により形成する工程と、全面に絶縁性保護層を
形成する工程と、前記絶縁性保護層に、この下地の最外
層配線に通じるスルホールをエネルギ線により形成する
工程と、前記スルホールに導電性材料を埋め込んで突出
させることにより前記外部端子を形成する工程とを備え
るようにしたものである。
【０００８】これによれば、最外層配線を、アルミニウ
ムよりも耐熱性に優れた銅膜により形成したので、スル
ホールの形成時にこの銅製の最外層配線がエネルギ線に
より溶融されることがなくなり、従って、従来必要とさ
れていたエッチストッパ膜を形成する必要がなくなり、
その分、工程数を少なくすることが可能となる。また、
請求項２に規定する発明によれば、最外層配線を形成し
た後に、この最外層配線に電気的に接続される略半球状
の外部端子を形成するようにした半導体装置の製造方法
において、前記最外層配線を銅膜により形成する工程
と、スクリーン印刷法により選択的に絶縁性保護層を塗
布することによりスルホールを形成する工程と、前記ス
ルホールに導電性材料を埋め込んで突出させることによ
り前記外部端子を形成する工程とを備えるようにしたも
のである。これによれば、スクリーン印刷法により絶縁
性保護膜の形成とスルホールの形成を同時に行なうこと
ができるので、上記効果に加えて更に、工程数を少なく
することが可能となる。
ムよりも耐熱性に優れた銅膜により形成したので、スル
ホールの形成時にこの銅製の最外層配線がエネルギ線に
より溶融されることがなくなり、従って、従来必要とさ
れていたエッチストッパ膜を形成する必要がなくなり、
その分、工程数を少なくすることが可能となる。また、
請求項２に規定する発明によれば、最外層配線を形成し
た後に、この最外層配線に電気的に接続される略半球状
の外部端子を形成するようにした半導体装置の製造方法
において、前記最外層配線を銅膜により形成する工程
と、スクリーン印刷法により選択的に絶縁性保護層を塗
布することによりスルホールを形成する工程と、前記ス
ルホールに導電性材料を埋め込んで突出させることによ
り前記外部端子を形成する工程とを備えるようにしたも
のである。これによれば、スクリーン印刷法により絶縁
性保護膜の形成とスルホールの形成を同時に行なうこと
ができるので、上記効果に加えて更に、工程数を少なく
することが可能となる。
【０００９】
【発明の実施の形態】以下に、本発明に係る半導体装置
の製造方法の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る半導体装置の要部を示す拡大図、図
２は図１に示す半導体装置においてスルホールを形成す
る時の工程を示す図である。尚、図示例において先に説
明した従来装置と同一部分については同一符号を付して
説明する。図１において、２は半導体チップであり、こ
の半導体チップ２は、先に図５を参照して説明したよう
に、例えばシリコンウエハＷ上に配線パターン１８や絶
縁層２０を多層に積層し、最外層配線１２としては、こ
こでは特に動作の高速性及び耐熱性に優れた銅膜を用い
て構成されている。尚、図１においては配線パターン１
８の記載を省略している。
の製造方法の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る半導体装置の要部を示す拡大図、図
２は図１に示す半導体装置においてスルホールを形成す
る時の工程を示す図である。尚、図示例において先に説
明した従来装置と同一部分については同一符号を付して
説明する。図１において、２は半導体チップであり、こ
の半導体チップ２は、先に図５を参照して説明したよう
に、例えばシリコンウエハＷ上に配線パターン１８や絶
縁層２０を多層に積層し、最外層配線１２としては、こ
こでは特に動作の高速性及び耐熱性に優れた銅膜を用い
て構成されている。尚、図１においては配線パターン１
８の記載を省略している。
【００１０】半導体チップ２の表面全体は絶縁性保護膜
１４により覆われており、上記銅製の最外層配線１２に
対応する部分には、スルホールを形成してこれに金属薄
膜よりなるパッド膜４０を介して導電性材料を埋め込む
ことにより上端を略半球状に突出させた外部端子、すな
わちバンプ電極１６を形成してる。ここで、バンプ電極
１６やパッド膜４０の材料は導電性材料であるならば種
々用いることができ、例えばバンプ電極１６には銅、
金、半田等を用いることができ、また、パッド膜４０に
は銅や金を用いることができる。特に、バンプ電極１６
とパッド膜４０の材料として共に金を用いた場合には、
耐食性に優れ、抵抗値が小さいという利点を有する。ま
た、バンプ電極１６とパッド膜４０の材料として共に銅
を用いた場合には、最外層配線１２の材料も同じ銅なの
で、これらの各部材の熱膨張係数が同じになって相互間
の密着性が大幅に向上するのみならず、同種金属による
接合なので、接合抵抗も小さくできる。
１４により覆われており、上記銅製の最外層配線１２に
対応する部分には、スルホールを形成してこれに金属薄
膜よりなるパッド膜４０を介して導電性材料を埋め込む
ことにより上端を略半球状に突出させた外部端子、すな
わちバンプ電極１６を形成してる。ここで、バンプ電極
１６やパッド膜４０の材料は導電性材料であるならば種
々用いることができ、例えばバンプ電極１６には銅、
金、半田等を用いることができ、また、パッド膜４０に
は銅や金を用いることができる。特に、バンプ電極１６
とパッド膜４０の材料として共に金を用いた場合には、
耐食性に優れ、抵抗値が小さいという利点を有する。ま
た、バンプ電極１６とパッド膜４０の材料として共に銅
を用いた場合には、最外層配線１２の材料も同じ銅なの
で、これらの各部材の熱膨張係数が同じになって相互間
の密着性が大幅に向上するのみならず、同種金属による
接合なので、接合抵抗も小さくできる。
【００１１】次に、図２を参照して図１に示す装置の製
造方法について説明する。図２（Ａ）に示す半導体チッ
プ２においては、すでに先行する工程において、半導体
ウエハの表面に成膜処理、パターンエッチング処理等を
複数回繰り返し行なうことによって多層に回路及び素子
が形成されており、その最外層配線１２として銅膜が形
成されている状態を示している。この銅製の最外層配線
１２を形成する方法としては、スパッタリングやＣＶＤ
法やメッキ法等を用いることができる。ここでは例えば
メッキ法を用いており、絶縁層２０の表面に回路デザイ
ンに沿って凹部を彫り込んだ後に一面に銅膜をメッキし
て凹部を埋め込み、凹部以外の表面の不要な銅膜を化学
機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎ
ｉｃａｌＰｏｌｉｓｉｎｇ）により削り取ることにより
最外層配線１２を形成する。
造方法について説明する。図２（Ａ）に示す半導体チッ
プ２においては、すでに先行する工程において、半導体
ウエハの表面に成膜処理、パターンエッチング処理等を
複数回繰り返し行なうことによって多層に回路及び素子
が形成されており、その最外層配線１２として銅膜が形
成されている状態を示している。この銅製の最外層配線
１２を形成する方法としては、スパッタリングやＣＶＤ
法やメッキ法等を用いることができる。ここでは例えば
メッキ法を用いており、絶縁層２０の表面に回路デザイ
ンに沿って凹部を彫り込んだ後に一面に銅膜をメッキし
て凹部を埋め込み、凹部以外の表面の不要な銅膜を化学
機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎ
ｉｃａｌＰｏｌｉｓｉｎｇ）により削り取ることにより
最外層配線１２を形成する。
【００１２】次に、図２（Ｂ）に示すようにこの表面全
体に絶縁性保護層１４を例えば回転塗布により所定の厚
さで形成する。この絶縁性保護層１４の材料としては、
例えば以下に示す２種類の樹脂材料を選択的に用いるこ
とができる。 ＜樹脂材料１＞ （１）ビスフェノールＡ系エポキシ樹脂 ……… １００重量部 （２）硬化剤 ……… １０重量部 （３）炭酸カルシウム（平均粒径：１μｍ〜５μｍ）………１５〜３５重量部 （４）応力緩和剤（ポリブタジエン） ……… １０〜２０重量部 （５）添加剤 ……… 少量 ＜樹脂材料２＞ （１）エポキシ樹脂の変性体として、ビスフェノールＡとクレゾールノボラック 型エポキシ樹脂 １：１（重量比） ………１００重量部 （２）硬化剤 ………２重量部 （３）応力緩和剤として、ＣＴＢＮ１３００−３１（宇部興産（株）） ………１０重量部 （４）有機フィラーとして、粉体エポキシ（ＹＸ−４０００ 油化シェル） ………５０重量部 （５）無機フィラー、着色顔料、揺変剤、レベリング剤、消泡剤、難燃剤、有機 溶剤 ……… 微量
体に絶縁性保護層１４を例えば回転塗布により所定の厚
さで形成する。この絶縁性保護層１４の材料としては、
例えば以下に示す２種類の樹脂材料を選択的に用いるこ
とができる。 ＜樹脂材料１＞ （１）ビスフェノールＡ系エポキシ樹脂 ……… １００重量部 （２）硬化剤 ……… １０重量部 （３）炭酸カルシウム（平均粒径：１μｍ〜５μｍ）………１５〜３５重量部 （４）応力緩和剤（ポリブタジエン） ……… １０〜２０重量部 （５）添加剤 ……… 少量 ＜樹脂材料２＞ （１）エポキシ樹脂の変性体として、ビスフェノールＡとクレゾールノボラック 型エポキシ樹脂 １：１（重量比） ………１００重量部 （２）硬化剤 ………２重量部 （３）応力緩和剤として、ＣＴＢＮ１３００−３１（宇部興産（株）） ………１０重量部 （４）有機フィラーとして、粉体エポキシ（ＹＸ−４０００ 油化シェル） ………５０重量部 （５）無機フィラー、着色顔料、揺変剤、レベリング剤、消泡剤、難燃剤、有機 溶剤 ……… 微量
【００１３】次に、図２（Ｃ）に示すように、エネルギ
線４２を用いて、絶縁性保護層１４を選択的にエッチン
グすることによりスルホール２６を形成し、底部に下層
の銅製の最外層配線１２を露出させる。この場合、銅製
の最外層配線１２は、従来のアルミニウム製と比較して
耐熱性に優れることから、この表面が溶融されるなどの
問題は生じない。また、このエネルギ線４２による加工
には、例えば特開平９−１１５９５０号公報に開示され
ているようなＹＡＧレーザ加工装置や特開平９−１８１
５０号公報に開示されているようなＹＡＧレーザによる
加工方法を用いることができ、レーザ光のビームを数μ
ｍ程度のオーダで座標制御しながら、マスクを用いるこ
となく直接加工する。
線４２を用いて、絶縁性保護層１４を選択的にエッチン
グすることによりスルホール２６を形成し、底部に下層
の銅製の最外層配線１２を露出させる。この場合、銅製
の最外層配線１２は、従来のアルミニウム製と比較して
耐熱性に優れることから、この表面が溶融されるなどの
問題は生じない。また、このエネルギ線４２による加工
には、例えば特開平９−１１５９５０号公報に開示され
ているようなＹＡＧレーザ加工装置や特開平９−１８１
５０号公報に開示されているようなＹＡＧレーザによる
加工方法を用いることができ、レーザ光のビームを数μ
ｍ程度のオーダで座標制御しながら、マスクを用いるこ
となく直接加工する。
【００１４】次に、必要に応じてスルホール２６の内面
を含む上記絶縁性保護層１４の表面全体に、この上に堆
積される金属膜との密着性を増すために粗面化処理、例
えばＯ2 プラズマエッチング処理を施すことにより微細
な凹凸を形成し、図２（Ｄ）に示すようにスルホール２
６の内周面及びホール開口面にパッド膜４０を形成す
る。このパッド膜４０の材料としては前述のように例え
ば銅を用い、これをスパッタ法、蒸着法、メッキ法等を
用いて成膜し、パターン化する。次に、図２（Ｅ）に示
すように、上記スルホール２６を埋め込むようにしてバ
ンプ電極１６を形成する。このバンプ電極１６の材料と
して、前述のように例えば銅を用い、これを、例えば金
属の電解・無電解メッキ法等を用いて堆積させる。これ
により、半導体装置が製造されることになる。この後
は、例えばダイサー等によりウエハを切断することによ
り個々の半導体装置を分離する。
を含む上記絶縁性保護層１４の表面全体に、この上に堆
積される金属膜との密着性を増すために粗面化処理、例
えばＯ2 プラズマエッチング処理を施すことにより微細
な凹凸を形成し、図２（Ｄ）に示すようにスルホール２
６の内周面及びホール開口面にパッド膜４０を形成す
る。このパッド膜４０の材料としては前述のように例え
ば銅を用い、これをスパッタ法、蒸着法、メッキ法等を
用いて成膜し、パターン化する。次に、図２（Ｅ）に示
すように、上記スルホール２６を埋め込むようにしてバ
ンプ電極１６を形成する。このバンプ電極１６の材料と
して、前述のように例えば銅を用い、これを、例えば金
属の電解・無電解メッキ法等を用いて堆積させる。これ
により、半導体装置が製造されることになる。この後
は、例えばダイサー等によりウエハを切断することによ
り個々の半導体装置を分離する。
【００１５】このように、本実施例では最外層配線１２
を耐熱性に優れた銅膜により形成することにより、従来
必要とされたエッチストッパ膜３２（図７参照）を不要
にできるので、このエッチストッパ膜３２の成膜工程及
びこのパターン工程を省略することができ、その分、工
程数を大幅に削除することが可能となる。また、絶縁性
保護層１４にスルホール２６を加工する際に、エネルギ
線４２として例えば数μｍ程度で座標制御が可能な、Ｙ
ＡＧレーザ光を用いることにより、マスクを用いること
なく直接スルホール加工を行なうことができる。従っ
て、この場合には、図６及び図７にて示す従来方法で説
明したようなフォトレジスト２２の塗布工程及びこのパ
ターン化工程を省略できるので、その分、更に工程数を
削除することができるのみならず、高価な露光装置も不
要にできる。
を耐熱性に優れた銅膜により形成することにより、従来
必要とされたエッチストッパ膜３２（図７参照）を不要
にできるので、このエッチストッパ膜３２の成膜工程及
びこのパターン工程を省略することができ、その分、工
程数を大幅に削除することが可能となる。また、絶縁性
保護層１４にスルホール２６を加工する際に、エネルギ
線４２として例えば数μｍ程度で座標制御が可能な、Ｙ
ＡＧレーザ光を用いることにより、マスクを用いること
なく直接スルホール加工を行なうことができる。従っ
て、この場合には、図６及び図７にて示す従来方法で説
明したようなフォトレジスト２２の塗布工程及びこのパ
ターン化工程を省略できるので、その分、更に工程数を
削除することができるのみならず、高価な露光装置も不
要にできる。
【００１６】尚、上述したような工程数削減効果は薄れ
るが、本実施例においても、ＹＡＧレーザ光を用いるこ
となく、図６及び図７にて説明したように、フォトレジ
スト２２の塗布工程及びこのパターン化工程を経てスル
ホール２６を形成するようにしてもよい。また、図２に
示す上記工程では、絶縁性保護層１４の形成工程（図２
（Ｂ））と、エネルギ線４２によるスルホール２６の形
成工程（図２（Ｃ））とを別工程で行なうようにした
が、これをスクリーン印刷法を用いることにより同一工
程で行なうようにしてもよい。図３はこのようなスクリ
ーン印刷法を用いた製造工程の内の主要な工程を示す図
である。ここでは説明の理解を容易にするために、半導
体チップ２の絶縁層２０の上面に複数の最外層配線１２
を記載してある。
るが、本実施例においても、ＹＡＧレーザ光を用いるこ
となく、図６及び図７にて説明したように、フォトレジ
スト２２の塗布工程及びこのパターン化工程を経てスル
ホール２６を形成するようにしてもよい。また、図２に
示す上記工程では、絶縁性保護層１４の形成工程（図２
（Ｂ））と、エネルギ線４２によるスルホール２６の形
成工程（図２（Ｃ））とを別工程で行なうようにした
が、これをスクリーン印刷法を用いることにより同一工
程で行なうようにしてもよい。図３はこのようなスクリ
ーン印刷法を用いた製造工程の内の主要な工程を示す図
である。ここでは説明の理解を容易にするために、半導
体チップ２の絶縁層２０の上面に複数の最外層配線１２
を記載してある。
【００１７】まず、図３（Ａ）に示すように、最外層配
線１２の形成された半導体チップ２の上方に、スクリー
ン版５０を配置する。この時の半導体チップ２は、図２
（Ａ）に対応するものである。このスクリーン版５０に
は、予め写真製版によりバンプ電極パターンを焼き付け
てあり、この材料としては例えばテトロン、ナイロン、
ステンレス、メタル等を用いることができる。このスク
リーン版５０には、上記焼き付けにより、熱硬化性樹脂
５２を通すメッシュ部５０Ｎと熱硬化性樹脂５２を通さ
ない目張り部５０Ｐとよりなり、最外層配線１２に対応
する部分が目張り部５０Ｐとなっている。このスクリー
ン版５０上に上記熱硬化性樹脂５２を載せて、この状態
で図３（Ｂ）に示すように、スキージ５４に印圧をかけ
てこれを図中矢印に示すようにスクリーン版５０上に一
定速度（例えば２０〜３０ｃｍ／ｓｅｃ）で移動させる
ことにより、樹脂５２を押し出す。
線１２の形成された半導体チップ２の上方に、スクリー
ン版５０を配置する。この時の半導体チップ２は、図２
（Ａ）に対応するものである。このスクリーン版５０に
は、予め写真製版によりバンプ電極パターンを焼き付け
てあり、この材料としては例えばテトロン、ナイロン、
ステンレス、メタル等を用いることができる。このスク
リーン版５０には、上記焼き付けにより、熱硬化性樹脂
５２を通すメッシュ部５０Ｎと熱硬化性樹脂５２を通さ
ない目張り部５０Ｐとよりなり、最外層配線１２に対応
する部分が目張り部５０Ｐとなっている。このスクリー
ン版５０上に上記熱硬化性樹脂５２を載せて、この状態
で図３（Ｂ）に示すように、スキージ５４に印圧をかけ
てこれを図中矢印に示すようにスクリーン版５０上に一
定速度（例えば２０〜３０ｃｍ／ｓｅｃ）で移動させる
ことにより、樹脂５２を押し出す。
【００１８】この時、樹脂５２は、スクリーン版５０を
選択的に通過し、目張り部５０Ｐ上では樹脂５２が残
り、メッシュ部５０Ｎでは樹脂５２が版下に通過する。
通常、スキージ５４としてはウレタンゴム製（硬度８０
程度）のものを用いる。尚、樹脂５２の流動性、印刷後
の膜厚によっては、メタル製のスキージ５４とステンレ
ス製のスクリーン版５０とを組み合わせて用いる場合も
ある。このようにして、メッシュ部５０を通過した樹脂
５２は、図３（Ｃ）に示すように半導体チップ２の表面
に湿った状態で転写され、この時、最外層配線１２上に
は樹脂５２は存在しないでその周辺部のみに存在するこ
とになる。
選択的に通過し、目張り部５０Ｐ上では樹脂５２が残
り、メッシュ部５０Ｎでは樹脂５２が版下に通過する。
通常、スキージ５４としてはウレタンゴム製（硬度８０
程度）のものを用いる。尚、樹脂５２の流動性、印刷後
の膜厚によっては、メタル製のスキージ５４とステンレ
ス製のスクリーン版５０とを組み合わせて用いる場合も
ある。このようにして、メッシュ部５０を通過した樹脂
５２は、図３（Ｃ）に示すように半導体チップ２の表面
に湿った状態で転写され、この時、最外層配線１２上に
は樹脂５２は存在しないでその周辺部のみに存在するこ
とになる。
【００１９】次に、この半導体チップ２（ウエハ）を例
えば電気炉内に収容して、図３（Ｄ）に示すように、こ
れを１５０℃の雰囲気で２０分程度乾燥することにより
上記樹脂５２を乾燥させて、絶縁性保護層１４とスルホ
ール２６とを同時に完成する。この状態は図２（Ｃ）に
対応するものである。これ以降の工程は、図２を参照し
て説明したように行なえばよい。このように、スクリー
ン印刷法を用いて絶縁性保護層１４とスルホール２６と
を同時に形成するようにすれば、図２に示した製造方法
よりも更に工程数を削減することができ、半導体装置の
コスト削減に一層寄与することが可能となる。また、こ
の実施例の場合には、フォトレジストとして用いた光硬
化性樹脂よりも価格の低い熱硬化性樹脂５２を用いるこ
とができるので、この点よりも材料費を削減することが
可能となる。尚、以上の各実施例で用いた材料は、単に
一例を示したに過ぎず、それらに限定されないのは勿論
である。
えば電気炉内に収容して、図３（Ｄ）に示すように、こ
れを１５０℃の雰囲気で２０分程度乾燥することにより
上記樹脂５２を乾燥させて、絶縁性保護層１４とスルホ
ール２６とを同時に完成する。この状態は図２（Ｃ）に
対応するものである。これ以降の工程は、図２を参照し
て説明したように行なえばよい。このように、スクリー
ン印刷法を用いて絶縁性保護層１４とスルホール２６と
を同時に形成するようにすれば、図２に示した製造方法
よりも更に工程数を削減することができ、半導体装置の
コスト削減に一層寄与することが可能となる。また、こ
の実施例の場合には、フォトレジストとして用いた光硬
化性樹脂よりも価格の低い熱硬化性樹脂５２を用いるこ
とができるので、この点よりも材料費を削減することが
可能となる。尚、以上の各実施例で用いた材料は、単に
一例を示したに過ぎず、それらに限定されないのは勿論
である。
【００２０】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、次のように優れた作用効果を発
揮することができる。請求項１の発明によれば、最外層
配線を、アルミニウムよりも耐熱性に優れた銅膜により
形成したので、スルホールの形成時にこの銅製の最外層
配線がエネルギ線により溶融されることがなくなり、従
って、従来必要とされていたエッチストッパ膜を形成す
る必要がなくなり、その分、工程数を少なくすることが
できる。請求項２の発明によれば、スクリーン印刷法に
より絶縁性保護膜の形成とスルホールの形成を同時に行
なうことができるので、上記効果に加えて更に、工程数
を少なくすることができる。
置の製造方法によれば、次のように優れた作用効果を発
揮することができる。請求項１の発明によれば、最外層
配線を、アルミニウムよりも耐熱性に優れた銅膜により
形成したので、スルホールの形成時にこの銅製の最外層
配線がエネルギ線により溶融されることがなくなり、従
って、従来必要とされていたエッチストッパ膜を形成す
る必要がなくなり、その分、工程数を少なくすることが
できる。請求項２の発明によれば、スクリーン印刷法に
より絶縁性保護膜の形成とスルホールの形成を同時に行
なうことができるので、上記効果に加えて更に、工程数
を少なくすることができる。
【図１】本発明に係る半導体装置の要部を示す拡大図で
ある。
ある。
【図２】図１に示す半導体装置においてスルホールを形
成する時の工程を示す図である。
成する時の工程を示す図である。
【図３】スクリーン印刷法を用いた製造工程の内の主要
な工程を示す図である。
な工程を示す図である。
【図４】ＱＦＰ構造の半導体装置を示す図である。
【図５】ＣＳＰ構造の半導体装置を示す部分破断図であ
る。
る。
【図６】半導体装置の従来の製造方法の一例を示す工程
図である。
図である。
【図７】半導体装置の従来の他の製造方法の一例を示す
工程図である。
工程図である。
【図８】図７に示す製造方法を用いて製造した時のバン
プ電極近傍の構造の一例を示す図である。
プ電極近傍の構造の一例を示す図である。
２…半導体チップ、８…プリント基板、１２…最外層配
線、１４…絶縁性保護層、１６…バンプ電極（外部端
子）、２６…スルホール、４２…エネルギ線、５０…ス
クリーン版、５２…熱硬化性樹脂、５４…スキージ。
線、１４…絶縁性保護層、１６…バンプ電極（外部端
子）、２６…スルホール、４２…エネルギ線、５０…ス
クリーン版、５２…熱硬化性樹脂、５４…スキージ。
Claims (2)
- 【請求項１】 最外層配線を形成した後に、この最外層
配線に電気的に接続される略半球状の外部端子を形成す
るようにした半導体装置の製造方法において、前記最外
層配線を銅膜により形成する工程と、全面に絶縁性保護
層を形成する工程と、前記絶縁性保護層に、この下地の
最外層配線に通じるスルホールをエネルギ線により形成
する工程と、前記スルホールに導電性材料を埋め込んで
突出させることにより前記外部端子を形成する工程とを
備えたことを特徴とする半導体装置の製造方法。 - 【請求項２】 最外層配線を形成した後に、この最外層
配線に電気的に接続される略半球状の外部端子を形成す
るようにした半導体装置の製造方法において、前記最外
層配線を銅膜により形成する工程と、スクリーン印刷法
により選択的に絶縁性保護層を塗布することによりスル
ホールを形成する工程と、前記スルホールに導電性材料
を埋め込んで突出させることにより前記外部端子を形成
する工程とを備えたことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11158325A JP2000349190A (ja) | 1999-06-04 | 1999-06-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11158325A JP2000349190A (ja) | 1999-06-04 | 1999-06-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349190A true JP2000349190A (ja) | 2000-12-15 |
Family
ID=15669183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11158325A Pending JP2000349190A (ja) | 1999-06-04 | 1999-06-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349190A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368024A (ja) * | 2001-06-06 | 2002-12-20 | Shigeru Koshibe | 半導体用層間絶縁材料及びその製法 |
| JP2004006486A (ja) * | 2002-05-31 | 2004-01-08 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007266588A (ja) * | 2006-03-01 | 2007-10-11 | Hitachi Chem Co Ltd | 半導体装置 |
-
1999
- 1999-06-04 JP JP11158325A patent/JP2000349190A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368024A (ja) * | 2001-06-06 | 2002-12-20 | Shigeru Koshibe | 半導体用層間絶縁材料及びその製法 |
| JP2004006486A (ja) * | 2002-05-31 | 2004-01-08 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007266588A (ja) * | 2006-03-01 | 2007-10-11 | Hitachi Chem Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6936923B2 (en) | Method to form very a fine pitch solder bump using methods of electroplating | |
| JP3871609B2 (ja) | 半導体装置及びその製造方法 | |
| US6232212B1 (en) | Flip chip bump bonding | |
| KR100430203B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8497584B2 (en) | Method to improve bump reliability for flip chip device | |
| US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
| CN1988143B (zh) | 半导体器件及其制造方法 | |
| US6946723B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| US6759318B1 (en) | Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| KR100393864B1 (ko) | 반도체 장치 | |
| US7115496B2 (en) | Method for protecting the redistribution layer on wafers/chips | |
| CN101523594A (zh) | 半导体封装和用于制造半导体封装的方法 | |
| JP3877150B2 (ja) | ウェーハレベル・チップスケール・パッケージの製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100752106B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6444561B1 (en) | Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| TW202131424A (zh) | 兩步驟焊錫遮罩界定設計 | |
| TWI577248B (zh) | 線路載板及其製作方法 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| KR100417126B1 (ko) | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 | |
| JP2001007250A (ja) | パッケージ基板 | |
| JP4461628B2 (ja) | 半導体パッケージの製造方法 |