JP2000349448A - Circuit module, multilayer wiring board, circuit component and semiconductor package used for this circuit module - Google Patents
Circuit module, multilayer wiring board, circuit component and semiconductor package used for this circuit moduleInfo
- Publication number
- JP2000349448A JP2000349448A JP11162483A JP16248399A JP2000349448A JP 2000349448 A JP2000349448 A JP 2000349448A JP 11162483 A JP11162483 A JP 11162483A JP 16248399 A JP16248399 A JP 16248399A JP 2000349448 A JP2000349448 A JP 2000349448A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring board
- layer
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、多層の配線基板に
回路部品を実装してなる回路モジュール、ならびにこの
回路モジュールに用いる多層配線基板、回路部品および
半導体パッケージに係り、特にその電流供給経路の構造
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit module in which circuit components are mounted on a multilayer wiring board, and to a multilayer wiring board, circuit components, and a semiconductor package used in the circuit module. Regarding the structure.
【0002】[0002]
【従来の技術】例えばデスクトップ形のコンピュータに
用いられるCPUは、多層の配線基板に実装されており、
その入・出力用の信号ピンや電源ピンが配線基板の導体
パターンに電気的に接続されている。2. Description of the Related Art For example, a CPU used in a desktop computer is mounted on a multilayer wiring board.
The input / output signal pins and power supply pins are electrically connected to conductor patterns on the wiring board.
【0003】ところで、最近のCPUは、高集積化・高性
能化に伴って信号ピンや電源ピンの本数が一段と増加
し、ピンの密度が高まる傾向にある。そのため、信号ピ
ンや電源ピンに接続される導体パターンにしても、高密
度に配置されたピン間を縫うように配置しなくてはなら
ず、導体パターンそのものが極めて細くなる。[0003] In recent CPUs, the number of signal pins and power supply pins has been further increased due to higher integration and higher performance, and the pin density tends to increase. Therefore, even in the case of the conductor pattern connected to the signal pin or the power supply pin, the conductor pattern must be arranged so as to sew between the pins arranged at a high density, and the conductor pattern itself becomes extremely thin.
【0004】一方、近年のCPUを始めとする回路部品
は、その消費電流が増加の一途を辿り、回路部品によっ
ては10Aといった極めて大きな駆動用電流を必要とす
る。このため、電流の供給経路に生じる僅かな抵抗でも
大きな電圧降下を引き起こす虞れがあり、電源電圧の降
下や変動を許容範囲内に抑えることが困難となることが
あり得る。On the other hand, the current consumption of circuit components such as CPUs is steadily increasing, and some circuit components require an extremely large driving current of 10 A. For this reason, even a small resistance generated in the current supply path may cause a large voltage drop, and it may be difficult to suppress the power supply voltage drop or fluctuation within an allowable range.
【0005】一般に導体の抵抗Rは、導体の抵抗率を
ρ、断面積をS、長さをLとすると、 R=ρ×L/S と表わすことができ、導体の抵抗Rを小さく抑えるため
には、導体の断面積を増やし、長さLを短くする必要が
ある。In general, the resistance R of a conductor can be expressed as R = ρ × L / S where ρ is the resistivity of the conductor, S is the cross-sectional area, and L is the length. In this case, it is necessary to increase the cross-sectional area of the conductor and shorten the length L.
【0006】この際、CPUの電源ピンに電流を供給する
導体パターンは、高密度に配置された多数の信号ピンを
避けて配置しなくてはならないので、この導体パターン
を短くしたり太くすることは実質的に不可能であり、そ
れ故、導体パターンの抵抗を抑えることが困難となって
きている。At this time, since the conductor pattern for supplying current to the power supply pins of the CPU must be arranged so as to avoid a large number of signal pins arranged at high density, it is necessary to shorten or thicken the conductor pattern. Is substantially impossible, and therefore, it is becoming difficult to suppress the resistance of the conductor pattern.
【0007】この具体例について、図15に示すPPGA :
Plastic Pin Grid Array形のCPUソケット1にもとづい
て説明する。このCPUソケット1は、矩形状のソケット
本体2と、多数の電源ピン3および多数の信号ピン4と
を有している。電源ピン3や信号ピン4は、ソケット本
体2の中央部2aを取り囲むピン配列領域5に、約1.
8mmといった極めて狭いピッチPで6列に並べて配置さ
れている。そして、電源ピン3は、図15に見られるよ
うに、ピン配列領域5の全体に亘って不規則に分散して
配置されており、一部の電源ピン3は、ソケット本体2
の中央部2aに臨むピン配列領域5の内周部に位置され
ている。For this specific example, the PPGA shown in FIG.
The description will be made based on the CPU socket 1 of the Plastic Pin Grid Array type. The CPU socket 1 has a rectangular socket body 2, a number of power pins 3 and a number of signal pins 4. The power supply pins 3 and the signal pins 4 are placed in a pin array region 5 surrounding the central portion 2a of the socket body 2 for approximately 1.
They are arranged in six rows at an extremely narrow pitch P of 8 mm. As shown in FIG. 15, the power supply pins 3 are arranged in an irregularly distributed manner over the entire pin array region 5, and some of the power supply pins 3 are
Is located on the inner peripheral portion of the pin array region 5 facing the central portion 2a.
【0008】このCPUソケット1が実装される配線基板
6は、CPUソケット1の実装領域に多数のスルーホール
7(図16に示す)を有し、これらスルーホール7にCP
Uソケット1の電源ピン3および信号ピン4が挿入され
ている。The wiring board 6 on which the CPU socket 1 is mounted has a large number of through holes 7 (shown in FIG. 16) in the mounting area of the CPU socket 1.
The power pin 3 and the signal pin 4 of the U socket 1 are inserted.
【0009】図16は、配線基板6の電源層8の一部を
取り出して示したものであり、この電源層8は、配線基
板6上の電源回路部(図示せず)に電気的に接続されて
いる。電源層8は、配線基板6の内部においてベタ状に
広げられており、電源ピン3に対応する位置においてス
ルーホール7の内面のメッキ層に連なっている。そのた
め、電源層8はスルーホール7を介して電源ピン3に電
気的に接続されている。FIG. 16 shows a part of the power supply layer 8 of the wiring board 6 taken out, and this power supply layer 8 is electrically connected to a power supply circuit section (not shown) on the wiring board 6. Have been. The power supply layer 8 is solidly spread inside the wiring board 6, and is continuous with the plating layer on the inner surface of the through hole 7 at a position corresponding to the power supply pin 3. Therefore, the power supply layer 8 is electrically connected to the power supply pins 3 via the through holes 7.
【0010】[0010]
【発明が解決しようとする課題】ところで、ベタ状に広
げられた電源層8を利用して電源ピン3への通電を行う
場合であっても、この電源層8は電源ピン3以外の信号
ピン4との接触を避ける必要がある。このため、従来で
は電源層8に信号ピン4を避ける多数の逃げ孔9を形成
し、これら逃げ孔9の開口縁と信号ピン4との間にリン
グ状の絶縁領域9aを確保している。By the way, even when the power supply pin 3 is energized by using the power supply layer 8 which is spread in a solid shape, the power supply layer 8 is connected to signal pins other than the power supply pin 3. It is necessary to avoid contact with 4. Therefore, conventionally, a large number of escape holes 9 are formed in the power supply layer 8 to avoid the signal pins 4, and a ring-shaped insulating region 9 a is secured between the opening edge of the escape holes 9 and the signal pins 4.
【0011】この際、ピン配列領域5の外周部側に位置
される電源ピン3は、数多くの信号ピン4の間に入り込
まずに済むので、電源層8の断面積が逃げ孔9によって
大幅に減じられることはない。そのため、ピン配列領域
5の外周部に対応した位置では、電源層8の断面積を確
保することができ、抵抗を小さく抑えることができる。At this time, since the power supply pins 3 located on the outer peripheral side of the pin array region 5 do not need to enter between many signal pins 4, the cross-sectional area of the power supply layer 8 is largely reduced by the escape holes 9. It will not be reduced. Therefore, at the position corresponding to the outer peripheral portion of the pin array region 5, the cross-sectional area of the power supply layer 8 can be ensured, and the resistance can be reduced.
【0012】しかしながら、電源層8は、ピン配列領域
5の外周部側から内周部側に向けて導かれるので、この
電源層8がピン配列領域5の中央付近や内周部側に位置
される電源ピン3に達するまでに、電源層8上に数多く
の逃げ孔9が隣り合った状態で位置されることになる。
このため、図16に示すように、ベタ状の電源層8にし
ても逃げ孔9の存在によって極端に幅寸法が小さな部分
が数多く形成され、電源ピン4への電流の供給経路が信
号ピン4の間を縫うような形態となる。However, since the power supply layer 8 is guided from the outer peripheral side to the inner peripheral side of the pin array region 5, the power supply layer 8 is located near the center or the inner peripheral side of the pin array region 5. By the time the power supply pin 3 is reached, a number of escape holes 9 will be positioned adjacent to each other on the power supply layer 8.
For this reason, as shown in FIG. 16, even in the solid power supply layer 8, many portions having extremely small width dimensions are formed due to the presence of the escape holes 9, and the current supply path to the power supply pin 4 is changed to the signal pin 4. It becomes a form that sewes between.
【0013】よって、電源層8の断面積を十分に確保す
ることができなくなるので、特にピン配列領域5の内周
部側に位置された電源ピン3への電流の供給経路の抵抗
が大きなものとなり、その分、電圧降下や変動が発生し
易くなるとともに、電源ピン3に供給し得る許容電流を
大きくすることができなくなる。Therefore, it is not possible to secure a sufficient cross-sectional area of the power supply layer 8, so that the resistance of the current supply path to the power supply pins 3 located on the inner peripheral side of the pin array region 5 is particularly large. As a result, a voltage drop or a variation easily occurs, and the allowable current that can be supplied to the power supply pin 3 cannot be increased.
【0014】本発明は、このような事情にもとづいてな
されたもので、電流供給経路の抵抗を小さく抑えること
ができ、許容電流を大きくしても電圧降下や変動を防止
できる回路モジュール、この回路モジュールに用いる多
層配線基板、回路部品および半導体パッケージの提供を
目的とする。The present invention has been made in view of such circumstances, and a circuit module and a circuit module capable of suppressing the resistance of a current supply path and preventing a voltage drop or a fluctuation even when an allowable current is increased. An object is to provide a multilayer wiring board, a circuit component, and a semiconductor package used for a module.
【0015】[0015]
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る回路モジュールは、内部に電源層を有
する多層の配線基板と;この配線基板に実装され、上記
電源層に電気的に接続された電源回路部と;上記配線基
板に実装され、上記電源層に電気的に接続された多数の
電源端子および多数の信号端子を有する回路部品と;を
備え、この回路部品の電源端子および信号端子は、上記
回路部品の中央部を外れた端子配列領域においてこの回
路部品の中央部を取り囲むように並べて配置されてい
る。そして、上記回路基板に、上記電源回路部と上記電
源層とを電気的に導通させる電流供給用導体を取り付
け、この電流供給用導体は、上記回路部品の中央部に対
応した位置において上記配線基板の電源層と電気的に導
通されていることを特徴としている。To achieve the above object, a circuit module according to the present invention comprises a multilayer wiring board having a power supply layer inside; a circuit board mounted on the wiring board and electrically connected to the power supply layer. A power supply circuit portion connected thereto; and a circuit component mounted on the wiring board and having a large number of power supply terminals and a large number of signal terminals electrically connected to the power supply layer. The signal terminals are arranged side by side so as to surround the central portion of the circuit component in a terminal arrangement region outside the central portion of the circuit component. Then, a current supply conductor for electrically connecting the power supply circuit portion and the power supply layer is attached to the circuit board, and the current supply conductor is attached to the wiring board at a position corresponding to a central portion of the circuit component. Are electrically connected to a power supply layer of
【0016】この構成によれば、配線基板のうち多数の
電源端子や信号端子で囲まれた回路部品の中央部に対応
する位置に、電流供給用導体を介して電流を直接供給で
きるとともに、ここに電流供給用導体から電流を受ける
電源層を配置することができる。このため、端子配列領
域の内周部に位置する電源端子に対しては、この端子配
列領域の内側から電流を供給することができ、これら電
源端子に電流を供給する電源層が多数の信号端子を避け
るために複雑に入り組んだり、幅狭くなることはない。According to this structure, the current can be directly supplied to the position corresponding to the center of the circuit component surrounded by the large number of power supply terminals and signal terminals on the wiring board via the current supply conductor. And a power supply layer for receiving a current from the current supply conductor. Therefore, a current can be supplied from the inside of the terminal arrangement region to the power supply terminals located on the inner peripheral portion of the terminal arrangement region. It doesn't get complicated or narrow to avoid.
【0017】また、端子配列領域の内周部と外周部との
間の中間部分に位置する電源端子にしても、端子配列領
域の内側および外側の両方向から電源層を導くことがで
きる。よって、全ての電源端子に対する電流供給経路の
断面積を十分に確保することができる。Further, even with a power supply terminal located at an intermediate portion between the inner peripheral portion and the outer peripheral portion of the terminal arrangement region, the power supply layer can be guided from both directions inside and outside the terminal arrangement region. Therefore, it is possible to sufficiently secure the cross-sectional area of the current supply path for all power supply terminals.
【0018】上記目的を達成するため、本発明に係る多
層配線基板は、回路部品の多数の信号端子が電気的に接
続される導体パターンを有する少なくとも一つの信号層
と、上記回路部品の多数の電源端子が電気的に接続され
る電源層とを備えており、上記信号層に、上記導体パタ
ーンを避けて電源用導体パターンを形成し、この電源用
導体パターンと上記電源層とを並列に接続したことを特
徴としている。In order to achieve the above object, a multilayer wiring board according to the present invention comprises at least one signal layer having a conductor pattern to which a large number of signal terminals of a circuit component are electrically connected; A power supply layer to which a power supply terminal is electrically connected; forming a power supply conductor pattern on the signal layer avoiding the conductor pattern; connecting the power supply conductor pattern and the power supply layer in parallel; It is characterized by doing.
【0019】この構成によれば、電源端子に対する電流
の供給経路が複数用意され、これら供給経路が並列に接
続されているので、これら電源層および電源用導体パタ
ーンの固有の抵抗が実質的に並列に接続されることにな
る。このため、電源用導体パターンおよび電源層の個々
の抵抗が大きくても、これら両者を並列にした時の抵抗
は小さくなり、電源端子への電流の供給経路の抵抗を小
さく抑えることができる。According to this configuration, since a plurality of current supply paths to the power supply terminal are prepared and the supply paths are connected in parallel, the inherent resistances of the power supply layer and the power supply conductor pattern are substantially parallel. Will be connected. For this reason, even if the individual resistances of the power supply conductor pattern and the power supply layer are large, the resistance when these are arranged in parallel becomes small, and the resistance of the current supply path to the power supply terminal can be suppressed low.
【0020】上記目的を達成するため、本発明に係る多
層配線基板は、回路部品の多数の信号端子が電気的に接
続される少なくとも一つの信号層と、上記回路部品の多
数の電源端子が電気的に接続されるベタ状の電源層およ
びグランド層とを絶縁層を介して積層するとともに、上
記電源層の厚み寸法を上記信号層の厚み寸法よりも大き
く設定したことを特徴としている。In order to achieve the above object, a multilayer wiring board according to the present invention is characterized in that at least one signal layer to which a number of signal terminals of a circuit component are electrically connected, and that a number of power terminals of the circuit component are electrically connected. A solid power supply layer and a ground layer, which are electrically connected, are laminated via an insulating layer, and the thickness of the power supply layer is set to be larger than the thickness of the signal layer.
【0021】この構成によれば、電源端子に対する電流
の供給経路の断面積を十分に確保することができ、その
分、抵抗を小さく抑えることができる。According to this configuration, a sufficient cross-sectional area of the current supply path to the power supply terminal can be ensured, and the resistance can be reduced accordingly.
【0022】また、電源層は、通常絶縁層の間でベタ状
に広げられるために、パターンが存在しない部分が圧倒
的に少なくなるとともに、局所的にパターンがない部分
が発生し難くなる。このため、電源層の厚み寸法を大き
くしても、パターンのある部分とない部分との境界に生
じる応力が問題となることはなく、配線基板の強度に悪
影響を及ぼすことはない。In addition, since the power supply layer is usually spread in a solid pattern between the insulating layers, the portion where no pattern is present is overwhelmingly reduced, and the portion where there is no pattern is less likely to occur. Therefore, even if the thickness dimension of the power supply layer is increased, the stress generated at the boundary between the portion having the pattern and the portion having no pattern does not become a problem, and does not adversely affect the strength of the wiring board.
【0023】上記目的を達成するため、本発明に係る回
路部品は、配線基板の電源層に電気的に接続される多数
の電源端子および多数の信号端子と、これら端子を支持
する本体とを有している。そして、上記電源端子および
信号端子は、上記本体の中央部を外れた端子配列領域に
おいて上記本体の中央部を取り囲むように並べて配置さ
れているとともに、上記電源端子は、上記端子配列領域
の少なくとも一箇所において、この端子配列領域を横断
するように連続的に並べて配置されていることを特徴と
している。In order to achieve the above object, a circuit component according to the present invention has a number of power terminals and a number of signal terminals electrically connected to a power layer of a wiring board, and a main body supporting these terminals. are doing. The power supply terminal and the signal terminal are arranged side by side so as to surround the central portion of the main body in a terminal arrangement region outside the central portion of the main body, and the power supply terminal is provided in at least one of the terminal arrangement regions. It is characterized in that the portions are continuously arranged so as to cross the terminal arrangement region.
【0024】この構成によれば、多数の電源端子は、端
子配列領域の全体に亘って不規則に分散されることなく
特定の箇所に集中して配列されるので、これら電源端子
の配列方向に沿って延びる幅広い電源層を配線基板側に
形成することができる。そのため、電源層を多数の信号
端子を避けるように配置する必要はなく、電源層の断面
積を十分に確保することができる。According to this configuration, since a large number of power supply terminals are concentratedly arranged at a specific location without being irregularly distributed throughout the terminal arrangement region, the power supply terminals are arranged in the arrangement direction of these power supply terminals. A wide power supply layer extending along can be formed on the wiring board side. Therefore, it is not necessary to arrange the power supply layer so as to avoid a large number of signal terminals, and a sufficient cross-sectional area of the power supply layer can be secured.
【0025】上記目的を達成するため、本発明に係る回
路部品は、配線基板の電源層に電気的に接続される多数
の電源端子および多数の信号端子と、これら端子を支持
する本体とを備えている。そして、上記電源端子および
信号端子は、上記本体の中央部を外れた端子配列領域に
おいて上記本体の中央部を取り囲むように並べて配置さ
れているとともに、上記電源端子は、上記本体の中央部
に臨む上記端子配列領域の内周部又は上記端子配列領域
の外周部のいずれかに配置されていることを特徴として
いる。In order to achieve the above object, a circuit component according to the present invention comprises a number of power terminals and a number of signal terminals electrically connected to a power layer of a wiring board, and a main body supporting these terminals. ing. The power supply terminal and the signal terminal are arranged side by side so as to surround the central portion of the main body in a terminal arrangement region outside the central portion of the main body, and the power supply terminal faces the central portion of the main body. It is characterized in that it is arranged on either the inner peripheral part of the terminal arrangement area or the outer peripheral part of the terminal arrangement area.
【0026】この構成によれば、電源端子は、端子配列
領域の全体に亘って不規則に分散されることなくその内
周部又は外周部に集中して配列されるので、端子配列領
域の内側又は外側に対応する位置にベタ状に広がる電源
層を配置することができる。このため、電源層を多数の
信号端子を避けるように配置する必要はなく、電源層の
断面積を十分に確保することができる。According to this structure, the power supply terminals are arranged in a concentrated manner at the inner peripheral portion or the outer peripheral portion without being irregularly distributed throughout the terminal arrangement region. Alternatively, a power supply layer spreading in a solid shape can be disposed at a position corresponding to the outside. Therefore, it is not necessary to dispose the power supply layer so as to avoid a large number of signal terminals, and a sufficient cross-sectional area of the power supply layer can be secured.
【0027】上記目的を達成するため、本発明に係る半
導体パッケージは、ICチップが封止されたパッケージ
本体と;このパッケージ本体の配線基板と向かい合う面
に配置され、上記ICチップに電気的に接続された多数
の信号端子と;を備えており、上記パッケージ本体の上
記信号端子とは反対側の面に、電源端子を配置したこと
を特徴としている。To achieve the above object, a semiconductor package according to the present invention comprises a package body in which an IC chip is sealed; a package body disposed on a surface of the package body facing a wiring board, and electrically connected to the IC chip. A plurality of signal terminals, and a power supply terminal is disposed on a surface of the package body opposite to the signal terminals.
【0028】この構成によれば、電源端子が信号端子か
ら隔離されるので、この電源端子に電流供給用の太い導
体を直接接続することができる。このため、半導体パッ
ケージを配線基板に実装した場合でも、この配線基板の
電源層とは別の経路を通じて電源端子に電流を供給する
ことができ、この電流供給経路の断面積を十分に確保し
て、電源端子への大電流の供給を容易に行うことができ
る。According to this configuration, since the power supply terminal is isolated from the signal terminal, a thick conductor for supplying current can be directly connected to the power supply terminal. Therefore, even when the semiconductor package is mounted on a wiring board, current can be supplied to the power supply terminal through a path different from the power supply layer of the wiring board, and a sufficient cross-sectional area of the current supply path can be secured. In addition, a large current can be easily supplied to the power supply terminal.
【0029】[0029]
【発明の実施の形態】以下本発明の第1の実施の形態
を、図1ないし図5にもとづいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS.
【0030】図1は、例えばデスクトップ形のコンピュ
ータに用いられる回路モジュール11を示している。こ
の回路モジュール11は、配線基板12と、この配線基
板12に実装された電源回路部13と、上記配線基板1
2に実装された回路部品としてのPPGA形のCPUソケット
14とを備えている。FIG. 1 shows a circuit module 11 used for a desktop computer, for example. The circuit module 11 includes a wiring board 12, a power supply circuit unit 13 mounted on the wiring board 12, and the wiring board 1.
And a CPU socket 14 of a PPGA type as a circuit component mounted on the CPU socket 2.
【0031】配線基板12は、第1の実装面15aと、
この第1の実装面15aの反対側に位置された第2の実
装面15bとを有している。また、この配線基板12
は、図3に示すように、第1ないし第4の信号層16a
〜16d、電源層17およびグランド層18を積層して
なる多層基板であり、これら各層16a〜16d、1
7、18は、絶縁層19によって電気的に絶縁されてい
る。第1の信号層16aは、第1の実装面15a上に位
置され、第4の信号層16dは、第2の実装面15b上
に位置されている。電源層17は、第1の信号層16a
と第2の信号層16bとの間に介在され、グランド層1
8は、第3の信号層16cと第4の信号層16dとの間
に介在されている。そして、これら電源層17およびグ
ランド層18は、配線基板12の内部においてベタ状に
広げられている。The wiring board 12 has a first mounting surface 15a,
And a second mounting surface 15b located on the opposite side of the first mounting surface 15a. The wiring board 12
Are the first to fourth signal layers 16a as shown in FIG.
16d, a power supply layer 17 and a ground layer 18 are laminated, and these layers 16a to 16d, 1
7 and 18 are electrically insulated by an insulating layer 19. The first signal layer 16a is located on the first mounting surface 15a, and the fourth signal layer 16d is located on the second mounting surface 15b. The power supply layer 17 includes a first signal layer 16a
Between the ground layer 1 and the second signal layer 16b.
8 is interposed between the third signal layer 16c and the fourth signal layer 16d. The power supply layer 17 and the ground layer 18 are solidly spread inside the wiring board 12.
【0032】電源回路部13は、配線基板12の第1の
実装面15aに実装されている。この電源回路部13の
出力端は、配線基板12の内部の電源層17に電気的に
接続されている。The power supply circuit section 13 is mounted on the first mounting surface 15a of the wiring board 12. The output terminal of the power supply circuit section 13 is electrically connected to a power supply layer 17 inside the wiring board 12.
【0033】CPUソケット14は、矩形状のソケット本
体21を備えている。ソケット本体21は、CPUとして
のPPGA形の半導体パッケージ22を取り外し可能に支持
している。このソケット本体21の半導体パッケージ2
2とは反対側の面には、電源端子としての多数の電源ピ
ン23および信号端子としての多数の信号ピン24が配
置されている。これら電源ピン23や信号ピン24は、
半導体パッケージ22に電気的に接続されている。The CPU socket 14 has a rectangular socket body 21. The socket body 21 detachably supports a PPGA type semiconductor package 22 as a CPU. The semiconductor package 2 of the socket body 21
On the surface opposite to 2, a number of power pins 23 as power terminals and a number of signal pins 24 as signal terminals are arranged. These power pins 23 and signal pins 24
It is electrically connected to the semiconductor package 22.
【0034】図2に示すように、電源ピン23や信号ピ
ン24は、ソケット本体21の中央部21aを取り囲む
枠状のピン配列領域25に、約1.8mmといった極めて
狭いピッチPで6列に並べて配置されている。電源ピン
23は、ピン配列領域25の全体に亘って不規則に分散
して配置されており、一部の電源ピン23は、ソケット
本体21の中央部21aに臨むピン配列領域25の内周
部に位置されている。As shown in FIG. 2, the power supply pins 23 and the signal pins 24 are arranged in six rows at an extremely narrow pitch P of about 1.8 mm in a frame-shaped pin arrangement area 25 surrounding the central portion 21a of the socket body 21. They are arranged side by side. The power supply pins 23 are irregularly distributed over the entirety of the pin arrangement area 25, and some of the power supply pins 23 are located on the inner peripheral portion of the pin arrangement area 25 facing the central portion 21 a of the socket body 21. It is located in.
【0035】CPUソケット14は、配線基板12の第1
の実装面15aに実装されており、この第1の実装面1
5a上において上記電源回路部13に隣接されている。
配線基板12は、CPUソケット14の実装部分に図3に
示すような多数のスルーホール26を有し、これらスル
ーホール26に電源ピン23や信号ピン24が挿入され
ている。スルーホール26の内面は、導電性のメッキ層
27で覆われており、このメッキ層27に電源ピン23
や信号ピン24が接している。各スルーホール26のメ
ッキ層27は、所望の信号層16a〜16d、電源層1
7およびグランド層18に電気的に接続されている。The CPU socket 14 is connected to the first
Of the first mounting surface 1a.
5a, it is adjacent to the power supply circuit section 13.
The wiring board 12 has a large number of through holes 26 as shown in FIG. 3 in the mounting portion of the CPU socket 14, and power supply pins 23 and signal pins 24 are inserted into these through holes 26. The inner surface of the through hole 26 is covered with a conductive plating layer 27, and the power supply pin 23
And the signal pin 24 is in contact. The plating layer 27 of each through hole 26 is formed of a desired signal layer 16a to 16d,
7 and the ground layer 18.
【0036】図4に示すように、電源ピン23が接続さ
れる電源層17は、ソケット本体21の中央部21aに
対応する位置まで広がるベタ状の導体パターン17aを
有している。そして、この電源層17は、配線基板12
の内部で電源ピン23以外の信号ピン24を避ける必要
があるので、これら信号ピン24に対応する位置に信号
ピン24よりも大径な多数の逃げ孔28を有している。
このため、逃げ孔28の内周縁と信号ピン24との間に
は、リング状をなす絶縁領域29が形成されており、隣
り合う逃げ孔28の部分では、電源層17の幅寸法が減
じられている。As shown in FIG. 4, the power supply layer 17 to which the power supply pins 23 are connected has a solid conductor pattern 17a extending to a position corresponding to the central portion 21a of the socket body 21. The power supply layer 17 is connected to the wiring board 12.
It is necessary to avoid the signal pins 24 other than the power supply pins 23 inside the device. Therefore, a large number of relief holes 28 having a larger diameter than the signal pins 24 are provided at positions corresponding to the signal pins 24.
Therefore, a ring-shaped insulating region 29 is formed between the inner peripheral edge of the escape hole 28 and the signal pin 24, and the width of the power supply layer 17 is reduced in the adjacent escape hole 28. ing.
【0037】図1および図2に示すように、配線基板1
2の第2の実装面15bには、一対の電流供給用導体3
0a,30bが取り付けられている。電流供給用導体3
0a,30bは、銅系合金のような導電性に優れた金属
材料にて構成されている。この電流供給用導体30a,
30bは、棒状をなす主部31と、この主部31の一端
に連なる第1の端子部32aと、主部31の他端に連な
る第2の端子部32bとを一体に有している。As shown in FIG. 1 and FIG.
2 on the second mounting surface 15b.
0a and 30b are attached. Current supply conductor 3
Reference numerals 0a and 30b are made of a metal material having excellent conductivity such as a copper-based alloy. This current supply conductor 30a,
Reference numeral 30b integrally includes a rod-shaped main portion 31, a first terminal portion 32a connected to one end of the main portion 31, and a second terminal portion 32b connected to the other end of the main portion 31.
【0038】電流供給用導体30a,30bの主部31
は、上記ピン配列領域25の一辺を跨いで配置されてい
る。そのため、電流供給用導体30a,30bの第1の
端子部32aは、配線基板12を挟んで電源回路部13
と向かい合っているとともに、第2の端子部32bは、
配線基板12を挟んでソケット本体21の中央部21a
と向かい合っている。Main parts 31 of current supply conductors 30a and 30b
Are arranged over one side of the pin array region 25. Therefore, the first terminal portions 32a of the current supply conductors 30a and 30b are connected to the power supply circuit portion 13 with the wiring substrate 12 interposed therebetween.
And the second terminal portion 32b
Central portion 21a of socket body 21 with wiring substrate 12 interposed
And face each other.
【0039】図5に示すように、配線基板12の第2の
実装面15bには、上記第1および第2の端子部32
a,32bに対応する複数の導体パターン34が形成さ
れている。導体パターン34は、第4の信号層16dの
パターンを避けた位置に形成されている。この導体パタ
ーン34は、図3に示すようなスルーホール26のメッ
キ層27を介して電源層17の導体パターン17aに電
気的に接続されており、これら導体パターン34に電流
供給用導体30a,30bの第1および第2の端子部3
2a,32bが夫々半田付けされている。As shown in FIG. 5, the first and second terminal portions 32 are provided on the second mounting surface 15b of the wiring board 12.
A plurality of conductor patterns 34 corresponding to a and 32b are formed. The conductor pattern 34 is formed at a position avoiding the pattern of the fourth signal layer 16d. The conductor pattern 34 is electrically connected to the conductor pattern 17a of the power supply layer 17 via the plated layer 27 of the through hole 26 as shown in FIG. 3, and the current supply conductors 30a and 30b are connected to the conductor pattern 34. First and second terminal portions 3
2a and 32b are soldered respectively.
【0040】このため、電流供給用導体30a,30b
は、6列に並べられた電源ピン23および信号ピン24
をまたぐようにして配線基板12の第2の実装面15b
上に取り付けられており、これら電流供給用導体30
a,30bを介して上記ソケット本体21の中央部21
aに対応する電源層17の導体パターン17aと電源回
路部13とが直接電気的に接続されている。For this reason, the current supply conductors 30a, 30b
Are power pins 23 and signal pins 24 arranged in six rows.
And the second mounting surface 15b of the wiring board 12
These current supply conductors 30
a, 30b via the central portion 21 of the socket body 21
The conductor pattern 17a of the power supply layer 17 corresponding to “a” and the power supply circuit section 13 are directly electrically connected.
【0041】このような構成の回路モジュール11によ
ると、配線基板12のうち電源ピン23や信号ピン24
が存在しないソケット本体21の中央部21aに対応す
る位置に、一対の電流供給用導体30a,30bを介し
て電源回路部13からの電流を直接供給できるととも
に、ここに電流供給用導体30a,30bに電気的に接
続された導体パターン17aを配置することができる。According to the circuit module 11 having such a configuration, the power supply pins 23 and the signal pins 24
The current from the power supply circuit unit 13 can be directly supplied via the pair of current supply conductors 30a and 30b to a position corresponding to the central portion 21a of the socket body 21 where no current exists, and the current supply conductors 30a and 30b The conductive pattern 17a electrically connected to the first conductive pattern 17a can be arranged.
【0042】このため、ピン配列領域25の内周部に位
置する電源ピン23に対しては、このピン配列領域25
の内側からベタ状の導体パターン17aを介して直接電
流を供給することができ、これら電源ピン23に電流を
供給する経路が多数の信号ピン24を避けるために複雑
に入り組んだり、幅狭くなることはない。For this reason, with respect to the power supply pins 23 located at the inner peripheral portion of the pin
Current can be supplied directly from the inside through the solid conductor pattern 17a, and the path for supplying current to these power supply pins 23 is complicatedly complicated or narrow to avoid a large number of signal pins 24. There is no.
【0043】また、ピン配列領域25の内周部と外周部
との間の中間部分に位置する電源ピン23に対しては、
ピン配列領域25の内側および外側の両方向から電源層
17を導くことができる。このため、中間部分の電源ピ
ン23が数多くの信号ピン24によって取り囲まれて電
源層17の幅寸法が減じられていても、この中間部分の
電源ピン23に対する電流の供給経路の断面積を十分に
確保することができる。For the power supply pin 23 located at an intermediate portion between the inner peripheral portion and the outer peripheral portion of the pin arrangement region 25,
The power supply layer 17 can be guided from both directions inside and outside the pin arrangement region 25. Therefore, even if the power supply pin 23 in the intermediate portion is surrounded by many signal pins 24 and the width of the power supply layer 17 is reduced, the cross-sectional area of the current supply path to the power supply pin 23 in the intermediate portion can be sufficiently increased. Can be secured.
【0044】よって、全ての電源ピン23に対する電流
の供給経路の抵抗を低く抑えることができ、配線基板1
2の内部の電源層17だけでは実現不可能であった大き
な許容電流の供給が可能となるとともに、大きな電流を
流しても供給経路上での電圧降下や変動を確実に防止す
ることができる。Therefore, the resistance of the current supply path to all the power supply pins 23 can be kept low, and
It is possible to supply a large permissible current which cannot be realized only by the power supply layer 17 inside the power supply layer 2, and it is possible to reliably prevent a voltage drop or a fluctuation on a supply path even when a large current flows.
【0045】なお、本発明は上記第1の実施の形態に特
定されるものではなく、図6に本発明の第2の実施の形
態を示す。The present invention is not limited to the first embodiment, and FIG. 6 shows a second embodiment of the present invention.
【0046】この第2の実施の形態は、電流供給用導体
30a,30bの構成が上記第1の実施の形態と相違し
ており、それ以外の回路モジュール11の基本的な構成
については第1の実施の形態と同様である。The second embodiment differs from the first embodiment in the configuration of the current supply conductors 30a and 30b, and the basic configuration of the circuit module 11 is the same as that of the first embodiment. This is the same as the embodiment.
【0047】図6に示すように、電流供給用導体30
a,30bは、第1および第2のホルダ40a,40b
と本体41とに三分割されている。第1のホルダ40a
は、第2の実装面15b上の導体パターン34に半田付
けされて、上記電源回路部13に電気的に接続されてい
る。第2のホルダ40bは、第2の実装面15b上の導
体パターン34に半田付けされて、電源層17の導体パ
ターン17aに電気的に接続されている。そして、第1
および第2のホルダ40a,40bは、6列に並んだ電
源ピン23および信号ピン24を挟んで向かう端部42
a,42bを有し、これら端部42a,42bに夫々嵌
合溝43が形成されている。As shown in FIG. 6, the current supply conductor 30
a, 30b are first and second holders 40a, 40b
And the main body 41. First holder 40a
Are soldered to the conductor pattern 34 on the second mounting surface 15b and are electrically connected to the power supply circuit section 13. The second holder 40b is soldered to the conductor pattern 34 on the second mounting surface 15b and is electrically connected to the conductor pattern 17a of the power supply layer 17. And the first
And second holders 40a and 40b are formed with end portions 42 facing the power supply pins 23 and the signal pins 24 arranged in six rows.
a, 42b, and fitting grooves 43 are formed in these ends 42a, 42b, respectively.
【0048】本体41は、第1および第2のホルダ40
a,40bに跨る長さを有する棒状をなしている。この
本体41の両端部は、第1および第2のホルダ40a,
40bの嵌合溝43に取り外し可能に嵌合されており、
この嵌合により、本体41と第1および第2のホルダ4
0a,40bとが電気的に接続されている。The main body 41 includes the first and second holders 40.
It has a rod shape having a length straddling a and 40b. Both ends of the main body 41 are provided with first and second holders 40a,
40b, is removably fitted in the fitting groove 43,
By this fitting, the main body 41 and the first and second holders 4
0a and 40b are electrically connected.
【0049】このため、本体41は、電源ピン23や信
号ピン24をまたぐようにして配線基板12の第2の実
装面15b上に取り付けられている。For this reason, the main body 41 is mounted on the second mounting surface 15b of the wiring board 12 so as to straddle the power supply pins 23 and the signal pins 24.
【0050】このような構成において、電流供給用導体
30a,30bは、抵抗を小さく抑えて大電流の供給を
可能とするものであるから、銅系合金のような導電性に
優れた金属材料にて構成されており、それ故、熱容量が
大きなものとなっている。そのため、電流供給用導体3
0a,30bを導体パターン34に半田付けする際に、
この半田付けに最適な温度まで電流供給用導体30a,
30bの温度が到達しないことがあり、半田付けが困難
となる虞れがあり得る。In such a configuration, since the current supply conductors 30a and 30b are capable of supplying a large current with a low resistance, the current supply conductors 30a and 30b are made of a metal material having excellent conductivity such as a copper alloy. Therefore, the heat capacity is large. Therefore, the current supply conductor 3
When soldering 0a and 30b to the conductor pattern 34,
The current supply conductors 30a, up to the optimum temperature for this soldering,
The temperature of 30b may not reach, and soldering may be difficult.
【0051】しかるに、上記構成によると、電流供給用
導体30a,30bは、第1および第2のホルダ40
a,40bと本体41とに三分割されているので、実際
に配線基板12上の導体パターン34に半田付けされる
のは、第1および第2のホルダ40a,40bのみで済
むことになる。このため、半田付けすべき第1および第
2のホルダ40a,40bの形状および熱容量共に小さ
なものとなり、配線基板12に対する半田付け作業を容
易に行うことができる。However, according to the above configuration, the current supply conductors 30a and 30b are connected to the first and second holders 40.
Since it is divided into three parts a and 40b and the main body 41, only the first and second holders 40a and 40b need be actually soldered to the conductor pattern 34 on the wiring board 12. For this reason, the shape and heat capacity of the first and second holders 40a and 40b to be soldered are small, and the work of soldering to the wiring board 12 can be easily performed.
【0052】また、電源ピン23および信号ピン24を
跨ぐ本体41は、第1および第2のホルダ40a,40
bに対し取り外し可能であるから、この本体41を取り
外すことで、本体41によって覆い隠される位置にある
第4の信号層16dを露出させることができる。このた
め、第4の信号層16dのパターンチェックや変更等の
作業にも容易に対処することができる。The main body 41 straddling the power pin 23 and the signal pin 24 is provided with first and second holders 40a, 40a.
4B, the fourth signal layer 16d at a position covered by the main body 41 can be exposed by removing the main body 41. Therefore, it is possible to easily cope with operations such as pattern check and change of the fourth signal layer 16d.
【0053】図7および図8は、本発明の第3の実施の
形態を開示している。FIG. 7 and FIG. 8 disclose a third embodiment of the present invention.
【0054】この第3の実施の形態は、格別な電流供給
用導体を用いることなく大電流の供給を可能としたもの
であり、主に配線基板12の内部構造に特徴がある。そ
のため、回路モジュール11の基本的な構成は上記第1
の実施の形態と同様であり、この第1の実施の形態と同
一の構成部分には同一の参照符号を付して、その説明を
省略する。The third embodiment makes it possible to supply a large current without using a special current supply conductor, and is characterized mainly by the internal structure of the wiring board 12. Therefore, the basic configuration of the circuit module 11 is
The same components as those of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
【0055】図8は、配線基板12の第1の信号層16
a、第2の信号層16bおよび電源層17の各パターン
の一部を取り出して示したものである。図8の(A)
は、第1の信号層16aのパターンを開示している。こ
の第1の信号層16aは、多数の信号ピン24のうち、
特定の信号ピン24に電気的に接続される多数の線状の
導体パターン50を有している。導体パターン50は、
他の信号ピン24や電源ピン23を避けて配線されてお
り、その先端のランド51が特定の信号ピン24に接続
されている。FIG. 8 shows the first signal layer 16 of the wiring board 12.
a, a part of each pattern of the second signal layer 16b and the power supply layer 17 is shown. (A) of FIG.
Discloses a pattern of the first signal layer 16a. The first signal layer 16a includes a plurality of signal pins 24,
It has a number of linear conductor patterns 50 electrically connected to specific signal pins 24. The conductor pattern 50
The wiring is arranged so as to avoid the other signal pins 24 and the power supply pins 23, and the lands 51 at the ends thereof are connected to the specific signal pins 24.
【0056】図8の(B)は、配線基板12の内部の第
2の信号層16bのパターンを開示している。この第2
の信号層16bは、上記第1の信号層16aと同様に、
特定の信号ピン24に電気的に接続される多数の線状の
導体パターン52を有している。導体パターン52は、
他の信号ピン24や電源ピン23を避けて配線されてお
り、その先端のランド53が特定の信号ピン24に接続
されている。FIG. 8B discloses a pattern of the second signal layer 16 b inside the wiring board 12. This second
Signal layer 16b is similar to the first signal layer 16a,
It has a large number of linear conductor patterns 52 electrically connected to specific signal pins 24. The conductor pattern 52
The wiring is arranged so as to avoid the other signal pins 24 and the power supply pins 23, and a land 53 at the tip is connected to a specific signal pin 24.
【0057】この第2の信号層16bは、ソケット本体
21のピン配列領域25に対応する位置に、導体パター
ン52が存在しない空き領域54を有している。この空
き領域54には、電源用導体パターン55が形成されて
いる。この電源用導体パターン55は、第2の信号層1
6bの空き領域54においてベタ状に広げられていると
ともに、電源ピン23に電気的に接続されている。The second signal layer 16b has an empty area 54 where the conductor pattern 52 does not exist at a position corresponding to the pin arrangement area 25 of the socket body 21. A power supply conductor pattern 55 is formed in the empty area 54. The power supply conductor pattern 55 is formed on the second signal layer 1.
6b, it is spread solidly in the empty area 54 and is electrically connected to the power supply pin 23.
【0058】また、この電源用導体パターン55は、電
源ピン23以外の信号ピン24を避ける必要があるの
で、これら信号ピン24に対応する位置に多数の逃げ孔
56を有している。このため、逃げ孔56の内周縁と信
号ピン24との間には、リング状をなす絶縁領域57が
形成されており、隣り合う逃げ孔56の部分では、電源
用導体パターン55の幅寸法が減じられている。Further, since the power supply conductor pattern 55 needs to avoid the signal pins 24 other than the power supply pins 23, it has a large number of relief holes 56 at positions corresponding to the signal pins 24. Therefore, a ring-shaped insulating region 57 is formed between the inner peripheral edge of the escape hole 56 and the signal pin 24, and in the adjacent escape hole 56, the width dimension of the power supply conductor pattern 55 is reduced. Has been reduced.
【0059】図8の(C)は、配線基板12の内部の電
源層17のパターンを示している。電源層17は、配線
基板12の内部においてベタ状に広げられている。この
電源層17は、電源ピン23以外の信号ピン24を避け
る必要があるので、上記第1の実施の形態と同様に、信
号ピン24に対応する位置に多数の逃げ孔28を有し、
この逃げ孔28の内周縁と信号ピン24との間にリング
状をなす絶縁領域29が形成されている。FIG. 8C shows a pattern of the power supply layer 17 inside the wiring board 12. The power supply layer 17 is solidly spread inside the wiring board 12. Since the power supply layer 17 needs to avoid the signal pins 24 other than the power supply pins 23, similarly to the first embodiment, the power supply layer 17 has a large number of relief holes 28 at positions corresponding to the signal pins 24,
A ring-shaped insulating region 29 is formed between the inner peripheral edge of the escape hole 28 and the signal pin 24.
【0060】そして、この電源層17と第2の信号層1
6bの電源用導体パターン55とは、並列に接続されて
おり、この電源用導体パターン55の存在により、配線
基板12の内部の電流供給経路が部分的に二層となって
いる。The power supply layer 17 and the second signal layer 1
6b is connected in parallel with the power supply conductor pattern 55. Due to the presence of the power supply conductor pattern 55, the current supply path inside the wiring board 12 is partially two-layered.
【0061】このような構成によると、電源ピン23
は、配線基板12の内部で本来の電源層17と第2の信
号層16bに増設した電源用導体パターン55とに電気
的に接続されているので、電源ピン23に対する電流の
供給経路が複数用意される。そして、これら電流の供給
経路は並列に接続されているので、電源層17および電
源用導体パターン55の固有の抵抗が実質的に並列に接
続されることになる。According to such a configuration, the power supply pin 23
Are electrically connected to the original power supply layer 17 and the power supply conductor pattern 55 added to the second signal layer 16b inside the wiring board 12, so that a plurality of current supply paths to the power supply pins 23 are prepared. Is done. Since the current supply paths are connected in parallel, the inherent resistances of the power supply layer 17 and the power supply conductor pattern 55 are substantially connected in parallel.
【0062】このため、電源用導体パターン55および
電源層17の個々の抵抗が大きくても、これら両者を並
列にした時の抵抗は小さくなり、これら電源用導体パタ
ーン55および電源層17に接続された電源ピン23に
対する電流の供給経路の抵抗を小さく抑えることができ
る。For this reason, even if the individual resistances of the power supply conductor pattern 55 and the power supply layer 17 are large, the resistance when they are paralleled is small, and the power supply conductor pattern 55 and the power supply layer 17 are connected. Thus, the resistance of the current supply path to the power supply pin 23 can be reduced.
【0063】したがって、特に抵抗が大きくなるピン配
列領域25の内周部の電源ピン23に対応するように、
配線基板12の内部に電源用導体パターン55を増設す
れば、ピン配列領域25の内周部側の電源ピン23に大
きな許容電流を供給することができるとともに、大きな
電流を流しても供給経路上での電圧降下や変動を確実に
防止することができる。Therefore, in order to correspond to the power supply pin 23 on the inner peripheral portion of the pin array region 25 where the resistance is particularly large,
If the power supply conductor pattern 55 is additionally provided inside the wiring board 12, a large allowable current can be supplied to the power supply pins 23 on the inner peripheral side of the pin array region 25, and even if a large current flows, the power supply pins 23 are not provided on the supply path. Voltage fluctuations and fluctuations can be reliably prevented.
【0064】図9は、本発明の第4の実施の形態を開示
している。FIG. 9 discloses a fourth embodiment of the present invention.
【0065】この第4の実施の形態は、上記第3の実施
の形態と同様に、格別な電流供給用導体を用いることな
く大電流の供給を可能としたものであり、主に配線基板
12の内部構造に特徴がある。In the fourth embodiment, as in the third embodiment, a large current can be supplied without using a special current supply conductor. Is characterized by its internal structure.
【0066】この第4の実施の形態では、配線基板12
の電源層17およびグランド層18の厚み寸法T1がそ
の他の第1〜第4の信号層16a〜16dの厚み寸法T
2よりも大きく設定されている。そして、電源層17と
グランド層18の厚み寸法T1は、互いに等しく設定さ
れている。In the fourth embodiment, the wiring board 12
Thickness T1 of the power supply layer 17 and the ground layer 18 is equal to the thickness T of the other first to fourth signal layers 16a to 16d.
It is set larger than 2. The thickness T1 of the power supply layer 17 and the ground layer 18 are set to be equal to each other.
【0067】このような構成によると、全ての電源ピン
23に対する電流の供給経路の断面積を十分に確保する
ことができ、この電流供給経路の抵抗を小さく抑えるこ
とができる。このため、大きな許容電流の供給が可能と
なるとともに、大きな電流を流しても供給経路上での電
圧降下や変動を確実に防止することができる。According to such a configuration, a sufficient cross-sectional area of the current supply path to all the power supply pins 23 can be ensured, and the resistance of the current supply path can be reduced. For this reason, a large allowable current can be supplied, and even if a large current flows, a voltage drop or a fluctuation on a supply path can be reliably prevented.
【0068】しかも、上記構成によると、電源層17や
グランド層18は、配線基板12の内部でベタ状に広げ
られるために、第1ないし第4の信号層16a〜16d
と比較した場合に、パターンが存在しない部分が圧倒的
に少なくなるとともに、局所的にパターンがない部分が
発生し難くなる。このため、電源層17やグランド層1
8の厚み寸法T1を大きくしても、パターンのある部分
とない部分との境界に生じる応力が問題となることはな
く、配線基板12の強度に悪影響を及ぼすことはない。
なお、上記第4の実施の形態では、電源層17およびグ
ランド層18の双方の厚み寸法T1を信号層16a〜1
6dの厚み寸法T2よりも大きくしたが、本発明はこれ
に限らず、電源層17の厚み寸法T1のみを増大させる
ようにしても良い。Further, according to the above configuration, since the power supply layer 17 and the ground layer 18 are solidly spread inside the wiring board 12, the first to fourth signal layers 16a to 16d
When compared with the above, the number of portions where no pattern is present is significantly reduced, and the portion where no pattern is present is less likely to occur. For this reason, the power supply layer 17 and the ground layer 1
Even if the thickness dimension T1 of 8 is increased, the stress generated at the boundary between the portion having the pattern and the portion having no pattern does not cause a problem, and does not adversely affect the strength of the wiring board 12.
In the fourth embodiment, the thickness T1 of each of the power supply layer 17 and the ground layer 18 is set to be equal to that of the signal layers 16a to 16a.
Although the thickness T2 is larger than the thickness T2 of 6d, the present invention is not limited to this, and only the thickness T1 of the power supply layer 17 may be increased.
【0069】また、図10および図11は、本発明の第
5の実施の形態を開示している。FIG. 10 and FIG. 11 show a fifth embodiment of the present invention.
【0070】この第5の実施の形態は、CPUソケット1
4の電源ピン23の配置を工夫することで大電流の供給
を可能とした点に特徴があリ、それ以外のCPUソケット
14の基本的な構成は第1の実施の形態と同様である。In the fifth embodiment, the CPU socket 1
The fourth embodiment is characterized in that a large current can be supplied by devising the arrangement of the power supply pins 23. The other basic configuration of the CPU socket 14 is the same as that of the first embodiment.
【0071】図10に示すように、ソケット本体21の
ピン配列領域25は、四つの角部60aないし60dを
有しており、そのうちの一つの角部60aに多数の電源
ピン23が集中して配置されている。これら電源ピン2
3は、ピン配列領域25を横断するようにその外周部と
内周部とに亘って3列に並べて配置されている。As shown in FIG. 10, the pin array region 25 of the socket body 21 has four corners 60a to 60d, and a large number of power pins 23 are concentrated on one of the corners 60a. Are located. These power pins 2
Reference numerals 3 are arranged in three rows across the outer peripheral portion and the inner peripheral portion so as to cross the pin arrangement region 25.
【0072】そして、電源ピン23をソケット本体21
の角部60aに集中させたことに伴い、配線基板12の
電源層17は、図11に二点鎖線で示すように、電源ピ
ン23の配列方向に沿ってピン配列領域25の外周部か
ら内周部に延びる幅広い帯状の導電パターン61を有し
ており、この導体パターン61に全ての電源ピン23が
電気的に接続されている。Then, the power supply pin 23 is connected to the socket body 21.
11, the power supply layer 17 of the wiring board 12 moves from the outer peripheral portion of the pin arrangement region 25 along the arrangement direction of the power supply pins 23 as indicated by a two-dot chain line in FIG. It has a wide band-shaped conductive pattern 61 extending to the periphery, and all the power pins 23 are electrically connected to the conductive pattern 61.
【0073】このような構成によると、多数の電源ピン
23は、ピン配列領域25の全体に亘って不規則に分散
されることなく、このピン配列領域25の一つの角部6
0aに集中して配列されているので、これら電源ピン2
3の配列方向に沿って延びる幅広い帯状の導体パターン
61を配線基板12の電源層17に形成することができ
る。According to such a configuration, a large number of power supply pins 23 are not irregularly distributed over the entirety of the pin arrangement region 25, and one corner 6
0a, these power supply pins 2
3 can be formed on the power supply layer 17 of the wiring board 12.
【0074】この結果、電源層17に多数の信号ピン2
4を避ける逃げ孔を形成する必要はなく、この電源層1
7の断面積を十分に確保することができる。よって、CP
Uソケット14に対する電流の供給を、より太くて抵抗
の小さな供給経路を通じて行うことができ、大きな許容
電流の供給が可能となるとともに、大きな電流を流して
も供給経路上での電圧降下や変動を確実に防止すること
ができる。As a result, a large number of signal pins 2
It is not necessary to form an escape hole to avoid the power supply layer 1.
7 can be sufficiently secured. Therefore, CP
The supply of the current to the U socket 14 can be performed through a thicker and smaller resistance supply path, and a large allowable current can be supplied. Even if a large current flows, the voltage drop and fluctuation on the supply path can be reduced. It can be reliably prevented.
【0075】なお、上記第5の実施の形態では、電源ピ
ン23をピン配列領域25の一つの角部60aに集中さ
せたが、本発明はこれに制約されるものではなく、例え
ば隣り合う二つの角部60a,60bに電源ピン23を
集中して配置しても良い。In the fifth embodiment, the power supply pins 23 are concentrated on one corner 60a of the pin array area 25. However, the present invention is not limited to this, and for example, The power supply pins 23 may be concentrated on the two corners 60a and 60b.
【0076】さらに、電源ピン23を配置する箇所は、
ピン配列領域25の角部60a〜60dに限らず、この
電源ピン23をピン配列領域25の隣り合う角部60a
〜60dの間の一箇所又は複数箇所に帯状に並べて配置
しても良い。Further, the place where the power supply pin 23 is arranged is as follows.
The power supply pin 23 is not limited to the corners 60 a to 60 d of the pin array
It may be arranged in a band at one place or a plurality of places between 60 and 60d.
【0077】図12は、本発明の第6の実施の形態を開
示している。FIG. 12 discloses a sixth embodiment of the present invention.
【0078】この第6の実施の形態は、上記第5の実施
の形態と同様に、CPUソケット14の電源ピン23の配
置を工夫することで大電流の供給を可能とした点に特徴
があリ、それ以外のCPUソケット14の基本的な構成は
第1の実施の形態と同様である。The sixth embodiment is characterized in that, like the fifth embodiment, a large current can be supplied by devising the arrangement of the power supply pins 23 of the CPU socket 14. The other basic configuration of the CPU socket 14 is the same as that of the first embodiment.
【0079】この第6の実施の形態では、多数の電源ピ
ン23は、ソケット本体21の中央部21aに臨むピン
配列領域25の内周部に沿って一列に並べて配置されて
いる。このため、ピン配列領域25の内周部には、多数
の電源ピン23によって規定された第1のピン列70が
形成され、この第1のピン列70は、ソケット本体21
の中央部21aを取り囲んでいる。In the sixth embodiment, a number of power pins 23 are arranged in a line along the inner periphery of a pin array area 25 facing the center 21a of the socket body 21. For this reason, a first pin row 70 defined by a large number of power pins 23 is formed in the inner peripheral portion of the pin array area 25, and the first pin row 70
Surrounding the central portion 21a.
【0080】また、CPUソケット14は、図示しない配
線基板のグランド層に電気的に接続された多数のグラン
ドピン71を有している。これらグランドピン71は、
ピン配列領域25の外周部に沿って一列に並べて配置さ
れている。このため、ピン配列領域25の外周部には、
多数のグランドピン71によって規定された第2のピン
列72が形成されており、この第2のピン列72と第1
のピン列70とで挟まれた領域に、多数の信号ピン24
が4列に並べて配置されている。The CPU socket 14 has a number of ground pins 71 electrically connected to a ground layer of a wiring board (not shown). These ground pins 71
They are arranged in a line along the outer periphery of the pin array region 25. For this reason, on the outer peripheral portion of the pin array region 25,
A second pin row 72 defined by a large number of ground pins 71 is formed, and the second pin row 72 and the first
A large number of signal pins 24 are located in an area sandwiched between
Are arranged in four rows.
【0081】このような構成によれば、CPUソケット1
4の電源ピン23は、ピン配列領域25の内周部に沿っ
て一列に並べて配置されているととに、グランドピン7
1は、ピン配列領域25の外周部に沿って一列に並べて
配置されているので、これら電源ピン23およびグラン
ドピン71がピン配列領域25の全体に亘って不規則に
分散されることはない。According to such a configuration, the CPU socket 1
4 are arranged in a line along the inner peripheral portion of the pin array region 25 and the ground pins 7 are arranged.
Since the power pins 1 and the ground pins 71 are arranged in a line along the outer periphery of the pin array area 25, the power pins 23 and the ground pins 71 are not irregularly distributed throughout the pin array area 25.
【0082】このため、CPUソケット14が実装される
配線基板にあっては、ピン配列領域25の内側および外
側に夫々対応するようにベタ状に広がる電源層を配置す
ることができる。よって、配線基板の電源層を多数の信
号ピン24を避けるように配置する必要はなく、この電
源層の断面積を十分に確保することができる。For this reason, in the wiring board on which the CPU socket 14 is mounted, a solid power supply layer can be arranged inside and outside the pin array region 25 so as to correspond to each other. Therefore, it is not necessary to arrange the power supply layer of the wiring board so as to avoid the large number of signal pins 24, and it is possible to secure a sufficient cross-sectional area of the power supply layer.
【0083】特に電源ピン23をピン実装領域25の内
周部に沿って配置した場合に、図12に二点鎖線で示す
ように、上記第1の実施の形態に開示した電流供給用導
体30a,30bを用いて配線基板の内部の電源層に直
接電流を供給すれば、この電源層に信号ピン24を避け
るための切り欠き等を一切設ける必要はなく、電源層を
ベタ状のまま電源ピン23に電気的に接続することがで
きる。In particular, when the power supply pins 23 are arranged along the inner peripheral portion of the pin mounting area 25, as shown by the two-dot chain line in FIG. , 30b to supply a current directly to the power supply layer inside the wiring board, there is no need to provide any cutouts or the like for avoiding the signal pins 24 in this power supply layer. 23 can be electrically connected.
【0084】したがって、電源ピン23に対する電流の
供給を、より太くて抵抗の小さな経路を通じて行うこと
ができ、その分、大きな許容電流の供給が可能となると
ともに、大きな電流を流しても供給経路上での電圧降下
や変動を確実に防止することができる。Therefore, the current can be supplied to the power supply pin 23 through a thicker path having a smaller resistance, so that a larger permissible current can be supplied. Voltage fluctuations and fluctuations can be reliably prevented.
【0085】なお、上記第6の実施の形態では、ピン配
列領域25の内周部に電源ピン23を配置するととも
に、このピン配列領域25の外周部にグランドピン71
を配置したが、本発明はこれに制約されるものではな
く、ピン配列領域25の内周部にグランドピン71を、
ピン配列領域25の外周部に電源ピン23を配置しても
良い。In the sixth embodiment, the power supply pins 23 are arranged on the inner periphery of the pin arrangement region 25, and the ground pins 71 are arranged on the outer periphery of the pin arrangement region 25.
However, the present invention is not limited to this, and the ground pin 71 is provided on the inner peripheral portion of the pin array region 25.
The power supply pins 23 may be arranged on the outer peripheral portion of the pin arrangement region 25.
【0086】また、上記第1ないし第6の実施の形態に
おいて、配線基板上に実装される回路部品は、PPGA形の
CPUソケットに特定されるものではなく、例えば半導体
パッケージであっても良い。In the first to sixth embodiments, the circuit components mounted on the wiring board are of the PPGA type.
It is not limited to the CPU socket, and may be, for example, a semiconductor package.
【0087】さらに、電源端子、信号端子およびグラン
ド端子にしてもピンに限らず、ボールでも良いことは勿
論である。Further, the power supply terminal, the signal terminal, and the ground terminal are not limited to the pins, but may be balls.
【0088】図13および図14は、本発明の第7の実
施の形態を開示している。FIG. 13 and FIG. 14 disclose a seventh embodiment of the present invention.
【0089】図13はヒートシンク80を備えたPPGA形
の半導体パッケージ81を示している。半導体パッケー
ジ81は、矩形状のパッケージ本体82を有し、このパ
ッケージ本体82の内部にICチップ83が埋め込まれ
ている。パッケージ本体82は、多数の信号ピン84が
突設された裏面82aと、この裏面82aの反対側に位
置された表面82bとを有している。この半導体パッケ
ージ81は、信号ピン84を図示しない配線基板のスル
ーホールに挿入して半田付けすることで配線基板に固定
されている。FIG. 13 shows a PPGA type semiconductor package 81 provided with a heat sink 80. The semiconductor package 81 has a rectangular package body 82, and an IC chip 83 is embedded in the package body 82. The package body 82 has a back surface 82a on which a large number of signal pins 84 are protruded, and a front surface 82b located on the opposite side of the back surface 82a. The semiconductor package 81 is fixed to the wiring board by inserting the signal pins 84 into through holes of a wiring board (not shown) and soldering.
【0090】パッケージ本体82の表面82aには、一
対の電源端子86a,86bと、一つのグランド端子8
7とが形成されている。電源端子86a,86bおよび
グランド端子87は、四角いパッド状をなしており、信
号ピン84よりも遥かに大きな表面積を有している。電
源端子86a,86bは、パッケージ本体82の対角線
上に向かい合う角部に位置されている。グランド端子8
7は、パッケージ本体82の中央部に位置されている。A pair of power terminals 86a and 86b and one ground terminal 8 are provided on the surface 82a of the package body 82.
7 are formed. The power supply terminals 86a and 86b and the ground terminal 87 have a rectangular pad shape, and have a surface area much larger than that of the signal pin 84. The power terminals 86a and 86b are located at corners of the package body 82 that face diagonally. Ground terminal 8
7 is located at the center of the package body 82.
【0091】上記ヒートシンク80は、アルミニウム合
金のような熱伝導性および導電性に優れた金属材料にて
構成されている。ヒートシンク80は、パッケージ本体
82の表面82bに接着等の手段により固定されてお
り、この固定により、ヒートシンク80とグランド端子
87とが電気的に接続されている。The heat sink 80 is made of a metal material having excellent heat conductivity and conductivity, such as an aluminum alloy. The heat sink 80 is fixed to the surface 82b of the package body 82 by bonding or the like, and the heat sink 80 is electrically connected to the ground terminal 87 by this fixing.
【0092】ヒートシンク80は、電源端子86a,8
6bを避けるように切り欠かかれた一対の逃げ部90
a,90bを有している。このため、電源端子86a,
86bは、ヒートシンク80とは電気的に絶縁された状
態でパッケージ本体82の表面82bに露出されてお
り、この電源接続用端子86a,86bに駆動用電流を
供給する太い導体91が直接接続されるようになってい
る。The heat sink 80 includes power supply terminals 86a, 8
A pair of escape portions 90 cut out to avoid 6b
a, 90b. Therefore, the power supply terminals 86a,
86b is exposed on the surface 82b of the package body 82 while being electrically insulated from the heat sink 80, and a thick conductor 91 for supplying a drive current to the power supply connection terminals 86a and 86b is directly connected. It has become.
【0093】ヒートシンク80の側面には、グランド配
線接続用端子92が形成されている。グランド配線接続
用端子92は、四角いパッド状をなしており、信号ピン
24よりも遥かに大きな表面積を有している。このグラ
ンド配線接続用端子92は、ヒートシンク80自体が導
電性を有することから、このヒートシンク80を介して
半導体パッケージ81のグランド端子87に電気的に接
続されており、このグランド配線接続用端子92にグラ
ンド用の太い導体93が直接接続されるようになってい
る。On the side surface of the heat sink 80, a ground wiring connection terminal 92 is formed. The ground wiring connection terminal 92 has a rectangular pad shape, and has a surface area much larger than that of the signal pin 24. Since the heat sink 80 itself has conductivity, the ground wiring connection terminal 92 is electrically connected to the ground terminal 87 of the semiconductor package 81 via the heat sink 80. A thick conductor 93 for ground is directly connected.
【0094】このような構成の半導体パッケージ81に
よると、電源端子86a,86bおよびグランド端子8
7は、信号ピン84とは反対側のパッケージ本体82の
表面82bに位置されているので、この電源端子86
a,86bに電流供給用の太い導体91を直接接続する
ことができる。このため、半導体パッケージ81を配線
基板に実装した場合において、この配線基板の電源層と
は別の経路を通じて電源端子86a,86bに電流を供
給することができ、電源端子86a,86bに対する電
流の供給経路の抵抗を低く抑えることができる。According to the semiconductor package 81 having such a configuration, the power supply terminals 86a and 86b and the ground terminal 8
7 is located on the surface 82b of the package body 82 opposite to the signal pin 84, so that the power supply terminal 86
Thick conductors 91 for supplying current can be directly connected to a and 86b. Therefore, when the semiconductor package 81 is mounted on a wiring board, current can be supplied to the power terminals 86a and 86b through a path different from the power layer of the wiring board, and the current can be supplied to the power terminals 86a and 86b. The resistance of the path can be kept low.
【0095】よって、配線基板の内部の電源層だけでは
実現不可能であった大きな許容電流の供給が可能となる
とともに、大きな電流を流しても供給経路上での電圧降
下や変動を確実に防止することができる。Therefore, it is possible to supply a large permissible current which cannot be realized only by the power supply layer inside the wiring board, and it is possible to reliably prevent a voltage drop or fluctuation on the supply path even when a large current flows. can do.
【0096】[0096]
【発明の効果】以上詳述した本発明によれば、電源端子
に対する電流の供給経路の抵抗を低く抑えることがで
き、配線基板の内部の電源層だけでは実現不可能であっ
た大きな許容電流の供給が可能となるとともに、大きな
電流を流しても供給経路上での電圧降下や変動を確実に
防止できるといった利点がある。According to the present invention described in detail above, the resistance of the current supply path to the power supply terminal can be kept low, and a large allowable current that cannot be realized only by the power supply layer inside the wiring board can be realized. There is an advantage that supply is possible and voltage drop and fluctuation on the supply path can be reliably prevented even when a large current flows.
【図1】本発明の第1の実施の形態に係る回路モジュー
ルの断面図。FIG. 1 is a sectional view of a circuit module according to a first embodiment of the present invention.
【図2】電源ピンおよび信号ピンを有するCPUソケッ
ト、電源回路部および電流供給用導体との位置関係を示
す平面図。FIG. 2 is a plan view showing a positional relationship among a CPU socket having a power supply pin and a signal pin, a power supply circuit unit, and a current supply conductor.
【図3】配線基板の断面図。FIG. 3 is a sectional view of a wiring board.
【図4】電源ピンに電気的に接続される電源層のパター
ンを示す平面図。FIG. 4 is a plan view showing a pattern of a power supply layer electrically connected to power supply pins.
【図5】電流供給用導体が取り付けられる第4の信号層
のパターンを示す平面図。FIG. 5 is a plan view showing a pattern of a fourth signal layer to which a current supply conductor is attached.
【図6】本発明の第2の実施の形態に係る回路モジュー
ルの断面図。FIG. 6 is a sectional view of a circuit module according to a second embodiment of the present invention.
【図7】本発明の第3の実施の形態に係る回路モジュー
ルの断面図。FIG. 7 is a sectional view of a circuit module according to a third embodiment of the present invention.
【図8】(A)は、配線基板の第1の信号層のパターン
を示す平面図。(B)は、第2の信号層のパターンを示
す平面図。(C)は、電源層のパターンを示す平面図。FIG. 8A is a plan view showing a pattern of a first signal layer of the wiring board. (B) is a plan view showing a pattern of the second signal layer. (C) is a plan view showing a pattern of a power supply layer.
【図9】本発明の第4の実施の形態に係る配線基板の断
面図。FIG. 9 is a sectional view of a wiring board according to a fourth embodiment of the present invention.
【図10】本発明の第5の実施の形態に係るCPUソケッ
トの平面図。FIG. 10 is a plan view of a CPU socket according to a fifth embodiment of the present invention.
【図11】図10のF11部を拡大して示す平面図。FIG. 11 is an enlarged plan view showing an F11 part in FIG. 10;
【図12】本発明の第6の実施の形態に係るCPUソケッ
トの平面図。FIG. 12 is a plan view of a CPU socket according to a sixth embodiment of the present invention.
【図13】本発明の第7の実施の形態に係る半導体パッ
ケージの斜視図。FIG. 13 is a perspective view of a semiconductor package according to a seventh embodiment of the present invention.
【図14】半導体パッケージとヒートシンクとを互いに
分離させた状態を示す斜視図。FIG. 14 is a perspective view showing a state where a semiconductor package and a heat sink are separated from each other.
【図15】従来のCPUソケットの電源ピンと信号ピンと
の配列状態を示す平面図。FIG. 15 is a plan view showing an arrangement state of power pins and signal pins of a conventional CPU socket.
【図16】従来の配線基板の電源層のパターンを示す断
面図。FIG. 16 is a sectional view showing a pattern of a power supply layer of a conventional wiring board.
11…回路モジュール 12…配線基板 13…電源回路部 14…回路部品(CPUソケット) 16a〜16d…第1〜第4の信号層 17…電源層 17a…導体パターン 21…本体(ソケット本体) 23,86a,86b…電源端子(電源ピン) 24,84…信号端子(信号ピン) 25…端子配列領域(ピン配列領域) 30a,30b…電源供給用導体 50,52…導体パターン 55…電源用導体パターン 81…半導体パッケージ 82…パッケージ本体 83…ICチップ DESCRIPTION OF SYMBOLS 11 ... Circuit module 12 ... Wiring board 13 ... Power supply circuit part 14 ... Circuit components (CPU socket) 16a-16d ... First to fourth signal layers 17 ... Power supply layer 17a ... Conductor pattern 21 ... Main body (socket main body) 23, 86a, 86b: power supply terminal (power supply pin) 24, 84: signal terminal (signal pin) 25: terminal arrangement area (pin arrangement area) 30a, 30b: power supply conductor 50, 52 ... conductor pattern 55: power supply conductor pattern 81: semiconductor package 82: package body 83: IC chip
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E338 AA03 BB02 BB13 BB25 BB75 CC01 CC04 CC06 CD05 CD10 CD13 CD23 EE11 5E346 AA12 AA15 AA42 BB02 BB03 BB04 BB06 BB07 BB11 BB15 FF45 HH01 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E338 AA03 BB02 BB13 BB25 BB75 CC01 CC04 CC06 CD05 CD10 CD13 CD23 EE11 5E346 AA12 AA15 AA42 BB02 BB03 BB04 BB06 BB07 BB11 BB15 FF45 HH01
Claims (14)
と;この配線基板に実装され、上記電源層に電気的に接
続された電源回路部と;上記配線基板に実装され、上記
電源層に電気的に接続された多数の電源端子および多数
の信号端子を有する回路部品と;を備え、この回路部品
の電源端子および信号端子が上記回路部品の中央部を外
れた端子配列領域においてこの中央部を取り囲むように
並べて配置されている回路モジュールであって、 上記配線基板に、上記電源回路部と上記電源層とを電気
的に導通させる電流供給用導体を取り付け、この電流供
給用導体は、上記回路部品の中央部に対応した位置にお
いて上記配線基板の電源層と電気的に導通されているこ
とを特徴とする回路モジュール。1. A multilayer wiring board having a power supply layer therein; a power supply circuit unit mounted on the wiring board and electrically connected to the power supply layer; and a power supply circuit unit mounted on the wiring board and mounted on the power supply layer. A circuit component having a plurality of electrically connected power supply terminals and a plurality of signal terminals; and a power supply terminal and a signal terminal of the circuit component in a terminal arrangement region outside the center of the circuit component. A current supply conductor for electrically connecting the power supply circuit section and the power supply layer to the wiring board, wherein the current supply conductor is A circuit module electrically connected to a power supply layer of the wiring board at a position corresponding to a central portion of the circuit component.
は、第1の実装面と、この第1の実装面の反対側に位置
された第2の実装面とを有し、上記第1の実装面に上記
電源回路部と上記回路部品とが互いに並べて実装されて
いるとともに、上記第2の実装面に上記電流供給用導体
が取り付けられていることを特徴とする回路モジュー
ル。2. The wiring board according to claim 1, wherein the wiring board has a first mounting surface and a second mounting surface located on a side opposite to the first mounting surface. A circuit module, wherein the power supply circuit portion and the circuit component are mounted side by side on a mounting surface of the device, and the current supply conductor is mounted on the second mounting surface.
は、上記第2の実装面に上記電流供給用導体が電気的に
接続される導体パターンを有し、この導体パターンは、
スルーホールを介して上記電源層と電気的に導通されて
いることを特徴とする回路モジュール。3. The wiring board according to claim 2, wherein the wiring board has a conductor pattern to which the current supply conductor is electrically connected to the second mounting surface.
A circuit module electrically connected to the power supply layer via a through hole.
源端子および信号端子は、上記配線基板を貫通するピン
であり、また、上記電流供給用導体は、配線基板の第2
の実装面上において上記ピンの配列部分をまたいで配置
されていることを特徴とする回路モジュール。4. The wiring board according to claim 2, wherein the power supply terminal and the signal terminal are pins penetrating the wiring board, and the current supply conductor is a second pin of the wiring board.
A circuit module, which is arranged so as to straddle the arrangement portion of the pins on the mounting surface of (1).
いて、上記電流供給用導体は、上記電源回路部に電気的
に接続された第1のホルダと、上記電源層に電気的に接
続された第2のホルダと、これら第1および第2ホルダ
に跨る本体とに分割され、上記第1および第2のホルダ
は、上記配線基板に半田付けされていることを特徴とす
る回路モジュール。5. The current supply conductor according to claim 1, wherein the current supply conductor is electrically connected to the first power supply layer and the first holder is electrically connected to the power supply circuit unit. A circuit module divided into a second holder and a main body straddling the first and second holders, wherein the first and second holders are soldered to the wiring board.
は、上記回路部品の中央部に臨む上記端子配列領域の内
周部に沿って配置されていることを特徴とする回路モジ
ュール。6. The circuit module according to claim 1, wherein the power supply terminal is arranged along an inner peripheral portion of the terminal arrangement region facing a central portion of the circuit component.
続される導体パターンを有する少なくとも一つの信号層
と、上記回路部品の多数の電源端子が電気的に接続され
る電源層とを積層してなる多層配線基板において、 上記信号層に、上記導体パターンを避けて電源用導体パ
ターンを形成し、この電源用導体パターンと上記電源層
とを並列に接続したことを特徴とする多層配線基板。7. At least one signal layer having a conductor pattern to which a large number of signal terminals of a circuit component are electrically connected, and a power supply layer to which a large number of power terminals of the circuit component are electrically connected. A multilayer wiring board comprising: a power supply conductor pattern formed on the signal layer, avoiding the conductor pattern; and the power supply conductor pattern and the power supply layer are connected in parallel. .
続される少なくとも一つの信号層と、上記回路部品の多
数の電源端子が電気的に接続されるベタ状の電源層およ
びグランド層とを絶縁層を介して積層してなる多層配線
基板において、 上記電源層の厚み寸法を上記信号層の厚み寸法よりも大
きく設定したことを特徴とする多層配線基板。8. At least one signal layer to which a number of signal terminals of a circuit component are electrically connected, and a solid power layer and a ground layer to which a number of power terminals of the circuit component are electrically connected. Wherein the thickness dimension of the power supply layer is set to be larger than the thickness dimension of the signal layer.
層の厚み寸法と上記電源層の厚み寸法とを同等に設定し
たことを特徴とする多層配線基板。9. The multilayer wiring board according to claim 8, wherein the thickness of the ground layer and the thickness of the power supply layer are set to be equal.
回路部品であって、 上記電源層に電気的に接続される多数の電源端子および
多数の信号端子と、これら端子を支持する本体とを有
し、上記電源端子および信号端子は、上記本体の中央部
を外れた端子配列領域において上記本体の中央部を取り
囲むように並べて配置されているとともに、 上記電源端子は、上記端子配列領域の少なくとも一箇所
において、この端子配列領域を横断するように連続的に
並べて配置されていることを特徴とする回路部品。10. A circuit component mountable on a wiring board having a power supply layer, comprising: a number of power terminals and a number of signal terminals electrically connected to the power layer; and a main body supporting these terminals. The power supply terminal and the signal terminal are arranged side by side so as to surround the central portion of the main body in a terminal arrangement region outside the central portion of the main body, and the power supply terminal is at least in the terminal arrangement region. A circuit component, which is continuously arranged at one place so as to cross the terminal arrangement region.
回路部品であって、 上記電源層に電気的に接続される多数の電源端子および
多数の信号端子と、これら端子を支持する本体とを有
し、上記電源端子および信号端子は、上記本体の中央部
を外れた端子配列領域において上記本体の中央部を取り
囲むように並べて配置されているとともに、 上記電源端子は、上記本体の中央部に臨む上記端子配列
領域の内周部又は上記端子配列領域の外周部のいずれか
に配置されていることを特徴とする回路部品。11. A circuit component mountable on a wiring board having a power supply layer, comprising: a plurality of power supply terminals and a plurality of signal terminals electrically connected to the power supply layer; and a main body supporting these terminals. The power supply terminal and the signal terminal are arranged side by side so as to surround the central portion of the main body in a terminal arrangement region outside the central portion of the main body, and the power supply terminal is provided at a central portion of the main body. A circuit component, which is arranged on either the inner periphery of the facing terminal arrangement region or the outer periphery of the terminal arrangement region.
基板は、上記電源層とは絶縁されたグランド層を有し、
また、上記信号端子は、多数のグランド端子を含むとと
もに、これらグランド端子は、上記電源端子を避けて上
記端子配列領域の内周部又は外周部のいずれかに配置さ
れていることを特徴とする回路部品。12. The wiring board according to claim 11, wherein the wiring board has a ground layer insulated from the power supply layer.
Further, the signal terminals include a large number of ground terminals, and the ground terminals are arranged at any one of an inner peripheral portion and an outer peripheral portion of the terminal arrangement region avoiding the power supply terminal. Circuit components.
体と;このパッケージ本体の配線基板と向かい合う面に
配置され、上記ICチップに電気的に接続された多数の
信号端子と;を備え、 上記パッケージ本体の上記信号端子とは反対側の面に電
源端子を配置したことを特徴とする半導体パッケージ。13. The package, comprising: a package body in which an IC chip is sealed; and a number of signal terminals disposed on a surface of the package body facing the wiring board and electrically connected to the IC chip. A semiconductor package, wherein a power supply terminal is arranged on a surface of the main body opposite to the signal terminal.
ケージ本体は、上記信号端子とは反対側の面にグランド
端子を有し、このパッケージ本体に上記グランド端子に
接する導電性のヒートシンクを設置するとともに、この
ヒートシンクにグランド接続用の端子部を形成したこと
を特徴とする半導体パッケージ。14. The package body according to claim 13, wherein the package body has a ground terminal on a surface opposite to the signal terminal, and a conductive heat sink in contact with the ground terminal is provided on the package body. And a heat sink provided with a ground connection terminal portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162483A JP2000349448A (en) | 1999-06-09 | 1999-06-09 | Circuit module, multilayer wiring board, circuit component and semiconductor package used for this circuit module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162483A JP2000349448A (en) | 1999-06-09 | 1999-06-09 | Circuit module, multilayer wiring board, circuit component and semiconductor package used for this circuit module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349448A true JP2000349448A (en) | 2000-12-15 |
Family
ID=15755482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11162483A Pending JP2000349448A (en) | 1999-06-09 | 1999-06-09 | Circuit module, multilayer wiring board, circuit component and semiconductor package used for this circuit module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349448A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004000A1 (en) * | 2002-06-26 | 2004-01-08 | Fujitsu Limited | Structure for connecting power supply to semiconductor device |
| JP2007096212A (en) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | Power supply device for power supply pins of electrical components |
| KR101079385B1 (en) | 2009-12-22 | 2011-11-02 | 삼성전기주식회사 | printed circuit board assembly |
| WO2017038905A1 (en) * | 2015-08-31 | 2017-03-09 | アイシン・エィ・ダブリュ株式会社 | Semiconductor device, chip module, and semiconductor module |
-
1999
- 1999-06-09 JP JP11162483A patent/JP2000349448A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004000A1 (en) * | 2002-06-26 | 2004-01-08 | Fujitsu Limited | Structure for connecting power supply to semiconductor device |
| US7057272B2 (en) | 2002-06-26 | 2006-06-06 | Fujitsu Limited | Power supply connection structure to a semiconductor device |
| JP2007096212A (en) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | Power supply device for power supply pins of electrical components |
| KR101079385B1 (en) | 2009-12-22 | 2011-11-02 | 삼성전기주식회사 | printed circuit board assembly |
| WO2017038905A1 (en) * | 2015-08-31 | 2017-03-09 | アイシン・エィ・ダブリュ株式会社 | Semiconductor device, chip module, and semiconductor module |
| CN107949909A (en) * | 2015-08-31 | 2018-04-20 | 爱信艾达株式会社 | Semiconductor device, chip module and semiconductor module |
| JPWO2017038905A1 (en) * | 2015-08-31 | 2018-05-24 | アイシン・エィ・ダブリュ株式会社 | Semiconductor device, chip module and semiconductor module |
| CN107949909B (en) * | 2015-08-31 | 2020-06-16 | 爱信艾达株式会社 | Semiconductor device, chip module, and semiconductor module |
| US10707159B2 (en) | 2015-08-31 | 2020-07-07 | Aisin Aw Co., Ltd. | Semiconductor device, chip module, and semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100645861B1 (en) | Carrier based electronic module | |
| JP4127437B2 (en) | Thermo module | |
| US8179693B2 (en) | Apparatus for electrically connecting two substrates using a land grid array connector provided with a frame structure having power distribution elements | |
| EP0662732B1 (en) | Circuit connection in an electrical assembly | |
| KR100208053B1 (en) | Integrated circuit device | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| EP1868244B1 (en) | Semiconductor device | |
| US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
| US5206188A (en) | Method of manufacturing a high lead count circuit board | |
| JP2003188508A (en) | Printed wiring boards, surface mount circuit components and circuit modules | |
| US5734559A (en) | Staggered bond finger design for fine pitch integrated circuit packages | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| JP2845227B2 (en) | Multi-chip module mounting structure | |
| JP3764214B2 (en) | Printed circuit board and electronic apparatus equipped with the same | |
| JP2000349448A (en) | Circuit module, multilayer wiring board, circuit component and semiconductor package used for this circuit module | |
| US8040682B2 (en) | Semiconductor device | |
| JP2023514986A (en) | Package substrate and package structure | |
| JP2645285B2 (en) | Electrical components for carrying integrated circuits | |
| US20070238324A1 (en) | Electrical connector | |
| CN119252813B (en) | Packaging structure and chip | |
| JP2001237368A (en) | Power module | |
| US5995371A (en) | Integrated dielectric substrate | |
| JP3727413B2 (en) | Pin grid array socket | |
| CN100378980C (en) | Semiconductor device | |
| JP2009049213A (en) | Heat dissipating structure for surface mount heat generating components |