JP2000349624A

JP2000349624A - クロック発生装置

Info

Publication number: JP2000349624A
Application number: JP11159455A
Authority: JP
Inventors: Hitoshi Masuda; 仁増田
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1999-06-07
Filing date: 1999-06-07
Publication date: 2000-12-15

Abstract

(57)【要約】【課題】クロックパッケージ切り替え時の位相特性を改
善する冗長構成のクロックパッケージを有するクロック
発生装置を提供する。【解決手段】クロックパッケージ２ａ，２ｂの位相比較
部６ａ，６ｂの間に交絡を持たせ、更に、選択回路１６
ａ，１６ｂを追加する。選択回路１６ａ，１６ｂを制御
する制御信号は、クロックパッケージの運用系あるいは
非運用系の状態を表し、必ず正反対の関係になっている
制御信号１５ａ，１５ｂと同じとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はクロック発生装置、
冗長構成にされ、安定したクロックパルスを発生する通
信装置等に使用するクロック発生装置に関する。

【０００２】

【従来の技術】ディジタル通信等においては、全ての回
路の動作基準としてクロックパルスを使用し、このクロ
ックパルスはクロック発生装置により発生される。

【０００３】現在の通信装置において、装置又はシステ
ムの信頼性を高める為に装置内の主要回路部分を冗長構
成にするのが一般的である。これはクロック発生装置
（又はクロックパッケージ）においても同様である。例
えば、特開平１−３０９５４０号公報に開示される如
く、装置内のクロック発生装置に冗長系が構成され、運
用系と予備系を設け、運用系に故障が生じた場合に直ち
に予備系に切替えて、通信の連続性を維持している。換
言すると、装置内部におけるクロック系の信頼性を向上
させている。

【０００４】斯る従来技術における冗長構成のクロック
発生装置の例を図４にブロック図で示す。図４のクロッ
ク発生装置によると、共通のクロック供給装置１に接続
された１対のクロックパッケージ２ａ，２ｂを有する。
一方のクロックパッケージ、例えば２ａは、外部クロッ
ク切替え部４ａ、変換部５ａ、位相比較部６ａ、ループ
フィルタ７ａ、電圧制御発振器８ａ、分周器９ａ、選択
回路１０ａ、装置内クロック生成部１１ａを有する。同
様に、他方のクロックパッケージ２ｂも同様構成であ
り、構成要素４ｂ〜１１ｂを有する。これらクロックパ
ッケージ２ａ，２ｂの外部クロック切り替え部４ａ，４
ｂには、夫々外部クロック入力端子３ａ，３ｂを介して
クロック供給装置１からクロックが基準クロックとして
入力される。また、これらクロックパッケージ２ａ，２
ｂの出力端に配置された装置内のクロック生成部１１
ａ，１１ｂからは、夫々装置内クロック分配端子１２
ａ，１２ｂを介して出力クロックが装置内各部に供給さ
れる。

【０００５】更に、クロックパッケージ２ａ，２ｂに
は、夫々クロック入力端子１３ａ，１３ｂとクロック出
力端子１４ａ，１４ｂが設けられ、相互に交差接続され
ている。換言すると、クロック入力端子１３ａとクロッ
ク出力端子１４ｂが接続され、クロック入力端子１３ｂ
とクロック出力端子１４ａとが接続されている。また、
クロックパッケージ２ａ，２ｂには、夫々制御信号１５
ａ，１５ｂが入力される。

【０００６】動作を説明する。外部クロック切り替え部
４ａ，４ｂは、クロック供給装置１からの外部クロック
を外部クロック入力端子３ａ，３ｂを介して、制御信号
１５ａ，１５ｂによりクロックパッケージ２ａ，２ｂに
スルーで通すか開放状態にする（通さない）かを切り替
える。変換部５ａ，５ｂは、外部クロック切り替え部４
ａ，４ｂで切り替えられた外部クロックを所定のレベル
且つ周波数のクロックに変換する。位相比較部６ａ，６
ｂは、変換部５ａ，５ｂからのクロックと分周部９ａ，
９ｂからのクロックとの位相比較を行う。ループフィル
タ７ａ，７ｂは、位相比較部６ａ，６ｂにて比較された
位相比較結果から不要な高周波成分を除去して位相比較
結果に基づく直流レベルの制御信号を生成する。電圧制
御発振器（ＶＣＯ）８ａ，８ｂは、ループフィルタ７
ａ，７ｂからの直流制御信号に応じた出力周波数を出力
する。分周部９ａ，９ｂは、ＶＣＯ８ａ，８ｂからの出
力周波数が変換部５ａ，５ｂからの基準クロックの周波
数と一致するように必要に応じて任意分周比で分周す
る。選択回路１０ａ，１０ｂは、制御信号１５ａ，１５
ｂにより、ＶＣＯ８ａ，８ｂからの出力クロック又は他
のクロックパッケージ２ｂ，２ａ内の装置内クロック生
成部１１ｂ，１１ａからのクロックのいずれかを選択す
る。装置内クロック生成部１１ａ，１１ｂは、選択回路
１０ａ，１０ｂからのクロックを基準として、装置内に
必要な周波数のクロックを生成して装置内クロック分配
端子１２ａ，１２ｂに出力する。

【０００７】装置内クロック生成部１１ａ，１１ｂは、
通常ホールドオーバ機能をもった、ＶＣＯ８ａ，８ｂよ
りも周波数安定度の高い発振器を搭載し、装置内各部に
安定したクロックを分配する。また、これら装置内クロ
ック生成部１１ａ，１１ｂは、クロック供給装置１から
の外部クロックが故障等により入力断になったとして
も、短時間の間は、ある程度の周波数を保持できるよう
な構成である。

【０００８】次に、クロックパッケージ２ａ，２ｂの冗
長構成について説明する。クロックパッケージ２ａ，２
ｂは、冗長構成であり、いずれか一方（例えば２ａ）が
運用系で、他方（例えば２ｂ）が予備系（又は非運用
系）という関係にある。制御信号１５ａ，１５ｂは、ク
ロックパッケージ２ａ，２ｂの運用系／予備系の状態を
表すよう相互に正反対の関係になっている。例えば、ク
ロックパッケージ２ａが運用系、クロックパッケージ２
ｂが予備系の場合について以下説明する。

【０００９】クロックパッケージ２ａの制御信号１５ａ
は、外部クロック切り替え部４ａ及び選択回路１０ａを
運用系状態とする。この場合、外部クロック切り替え部
４は、クロック供給装置１からの外部クロックを選択
し、選択回路１０ａはＶＣＯ８ａからの出力クロックを
選択する。他方、クロックパッケージ２ｂの制御信号１
５ｂは、外部クロック切り替え部４ｂ及び選択回路１０
ｂを予備系状態とする。そこで、クロックパッケージ２
ｂの外部クロック切り替え部４ｂは開放状態となり、選
択回路１０ｂはクロックパッケージ２ａの装置内クロッ
ク生成部１１ａからの出力クロックをクロック出力端子
１４ａ及びクロック入力端子１３ｂを介して選択する。

【００１０】上述した図４の従来クロック発生装置の動
作を要約すると次のとおりである。運用系であるクロッ
クパッケージ２ａ（又は２ｂ）は、クロック供給装置１
からの外部クロックに同期（追従）して動作している
が、予備系であるクロックパッケージ２ｂ（又は２ａ）
は、クロックパッケージ２ａ（又は２ｂ）のクロック出
力に同期（追従）して動作している。換言すると、装置
内部ではクロックパッケージ２ａ，２ｂが各々独立して
動作しているのではなく、運用系のクロックパッケージ
２ａがマスタで予備系のクロックパッケージ２ｂがスレ
ーブの関係で動作することとなる。クロックパッケージ
２ａ，２ｂの冗長構成が、上述の如く、マスタ・スレー
ブの関係になっているのは、クロック供給装置１からの
外部クロックが故障等により入力断状態となり、装置内
クロック生成部１１ａ，１１ｂ内部の発振器がホールド
オーバ状態になったとしても、クロックパッケージ２
ａ，２ｂの関係がマスタ・スレーブの関係となり、装置
内各部に分配される装置内クロック分配端子１２ａ，１
２ｂの出力位相関係を極力一致させる為である。

【００１１】また、関連する従来技術として、特開平６
−２０４９９０号の「冗長構成をもつクロック発生回
路」及び特開平４−２６７６５２号の「クロック位相同
期システム」がある。

【００１２】

【発明が解決しようとする課題】上述した従来技術にあ
っては、予備系のクロックパッケージの外部クロック切
り替え部は開放状態であるので、位相比較部、ループフ
ィルタ、ＶＣＯ及び分周部を含む位相同期ループ（ＰＬ
Ｌ）回路は基準となるクロックがない状態で動作してい
る。そこで、ＶＣＯの制御電圧は徐々にずれて行く。こ
の状態で、クロックパッケージ間で運用系と予備系の切
替えが生じると、ＶＣＯの制御電圧に大きな変動が生
じ、周波数の引き込みが完了してＰＬＬ回路が安定する
迄に時間がかかるので、装置内部の主信号エラーを引き
起こすという問題があった。

【００１３】また、近年ではＩＴＵ−Ｔ等の国際規格に
より、クロック系に関する性能が規格化されつつある。
例えばクロックパッケージの運用系／予備系の切替え時
の装置内クロックの位相変動量等も規定されるので、こ
れら規格を満足する性能を有するクロック発生装置が要
求されている。

【００１４】本発明の目的は、通信装置の装置内部で冗
長系を構成しているクロックパッケージの運用系／予備
系切替えに際して装置内部に分配する装置内クロックの
位相変動量を最小限に抑え、装置内部の主信号エラーの
発生を防止すると共に、より高性能な運用系クロックパ
ッケージ切替え時の位相変動特性を保証するクロック発
生装置を提供することである。

【００１５】

【課題を解決するための手段】前述の課題を解決するた
め、本発明によるクロック発生装置は、次のような特徴
的な構成を採用している。

【００１６】（１）基準クロック源から外部クロックを
受信する冗長構成の１対のクロックパッケージを有し、
該１対のクロックパッケージは各々位相同期ループ回路
を有し、制御信号に基づき前記１対のクロックパッケー
ジの一方を運用系、他方を予備系として動作するクロッ
ク発生装置において、前記１対のクロックパッケージの
前記各位相同期ループ回路に選択回路を設け、前記予備
系として動作する前記位相同期ループ回路の電圧制御発
振器の制御電圧を所定値にするクロック発生装置。

【００１７】（２）前記予備系の電圧制御発振器の前記
制御電圧は、前記運用系の位相同期ループ回路から供給
する上記（１）のクロック発生装置。

【００１８】（３）前記予備系の電圧制御発振器の前記
制御電圧は、前記電圧制御発振器が略中心周波数で発振
する固定値にする上記（１）のクロック発生装置。

【００１９】（４）前記１対のクロックパッケージは、
前記位相同期ループ回路の出力側に高精度の発振周波数
を出力する装置内クロック生成部を備える上記（１）の
クロック発生装置。

【００２０】（５）前記装置内クロック生成部は、ディ
ジタル信号処理部を含む位相同期ループを有し、ホール
ドオーバ機能を有する上記（４）のクロック発生装置。

【００２１】

【発明の実施の形態】以下、本発明のクロック発生装置
の好適実施形態例を添付図１乃至図３を参照して詳細に
説明する。

【００２２】先ず、図１は本発明のクロック発生装置の
第１実施形態例のブロック図である。尚、このクロック
発生装置は、図４の従来クロック発生装置と対応する構
成要素を多数使用するので、便宜上対応構成要素には同
じ参照符号を使用することとする。

【００２３】図１のクロック発生装置は、クロック供給
装置１と１対のクロックパッケージ２ａ，２ｂを有す
る。各クロックパッケージ２ａ，２ｂは、外部クロック
入力端子３ａ，３ｂ、クロック入力端子１３ａ，１３
ｂ、クロック出力端子１４ａ，１４ｂを有し、これらク
ロック入力端子１３ａ，１３ｂとクロック出力端子１４
ａ，１４ｂとは、クロックパッケージ２ａ，２ｂ間で相
互に交差接続されている点で図４の従来技術と同様であ
る。

【００２４】各クロックパッケージ２ａ，２ｂは、外部
クロック切り替え部４ａ，４ｂ、変換部５ａ，５ｂ、位
相比較部６ａ，６ｂ、選択回路１６ａ，１６ｂ、ループ
フィルタ７ａ，７ｂ、ＶＣＯ８ａ，８ｂ、分周部９ａ，
９ｂ、選択回路１０ａ，１０ｂ及び装置内クロック生成
部１１ａ，１１ｂより成る。

【００２５】図４のブロック図と対比すると明らかな如
く、図１に示す本発明のクロック発生装置の第１実施形
態例は、選択回路１６ａ，１６ｂ、クロック入力端子１
７ａ，１７ｂ及びクロック出力端子１８ａ，１８ｂを有
し、これら端子１７ａ−１７ｂ、１８ａ−１８ｂをクロ
ックパッケージ２ａ，２ｂ間で交差接続している点であ
る。即ち、クロック入力端子１７ａ，１７ｂは、夫々選
択回路１６ａ，１６ｂの入力側に接続され、クロック出
力端子１８ａ，１８ｂは、夫々位相比較部６ａ，６ｂの
出力側に接続される。そして、クロック入力端子１７ａ
をクロック出力端子１８ｂに接続し、クロック入力端子
１７ｂをクロック出力端子１８ａに接続する。換言する
と、クロックパッケージ２ａ，２ｂ間には、２箇所の交
差接続部が形成されている。

【００２６】図１のクロック発生装置において、位相比
較部６ａ，６ｂ、選択回路１６ａ，１６ｂ、ループフィ
ルタ７ａ，７ｂ、ＶＣＯ８ａ，８ｂ及び分周部９ａ，９
ｂはＰＬＬ回路を構成すること図４のクロック発生装置
の場合と同じである。ここで、選択回路１６ａ，１６ｂ
は夫々相手側のクロックパッケージ２ｂ，２ａのＰＬＬ
回路を構成する位相比較部６ｂ，６ａからの位相比較結
果を制御信号１５ａ，１５ｂにより選択する。例えば、
クロックパッケージ２ａが運用系、クロックパッケージ
２ｂが予備系として動作するよう制御信号１５ａ，１５
ｂが選定されている場合につき説明すると、クロックパ
ッケージ２ａの外部クロック入力端子３ａから外部クロ
ック切り替え部４ａ及び変換部５ａを介してＰＬＬ回路
にクロック供給装置１の外部クロックが入力される。こ
のとき、選択回路１６ａは、位相比較部６ａの位相比較
出力をループフィルタ７ａを介してＶＣＯ８ａに入力す
る。従って、ＶＣＯ８ａは、外部クロックに同期し且つ
分周部９ａの分周比で決まる出力を選択回路１０ａを介
して装置内クロック生成部１１ａに入力する。

【００２７】この状態で、クロックパッケージ２ｂの外
部クロック切り替え部４ｂは開放状態であり、外部クロ
ックが外部クロック入力端子３ｂを介してクロックパッ
ケージ２ｂのＰＬＬ回路へ入力するのを遮断する。しか
し、このＰＬＬ回路の選択回路１６ｂは、クロックパッ
ケージ２ａの位相比較部６ａの比較出力を選択してルー
プフィルタ７ｂを介してＶＣＯ８ｂへ入力する。従っ
て、クロックパッケージ２ｂのＰＬＬ回路もクロックパ
ッケージ２ａのＰＬＬ回路に追従して動作する。但し、
選択回路１０ｂは、このＰＬＬ回路の出力を選択せず、
装置内クロック生成部１１ａの出力を、クロック出力端
子１４ａ、クロック入力端子１３ｂを介して選択する。

【００２８】次に、図１のクロック発生装置の装置内ク
ロック生成部１１ａ（１１ｂ）の詳細ブロック図を図２
に示す。この装置内クロック生成部１１は、クロック入
力端子１９、位相比較部２０、変換部２１、ディジタル
ローパスフィルタ部２２、ディジタル信号処置部２３、
変換部２４、アナログローパスフィルタ部２５、ＶＣＯ
２６、分周部２７、及びクロック出力端子２８より成
る。

【００２９】クロック入力端子１９には、図１の選択回
路１０ａ（１０ｂ）にて選択されたクロックが基準とし
て入力される。位相比較部２０は、クロック入力端子１
９からのクロックと分周部２７からのクロックとの位相
比較を行う。変換部２１は、位相比較部２０からの位相
比較結果をサンプリングしてディジタル信号に変換す
る。ディジタルローパスフィルタ部（Ｄ−ＬＰＦ）２２
は、変換部２１からの出力信号から不要なジッタ成分等
の高周波成分を除去し、シリアルデータを出力する。デ
ィジタル信号処理部２３は、Ｄ−ＬＰＦ２２からのシリ
アルデータに対し、様々なコントロールを行った後、シ
リアルデータを送出する。変換部２４は、ディジタル信
号処理部２３からのシリアルデータをアナログ信号に変
換する。アナログローパスフィルタ部（Ａ−ＬＰＦ）２
５は、変換部２４からの信号から不要な高周波数成分を
除去し、位相比較結果に基づく直流レベルの制御信号を
生成する。ＶＣＯ２６は、Ａ−ＬＰＦ２５からの直流制
御信号に応じた出力周波数を出力するもので、ＶＣＯ８
より周波数安定度が高い。分周部２７は、ＶＣＯ２６か
らの出力周波数がクロック入力端子１９からの基準クロ
ックの周波数と一致するように、必要に応じてＶＣＯ２
６からの出力周波数を分周する。

【００３０】クロックパッケージ２ａ，２ｂとの間は、
上述の如くＰＬＬ回路の位相比較部６の出力クロック及
びＶＣＯ８の出力クロックに対して２箇所で交差接続さ
れている。そして、制御信号１５ａ，１５ｂにより別の
クロックパッケージ２ａ又は２ｂからの出力クロックを
選択するように構成されている。

【００３１】次に、図１及び図２に示すクロック発生装
置の動作を説明する。このクロック発生装置のクロック
パッケージ２ａ，２ｂは、冗長構成であり、一方が運用
系の場合、他方は予備系という関係である。そこで、制
御信号１５ａ，１５ｂは、クロックパッケージ２ａ，２
ｂを運用系／予備系と相互に正反対になるよう制御す
る。以下、クロックパッケージ２ａが運用系、クロック
パッケージ２ｂが予備系の場合を説明する。

【００３２】この場合、制御信号１５ａは、外部クロッ
ク切り替え部４ａ、選択回路１６ａ及び１０ａを運用系
として制御する。即ち、外部クロック切り替え部４ａ
は、クロック供給装置１からの外部クロックを選択し
て、外部クロック入力端子３ａから変換部５ａへ入力す
る。選択回路１６ａは、位相比較部６ａの出力クロック
（位相比較出力）をループフィルタ７ａへ入力する。ま
た、選択回路１０ａは、ＶＣＯ８ａからの出力クロック
を選択して装置内クロック生成部１１ａ、具体的には図
２のクロック入力端子１９を介して位相比較部２０の一
方の入力端に入力するよう動作する。

【００３３】他方、クロックパッケージ２ｂの制御信号
１５ｂは、クロックパッケージ２ｂを予備系、即ち非運
用系状態に制御する。即ち、外部クロック切り替え部４
ｂは開放（オフ）状態とする。選択回路１６ｂは、クロ
ックパッケージ２ａのＰＬＬ回路の位相比較部６ａの位
相比較出力を選択する。また、選択回路１０ｂは、クロ
ックパッケージ２ａの装置内クロック生成部１１ａから
の出力クロックを選択するように動作する。つまり、ク
ロックパッケージ２ａが運用系でクロックパッケージ２
ｂが予備系の場合、運用系であるクロックパッケージ２
ａはクロック供給装置１からの外部クロックに同期（追
従）して動作しているが、予備系であるクロックパッケ
ージ２ｂは、クロックパッケージ２ａのクロック出力に
同期（追従）して動作している。クロックパッケージ２
ａ，２ｂが上述の関係になっている理由を以下に説明す
る。

【００３４】装置内クロック生成部１１ａ，１１ｂの内
部は、図２に示す如く、位相比較部２０の位相比較結果
をディジタルデータに変換することでディジタル信号処
置部２３で様々なディジタル信号処理が可能になる。例
えば、ディジタル信号処理部２３にてホールドオーバ機
能を持たせておくと、クロック供給装置１からの外部ク
ロックが障害等により入力断になり、選択回路１０ａ又
は１０ｂからのクロックが断となったとき、Ｄ−ＬＰＦ
２２からのシリアルデータを直前のディジタルデータに
固定（保持）することができる。その結果、ＶＣＯ２６
に対する制御電圧も直前の制御電圧に固定される為に、
クロック出力端子２８からのクロック出力の精度はＶＣ
Ｏ２６の経時変化による誤差のみに依存し、短時間であ
ればある程度の周波数精度が維持できる。また、ディジ
タル信号処理部２３に大きな時定数を持たせておけば、
通常動作時の選択回路１０からクロック入力端子１９に
入力されるクロックの位相変動又はクロックパッケージ
２ａ，２ｂの運用系／予備系切り替え等により発生する
位相変動は十分吸収でき、装置内各部及び予備系のクロ
ックパッケージ２ｂに安定したクロックを分配すること
が可能になる。

【００３５】更に、クロックパッケージ２ａの選択回路
１６ａは、制御信号１５ａにより位相比較部６ａの出力
クロックを選択するように制御され、クロックパッケー
ジ２ｂの選択回路１６ｂも制御信号１５ｂによりクロッ
クパッケージ２ｂの位相比較部６ｂの出力クロックを選
択するように制御されている為に、クロックパッケージ
２ａ，２ｂの選択回路１６ａ，１６ｂは同一の出力クロ
ック（この場合にはクロックパッケージ２ａの位相比較
部６ａからの出力クロック）を選択することになる。従
って、使用する部品のばらつき等による若干の相違はあ
るものの、ＶＣＯ８ａ，８ｂの出力周波数及び位相は略
一致している。そこで、この状態からクロックパッケー
ジ２ａを予備系に、クロックパッケージ２ｂを運用系に
切り替えが発生した場合、クロックパッケージ２ｂの内
部は、制御信号１５ｂの変化により外部クロック切り替
え部４ｂ、選択回路１６ｂ及び１０ｂが上述と逆方向に
切替えられる。クロックパッケージ２ｂは、クロック供
給装置１からの外部クロックに同期して動作することと
なるが、ＶＣＯ８ｂの出力周波数及び位相が大幅に変化
することはなく、装置内クロック分配端子１２ｂからの
出力クロックは、装置内クロック生成部１１ｂの位相変
動吸収能力により変動することはない。

【００３６】尚、クロックパッケージ２ａ，２ｂが逆方
向に切り替わった場合、即ちクロックパッケージ２ｂか
らクロックパッケージ２ａへ切り替わる場合も全く上述
と同様であること勿論である。

【００３７】本発明のクロック発生装置は、図１及び図
２に示した好適実施形態例のみに限定されず、種々の変
形変更が可能である。斯る変形例を図３のブロック図を
参照して説明する。この変形クロック発生装置もクロッ
ク供給装置１に接続された１対のクロックパッケージ２
ａ´、２ｂ´を有する。これらクロックパッケージ２ａ
´、２ｂ´は、外部クロック切り替え部４ａ，４ｂ、変
換部５ａ，５ｂ、位相比較部６ａ，６ｂ、ループフィル
タ７ａ，７ｂ、アナログスイッチ１６ａ´，１６ｂ´、
ＶＣＯ８ａ，８ｂ、分周部９ａ，９ｂ、選択回路１０
ａ，１０ｂ、及び装置内クロック生成部１１ａ，１１ｂ
より成る。また、両クロックパッケージ２ａ´，２ｂ´
は、クロック入力端子１３ａ，１３ｂ及びクロック出力
端子１４ａ，１４ｂ間で交差接続していること図１及び
図４のクロック発生装置と同様である。

【００３８】図３のクロック発生装置は、図４の従来の
クロック発生装置に比して、クロックパッケージ２ａ
´，２ｂ´のループフィルタ７ａ，７ｂの出力側にアナ
ログスイッチ１６ａ´，１６ｂ´を追加している点で相
違する。これらアナログスイッチ１６ａ´、１６ｂ´の
一方の入力端には、対応するループフィルタ７ａ，７ｂ
の出力が夫々接続されている。他方の入力端には、端に
＋２．５Ｖの直流入力電圧が入力されている。但し、こ
れはＶＣＯ８ａ，８ｂが＋２．５Ｖの制御電圧印加時に
中心周波数を出力する場合であって、中心周波数出力時
の制御電圧が＋２．５Ｖ以外の場合には、それに応じて
この制御電圧を選定するものとする。また、これらアナ
ログスイッチ１６ａ´，１６ｂ´は、制御信号１５ａ，
１５ｂにより制御されるものとする。

【００３９】図３のクロック発生装置の動作を説明す
る。例えば、クロックパッケージ２ａ´が運用系でクロ
ックパッケージ２ｂ´が予備系であると仮定する。この
場合、アナログスイッチ１６ａ´は、制御信号１５ａに
よりループフィルタ７ａの出力を選択するように制御さ
れる。他方、アナログスイッチ１６ｂ´は、制御信号１
５ｂにより＋２．５Ｖ側を選択するよう制御される。こ
れにより、ＶＣＯ８ｂの制御電圧は、＋２．５Ｖに固定
される。

【００４０】また、変換部５ａからのクロックと、分周
部９ａからのクロックは、通常１８０°位相が違う為
に、ＶＣＯ８ａの制御電圧も約＋２．５Ｖ付近にあり、
ＶＣＯ８ａ、８ｂは共に略同じ周波数を出力しているこ
とになる。そこで、クロックパッケージ２ａ´，２ｂ´
の運用系／予備系の切り替えが発生した場合に、クロッ
クパッケージ２ｂ´の内部は、制御信号１５ｂの変化に
より外部クロック切り替え部４ｂ、アナログスイッチ１
６ｂ´、選択回路１０ｂが即時に逆方向に切替えられ
る。そこで、クロックパッケージ２ｂ´は、クロック供
給装置１からの外部クロックに同期（追従）するが、Ｖ
ＣＯ８ｂの制御電圧の変化は殆ど生じない。従って、装
置内各部に分配される装置内クロック分配端子１２ｂの
クロック出力は殆ど変動しない。

【００４１】以上、本発明のクロック発生装置の実施形
態例を詳細に説明した。しかし、本発明は斯る特定形態
例のみに限定されるべきではなく、本発明の要旨を逸脱
することなく、種々の変形変更が可能であること当業者
には容易に理解できよう。例えば、図１の実施形態例で
選択回路１６ａ，１６ｂは、位相比較部６ａ，６ｂの出
力側に配置接続したが、ループフィルタ７ａ，７ｂの出
力側に配置してもよい。

【００４２】

【発明の効果】上述の説明から理解されるが如く、本発
明のクロック発生装置によると、冗長構成のクロックパ
ッケージのＰＬＬ回路の予備系として動作するクロック
パッケージのＶＣＯの制御電圧を所定値とすることによ
り、運用系と予備系の切替えを行った際に制御信号の急
激且つ大幅な変動が防止でき、装置内部の主信号エラー
の発生を効果的に回避することが可能になる。更にま
た、国際規格による厳しい特性をも満足するクロック発
生装置が得られるという実用上の顕著な効果を有する。

【図面の簡単な説明】

【図１】本発明のクロック発生装置の好適実施形態例の
ブロック図である。

【図２】図１のクロック発生装置に使用する装置内クロ
ック生成部の詳細ブロック図である。

【図３】本発明のクロック発生装置の他の実施形態例の
ブロック図である。

【図４】従来のクロック発生装置のブロック図である。

【符号の説明】

１クロック供給装置２ａ、２ｂ、２ａ´、２ｂ´ クロックパッケージ６ａ，６ｂ位相比較部７ａ，７ｂループフィルタ８ａ，８ｂ電圧制御発振器９ａ，９ｂ分周器１６ａ，１６ｂ選択回路１６ａ´，１６ｂ´ アナログスイッチ１１ａ，１１ｂ装置内クロック生成部２１変換部

Claims

【特許請求の範囲】

【請求項１】基準クロック源から外部クロックを受信す
る冗長構成の１対のクロックパッケージを有し、該１対
のクロックパッケージは各々位相同期ループ回路を有
し、制御信号に基づき前記１対のクロックパッケージの
一方を運用系、他方を予備系として動作するクロック発
生装置において、前記１対のクロックパッケージの前記
各位相同期ループ回路に選択回路を設け、前記予備系と
して動作する前記位相同期ループ回路の電圧制御発振器
の制御電圧を所定値にすることを特徴とするクロック発
生装置。
【請求項２】前記予備系の電圧制御発振器の前記制御電
圧は、前記運用系の位相同期ループ回路から供給するこ
とを特徴とする請求項１に記載のクロック発生装置。
【請求項３】前記予備系の電圧制御発振器の前記制御電
圧は、前記電圧制御発振器が略中心周波数で発振する固
定値にすることを特徴とする請求項１に記載のクロック
発生装置。
【請求項４】前記１対のクロックパッケージは、前記位
相同期ループ回路の出力側に高精度の発振周波数を出力
する装置内クロック生成部を備えることを特徴とする請
求項１に記載のクロック発生装置。
【請求項５】前記装置内クロック生成部は、ディジタル
信号処理部を含む位相同期ループを有し、ホールドオー
バ機能を有することを特徴とする請求項４に記載のクロ
ック発生装置。