JP2000351242A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 画像形成装置に備えられる画像処理部におけ
る、近傍処理を含む画像処理を行う画像処理回路の回路
規模を削減する。 【解決手段】 画素ラインごとに入力される画像データ
を、矩形状の画素範囲の画像データに、ライン・タイル
変換部５００で区分し、区分された画像データに対し
て、近傍処理を含む画像処理を、画像処理回路４２０
（１）〜（Ｎ）で施し、画像処理が施された画像データ
を、画素ラインごとの画像データに、タイル・ライン変
換部６００で変換して、画像出力部８００により画像を
形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】画像データから画像を形成す
るための画像形成装置に係り、特に、ライン単位で入力
される画像データから画像を形成するための画像形成装
置に関する。

【０００２】

【従来の技術】画像データから画像を形成し、それを表
示したり、記録したりする画像形成装置が用いられてい
る。多くの場合、このような画像形成装置に、画像デー
タは、ライン単位で入力される。本発明者によれば、画
像形成装置において、その入力データや、画像形成装置
自体の特定に合わせた画像処理を行うことが検討されて
いる。さらに、このような画像処理として、近傍画素の
情報を用いて出力画素の値を求める近傍処理を含む画像
処理を施すことが検討されている。

【０００３】図８を参照して、ライン単位で入力される
画像データに対して、近傍処理を含む画像処理を施すた
めの、従来の画像処理部を備えた画像形成装置について
説明する。

【０００４】上記画像処理装部３０は、Ｎ段の画像処理
回路３２（１）〜３２（Ｎ）を有する。それぞれの段の
画像処理回路３２は、図示しないラインバッファメモリ
および演算部を備えて構成される。上記画像処理部３０
において、上記画像データに対して、近傍処理を含む画
像処理が行われる。近傍処理としては、例えば、文字強
調処理、モアレ除去処理、シャープネス強調処理などが
挙げられる。また、近傍処理以外の処理としては、例え
ば、色変換処理などが行われている。

【０００５】一方、近傍処理に際しては、上記演算部
は、出力画素に対応する位置の画素に加えて、その近傍
に位置する画素（以下、これらを近傍画素という。）の
データを用いて、出力画素におけるデータを求める演算
を行う。

【０００６】このため、近傍処理を行う各段の画像処理
回路３２に備えられるラインバッファメモリは、画像デ
ータをライン単位に、複数ライン記憶することができる
構成がとられている。

【０００７】そして、画像処理部３０から処理画像のデ
ータをライン単位で画像形成部４０に出力し、画像を形
成する。

【０００８】

【発明が解決しようとする課題】しかならがら、上記ラ
インバッファメモリにおいてデータを記憶することが求
められる画素数は、１ラインの画素数の増加と、各近傍
処理における近傍画素の範囲の拡大とに応じて増大す
る。

【０００９】例えば、近傍Ｋ×Ｋ画素を用いる近傍処理
を行う場合、少なくとも（Ｋ−１）ラインについての画
素の情報が要求される。従って、ラインバッファメモリ
には、 （Ｋ−１）[ライン]×[画素/ライン] の画素数に対応する記憶容量が要求される。

【００１０】例えば、形成画像の大きさがＡ３サイズで
あれば、画像の形成幅は、約１３インチとなる。従っ
て、解像度が３００ｄｐｉの画像形成装置の場合、近傍
５×５画素についての近傍処理を行うために要求される
画素数は、概ね、 ３００[画素/インチ]×１３[インチ]×（５−１）[ライ
ン]＝１５，６００[画素] となる。

【００１１】さらに、近傍処理を複数段施す場合、近傍
処理を行うそれぞれの画像処理回路３２におけるライン
バッファメモリに対して、上述の画素数の画像データを
記憶することが要求される。従って、近傍処理を施す段
数に比例して、要求される画素数が増加する。

【００１２】さらに、入力される画像データにおける階
調色数が、ＲＧＢ（赤、緑、青）各色８bitの画像形成
装置であれば、各画素について、２４bitの画像データ
が要求される。このため、上記各ラインバッファメモリ
に要求される記憶容量は、上述の画素数より、 １５，６００[画素]×２４[bit／画素]＝３７７，４０
０[bit] となる。

【００１３】また、画像形成サイズを大きくすること、
および、解像度が高くすることに比例して、要求される
バッファメモリが増加する。例えば、解像度を３００ｄ
ｐｉから６００ｄｐｉとするためには、ラインバッファ
メモリに要求される記憶容量はさらに２倍となる。

【００１４】一方、画像処理の高速化のためには、各画
像処理回路３２において、対応するラインバッファメモ
リから、近傍画素における全ての画像データに並列して
アクセスすることが要求される。このため、データ転送
のバス幅についても各画像処理回路において大きく確保
することが要求される。例えば、近傍５×５画素につい
ての近傍処理を行う画像処理回路であれば、２５（＝５
×５）画素に対応する画像データを一度に転送すること
が可能なバス幅が要求される。

【００１５】上述したように、従来の画像処理部を備え
る画像形成装置を構成した場合、各段の画像処理ごとに
複数ライン分のラインバッファメモリが必要となるた
め、複数段の画像処理を行う場合、その段数に比例して
ラインバッファメモリに要求される記憶容量が増加す
る。

【００１６】さらに、画像処理回路におけるデータ転送
も大きなバス幅が要求される。

【００１７】これらの要求により、画像処理回路の回路
規模が拡大してしまうという問題が発生する。これは、
例えば、画像処理回路のワンチップ化を困難とするな
ど、システム設計上における制約を厳しくしてしまうこ
とにつながる。

【００１８】さらに、上記の課題は、画像形成装置の性
能向上の要求、例えば、形成画像サイズを大きくするこ
と、解像度を大きくすること、階調数を大きくするこ
と、近傍処理の段数を多くすることなどに伴い、より顕
著となることが予想される。

【００１９】よって、画像形成装置に実装する際に、コ
ストが増大したり、装置全体が大型化してしまうという
問題がある。

【００２０】本発明は、画像処理部の回路規模が削減さ
れた画像形成装置を提供することを目的とする。

【００２１】

【課題を解決するための手段】上記目的を達成するため
の、本発明の第１の態様によれば、ライン単位で画像デ
ータを受け付けて画像を形成するための画像形成装置で
あって、予め定められたライン数の画素ラインについて
画像データを記憶するための第１の記憶手段と、画像デ
ータを、上記第１の記憶手段に書き込むための入力手段
と、上記第１の記憶手段から、１以上の各画素ラインに
おいて、予め定められた画素数Hの、一部の区間の画像
データを読み出すための読出手段と、上記読み出された
画像データに対して画像処理を施すための画像処理手段
と、上記画像処理が施された画像データを受け付け、画
像を形成するための画像形成手段と、を備える。

【００２２】この態様によれば、画素ラインの画像デー
タの一部分を取り込んで画像処理を行う画像処理手段を
含む、画像形成装置を得ることができる。

【００２３】上記態様において、上記画像処理手段は、
近傍処理を行う画像処理回路を、１段以上備え、上記各
画像処理回路は、上記読出手段が読み出した画像データ
を記憶するためのラインバッファを備え、ｉ番目の上記
画像処理回路が、近傍Ｋｉ×Ｋｉ画素を用いる近傍処理
を行う場合に、上記ｉ番目の画像処理回路の上記ライン
バッファは、少なくとも、｛H×（Ｋｉ−１）｝画素の
画像データの記憶が可能な記憶容量を有するようにして
もよいし、上記ｉ番目の画像処理回路の上記ラインバッ
ファは、（Ｋｉ−１）個に分割されていて、当該分割さ
れた各ラインバッファは、それぞれ、H画素の画像デー
タの記憶が可能な記憶容量を有するようにしてもよい。

【００２４】これにより、画像処理回路には、全画像分
のラインバッファを備える必要がなく、ラインバッファ
の容量を削減することができる。

【００２５】さらに、上記態様において、予め定められ
たライン数の画素ラインについて画像データを記憶する
ための第２の記憶手段と、上記一部の区間が上記画素ラ
インに沿って連続するデータ配置で、上記画像処理が施
された画像データを、上記第２の記憶手段に書き込むた
めの書込手段とを、さらに備え、上記画像形成手段は、
画素ラインごとに画像を形成するようにしてもよい。

【００２６】これにより、画像処理が施された画像デー
タを記憶する第2の記憶手段を備えることにより、画像
データを、再び画素ラインに構成しなおすことができ
る。

【００２７】上記目的を達成するための、本発明の第２
の態様によれば、ライン単位で画像データを受け付けて
画像を形成するための画像形成装置であって、画素の画
像データを記憶する複数の記憶領域を有し、当該各記憶
領域のアドレスが、行と列からなる２次元の配列によっ
て管理されていて、同一行のアドレスが割り振られてい
る前記記憶領域に、１画素ラインの画像データを記憶す
る第1の記憶手段と、上記第１の記憶手段から、上記記
憶手段に記憶されている画像データを、ｍ行ｎ列ごと
に、複数回に分割して読み出す読出手段と、上記読出手
段が読み出したｍ行ｎ列の画像データごとに、画像処理
を施す画像処理手段と、上記画像処理が施された画像デ
ータを受け付けて、画像を形成するための画像形成手段
と、を備える。

【００２８】上記態様によれば、ライン状の画素データ
を、ｍ行ｎ列の矩形状に分割することができ、ｍ行ｎ列
単位に画像処理を行う画像処理装置を備えた画像形成装
置を得ることができる。

【００２９】上記態様において、上記読出手段は、上記
各ｍ行ｎ列の画像データを読み出すときに、当該ｍ行ｎ
列の画像データが記憶されている記憶領域のアドレスの
周辺アドレスに記憶されている画素の画像データを付加
して読出し、上記画像処理手段は、上記付加して読み出
された画像データを用いて、近傍処理を含む画素処理を
施し、ｍ行ｎ列の画像データを生成するようにしてもよ
い。

【００３０】これにより、全体画像をｍ行ｎ列に分割し
て画像処理を施す場合であっても、ｍ行ｎ列の画像デー
タに付加して読み出したデータを利用することによっ
て、全体画像に対して処理を施したときと同様の結果を
得ることができる。

【００３１】さらに、上記態様において、上記画像処理
手段は、前記近傍処理を、Ｎ回に分けて行い、ｉ番目の
近傍処理では、Ｋｉ行Ｋｉ列の画素の画素データを用い
る場合、上記付加して読み出される画像データの幅は、
少なくとも

【数２】 画素分であるようにしてもよい。

【００３２】また、上記態様において、予め定められた
ライン数の画素ラインについて画像データを記憶するた
めの第２の記憶手段と、上記画像処理が施された画像デ
ータを、上記ｍ行ｎ列の画素範囲を並べた画素配置に対
応するデータ配置で、上記第２の記憶手段に書き込むた
めの書込手段とを、さらに備えてもよい。

【００３３】さらに、上記第２の記憶手段は、上記予め
定められたライン数の画素について画像データを記憶す
ることができる記憶領域を２つ有し、上記２つの記憶領
域のうちの一方の記憶領域に対するデータの書き込み
と、他方の記憶領域からのデータの読み出しとが独立に
行われる構成でであってもよい。

【００３４】これにより、分割して読み出した画素ライ
ンの画像データを、再構成することができ、第2の記憶
領域への入出力は並行して行うことができる。

【００３５】上記目的を達成するための第３の態様によ
れば、ライン単位で画像データを受け付けて画像を形成
するための画像形成装置であって、予め定められた２以
上の画素列の画像データを記憶するための第１の記憶手
段と、上記第１の記憶手段に記憶されている複数の画素
列の画像データを、当該各列の始点から、予め定められ
た画素数分のデータごとに区切り、当該複数の画素列分
読み出す読出手段と、上記読出手段が読み出した画像デ
ータごとに、画像処理を施す画像処理手段と、上記画像
処理が施された画像データを受け付けて、画像を形成す
るための画像形成手段と、を備える。

【００３６】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。

【００３７】まず、図１を参照して、本発明の第１の実
施の形態に係る画像形成装置について説明する。

【００３８】図１において、画像形成装置８００は、入
力された画像データに画像処理を施すための画像処理装
部４００と、処理が施された画像データから画像を形成
するための画像形成部８０４とを有して構成される。

【００３９】上記画像処理装部４００は、予め定められ
た数のライン状画像の列を、複数の矩形状の画像データ
（以下、タイル状画像という。）に分割するためのライ
ン・タイル変換部５００と、分割された各タイル状画像
に対して画像処理を施すためのＮ段の画像処理回路４２
０（１）〜（Ｎ）と、画像処理が施されたタイル状画像
を並べて、ライン状画像の列に変換するためのタイル・
ライン変換部６００とを有して構成される。なお、タイ
ル状画像は、上述の通りライン状の画像を、複数の矩形
状画像に分割したものであり、これは、すなわち、実空
間上でｍ行ｎ列に配置される画素群からなる画像を意味
する。

【００４０】上記画像処理回路４２０のうちの幾つか
は、処理対象の画素の近傍の画像を用いて画像処理する
回路であって、例えば、Ｋ行Ｋ列のディジタルフィルタ
などを用いて、Ｋ行Ｋ列の画素について画像処理を行
う。

【００４１】上記画像形成部８０４は、画像データから
画像を形成するためのものである。画像形成装置８０４
は、形成される画像の態様によって、ハードコピー用の
ものと、ソフトコピー用のものとに大別することができ
る。

【００４２】ハードコピー用の画像形成装置は、形成し
た画像を保存可能な形態で記録するためのものである。
例えば、ハードコピーとしては、フィルム、写真、およ
び、印刷物などが挙げられる。ハードコピー用の画像形
成装置としては、例えば、プリンタ、写真出力装置、イ
メージセッタなどが挙げられる。上記プリンタとして
は、より具体的には、ラインプリンタ、シリアルプリン
タ、ページプリンタなどが挙げられる。

【００４３】ソフトコピー用の画像形成装置は、短い時
間遅延で、形成した画像を可視化するためのものであ
る。ソフトコピー用の画像形成装置としては、代表的に
は、ディスプレイ装置（Visual Display Unit :ＶＤ
Ｕ）が挙げられる。ディスプレイ装置としては、例え
ば、ＣＲＴ、液晶ディスプレイ、プラズマディスプレイ
などが挙げられる。

【００４４】画像形成装置は８０４は、上記画像処理装
部４００から、ライン単位で画像データを受け付け、画
像を形成する。

【００４５】画像形成装置８０４がプリンタの態様を取
る場合には、このライン単位のデータを、各々印刷出力
してシリアル印刷してもよいし、複数ラインを連結して
ページ印刷することもできる。ページ印刷を行う場合に
は、上記タイル状画像が並べられたライン状画像の列を
単位として、画像データを受け付けてもよい。これによ
って、１ページのデータを構成するためのデータ転送の
効率を向上させることができる。

【００４６】また、１ページ全体に限らず、複数のライ
ンに対応して印刷することができる場合に、当該対応す
るライン数のライン状画像の列を単位として画像データ
を受け付けることにより、データ転送の効率を向上させ
ることができることは勿論である。この場合、上記タイ
ル・ライン変換部６００を省略することが可能となり、
図２のように構成することができる。

【００４７】次に、図３を参照して、上記ライン・タイ
ル変換部５００およびタイル・ライン変換部６００につ
いて説明する。上記ライン・タイル変換部５００および
タイル・ライン変換部６００は、互いに対となる構成お
よび機能を有するから、まず、ライン・タイル変換部５
００について説明し、次に、タイル・ライン変換部６０
０についてライン・タイル変換部５００との相違点を中
心に説明する。

【００４８】図３において、ライン・タイル変換部５０
０は、バッファメモリ５１０と、スタートアドレス指示
部５２０と、アドレス発生回路５５０とを有して構成さ
れる。

【００４９】上記バッファメモリ５１０は、１ラインの
画素に関する画像データを、複数ライン分記憶するため
のものであり、例えば、記憶すべきライン数に対応した
ラインバッファメモリを用いて構成することができる。
この場合、バッファメモリ５１０に含まれる、各画素の
画像データを記憶する記憶領域のアドレスは、行と列と
を有する２次元配列として管理してもよい。

【００５０】上記スタートアドレス指示部５２０および
アドレス発生回路５５０は、上記バッファメモリ５１０
に記憶されている複数ライン分の画像データを、タイル
状に切り出して読み出すためのものである。

【００５１】上記スタートアドレス指示部５２０は、画
像データを読み出すべき範囲のスタートアドレス（起
点）を指示するためのものであり、上記アドレス発生回
路５５０は、上記指示されたスタートアドレスから、縦
サイズおよび横サイズが予め定められた範囲に属する画
素の画像データを読み出すためのものである。

【００５２】上記アドレス発生回路５５０は、上記スタ
ートアドレス指示部５２０から指示された横スタートア
ドレスを記憶するための横スタートアドレスレジスタ５
５２と、横アドレスをインクリメントするための横アド
レスカウンタ５５４と、予め定められた読み取り範囲の
横サイズが格納された横サイズレジスタ５５６と、上記
横アドレスカウンタによってインクリメントされる横ア
ドレスをカウントするための横サイズカウンタ５５８
と、上記スタートアドレス指示部５２０から指示された
縦スタートアドレスを記憶するための縦スタートアドレ
スレジスタ５６２と、縦アドレスをインクリメントする
ための縦アドレスカウンタ５６４と、予め定められた読
み取り範囲の縦サイズが格納された縦サイズレジスタ５
６６と、上記縦アドレスカウンタ５６４によってインク
リメントされる縦アドレスをカウントするための縦サイ
ズカウンタ５６８と、を有して構成される。

【００５３】上記アドレス発生回路５５０において、上
記スタートアドレス指示部５２０から指示されたスター
トアドレスから、横方向（ラインに沿う方向）にアドレ
スがインクリメントされていく。そして、横サイズカウ
ンタ５５８によって、横サイズレジスタ５５６に格納さ
れているサイズまで横アドレスがインクリメントしたと
き、横アドレスカウンタ５５４における横アドレスが横
スタートアドレスにリセットされ、一方、縦アドレスカ
ウンタ５６４における縦アドレスが、縦スタートアドレ
スに対してインクリメントされる。すなわち、ラインが
並ぶ方向（縦方向）に、読み取りをアドレスを変更し、
かつ、そのときの横アドレスを横スタートアドレスにリ
セットする。これにより、次に並ぶラインの画素に関す
る画像データを読み取りを行うことができる。この動作
を繰り返すことによって、横サイズレジスタ５５６に格
納されている横サイズ、および、縦サイズレジスタ５６
６に格納されている縦サイズの範囲に属する画素を、ラ
スタスキャンして読み出すことが可能となる。そして、
縦アドレスが、縦サイズレジスタ５６６に格納されてい
るアドレスに達すると、縦サイズカウンタ５６８によっ
て縦アドレスがリセットされ、かつ、その範囲の読み出
しが終了した旨がエンド信号としてスタートアドレス指
示部５２０に送られる。

【００５４】スタートアドレス指示部５２０は、このエ
ンドを受け付けて、次に読み出すタイル状の画素範囲の
起点を指示する。この起点をタイル状に切り分けるよう
に、順次変更していくことにより、画像データのタイル
状の切り分けた読み出しが実現される。

【００５５】このとき、上記横サイズレジスタ５５６に
格納されている横サイズ（１）、および、縦サイズレジ
スタ５５６に格納されている縦サイズ（１）を、それぞ
れ、バッファメモリ６１０に書き込まれる矩形範囲Ｓの
横サイズ（２）および縦サイズ（２）より大きくするこ
とによって、重複範囲を含む範囲に属する画素に関する
画像データの読み出しを行うことができる。すなわち、
バッファメモリ５１０から画像データを読み出すとき
は、バッファメモリ６１０へ書き込まれる矩形範囲Ｓの
画像の周辺画素のデータも付加して読み出される。付加
されるデータは、隣接する矩形範囲Ｓが読み出されると
きにも、併せて読み出される。従って、この付加される
画素データは、バッファメモリ５１０から２回以上、重
複して読み出されることになる。これによって、タイル
状に切り分けられた、各ブロック状の画像データについ
て独立に近傍処理を含む画像処理を行っても、画像デー
タ全体を用いた処理との整合性を保つことができる。す
なわち、タイル状に分割した画像間の境界処理におい
て、一定の画素数をオーバラップさせて分割することが
可能となり、オーバラップ部分を、矩形範囲Ｓに加えて
転送することができる。従って、タイル状の画像におけ
る周辺画素の処理にも、その近傍の画素に関する画像デ
ータを用いることが可能となる。

【００５６】ここで、オーバーラップして読み出される
付加部分の縦方向および横方向のそれぞれの幅Ｗは、近
傍処理を行う各画像処理回路４２０で用いるフィルタの
サイズに依存する。すなわち、ｉ番目の画像処理回路４
２０において、Ｋｉ×Ｋｉサイズのフィルタを用いたと
すると、バッファメモリ５１０から切り出されるオーバ
ーラップ部分の幅Ｗは、

【数３】 [画素]となる。なお、図３に示すように、付加部分は、
矩形領域Ｓの周囲を（Ｗ／２）の幅で取り囲む。

【００５７】例えば、バッファメモリ６１０へ書き込む
矩形範囲Ｓが２５６×２５６画素、つまり、縦サイズ
（２）および横サイズ（２）が、ともに２５６画素であ
って、近傍処理を行う画像処理回路４２０が３段ある場
合を考える。画像処理回路４２０の第１段目が３×３、
第２段目が５×５、第３段目が７×７のフィルタをそれ
ぞれ用いて近傍処理を行うとすると、オーバーラップ部
分の幅Ｗは、｛（３−１）＋（５−１）＋（７−１）｝
＝１２画素となる。この結果、バッファメモリ５１０か
ら読み出すタイル状画像の縦サイズ（１）および横サイ
ズ（１）は、それぞれ、２５６＋１２＝２６８画素にな
る。

【００５８】ここで、バッファメモリ５１０の構成につ
いて、図９および図１０を用いて詳細に説明する。図９
は、バッファメモリ５１０へのデータの入出力単位を説
明するための図である。

【００５９】バッファメモリ５１０には、画像入力装置
２００が読み込んだ全体画像の横サイズ、すなわち、１
画素ラインのデータ長以上の幅を持つリングバッファを
用いる。バッファメモリ５１０には、画像入力装置２０
０から送られてきたライン状画像を書き込み、これを分
割したタイル状画像が読み出される。このライン状画像
の書き込みと、タイル状画像の読み込みについて説明す
る。ここで、バッファメモリ６１０へ書き込む矩形範囲
ＳをＶ×Ｈ画素とする。

【００６０】まず、バッファメモリ５１０に対する第１
の書き込み処理（入力）では、（Ｖ＋Ｗ／２）画素分
のライン数を有するライン状画像が書き込まれる。第２
の書き込み処理（入力）以降では、Ｖ画素のライン数
を有するライン状画像が書き込まれる。

【００６１】バッファメモリ５１０からの第１の読出し
処理群（出力）では、第１の書き込み処理で書き込ま
れた（Ｖ＋Ｗ／２）画素分のライン幅のライン状画像
を、タイル状画像に分割して読み出される。第２の読出
し処理群（出力）以降では、第２の書き込み処理で書
き込まれたＶ画素分のライン幅のライン状画像と、これ
と隣り合う第１の書き込み処理で書き込まれた（Ｗ／
２）画素分のライン幅のライン状画像とを、タイル状画
像に分割して読み出される。なお、全体画像の最も周辺
の画像は、（Ｗ／２）画素分のデータを任意の方法で外
挿する。

【００６２】図１０は、上述した入力および出力処理の
タイミングチャートである。入力、、、…とライ
ン状画像が書き込まれていくときに、出力処理は、入力
が終了したときに開始され、出力と入力が並行し
て行われる。出力と入力以降も同様に、並行して行
われる。従って、バッファメモリ５１０の容量は、
｛（２×Ｖ）＋Ｗ｝画素分以上あれば、出力と同時に、
次のデータを入力しても上書きされることがない。つま
り、バッファメモリ５１０は、全体画像の横サイズ以上
の幅を持ち、｛（２×Ｖ）＋Ｗ｝画素以上の長さを持つ
リングバッファを用いる必要がある。なお、バッファメ
モリ５１０に用いるリングバッファは、同じ記憶容量を
持っていれば、１次元的なバッファで構成してもよい。

【００６３】オーバラップして（重複範囲の画素を加え
て）画像データを転送することによって、同一の画素に
関する画像データが繰り返し転送されることとなる。こ
のため、矩形領域Ｓの縦サイズ（２）（ここではＶ）
を、オーバーラップ部分の幅Ｗ（＝Σ（Ｋｉ−１））に
比べて十分に大きくなるように設定しないと、データ転
送の効率が落ちる。

【００６４】例えば、出力ブロックサイズのライン数Ｖ
が

【数４】 の１０倍程度であれば、近傍画素範囲に相当するライン
のデータ転送時間は、全体の１０％程度となる。より好
ましくは、出力ブロックサイズのライン数Ｖが

【数５】 の２０倍程度であるバッファメモリ５１０を用いるとす
れば、近傍画素範囲に相当するラインのデータ転送時間
は、全体の５％程度となり、実効的に無視することがで
きる。

【００６５】また、画像の総ライン数が既知の場合に
は、ラインバッファメモリのライン数を、総ライン数に
比べて十分小さいように設定する。これによって、画像
データを受け付け初めてから画像処理を開始するに要す
る時間を、全処理時間に対して無視できる程度すること
ができる。すなわち、画像データの受け付けを開始して
から、ラインバッファメモリを満たす（バッファフィ
ル）までの時間（この時間は、画像処理した結果を出力
装置に送出することができない）を、その原稿のコピー
に要する全体の時間に比べて無視できる程度とすること
ができる。

【００６６】上記画像の総ライン数を求めるためには、
例えば、原稿サイズを検知する検知器を備え、当該検知
した原稿サイズ、および、ラインに直交する方向の解像
度を乗じて総ライン数を求めることができる。

【００６７】スキャナによりライン単位で取り込んだ画
像データは、最初に、数十から数百ライン単位で、ライ
ンバッファ５１０（図３参照）に格納される。例えば、
一度に２５６ラインを格納するとすると、原稿サイズが
Ａ３、解像度が３００ｄｐｉ、２４ビット色のカラーコ
ピーシステムの場合、概ね、 ３００[画素／インチ]×１３[インチ]×２４[bit/画素]
×２５６[ライン]＝２３，９６１，６００[bit] のバッファメモリを要する。

【００６８】画像処理回路４２０は、送られてくる画像
データをあたかも２５６×２５６画素の画像であるかの
ように処理し、結果を次段に送る。この場合、近傍５×
５画素の画像処理には、僅か、 ２５６[画素]×２４[bit/画素]×（５−１）[ライン]＝
２４，５７６[bit] のラインバッファメモリで済む。

【００６９】画像処理の段数が増加しても、各段に、上
述した容量のバッファメモリを備えればよいので、回路
規模の増加を抑制することができる。

【００７０】さらに、例えば、解像度６００ｄｐｉのシ
ステムになっても、ラインバッファ５１０（図３参照）
および後述するラインバッファ６１０（図３参照）の増
設のみで対応することができる。

【００７１】複数段（Ｎ段）の画像処理回路４２０にお
ける処理を介して、タイル状画像をラインバッファ６１
０（図３参照）に格納し、ラインバッファ６１０が埋ま
ったら、ライン単位でプリンタに出力する。

【００７２】次に、タイル・ライン変換部６００につい
て説明する。タイル・ライン変換部６００は、上記ライ
ン・タイル変換部５００とほぼ同様に構成され、処理が
施されて得られた矩形範囲の画素に属する画像データか
らなるタイル状画像を、画素ラインが完成される個数並
べることができるバッファメモリ６１０と、当該バッフ
ァメモリにタイル状画像を書き込むためのスタートアド
レス指示部６２０と、アドレス発生回路６５０とを有し
て構成される。

【００７３】スタートアドレス指示部６２０と、アドレ
ス発生回路６５０とにおける各部の動作も同様である
が、発生されるアドレスが、バッファメモリ６１０にお
ける書込アドレスである点、および、横サイズレジスタ
５６６に格納される横サイズおよび縦サイズレジスタ６
６６に格納される縦サイズが、上記矩形範囲のサイズと
一致する点において相違する。

【００７４】また、バッファメモリ６１０は、第１およ
び第２バッファを備えるダブルバッファ構成をとり、各
バッファは、画像データをラインごとに、予め定められ
たライン数の画素に格納することができるラインバッフ
ァメモリを備えるようにしてもよいし、バッファメモリ
５１０と同様に、リングバッファを用いてもよい。

【００７５】なお、タイル・ライン変換６００は、図４
に示す、より簡単な構成で実現することが可能である。
図４において、縦サイズおよび横サイズがそれぞれ２５
６画素である矩形範囲の画素に関する画素データを、３
２個並べて、ラインサイズが８１９２画素の画像データ
を構成する場合が描かれている。

【００７６】図４において、まず、Ａ０からＡ２０まで
の２１ビットのアドレスを用いて、各ライン８１９２画
素、２５６ラインの画像データの各画素を指定すること
ができる。すなわち、下位１３ビット（Ａ[12:0]）を横
アドレスに対応付け、上位８ビット（Ａ[20:13]）を対
応づけて、下位１３ビットで、１ライン（８１９２画
素）の内の何れのアドレスかを指定し、上位８ビット
で、２５６ラインの内の何れのラインかを指定すること
が可能である。

【００７７】また、タイル状画像のアドレス指定では、
Ａ[12:8]の５ビットのアドレスを用いて、横方向に３２
個に分割されたタイル状画像の何れであるかを指定し、
各画像内の縦アドレスをＡ[15:8]で、横アドレスをＡ
[7:0]で指定することが可能である。

【００７８】次に、データ分割における重複処理につい
て説明する。１ページ分の画像データが、矩形範囲Ｓお
よび重複範囲を含むタイル状画像に分割された状態が描
かれている。ここで、分割された境界Ｂ（つなぎ目）の
部分においても、近傍処理を可能とするため、境界部分
の画像データを重複（オーバラップ）して読み出す。画
像データをタイル状に分割する際には、一定画素をオー
バラップして分割し、オーバラップ部分に関しては繰り
返して転送する必要がある。これは、タイル状画像の周
辺画素の処理にも、その近傍の画素の情報が要求される
ためである。

【００７９】Ｎ段の画像処理を行う場合、各段で行われ
る近傍処理の画素数は異なるようにしてもよい。そのた
め、一般的には、Ｋｉ×Ｋｉ画素を用いると表すことが
できる。従って、オーバラップする画素数は、既に述べ
たように、

【数６】 [画素]となる。

【００８０】上述の説明において、ラインバッファ５１
０に格納するライン数を、画像処理の近傍画素サイズに
対して十分大きく設定すると述べたのはこのためであ
る。すなわち、繰り返し転送する画素の転送時間が、全
処理時間に対してオーバヘッドとならないようにするた
めである。

【００８１】また、オーバラップする画素数を、画像の
総ライン数に対して十分小さいように設定すると述べた
のは、最初にラインバッファ５１０および６１０を満た
すまでの時間は、処理結果を出力側（画像形成装置な
ど）に送出することができないため、この時間を全処理
時間に対して無視できる程度とするためである。ただ
し、実用上、これはあまり問題とはならない。

【００８２】一見、ラインバッファ５１０および６１０
の容量が大きいため、回路規模削減になってはいないよ
うにも見えるが、ラインバッファ５１０および６１０
は、シーケンシャルアクセスに対応するのみで要求を満
たし、そのデータバス幅は、入力画像と同じでよい。こ
のため、シンクロナスＤＲＡＭなどの低コストで大容量
が得られるメモリを用いることができる。従って、全体
としては、回路規模を削減することができる。

【００８３】次に、図５を参照して、画像処理回路４２
０について説明する。ここでは、近傍５×５画素の近傍
処理を行う画像処理回路について説明するが、近傍画素
範囲のサイズが異なる場合であっても、同様の思想で設
計可能なことは勿論である。

【００８４】画像処理回路４２０は、入力されたデータ
における近傍画素領域にアクセスするための近傍領域ア
クセス部４３０と、マトリクス状に画素データが配列し
て格納されるレジスタ４４０と、近傍処理の特性を与え
るカーネルテーブル４５０と、近傍画素を用いて出力画
素の値を求める演算を行うための演算部４６０とを有し
て構成される。

【００８５】近傍領域アクセス部４３０は、１つの転送
ライン４３２と、４つのラインバッファメモリ４３５
（１）〜（４）とを有して構成される。各ラインバッフ
ァメモリ４３５のサイズは、バッファメモリ５１０から
読み出したタイル状画像の横サイズ（１）、すなわち、
タイル状画像の１ライン分の画素数と等しい。タイル状
画像のデータは、転送ライン４３２を介してシリアルに
転送されてくるので、ＦＩＦＯメモリとして機能するラ
インバッファメモリ４３５を利用して、再び２次元的に
構成される。

【００８６】具体的には、転送されてきたシリアルデー
タは、まず、ラインバッファメモリ４３５（１）に格納
される。そして、さらに転送されてくるシリアルデータ
が、既に格納されているデータを押し出すようにして、
ラインバッファメモリ４３５（１）に格納されていく。
ラインバッファメモリ（１）から押し出されたデータ
は、さらに後からくるデータに押し出される形で、ライ
ンバッファメモリ４３５（２）、（３）、（４）と移動
する。そして、最終的には、タイル状画像の４ライン分
のデータがラインバッファメモリ（１）〜（４）に記憶
される。そして、各ラインバッファメモリ４３５の先頭
の５画素と、転送ライン４３２から転送されてくる５ラ
イン目の先頭の５画素のデータとを併せた２５画素を、
５×５レジスタ４４０に転送する。ラインバッファ４３
５（１）〜（３）から転送された画素データは、ライン
バッファ４３５（２）〜（４）へ格納され、転送ライン
４３２から転送された画素データは、ラインバッファ
（１）へ格納される。

【００８７】データの転送を受けた５×５レジスタ４４
０には、画像データがマトリクス状に配列して格納され
る。そして、５×５レジスタ４４０における各配列要素
の画素の画像データと、上記カーネルテーブル４５０で
の対応する配列要素のデータとを用いて、演算部４６０
において演算を行い、出力画素の値が求められる。上記
カーネルテーブルの値は、例えば、スムージングフィル
タの場合は、各配列要素の値は、非負かつ、配列要素の
総和が１となるように規格化された、中央の要素ほど大
きな値を持つ値が用いられる。

【００８８】次に、図６を参照して、コピーシステムに
おける処理手順について説明する。

【００８９】まず、処理１において、画像データが、ラ
インごとに取り込まれる。すなわち、ステップＳ１１に
おいて、画像入力装置からライン単位の画像データを受
信する。そして、ステップＳ２２において、ライン・タ
イル変換部５００におけるラインバッファ５１０にライ
ン単位にデータを書き込む。

【００９０】次に、処理２において、タイル状画像に対
する画像処理を行う。処理２において、まず、ラインバ
ッファ５１０からタイル状に画像データを読み出す（ス
テップＳ３１）。そして、Ｎ段の画像処理｛Ｓ３２
（１）〜（Ｎ）｝を順次施す。次に、画像処理を施した
画像データをタイル状に、タイル・ライン変換部におけ
るラインバッファ６１０に書き込む。

【００９１】次に、処理３において、バッファメモリ６
１０のバンクを反転させる（ステップＳ４０）。

【００９２】そして、処理４において、画像データをラ
イン単位で出力する。処理４では、まず、バッファメモ
リ６１０からライン単位で画像データを読み出す（ステ
ップＳ５１）。次に、画像形成装置に、ライン単位で画
像データを送信する。

【００９３】次に、図７を参照して、本実施の形態に係
る処理におけるデータフローについて説明する。

【００９４】まず、ライン単位の画像データ１００１が
入力され、ライン・タイル変換部５００におけるバッフ
ァメモリ５１０に記憶される。バッファメモリ５１０
は、リングバッファであるから、これと同時に、既に記
憶されているデータがタイル状にａ個に分割され、領域
１３１０（１）、１３１０（２）、１３１０（３）、
…、１３１０（ａ）に格納されているデータが、順次読
み出されていく。

【００９５】既に説明したように、図１０に示すよう
に、入出力タイミングを制御しているので、既に出力さ
れた領域に新たにデータを上書きしていく。

【００９６】読み出されたデータは、タイルごとに画像
処理を施される。例えば、領域１３１０（１）から読み
出されたタイル状画像１４１０⁰（１）は、第１段目の
画像処理１が施され、タイル状画像１４１０¹（１）と
なり、以下、同様に、Ｎ段の画像処理が施されたタイル
状画像１４１０^N（１）が得られる。

【００９７】上記タイル状画像１４１０⁰（１）は、タ
イル・ライン変換部６００におけるバッファメモリ６１
０における第１のバンク１５００の領域１５１０（１）
に書き込まれる。

【００９８】同様に、上記領域１３１０（２）〜（ａ）
から読み出されたタイル状画像についても、Ｎ段の画像
処理が施され、それぞれ、バッファ６１０における領域
１５１０（２）〜（ａ）に書き込まれる。

【００９９】一方、第１のバンク１５００がバッファフ
ィルすると、バンクが反転（ダブルバッファ反転）さ
れ、第１のバンク１５００は、データの読み出しに供さ
れ、第２のバンク１６００がデータを受け付ける。

【０１００】そして、バッファフィルした第１のバンク
１５００から、ラインごとに、画像データが出力され
る。

【０１０１】本実施の形態における画像形成装置では、
タイル状に分割した状態で、画像処理を行うため、画像
処理回路の回路規模を削減することができる。ライン画
像をタイル状画像に変換し、また、タイル状画像をライ
ン画像に変換する構成を有するが、これらに備えるメモ
リは、シーケンシャルアクセスに対応するのみで十分で
あり、そのデータバス幅は、入力画像と同じでよいた
め、シンクロナスＤＲＡＭなどの低コストで大容量が得
られるメモリを用いることができる。従って、全体とし
ては、回路規模を削減することができる。

【０１０２】また、画像処理回路は、予め定められた小
さなタイル状画像を処理対象とすればよいため、画像形
成装置における、形成画像サイズの拡大、解像度の向上
に際しても、容易に対応することが可能となる。

【０１０３】ところで、画像形成部としては、複数のラ
インについて並行して画像を形成することができる画像
形成部を有するものがある。このような画像構成部とし
ては、例えば、インクジェットプリント部などが挙げら
れる。この場合には、画像処理されたタイル状画像から
ライン状画像に変換することを要しない。このような場
合、図２を参照して述べたように、タイル・ライン変換
部を省略して画像形成装置を構成することができる。こ
の態様では、より簡易な構成で、画像処理機能を有する
画像形成装置を提供することができる。

【０１０４】

【発明の効果】本発明によれば、画像形成装置に画像処
理部を実装するに際し、画像処理部における画像処理回
路が保持すべき画像サイズを小さくすることが可能とな
る。従って、画像処理回路のバッファメモリが備えるべ
き記憶容量を削減することが可能となる。

【０１０５】また、形成画像サイズ、解像度の異なるシ
ステムを容易に構成することが可能となる。

【図面の簡単な説明】

【図１】本発明を適用した画像形成装置のブロック図で
ある。

【図２】本発明を適用した画像形成装置の他の態様のブ
ロック図である。

【図３】本発明を適用したライン・タイル変換部および
タイル・ライン変換部の構成要素、および、アドレス発
生回路のブロック構成を示す説明図である。

【図４】本発明を適用したタイル・ライン変換部の他の
構成を示す説明図である。

【図５】本発明を適用した画像処理回路のブロック図で
ある。

【図６】本発明を適用した画像形成部における処理手順
を示すフロー図である。

【図７】本発明を適用した画像処理部におけるデータの
流れを示すデータフロー図である。

【図８】従来の画像処理を適用した画像形成装置のブロ
ック図である。

【図９】本発明を適用した画像形成装置におけるバッフ
ァメモリ５１０から、読み出すタイル状画像について説
明するための図である。

【図１０】本発明を適用した画像形成装置におけるバッ
ファメモリ５１０の入力および出力のタイミングチャー
トを示す図である。

【符号の説明】

３０…画像処理部 ３２（１）〜（Ｎ）…画像処理回路 ４０…画像形成装部 ４００…画像処理部 ４２０（１）〜４２０（Ｎ）…画像処理回路 ４３０…近傍領域アクセス部 ４３２…転送ライン ４３５（１）〜（４）…ラインバッファメモリ ４４０…５×５レジスタ ４５０…カーネルテーブル ４６０…演算部 ５００…ライン・タイル変換部 ６００…タイル・ライン変換部 ５２０，５２０…スタートアドレス指示部 ５５０，６５０…アドレス発生回路 ５５２，６５２…横スタートアドレスレジスタ ５５４，６５４…横アドレスカウンタ ５５６，６５６…横サイズレジスタ ５５８，６５８…横サイズカウンタ ５６２，６６２…縦スタートアドレスレジスタ ５６４，６６４…縦アドレスカウンタ ５６６，６６６…縦サイズレジスタ ５６８，６６８…縦サイズカウンタ ８００，８０１，８０３…画像形成装置 ８０４，８０５…画像形成部 １００１…入力画素ライン １００２…出力画素ライン １３１０（１）〜（ａ）…画素タイル １４１０…タイル状画像 １４１０ⁱ（ｉ＝０，１，２，…，Ｎ）…切り出された
タイル状画像（添え字ｉは画像処理が施された段数を示
す） １５１０（１）〜（ａ）…タイル状画像 １５００…画素タイル群を記憶した状態のバッファバン
ク １６００…画素ライン群を記憶した状態のバッファバン
ク

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考）

Claims (10)

【特許請求の範囲】
1. 【請求項１】ライン単位で画像データを受け付けて画像
   を形成するための画像形成装置であって、 予め定められたライン数の画素ラインについて画像デー
   タを記憶するための第１の記憶手段と、 画像データを、上記第１の記憶手段に書き込むための入
   力手段と、 上記第１の記憶手段から、 １以上の各画素ラインにおいて、予め定められた画素数
   Hの、一部の区間の画像データを読み出すための読出手
   段と、 上記読み出された画像データに対して画像処理を施すた
   めの画像処理手段と、 上記画像処理が施された画像データを受け付け、画像を
   形成するための画像形成手段と、を備えることを特徴と
   する画像形成装置。
2. 【請求項２】請求項１記載の画像形成装置において、 上記画像処理手段は、 近傍処理を行う画像処理回路を、１段以上備え、 上記各画像処理回路は、 上記読出手段が読み出した画像データを記憶するための
   ラインバッファを備え、 ｉ番目の上記画像処理回路が、近傍Ｋｉ×Ｋｉ画素を用
   いる近傍処理を行う場合に、 上記ｉ番目の画像処理回路の上記ラインバッファは、 少なくとも、｛H×（Ｋｉ−１）｝画素の画像データの
   記憶が可能な記憶容量を有することを特徴とする画像形
   成装置。
3. 【請求項３】請求項２記載の画像形成装置において、 上記ｉ番目の画像処理回路の上記ラインバッファは、 （Ｋｉ−１）個に分割されていて、 当該分割された各ラインバッファは、 それぞれ、H画素の画像データの記憶が可能な記憶容量
   を有することを特徴とする画像形成装置。
4. 【請求項４】請求項１から３のいずれか一項記載の画像
   形成装置において、 予め定められたライン数の画素ラインについて画像デー
   タを記憶するための第２の記憶手段と、 上記一部の区間が上記画素ラインに沿って連続するデー
   タ配置で、上記画像処理が施された画像データを、上記
   第２の記憶手段に書き込むための書込手段とを、さらに
   備え、 上記画像形成手段は、画素ラインごとに画像を形成する
   ことを特徴とする画像形成装置。
5. 【請求項５】ライン単位で画像データを受け付けて画像
   を形成するための画像形成装置であって、 画素の画像データを記憶する複数の記憶領域を有し、当
   該各記憶領域のアドレスが、行と列からなる２次元の配
   列によって管理されていて、同一行のアドレスが割り振
   られている前記記憶領域に、１画素ラインの画像データ
   を記憶する第1の記憶手段と、 上記第１の記憶手段から、上記記憶手段に記憶されてい
   る画像データを、ｍ行ｎ列ごとに、複数回に分割して読
   み出す読出手段と、 上記読出手段が読み出したｍ行ｎ列の画像データごと
   に、画像処理を施す画像処理手段と、 上記画像処理が施された画像データを受け付けて、画像
   を形成するための画像形成手段と、を備えることを特徴
   とする画像形成装置。
6. 【請求項６】請求項５記載の画像形成装置において、 上記読出手段は、 上記各ｍ行ｎ列の画像データを読み出すときに、当該ｍ
   行ｎ列の画像データが記憶されている記憶領域のアドレ
   スの周辺アドレスに記憶されている画素の画像データを
   付加して読出し、 上記画像処理手段は、 上記付加して読み出された画像データを用いて、近傍処
   理を含む画素処理を施し、ｍ行ｎ列の画像データを生成
   することを特徴とする画像形成装置。
7. 【請求項７】請求項６記載の画像形成装置において、 上記画像処理手段は、 前記近傍処理を、Ｎ回に分けて行い、 ｉ番目の近傍処理では、Ｋｉ行Ｋｉ列の画素の画素デー
   タを用いる場合、 上記付加して読み出される画像データの幅は、少なくと
   も 【数１】 画素分であることを特徴とする画像形成装置。
8. 【請求項８】請求項４から７のいずれか一項の画像形成
   装置において、 予め定められたライン数の画素ラインについて画像デー
   タを記憶するための第２の記憶手段と、 上記画像処理が施された画像データを、上記ｍ行ｎ列の
   画素範囲を並べた画素配置に対応するデータ配置で、上
   記第２の記憶手段に書き込むための書込手段とを、さら
   に備え、 上記画像形成部は、画素ラインごとに画像を形成するこ
   とを特徴とする画像処理装置。
9. 【請求項９】請求項８記載の画像形成装置において、 上記第２の記憶手段は、上記予め定められたライン数の
   画素について画像データを記憶することができる記憶領
   域を２つ有し、 上記２つの記憶領域のうちの一方の記憶領域に対するデ
   ータの書き込みと、他方の記憶領域からのデータの読み
   出しとが独立に行われる構成であることを特徴とする画
   像形成装置。
10. 【請求項１０】ライン単位で画像データを受け付けて画
    像を形成するための画像形成装置であって、 予め定められた２以上の画素列の画像データを記憶する
    ための第１の記憶手段と、 上記第１の記憶手段に記憶されている複数の画素列の画
    像データを、当該各列の始点から、予め定められた画素
    数分のデータごとに区切り、当該複数の画素列分読み出
    す読出手段と、 上記読出手段が読み出した画像データごとに、画像処理
    を施す画像処理手段と、 上記画像処理が施された画像データを受け付けて、画像
    を形成するための画像形成手段と、を備えることを特徴
    とする画像処理装置。