JP2000353601A - チップ型電子部品 - Google Patents
チップ型電子部品Info
- Publication number
- JP2000353601A JP2000353601A JP11164051A JP16405199A JP2000353601A JP 2000353601 A JP2000353601 A JP 2000353601A JP 11164051 A JP11164051 A JP 11164051A JP 16405199 A JP16405199 A JP 16405199A JP 2000353601 A JP2000353601 A JP 2000353601A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- ceramic
- chip
- type electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
- H01C1/146—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the resistive element surrounding the terminal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、内部電極の形成ずれやセラミ
ックグリーンシートの重ねずれが生じても、抵抗値のば
らつきが発生しないチップ型電子部品を提供することに
ある。 【解決手段】本発明のチップ型電子部品は、複数のセラ
ミック層が一体焼結されたセラミック焼結体と、前記セ
ラミック焼結体の内部に形成された内部電極と、前記セ
ラミック焼結体の両端部に形成された外部電極を備え、
前記内部電極は、第１電極、第２電極、第３電極とから
なり、前記第１電極の一端は、一方の前記外部電極に電
気的に接続され、前記第２電極はビアホールを介して前
記第１電極に電気的に接続され、前記第３電極の一端
は、他方の前記外部電極に電気的に接続され、前記第３
電極は、前記セラミック層を介して前記第２電極に重な
るとともに、第３電極面に対して直交する方向から見
て、前記第２電極が覆われることを特徴とする。
ックグリーンシートの重ねずれが生じても、抵抗値のば
らつきが発生しないチップ型電子部品を提供することに
ある。 【解決手段】本発明のチップ型電子部品は、複数のセラ
ミック層が一体焼結されたセラミック焼結体と、前記セ
ラミック焼結体の内部に形成された内部電極と、前記セ
ラミック焼結体の両端部に形成された外部電極を備え、
前記内部電極は、第１電極、第２電極、第３電極とから
なり、前記第１電極の一端は、一方の前記外部電極に電
気的に接続され、前記第２電極はビアホールを介して前
記第１電極に電気的に接続され、前記第３電極の一端
は、他方の前記外部電極に電気的に接続され、前記第３
電極は、前記セラミック層を介して前記第２電極に重な
るとともに、第３電極面に対して直交する方向から見
て、前記第２電極が覆われることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、内部電極を備える
チップ型電子部品に関するものである。
チップ型電子部品に関するものである。
【０００２】
【従来の技術】従来のこの種のチップ型電子部品は、特
開昭６２−１３７８０４号公報に開示されており、これ
を図４に示して詳細に説明する。チップ型電子部品２１
は、セラミック焼結体２２と、内部電極２４ａ，２４
ａ，２４ｂ，２４ｂと、外部電極２７ａ，２７ｂとから
なる。
開昭６２−１３７８０４号公報に開示されており、これ
を図４に示して詳細に説明する。チップ型電子部品２１
は、セラミック焼結体２２と、内部電極２４ａ，２４
ａ，２４ｂ，２４ｂと、外部電極２７ａ，２７ｂとから
なる。
【０００３】セラミック焼結体２２は、サーミスタ素体
として機能する半導体磁器材料からなる。
として機能する半導体磁器材料からなる。
【０００４】内部電極２４ａ，２４ｂ，２４ａ，２４ｂ
は、上から順にセラミック焼結体２２の内部に層状に形
成されており、それぞれの電極面の一部がセラミック層
を介して互いに重なり合っている。内部電極２４ａ，２
４ｂの一方の端部は、セラミック焼結体２２のそれぞれ
異なる両端部に引き出されている。
は、上から順にセラミック焼結体２２の内部に層状に形
成されており、それぞれの電極面の一部がセラミック層
を介して互いに重なり合っている。内部電極２４ａ，２
４ｂの一方の端部は、セラミック焼結体２２のそれぞれ
異なる両端部に引き出されている。
【０００５】外部電極２７ａ，２７ｂは、セラミック焼
結体２２の両端部に形成されており、セラミック焼結体
２２のそれぞれの端部に引き出された内部電極２４ａ，
２４ｂ，２４ａ，２４ｂの一方の端部とそれぞれ電気的
に接続されている。
結体２２の両端部に形成されており、セラミック焼結体
２２のそれぞれの端部に引き出された内部電極２４ａ，
２４ｂ，２４ａ，２４ｂの一方の端部とそれぞれ電気的
に接続されている。
【０００６】
【発明が解決しようとする課題】従来のチップ型電子部
品２１によれば、内部電極２４ａ，２４ｂの互いに対向
する面積が抵抗値に大きく影響するため、製造段階にお
ける内部電極２４ａ，２４ｂの印刷ずれや積層ずれ等に
より抵抗値のばらつきが生じやすい。
品２１によれば、内部電極２４ａ，２４ｂの互いに対向
する面積が抵抗値に大きく影響するため、製造段階にお
ける内部電極２４ａ，２４ｂの印刷ずれや積層ずれ等に
より抵抗値のばらつきが生じやすい。
【０００７】本発明の目的は、上述の問題を解消すべく
なされたもので、内部電極の形成ずれやセラミックグリ
ーンシートの重ねずれが生じても、抵抗値のばらつきが
発生しないチップ型電子部品を提供することにある。
なされたもので、内部電極の形成ずれやセラミックグリ
ーンシートの重ねずれが生じても、抵抗値のばらつきが
発生しないチップ型電子部品を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のチップ型電子部品は、複数のセラミック層
が一体焼結されたセラミック焼結体と、前記セラミック
焼結体の内部に形成された内部電極と、前記セラミック
焼結体の両端部に形成された外部電極を備え、前記内部
電極は、第１電極、第２電極、第３電極とからなり、前
記第１電極の一端は前記外部電極の一方に電気的に接続
され、前記第２電極はビアホールを介して前記第１電極
に電気的に接続され、前記第３電極の一端は前記外部電
極の他方に電気的に接続され、前記第３電極は、前記セ
ラミック層を介して前記第２電極に重なるとともに、第
３電極面に対して直交する方向から見て、前記第２電極
が覆われることを特徴とする。
に、本発明のチップ型電子部品は、複数のセラミック層
が一体焼結されたセラミック焼結体と、前記セラミック
焼結体の内部に形成された内部電極と、前記セラミック
焼結体の両端部に形成された外部電極を備え、前記内部
電極は、第１電極、第２電極、第３電極とからなり、前
記第１電極の一端は前記外部電極の一方に電気的に接続
され、前記第２電極はビアホールを介して前記第１電極
に電気的に接続され、前記第３電極の一端は前記外部電
極の他方に電気的に接続され、前記第３電極は、前記セ
ラミック層を介して前記第２電極に重なるとともに、第
３電極面に対して直交する方向から見て、前記第２電極
が覆われることを特徴とする。
【０００９】また、前記第２電極の電極幅寸法は、前記
第１電極の電極幅寸法より広いことを特徴とする。
第１電極の電極幅寸法より広いことを特徴とする。
【００１０】また、前記第１電極の前記外部電極に接続
されていない一端は、前記第１電極面に対して直交する
方向から見て、前記第２電極の両端よりも前記第１電極
が電気的に接続されていない前記外部電極側にあること
を特徴とする。
されていない一端は、前記第１電極面に対して直交する
方向から見て、前記第２電極の両端よりも前記第１電極
が電気的に接続されていない前記外部電極側にあること
を特徴とする。
【００１１】
【発明の実施の形態】本発明による一つの実施形態につ
いて、図１および図２に基づいて詳細に説明する。チッ
プ型電子部品１は、セラミック焼結体２と、第１電極３
ａ，３ｂと、第２電極４ａ，４ｂと、第３電極５と、ビ
アホール６ａ，６ｂと、外部電極７ａ，７ｂとからな
る。
いて、図１および図２に基づいて詳細に説明する。チッ
プ型電子部品１は、セラミック焼結体２と、第１電極３
ａ，３ｂと、第２電極４ａ，４ｂと、第３電極５と、ビ
アホール６ａ，６ｂと、外部電極７ａ，７ｂとからな
る。
【００１２】セラミック焼結体２は、図２（ａ）〜図２
（ｆ）に示すセラミックグリーンシート２ａ〜２ｆが積
層され焼結されてなる。
（ｆ）に示すセラミックグリーンシート２ａ〜２ｆが積
層され焼結されてなる。
【００１３】セラミックグリーンシート２ａは、図２
（ａ）に示すように、サーミスタ素体として機能する半
導体磁器材料、例えばＭｎ−Ｎｉ−Ｃｏ系セラミック
を、長さ＝Ｌ、幅＝Ｗの大きさに形成されてなる。
（ａ）に示すように、サーミスタ素体として機能する半
導体磁器材料、例えばＭｎ−Ｎｉ−Ｃｏ系セラミック
を、長さ＝Ｌ、幅＝Ｗの大きさに形成されてなる。
【００１４】セラミックグリーンシート２ｂは、図２
（ｂ）に示すように、セラミックグリーンシート２ａに
第１電極３ａおよびビアホール６ａが形成されたもので
ある。第１電極３ａは、Ａｇ／Ｐｄ導電ペーストが塗布
され、セラミックグリーンシート２ａの一方主面におい
て、長さがＬ１、幅がＷ１で、一方端部はセラミックグ
リーンシート２ａの一方端部に露出し、かつ他方端部は
セラミックグリーンシート２ａの端部に露出しないよう
に形成されている。ビアホール６ａは、セラミックグリ
ーンシート２ａの一方主面から他方主面にかけて形成さ
れた貫通孔にＡｇ／Ｐｄ導電ペーストを注入して形成さ
れており、第２電極４ａと電気的に接続されている。
（ｂ）に示すように、セラミックグリーンシート２ａに
第１電極３ａおよびビアホール６ａが形成されたもので
ある。第１電極３ａは、Ａｇ／Ｐｄ導電ペーストが塗布
され、セラミックグリーンシート２ａの一方主面におい
て、長さがＬ１、幅がＷ１で、一方端部はセラミックグ
リーンシート２ａの一方端部に露出し、かつ他方端部は
セラミックグリーンシート２ａの端部に露出しないよう
に形成されている。ビアホール６ａは、セラミックグリ
ーンシート２ａの一方主面から他方主面にかけて形成さ
れた貫通孔にＡｇ／Ｐｄ導電ペーストを注入して形成さ
れており、第２電極４ａと電気的に接続されている。
【００１５】セラミックグリーンシート２ｃは、図２
（ｃ）に示すように、セラミックグリーンシート２ａに
第２電極４ａが形成されたものである。第２電極４ａ
は、Ａｇ／Ｐｄ導電ペーストが塗布され、セラミックグ
リーンシート２ａの一方主面において、長さがＬ２、幅
がＷ２で、セラミックグリーンシート２ａの一方端部か
ら第２電極４ａ端部までの距離がＬ３で、かつ第２電極
４ａの両端部はセラミックグリーンシート２ａの何れの
端部にも露出しないように形成されている。
（ｃ）に示すように、セラミックグリーンシート２ａに
第２電極４ａが形成されたものである。第２電極４ａ
は、Ａｇ／Ｐｄ導電ペーストが塗布され、セラミックグ
リーンシート２ａの一方主面において、長さがＬ２、幅
がＷ２で、セラミックグリーンシート２ａの一方端部か
ら第２電極４ａ端部までの距離がＬ３で、かつ第２電極
４ａの両端部はセラミックグリーンシート２ａの何れの
端部にも露出しないように形成されている。
【００１６】セラミックグリーンシート２ｄは、図２
（ｄ）に示すように、セラミックグリーンシート２ａに
第３電極５が形成されたものである。第３電極５は、Ａ
ｇ／Ｐｄ導電ペーストが塗布され、セラミックグリーン
シート２ａの一方主面において、長さが（Ｌ−Ｌ４）、
幅がＷ３、Ｌ４＜Ｌ３、Ｗ３＞Ｗ２、他方端部はセラミ
ックグリーンシート２ａの他方端部に露出し、かつ一方
端部はセラミックグリーンシート２ａの端部に露出しな
いように形成されている。
（ｄ）に示すように、セラミックグリーンシート２ａに
第３電極５が形成されたものである。第３電極５は、Ａ
ｇ／Ｐｄ導電ペーストが塗布され、セラミックグリーン
シート２ａの一方主面において、長さが（Ｌ−Ｌ４）、
幅がＷ３、Ｌ４＜Ｌ３、Ｗ３＞Ｗ２、他方端部はセラミ
ックグリーンシート２ａの他方端部に露出し、かつ一方
端部はセラミックグリーンシート２ａの端部に露出しな
いように形成されている。
【００１７】セラミックグリーンシート２ｅは、図２
（ｅ）に示すように、セラミックグリーンシート２ａに
第２電極４ｂおよびビアホール６ｂが形成されたもので
ある。第２電極４ｂは図２（ｃ）に示した第２電極４ａ
と同じ構成からなる。ビアホール６ｂは、セラミックグ
リーンシート２ａの一方主面から他方主面にかけて形成
された貫通孔にＡｇ／Ｐｄ導電ペーストを注入して形成
されており、第１電極３ｂと電気的に接続されている。
（ｅ）に示すように、セラミックグリーンシート２ａに
第２電極４ｂおよびビアホール６ｂが形成されたもので
ある。第２電極４ｂは図２（ｃ）に示した第２電極４ａ
と同じ構成からなる。ビアホール６ｂは、セラミックグ
リーンシート２ａの一方主面から他方主面にかけて形成
された貫通孔にＡｇ／Ｐｄ導電ペーストを注入して形成
されており、第１電極３ｂと電気的に接続されている。
【００１８】セラミックグリーンシート２ｆは、図２
（ｆ）に示すように、セラミックグリーンシート２ａに
第１電極３ｂが形成されたものである。第１電極３ｂは
図２（ｂ）に示した第１電極３ａと同じ構成からなる。
（ｆ）に示すように、セラミックグリーンシート２ａに
第１電極３ｂが形成されたものである。第１電極３ｂは
図２（ｂ）に示した第１電極３ａと同じ構成からなる。
【００１９】セラミックグリーンシート２ａ〜２ｆは、
上から２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの順に積み
重ねられ、さらに必要に応じて上下に所定枚数のセラミ
ックグリーンシート２ａが重ねられ、油圧プレスにて圧
着した後に１２００℃で２時間焼結されてセラミック焼
結体２が形成される。
上から２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの順に積み
重ねられ、さらに必要に応じて上下に所定枚数のセラミ
ックグリーンシート２ａが重ねられ、油圧プレスにて圧
着した後に１２００℃で２時間焼結されてセラミック焼
結体２が形成される。
【００２０】セラミック焼結体２の内部において、第１
電極３ａと第２電極４ａはビアホール６ａを介して電気
的に接続される。同様に、第１電極３ｂと第２電極４ｂ
はビアホール６ｂを介して電気的に接続される。
電極３ａと第２電極４ａはビアホール６ａを介して電気
的に接続される。同様に、第１電極３ｂと第２電極４ｂ
はビアホール６ｂを介して電気的に接続される。
【００２１】外部電極７ａ，７ｂは、Ａｇを主成分とす
る導電ペーストが塗布、焼付けられて、セラミック焼結
体２の長さ方向の両端部にそれぞれ形成されている。こ
の際、セラミック焼結体２の両端部に露出されている第
１電極３ａ，３ｂ及び第３電極５は、それぞれ外部電極
７ａ，７ｂに電気的に接続されている。
る導電ペーストが塗布、焼付けられて、セラミック焼結
体２の長さ方向の両端部にそれぞれ形成されている。こ
の際、セラミック焼結体２の両端部に露出されている第
１電極３ａ，３ｂ及び第３電極５は、それぞれ外部電極
７ａ，７ｂに電気的に接続されている。
【００２２】本発明による他の実施形態について、図３
に基づいて詳細に説明する。但し、前述の実施形態と同
一部分については同一の符号を付し、詳細な説明を省略
する。チップ型電子部品１１は、セラミック焼結体１２
と、第１電極３ａ，３ａ，３ｂと、第２電極４ａ，４
ｂ，４ａ，４ｂと、第３電極５，５と、ビアホール６
ａ，６ｂ，６ａ，６ｂと、外部電極７ａ，７ｂとからな
る。
に基づいて詳細に説明する。但し、前述の実施形態と同
一部分については同一の符号を付し、詳細な説明を省略
する。チップ型電子部品１１は、セラミック焼結体１２
と、第１電極３ａ，３ａ，３ｂと、第２電極４ａ，４
ｂ，４ａ，４ｂと、第３電極５，５と、ビアホール６
ａ，６ｂ，６ａ，６ｂと、外部電極７ａ，７ｂとからな
る。
【００２３】セラミック焼結体１２は、図２（ａ）〜図
２（ｆ）に示すセラミックグリーンシート２ａ〜２ｆが
一部重複して積層され焼結されてなる。
２（ｆ）に示すセラミックグリーンシート２ａ〜２ｆが
一部重複して積層され焼結されてなる。
【００２４】セラミックグリーンシート２ａ〜２ｆは、
上から２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｂ，２ｃ，２
ｄ，２ｅ，２ｆの順に積み重ねられ、さらに必要に応じ
て上下に所定枚数のセラミックグリーンシート２ａが重
ねられ、油圧プレスにて圧着した後に１２００℃で２時
間焼結されてセラミック焼結体１２が形成される。
上から２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｂ，２ｃ，２
ｄ，２ｅ，２ｆの順に積み重ねられ、さらに必要に応じ
て上下に所定枚数のセラミックグリーンシート２ａが重
ねられ、油圧プレスにて圧着した後に１２００℃で２時
間焼結されてセラミック焼結体１２が形成される。
【００２５】セラミック焼結体１２の内部において、第
１電極３ａと第２電極４ａはビアホール６ａを介して電
気的に接続される。同様に、第１電極３ｂと第２電極４
ｂはビアホール６ｂを介して電気的に接続される。
１電極３ａと第２電極４ａはビアホール６ａを介して電
気的に接続される。同様に、第１電極３ｂと第２電極４
ｂはビアホール６ｂを介して電気的に接続される。
【００２６】外部電極７ａ，７ｂは、セラミック焼結体
１２の長さ方向の両端部にそれぞれ形成されている。
１２の長さ方向の両端部にそれぞれ形成されている。
【００２７】なお、上述の実施形態でＷ２＞Ｗ１の関係
であることが好ましい。つまり、セラミック焼結体２，
１２の内部において互いに対向して抵抗値を決定する内
部電極は、第２電極４ａ，４ｂと第３電極５のみである
ことが好ましいが、第１電極３ａ，３ｂと第３電極５と
の間でも抵抗値が発生する。しかしながら、前記第１電
極３ａ，３ｂの電極幅Ｗ１が第２電極４ａ４ｂの電極幅
Ｗ２より小さく、さらに第３電極５の電極幅Ｗ３より小
さいため、内部電極が電極幅方向にずれても第１電極３
ａ，３ｂと第３電極５との間で発生する抵抗値は変化し
ない。したがって、抵抗値ばらつきが発生しない。
であることが好ましい。つまり、セラミック焼結体２，
１２の内部において互いに対向して抵抗値を決定する内
部電極は、第２電極４ａ，４ｂと第３電極５のみである
ことが好ましいが、第１電極３ａ，３ｂと第３電極５と
の間でも抵抗値が発生する。しかしながら、前記第１電
極３ａ，３ｂの電極幅Ｗ１が第２電極４ａ４ｂの電極幅
Ｗ２より小さく、さらに第３電極５の電極幅Ｗ３より小
さいため、内部電極が電極幅方向にずれても第１電極３
ａ，３ｂと第３電極５との間で発生する抵抗値は変化し
ない。したがって、抵抗値ばらつきが発生しない。
【００２８】また、本発明のチップ型電子部品におい
て、第１電極３ａ，３ｂの長さＬ１は、第２電極４ａ，
４ｂの長さＬ２とセラミックグリーンシート２ａの一方
端部から第２電極４ａ，４ｂ端部までの距離Ｌ３の和よ
りも長く、すなわちＬ１＞Ｌ２＋Ｌ３となるように形成
されていることが好ましい。
て、第１電極３ａ，３ｂの長さＬ１は、第２電極４ａ，
４ｂの長さＬ２とセラミックグリーンシート２ａの一方
端部から第２電極４ａ，４ｂ端部までの距離Ｌ３の和よ
りも長く、すなわちＬ１＞Ｌ２＋Ｌ３となるように形成
されていることが好ましい。
【００２９】つまり、図１の実施形態において、第１電
極３ａ，３ｂがセラミック焼結体２の右側端部に露出し
ているために、図１（ａ）に斜線で示した右側部分８ａ
に相当する領域で第１電極３ａ，３ｂと第３電極５がセ
ラミック層を介して対向する。したがって、セラミック
グリーンシート２ａの長さ方向に第２電極４ａ，４ｂの
形成ずれが生じると、右側部分８ａの面積が変化し抵抗
値が変化する。しかしながら、第１電極３ａ，３ｂの長
さをＬ１＞Ｌ２＋Ｌ３とすることで、さらに図１（ａ）
に斜線で示した左側部分８ｂに相当する領域で第１電極
３ａ，３ｂと第３電極５がセラミック層を介して対向す
る。これら右側部分８ａ，左側部分８ｂの面積の和は一
定となる。したがって、セラミックグリーンシート２ａ
の長さ方向に内部電極の形成ずれや重ねずれが生じても
抵抗値ばらつきが発生しない。
極３ａ，３ｂがセラミック焼結体２の右側端部に露出し
ているために、図１（ａ）に斜線で示した右側部分８ａ
に相当する領域で第１電極３ａ，３ｂと第３電極５がセ
ラミック層を介して対向する。したがって、セラミック
グリーンシート２ａの長さ方向に第２電極４ａ，４ｂの
形成ずれが生じると、右側部分８ａの面積が変化し抵抗
値が変化する。しかしながら、第１電極３ａ，３ｂの長
さをＬ１＞Ｌ２＋Ｌ３とすることで、さらに図１（ａ）
に斜線で示した左側部分８ｂに相当する領域で第１電極
３ａ，３ｂと第３電極５がセラミック層を介して対向す
る。これら右側部分８ａ，左側部分８ｂの面積の和は一
定となる。したがって、セラミックグリーンシート２ａ
の長さ方向に内部電極の形成ずれや重ねずれが生じても
抵抗値ばらつきが発生しない。
【００３０】また、本発明のチップ型電子部品は、第１
電極３ａ，３ｂ、第２電極４ａ，４ｂ、第３電極５間の
厚さ方向の距離について特に限定はしないが、第２電極
４ａ，４ｂと第３電極５間で抵抗値が定まるように、第
１電極３ａ，３ｂと第２電極４ａ，４ｂ間の距離より
は、第２電極４ａ，４ｂと第３電極５間の距離よりも離
されていることが好ましい。
電極３ａ，３ｂ、第２電極４ａ，４ｂ、第３電極５間の
厚さ方向の距離について特に限定はしないが、第２電極
４ａ，４ｂと第３電極５間で抵抗値が定まるように、第
１電極３ａ，３ｂと第２電極４ａ，４ｂ間の距離より
は、第２電極４ａ，４ｂと第３電極５間の距離よりも離
されていることが好ましい。
【００３１】また、本発明のチップ型電子部品は、厚膜
による外部電極７ａ，７ｂを形成した後に、例えばＮ
ｉ，Ｓｎ等からなるメッキを施してもよい。
による外部電極７ａ，７ｂを形成した後に、例えばＮ
ｉ，Ｓｎ等からなるメッキを施してもよい。
【００３２】また、前述した本発明の実施形態におい
て、セラミック焼結体の材料としてＭｎ−Ｎｉ−Ｃｏ系
セラミックを用いたが、例えば、Ｍｎ−Ｎｉ系セラミッ
ク、Ｍｎ−Ｎｉ−Ｚｎ系セラミック、Ｍｎ，Ｎｉ，Ｃ
ｏ，Ｆｅ，Ｃｕ，Ａｌのうち少なくとも２種からなるセ
ラミック等の半導体磁器材料を適宜用いることができ
る。
て、セラミック焼結体の材料としてＭｎ−Ｎｉ−Ｃｏ系
セラミックを用いたが、例えば、Ｍｎ−Ｎｉ系セラミッ
ク、Ｍｎ−Ｎｉ−Ｚｎ系セラミック、Ｍｎ，Ｎｉ，Ｃ
ｏ，Ｆｅ，Ｃｕ，Ａｌのうち少なくとも２種からなるセ
ラミック等の半導体磁器材料を適宜用いることができ
る。
【００３３】また、本発明のチップ型電子部品は、実施
形態として負特性サーミスタを用いたがこれに限定され
るものではなく、正特性サーミスタ、さらにはバリス
タ、コンデンサー等にも適用することができる。
形態として負特性サーミスタを用いたがこれに限定され
るものではなく、正特性サーミスタ、さらにはバリス
タ、コンデンサー等にも適用することができる。
【００３４】
【発明の効果】以上のように本発明のチップ型電子部品
によれば、前述の実施形態に示したように内部電極を積
層することで、第１電極、第２電極、第３電極の形成ず
れやセラミックグリーンシートの重ねずれが生じても、
抵抗値のばらつきが発生しない。
によれば、前述の実施形態に示したように内部電極を積
層することで、第１電極、第２電極、第３電極の形成ず
れやセラミックグリーンシートの重ねずれが生じても、
抵抗値のばらつきが発生しない。
【００３５】さらに、前記第２電極の電極幅寸法は、前
記第１電極の電極幅寸法より広いことを特徴とすること
で、内部電極が電極幅方向にずれても第１電極と第３電
極との間で発生する抵抗値は変化せず、より抵抗値のば
らつきが発生しないチップ型電子部品を提供することが
できる。
記第１電極の電極幅寸法より広いことを特徴とすること
で、内部電極が電極幅方向にずれても第１電極と第３電
極との間で発生する抵抗値は変化せず、より抵抗値のば
らつきが発生しないチップ型電子部品を提供することが
できる。
【００３６】さらに、前記第１電極の前記外部電極に接
続されていない一端は、前記第１電極面に対して直交す
る方向から見て、前記第２電極の両端よりも前記第１電
極が電気的に接続されていない前記外部電極側にあるこ
とを特徴とすることで、第１電極と第３電極が対向する
面積が常に一定となり、より抵抗値のばらつきが発生し
ないチップ型電子部品を提供することができる。
続されていない一端は、前記第１電極面に対して直交す
る方向から見て、前記第２電極の両端よりも前記第１電
極が電気的に接続されていない前記外部電極側にあるこ
とを特徴とすることで、第１電極と第３電極が対向する
面積が常に一定となり、より抵抗値のばらつきが発生し
ないチップ型電子部品を提供することができる。
【図１】本発明に係る一つの実施形態のチップ型電子部
品であり、（ａ）は平面図、（ｂ）は縦断面図である。
品であり、（ａ）は平面図、（ｂ）は縦断面図である。
【図２】図１のチップ型電子部品の構成要素を示す平面
図である。
図である。
【図３】本発明に係る他の実施形態のチップ型電子部品
であり、（ａ）は平面図、（ｂ）は縦断面図である。
であり、（ａ）は平面図、（ｂ）は縦断面図である。
【図４】従来のチップ型電子部品であり、（ａ）は平面
図、（ｂ）は縦断面図である。
図、（ｂ）は縦断面図である。
【図５】図４のチップ型電子部品の構成要素を示す平面
図である。
図である。
１ チップ型電子部品 ２ セラミック焼結体 ３ａ，３ｂ 第１電極 ４ａ，４ｂ 第２電極 ５ 第３電極 ６ａ，６ｂ ビアホール ７ａ，７ｂ 外部電極
Claims (3)
- 【請求項１】 複数のセラミック層が一体焼結されたセ
ラミック焼結体と、前記セラミック焼結体の内部に形成
された内部電極と、前記セラミック焼結体の両端部に形
成された外部電極を備え、 前記内部電極は、第１電極、第２電極、第３電極とから
なり、 前記第１電極の一端は、一方の前記外部電極に電気的に
接続され、 前記第２電極はビアホールを介して前記第１電極に電気
的に接続され、 前記第３電極の一端は、他方の前記外部電極に電気的に
接続され、 前記第３電極は、前記セラミック層を介して前記第２電
極に重なるとともに、第３電極面に対して直交する方向
から見て、前記第２電極が覆われることを特徴とするチ
ップ型電子部品。 - 【請求項２】 前記第２電極の電極幅寸法は、前記第１
電極の電極幅寸法より広いことを特徴とする請求項１に
記載のチップ型電子部品。 - 【請求項３】 前記第１電極の前記外部電極に接続され
ていない一端は、前記第１電極面に対して直交する方向
から見て、前記第２電極の両端よりも前記第１電極が電
気的に接続されていない前記外部電極側にあることを特
徴とする請求項１または２に記載のチップ型電子部品。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16405199A JP3440883B2 (ja) | 1999-06-10 | 1999-06-10 | チップ型負特性サーミスタ |
| US09/583,365 US6163246A (en) | 1999-06-10 | 2000-05-31 | Chip-type electronic device |
| DE10028014A DE10028014B4 (de) | 1999-06-10 | 2000-06-06 | Elektronisches Bauelement des Chiptyps |
| CNB001183206A CN1134793C (zh) | 1999-06-10 | 2000-06-09 | 芯片型电子元件 |
| KR10-2000-0031916A KR100368023B1 (ko) | 1999-06-10 | 2000-06-10 | 칩형 전자 부품 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16405199A JP3440883B2 (ja) | 1999-06-10 | 1999-06-10 | チップ型負特性サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353601A true JP2000353601A (ja) | 2000-12-19 |
| JP3440883B2 JP3440883B2 (ja) | 2003-08-25 |
Family
ID=15785872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16405199A Expired - Lifetime JP3440883B2 (ja) | 1999-06-10 | 1999-06-10 | チップ型負特性サーミスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6163246A (ja) |
| JP (1) | JP3440883B2 (ja) |
| KR (1) | KR100368023B1 (ja) |
| CN (1) | CN1134793C (ja) |
| DE (1) | DE10028014B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008027982A (ja) * | 2006-07-18 | 2008-02-07 | Tdk Corp | Ｌｃ複合部品 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW412755B (en) * | 1998-02-10 | 2000-11-21 | Murata Manufacturing Co | Resistor elements and methods of producing same |
| CN1875438A (zh) * | 2003-10-31 | 2006-12-06 | 株式会社村田制作所 | 叠层型电阻元件 |
| DE102005028498B4 (de) * | 2005-06-20 | 2015-01-22 | Epcos Ag | Elektrisches Vielschichtbauelement |
| US8026787B2 (en) * | 2006-03-10 | 2011-09-27 | Joinset Co., Ltd. | Ceramic component element and ceramic component and method for the same |
| KR100821274B1 (ko) * | 2006-07-19 | 2008-04-10 | 조인셋 주식회사 | 칩 세라믹 전자부품 |
| CN101601105B (zh) * | 2006-09-29 | 2012-06-06 | 株式会社村田制作所 | Ntc热敏电阻用陶瓷及使用其的ntc热敏电阻 |
| JP5590494B2 (ja) * | 2008-03-27 | 2014-09-17 | 日立金属株式会社 | 半導体磁器組成物−電極接合体の製造方法 |
| JP4492737B2 (ja) * | 2008-06-16 | 2010-06-30 | 株式会社村田製作所 | 電子部品 |
| JP5262451B2 (ja) * | 2008-08-29 | 2013-08-14 | Ｔｄｋ株式会社 | 積層型チップバリスタ |
| DE102010044856A1 (de) * | 2010-09-09 | 2012-03-15 | Epcos Ag | Widerstandsbauelement und Verfahren zur Herstellung eines Widerstandsbauelements |
| KR101408617B1 (ko) * | 2012-11-20 | 2014-06-17 | 삼성전기주식회사 | 적층형 코일 부품 |
| DE102014107450A1 (de) * | 2014-05-27 | 2015-12-03 | Epcos Ag | Elektronisches Bauelement |
| DE102019105116A1 (de) | 2019-02-28 | 2020-09-03 | Tdk Electronics Ag | Bauelement |
| JP2021057556A (ja) * | 2019-10-02 | 2021-04-08 | Tdk株式会社 | Ｎｔｃサーミスタ素子 |
| JP7322793B2 (ja) * | 2020-04-16 | 2023-08-08 | Tdk株式会社 | チップバリスタの製造方法及びチップバリスタ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137804A (ja) * | 1985-12-12 | 1987-06-20 | 株式会社村田製作所 | 負特性積層チップ型サーミスタ |
| US4912450A (en) * | 1986-09-20 | 1990-03-27 | Murata Manufacturing Co., Ltd. | Thermistor and method of producing the same |
| DE3930000A1 (de) * | 1988-09-08 | 1990-03-15 | Murata Manufacturing Co | Varistor in schichtbauweise |
| JP2833242B2 (ja) * | 1991-03-12 | 1998-12-09 | 株式会社村田製作所 | Ｎｔｃサーミスタ素子 |
| US6020808A (en) * | 1997-09-03 | 2000-02-01 | Bourns Multifuse (Hong Kong) Ltd. | Multilayer conductive polymer positive temperature coefficent device |
| TW412755B (en) * | 1998-02-10 | 2000-11-21 | Murata Manufacturing Co | Resistor elements and methods of producing same |
-
1999
- 1999-06-10 JP JP16405199A patent/JP3440883B2/ja not_active Expired - Lifetime
-
2000
- 2000-05-31 US US09/583,365 patent/US6163246A/en not_active Expired - Lifetime
- 2000-06-06 DE DE10028014A patent/DE10028014B4/de not_active Expired - Lifetime
- 2000-06-09 CN CNB001183206A patent/CN1134793C/zh not_active Expired - Lifetime
- 2000-06-10 KR KR10-2000-0031916A patent/KR100368023B1/ko not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008027982A (ja) * | 2006-07-18 | 2008-02-07 | Tdk Corp | Ｌｃ複合部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1277441A (zh) | 2000-12-20 |
| CN1134793C (zh) | 2004-01-14 |
| US6163246A (en) | 2000-12-19 |
| JP3440883B2 (ja) | 2003-08-25 |
| DE10028014A1 (de) | 2001-03-15 |
| DE10028014B4 (de) | 2006-03-30 |
| KR20010029791A (ko) | 2001-04-16 |
| KR100368023B1 (ko) | 2003-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889445A (en) | Multilayer ceramic RC device | |
| KR101386947B1 (ko) | 적층 콘덴서 | |
| JP2000353601A (ja) | チップ型電子部品 | |
| JP3393524B2 (ja) | Ｎｔｃサーミスタ素子 | |
| JP2022053271A (ja) | 積層セラミックコンデンサ | |
| KR100375013B1 (ko) | 적층 세라믹 전자 부품 | |
| JPH09153433A (ja) | 積層電子部品の製造方法 | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JP2888020B2 (ja) | 負特性積層サーミスタ | |
| JP2000106320A (ja) | 積層セラミックコンデンサ | |
| JP2784863B2 (ja) | 積層コンデンサ | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| JP2784862B2 (ja) | 積層コンデンサ | |
| JP2000138127A (ja) | 積層セラミックコンデンサ | |
| JP7636187B2 (ja) | 積層コイル部品 | |
| CN115116696B (zh) | 层叠型电感器 | |
| JP2001143965A (ja) | 複合電子部品 | |
| JP2020136533A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
| JPH06267789A (ja) | 積層チップ型ｃ・ｒ複合電子部品 | |
| JP3716596B2 (ja) | サーミスタ素子 | |
| US20250029789A1 (en) | Multilayer ceramic capacitor | |
| JPH0644101U (ja) | チップ型正特性サーミスタ素子 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2000021677A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3440883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |