JP2000353875A - コンデンサ内蔵キャリア基板およびその製造方法 - Google Patents

コンデンサ内蔵キャリア基板およびその製造方法

Info

Publication number
JP2000353875A
JP2000353875A JP11163282A JP16328299A JP2000353875A JP 2000353875 A JP2000353875 A JP 2000353875A JP 11163282 A JP11163282 A JP 11163282A JP 16328299 A JP16328299 A JP 16328299A JP 2000353875 A JP2000353875 A JP 2000353875A
Authority
JP
Japan
Prior art keywords
electrode
internal electrode
motherboard
capacitor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11163282A
Other languages
English (en)
Other versions
JP4479015B2 (ja
Inventor
Shigeki Hatanaka
茂樹 畠中
Takanori Sugimoto
高則 杉本
Kazuo Iwaoka
和男 岩岡
Hisaaki Tachihara
久明 立原
Takashi Imanaka
崇 今中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16328299A priority Critical patent/JP4479015B2/ja
Publication of JP2000353875A publication Critical patent/JP2000353875A/ja
Application granted granted Critical
Publication of JP4479015B2 publication Critical patent/JP4479015B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 キャリア基板にコンデンサを内蔵させること
により、マザーボードの寸法を小型化すること。 【解決手段】 マザーボードと集積回路との間に挟備さ
れる本発明に係るコンデンサ内蔵キャリア基板は、n層
の内部電極層と、各内部電極層の間に挟まれる少なくと
もn−1層の誘電体層とが内部に備えられ、n番目、n
−2番目…の内部電極層に電気的に接続され、マザーボ
ードのボード端子と集積回路の入出力端子とを電気的に
接続するように外部に露出した第1外部電極と、n−1
番目、n−3番目…の内部電極層に電気的に接続され、
マザーボードのボード端子と集積回路の入出力端子とを
電気的に接続するように外部に露出した第2外部電極
と、マザーボードのボード端子と集積回路の入出力端子
とを電気的に接続し、第1および第2外部電極ならびに
内部電極層からは絶縁されている貫通電極とを備えてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンデンサ内蔵キ
ャリア基板およびその製造方法に関し、より詳細には、
マザーボードと、このマザーボードに搭載される集積回
路との間に挟備されるキャリア基板の内部にコンデンサ
を備えることにより、マザーボードを小型化することが
できるコンデンサ内蔵キャリア基板およびその製造方法
に関する。
【0002】
【従来の技術】従来より電子機器、電気機器の小型化、
薄型化が進んでおり、これに伴ってICチップをはじめ
とする集積回路の小型化、薄型化が進んでいる。また、
集積回路の小型化、高機能化に伴って、高配線密度およ
び高信頼性を有するキャリア基板の要求が高まってい
る。マザーボードとこれに搭載される集積回路との間に
挟備される一般的な従来のキャリア基板は、キャリア基
板を貫通するスルーホールを有し、集積回路の周囲また
は下部に設けられた入出力端子をこのスルーホールに挿
通させることにより、集積回路とマザーボードとが電気
的に接続されている。さらに、インナービアホールと呼
ばれる孔を有するボードを複数個積層し、各層間の孔を
適宜電気的に接続して作製される高密度キャリア基板も
提案されている。
【0003】特に近年では、CPUをはじめとする集積
回路の発熱を低減させるため、集積回路の駆動電圧を5
Vから3.3Vに変更されようとしているが、マザーボー
ド上を流れる電圧を5Vにしたまま、集積回路の駆動電
圧を5Vから3.3Vに変更するために電圧を変動させる
と、電圧変動による誤動作が生じるおそれがある。その
ため、この電圧変動による誤動作を解決するために、集
積回路の周囲のマザーボード上に外付けコンデンサを搭
載しようとする動きがある。また、マザーボード上の集
積回路の周囲に電源バイパスコンデンサを搭載すること
も行われている。
【0004】
【発明が解決しようとする課題】しかし、集積回路に供
給される電圧の変動による誤動作を防止するために、外
付けコンデンサまたは電源バイパスコンデンサを搭載し
た場合には、マザーボードの寸法が大きくなってしま
い、小型化が難しくなる。さらに、配線パターンを引き
回した場合には、どうしてもインダクタンスが発生して
しまう。
【0005】本発明は、上記従来の問題点を解決するた
めになされ、その目的とするところは、キャリア基板に
コンデンサを内蔵させることにより、マザーボードの寸
法を小型化することにある。
【0006】
【課題を解決するための手段】上記課題を解決する本発
明に係るコンデンサ内蔵キャリア基板は、複数個のボー
ド端子を備えたマザーボードと、複数個の入出力端子を
有し、このマザーボードに搭載される集積回路との間に
挟備され、n層の内部電極層と、各内部電極層の間に挟
まれる少なくともn−1層の誘電体層とが内部に備えら
れ、 n番目、n−2番目…の内部電極層に電気的に接続さ
れ、マザーボードのボード端子と集積回路の入出力端子
とを電気的に接続するように外部に露出した第1外部電
極と、 n−1番目、n−3番目…の内部電極層に電気的に接続
され、マザーボードのボード端子と集積回路の入出力端
子とを電気的に接続するように外部に露出した第2外部
電極と、マザーボードのボード端子と集積回路の入出力
端子とを電気的に接続し、第1および第2外部電極なら
びに内部電極層からは絶縁されている貫通電極とを備え
ている。
【0007】第1外部電極、第2外部電極、および貫通
電極は、導電性金属粉および液状樹脂を含有する硬化導
電ペーストからなり、液状樹脂は可撓性エポキシ樹脂で
あることが好ましい。
【0008】第1外部電極、第2外部電極、および貫通
電極は、導電性金属粉および液状樹脂を含有する硬化導
電ペーストからなり、導電性金属粉は、銀、銅、および
ニッケルからなる群から選択されることが好ましい。
【0009】上記課題を解決する本発明に係るコンデン
サ内蔵キャリア基板の製造方法は、2枚の絶縁基板に少
なくとも3つの孔を穿設し、これらの各孔に導電性ペー
ストを充填し、硬化させることにより、貫通電極および
少なくとも2つの外部電極を形成する第1工程、一方の
絶縁基板の一面に、一方の外部電極に電気的に接続する
内部電極層を積層し、貫通電極の周囲の内部電極層を除
去する第2工程、内部電極層上に誘電体層を積層する第
3工程、誘電体層上に、他方の外部電極に電気的に接続
する内部電極層を積層し、貫通電極の周囲の内部電極層
を除去する第4工程、および内部電極層および誘電体層
が積層された一方の絶縁基板の一面を間に挟むようにし
て両絶縁基板を接合する第5工程、を包含する。
【0010】
【発明の実施の形態】以下、図面と共に本発明を詳細に
説明する。 (実施の形態1)図1は、本発明に係るコンデンサ内蔵
キャリア基板位置を示す斜投影図であり、図2は、コン
デンサ内蔵キャリア基板2がマザーボード3と集積回路
1との間に挟まれた位置関係を示す分解断面図である。
集積回路1は、本発明に係るコンデンサ内蔵キャリア基
板2を介してマザーボード3に半田ボールバンプにより
実装される。この実装についてより詳細に説明すると、
集積回路1の周囲および/または下部に設けられた入出
力端子5は、コンデンサ内蔵キャリア基板2の表面の電
極6に接続される。コンデンサ内蔵キャリア基板2の電
極7は、マザーボード3のボード端子8と接続されてい
る。このようにして、入出力端子5とボード端子8とが
接続されている。なお、電極7とボード端子8との間
も、半田ボールバンプにより接続される。
【0011】コンデンサ内蔵キャリア基板2は、集積回
路1をマザーボードに実装する際に生じる衝撃を吸収す
る。さらに、集積回路1の各入出力端子5間のピッチは
0.8mmであり、狭ピッチであるが、コンデンサ内蔵キ
ャリア基板2は入出力端子5を等間隔に並べる機能を有
し、集積回路1およびその入出力端子5の温度膨張を緩
和している。なお、いうまでもないが、マザーボード3
上には、他の集積回路4が搭載されている。
【0012】このようなコンデンサ内蔵キャリア基板2
について、より詳細に説明する。図3は、本発明に係る
コンデンサ内蔵キャリア基板2(以下、単に「キャリア
基板」という場合がある)の1実施形態を示す断面図で
ある。キャリア基板2は、n層の内部電極層16a、1
6bと、これらの各内部電極層16の間に挟まれる少な
くともn−1層の誘電体層17とを内蔵している。ま
た、n番目、n−2番目…の内部電極層16に電気的に
接続された第1外部電極11a、およびn−1番目、n
−3番目…の内部電極層16bに電気的に接続された第
2外部電極11bを備えている。これらの外部電極11
には、マザーボード3のボード端子8と集積回路1の周
囲および/または下部に設けられた入出力端子5とを電
気的に接続するために、コンデンサ内蔵キャリア基板2
の外部に露出した引出電極14、24が備えられてい
る。引出電極14はボード端子8に接続され、引出電極
24は入出力端子5に接続される。
【0013】さらに、本発明においては、ボード端子8
と入出力端子5とを電気的に接続するが、外部電極11
および内部電極層16a、16bからは絶縁されている
貫通電極23を備えている。絶縁手段としては、貫通電
極23と内部電極層との間に間隙19・20を設ける手
段が挙げられる。また、絶縁をより確実にするために、
この間隙19・20に絶縁性樹脂を浸透させてもよい。
貫通電極23には、ボード端子8と入出力端子5とを電
気的に接続するために、キャリア基板2の外部に露出し
た貫通外部電極15、25が備えられている。貫通外部
電極15はボード端子8に接続され、貫通外部電極25
は入出力端子5に接続される。
【0014】このような本発明に係るキャリア基板2の
内部には、外部電極11、これらの外部電極11に上述
のように適宜電気的に接続した内部電極層16、および
これらの内部電極層16の間に挟まれる誘電体層17に
より、コンデンサが形成されている。また、貫通電極2
3は、外部電極11および内部電極層16から絶縁され
ているので、コンデンサに悪影響を与えることなく、マ
ザーボード3のボード端子8と集積回路1の入出力端子
5とを電気的に接続している。
【0015】このように、本発明に係るキャリア基板2
は、コンデンサを内蔵しているため、集積回路に供給さ
れる電圧の変動による誤動作を防止するために、マザー
ボード3上に直接搭載されていた外付けコンデンサまた
は電源バイパスコンデンサが必要でなくなる。従って、
これらのコンデンサが不要になる分、マザーボード3の
寸法を小型化できる。さらに、マザーボード3上で、こ
れらのコンデンサと集積回路との間の配線パターンを引
き回すこともなくなるため、インダクタンスが発生する
ことがなくなる。
【0016】なお、本説明では、説明を容易にするとい
う観点から、内部電極層を2層とし、誘電体層17を1
層として説明するが、内部電極層およびこれらの各内部
電極層に挟まれる誘電体層はそれぞれ3層以上および2
層以上であってもよいことは言うまでもない。また、2
層以上積層される内部電極層16の最上層の上面には、
この最上層の内部電極層16を保護するため、誘電体層
17を積層してもよい。この場合、誘電体層17はn層
以上積層されることになる。
【0017】(実施例1)次に、このようなコンデンサ
内蔵キャリア基板2の製造方法を実施例として説明する
が、以下の実施例は、例示の目的にのみ用いられ、特許
請求の範囲に記載された発明の範囲を限定するために用
いられてはならない。 (コア絶縁基板10について)厚み150μmのコア絶
縁基板10の両面に、厚み50μmポリエチレンテレフ
タレートフィルム(以下、単に「PETフィルム」とい
う)を熱コートした。本実施例では、コア絶縁基板10
として、ポリイミドからなる絶縁基板を用いた。なお、
ポリイミドに代えて、アラミド樹脂にエポキシ樹脂を浸
透させたアラミドエポキシ混合物、アラミドBTレジン
混合物、ポリイミド、ポリエステル、ポリオレフィン、
ポリアミド、ポリスルホン、ポリエーテルスルホン、ポ
リフェニレンオキシド、ポリフェニレンサルファイド、
ポリカーボネート等の有機高分子からなる基板、ガラス
グレーズ、シリコン等の無機化合物からなる基板、およ
び絶縁された金属(例えば、金属酸化物)からなる基板
を用いても良い。このなかでも、耐熱性が高く、吸水率
も高く、しかもフィルムの表面が平滑であるという観点
から、アラミドエポキシ混合物、アラミドBTレジン混
合物、またはポリイミドからなる基板を用いることが好
ましい。
【0018】次に、このコア絶縁基板10に、外部電極
11および貫通電極23となる孔径200μmの透孔
を、CO2レーザーによるレーザー加工法により設けた。
この透孔に、導電性金属粉、エポキシ樹脂、および粉体
硬化剤を含有する導電性ペーストを充填し、この導電性
ペーストを硬化させることにより、外部電極11および
貫通電極23をコア絶縁基板10内に作成した。導電性
ペーストは、約50重量%の導電性金属粉、約40重量
%のエポキシ樹脂、約10重量%の粉体硬化剤を混練す
ることにより得られた。もちろん、この導電性ペースト
に配合される導電性金属粉などの配合量は好ましい値で
あり、適宜、配合量が若干変動することはいうまでもな
い。
【0019】導電性金属粉としては、銀、銅、およびニ
ッケルが挙げられ、これらは単独でも、または2種類以
上組み合わせて用いられ得る。好ましい銀、銅、および
ニッケルの比は、銀1重量部に対して銅約50重量部、
ニッケル約50重量部である。また、各導電性金属粉は
球状粉であることが好ましく、銀粉の平均粒径は約3μ
m、銅粉の平均粒径は約2.5μm、ニッケル粉の平均粒
径は約5μmであることがより好ましい。
【0020】導電性ペーストに配合されているエポキシ
樹脂として、ビスフェノールA(商品名「エピコート8
28」、油化シェルエポキシ社から入手)に、グリシジ
ルエステル系の可撓性エポキシ樹脂(商品名「エピコー
ト871」、油化シェルエポキシ社から入手)を混合す
ることにより、適当な作業性粘度を有するペーストが用
いられた。可撓性エポキシ樹脂をペーストに配合するこ
とによって、ペーストに導電性金属粉を含ませても、そ
の粘度を充填作業に適した粘度にすることができた。
【0021】このようにして導電性ペーストを透孔に充
填して硬化させた後、コア絶縁基板10の両面に熱コー
トされているポリエチレンテレフタレートフィルムを剥
離した。次いで、コア絶縁基板10を、両面表面を荒ら
した(表面粗さ:Ra=0.5μm)厚み18μmの粗面
銅箔で挟み、温度200℃、圧力50Kg/cm2の条件
下、2時間にわたって真空熱プレスにより加熱加圧した
後エッチング加工し、パターニングすることによって、
コア絶縁基板10の片面にコンデンサ内層引出第一電極
12およびコンデンサ内層引出第二電極13を形成し、
コア絶縁基板10の他面に、マザーボード3のボード端
子8に接続されるコンデンサ外部引出電極14および貫
通外部電極15を形成した。
【0022】(コア絶縁基板10上でのコンデンサの作
成)次に、コンデンサ内層引出第一電極12およびコン
デンサ内層引出第二電極13が形成された側のコア絶縁
基板10の片面に、厚み0.2mmのパターンメタルマス
クを取り付け、真空中(1.0×10-4Torr)でEB蒸
着によりアルミニウムを蒸着することにより、コンデン
サ内層引出第一電極12と電気的に接続した厚み0.3
μmの内部電極層16aを積層した。さらに、貫通電極
23と電気的に接触しないように、貫通電極23の周囲
のアルミニウムからなる内部電極層16aをレーザー工
法により除去することにより、孔径400μmの第1内
部電極マージン19を形成した。
【0023】次に、厚み0.2mmのパターンメタルマス
クを取り付け、高周波スパッタにより厚み0.3μmの
チタン酸ストロンチウムの誘電体層17を第1内部電極
マージン19が形成された部分以外の内部電極層16a
上に積層した。その後、パターンメタルマスクを別の厚
み0.2mmのパターンメタルマスクに交換して、真空中
(1.0×10-4Torr)でEB蒸着によりアルミニウム
を蒸着することにより、コンデンサ内層引出第二電極1
3と電気的に接続した厚み0.3μmの内部電極層16
bを積層した。さらに、貫通電極23と電気的に接触し
ないように、貫通電極23の周囲のアルミニウムからな
る内部電極層16bをレーザー工法により除去すること
により、孔径400μmの第2内部電極マージン20を
形成し、薄膜コンデンサを形成した。もちろん、段落番
号0022および0023に記載された工程を繰り返し
て、3層以上の内部電極層16およびこれらの各内部電
極層16に挟まれる2層以上の誘電体層17を積層して
もよい。
【0024】(外装用プリプレグ21の作成)一方、外
装用プリプレグの準備として、ポリイミドからなる厚み
150μmの上部絶縁基板21の両面に厚み50μmPE
Tフィルムを熱コートした。なお、この上部絶縁基板2
1については、コア絶縁基板10と同様、ポリイミド板
に代えて、アラミドエポキシコンポジットなどからなる
基板を用いても良い。
【0025】次いで、外部電極22および貫通電極23
となる孔径200μmの透孔を、CO2レーザーによるレー
ザー加工法により設けた。この透孔に、上記のコア絶縁
基板10において用いられたのと同じ導電性ペーストを
充填し、この導電性ペーストを硬化させることによっ
て、外部電極22および貫通電極23を上部絶縁基板2
1内に作成した。
【0026】硬化後、PETフィルムを上部絶縁基板2
1から剥離した。この後、再度、上部絶縁基板21の片
面(最終的にコンデンサ外部引出電極24および貫通外
部電極25が形成される側の面)に厚み50μmのPE
Tフィルムを熱コートして接着することにより、外装用
プリプレグを作製した。
【0027】(コア絶縁基板10と上部絶縁基板21と
の接合)次に、コンデンサを形成したコア絶縁基板10
のコンデンサ形成面と、片面に厚み50μmのPETフ
ィルムを熱コートした上部絶縁基板21(外装用プリプ
レグ)のポリエチレンテレフタレートフィルムの付いて
いない側の面とを貼り合わせて真空熱プレスにより接合
した。なお、内部電極層16および誘電体層17の厚み
は、合計でも高々0.5μmであって非常に薄いため、
真空熱プレスにより、コア絶縁基板10内の貫通電極2
3と、上部絶縁基板21の貫通電極23とが電気的に導
通するように接合した。
【0028】この後、上部絶縁基板21上にコートされ
たPETフィルムを剥離した。そして、片面を荒らした
厚み18μmの銅箔の粗面側をコア絶縁基板10のコン
デンサ形成面に貼り付け、真空熱プレス中で温度200
℃、圧力50Kg/cm2の条件下で2時間かけて加熱加圧
接着した後、エッチングおよびパターニングすることに
より、コンデンサ外部引出電極24および貫通外部電極
25を形成した。このようにして、コンデンサ内蔵キャ
リア基板2を作成した。
【0029】このコンデンサ内蔵キャリア基板2の外形
寸法は、縦5.0mm、横5.0mmであり、内部電極層1
6により構成されるコンデンサの対向面積は9.0mm2
であった。
【0030】チタン酸ストロンチウムからなる誘電体層
17の誘電率は30、膜厚は0.3μmであり、このコ
ンデンサの静電容量は5652pF、誘電正接は0.0
08であった。第一外部電極12と第二外部電極13の
端子間の距離は2.4mmであり、1×1011Ω以上の絶
縁抵抗値を確保できた。また、貫通電極23の抵抗値
は、1Ω以下であった。
【0031】このように作成されたコンデンサ内蔵キャ
リア基板2に集積回路1を接続し、そしてマザーボード
3上に搭載した。キャリア基板2には、コンデンサ3が
内蔵されているので、マザーボード3上に直接搭載され
るコンデンサの数を減らすことができ、マザーボード3
を薄型・小型化することができた。
【0032】(実施例2)厚み100μmのポリイミド
(ユーピレックスフィルム、宇部興産より入手)からな
るコア絶縁基板10および上部絶縁基板21を用いたこ
と、厚み10μmの粗面銅箔を用いたこと、厚み0.1
mmのパターンメタルマスクを用いたこと、内部電極層
16の厚みが0.1μmであったこと、および誘電体層
17をジメチロールトリシクロデカンジアクリレートか
ら形成したこと以外は、実施例1と同様にコンデンサ内
蔵キャリア基板2を作成した。
【0033】このコンデンサ内蔵キャリア基板2の外形
寸法は、縦5.0mm、横5.0mmであり、内部電極層1
6により構成されるコンデンサの対向面積は9.0mm2
であった。
【0034】ジメチロールトリシクロデカンジアクリレ
ートからなる誘電体層17の誘電率は30、膜厚は0.
3μmであり、このコンデンサの静電容量は558p
F、誘電正接は0.008であった。第一外部電極12
と第二外部電極13の端子間の距離は2.4mmであり、
1×1012Ω以上の絶縁抵抗値を確保できた。また、貫
通電極23の抵抗値は、1Ω以下であった。このような
コンデンサ内蔵キャリア基板2も、実施例1と同様、マ
ザーボード3上に直接搭載されるコンデンサの数を減ら
すことができ、マザーボード3を薄型・小型化すること
ができた。
【0035】上記の実施例では、スパッタまたは蒸着に
より基板に形成する誘電体層17として、チタン酸スト
ロンチウムおよびジメチロールトリシクロデカンジアク
リレートを用いたが、ポリイミド、ポリ尿素、ポリアミ
ド、ポリウレタン、ポリパラキシレンなどの有機化合物
を蒸着または蒸着重合させて誘電体層を形成してもよ
く、あるいはチタン酸バリウム等の無機化合物から誘電
体層を形成しても良い。
【0036】また、図3では、左側から第1外部電極1
1a、貫通電極23、貫通電極23、および第2外部電
極11bが備えられており、外部電極11が貫通電極2
3の外側に設けられているが、もちろん、求められるコ
ンデンサの静電容量等の特性に応じて、貫通電極23を
外側に、外部電極11を内側に設けても良い。
【0037】
【発明の効果】マザーボードと、このマザーボードに搭
載される集積回路との間に挟備されるキャリア基板内部
に、n層の内部電極層と、前記各内部電極層の間に挟ま
れる少なくともn−1層の誘電体層とを備えた本発明に
係るコンデンサ内蔵キャリア基板およびその製造方法に
より、マザーボード3の寸法を小型化することができ
る。
【図面の簡単な説明】
【図1】本発明に係るコンデンサ内蔵キャリア基板位置
を示す斜投影図
【図2】コンデンサ内蔵キャリア基板2がマザーボード
3と集積回路1との間に挟まれた位置関係を示す分解断
面図
【図3】本発明に係るコンデンサ内蔵キャリア基板2の
1実施形態を示す断面図
【符号の説明】
1 集積回路 2 コンデンサ内蔵キャリア基板(キャリア基板) 4 (他の)集積回路 3 マザーボード 5 入出力端子 6、7 電極 8 ボード端子 10 コア絶縁基板 11a 第1外部電極 11b 第2外部電極 12 コンデンサ内層引出第一電極 13 コンデンサ内層引出第二電極 14 引出電極(コンデンサ外部引出電極) 15 貫通外部電極 16a、b 内部電極層 17 誘電体層 19 間隙(第1内部電極マージン) 20 間隙(第2内部電極マージン) 21 上部絶縁基板(外装用プリプレグ) 22 外部電極 23 貫通電極 24 引出電極(コンデンサ外部引出電極) 25 貫通外部電極
フロントページの続き (72)発明者 岩岡 和男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 立原 久明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 今中 崇 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E346 AA06 AA12 AA13 AA15 AA27 AA29 AA33 AA35 AA43 AA51 BB01 BB11 BB16 CC10 CC21 CC32 CC34 CC38 CC39 DD07 DD13 DD16 DD33 EE06 EE07 EE34 FF18 GG15 GG19 GG28 HH22

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数個のボード端子を備えたマザーボー
    ドと、複数個の入出力端子を有し、前記マザーボードに
    搭載される集積回路との間に挟備され、n層の内部電極
    層と、前記各内部電極層の間に挟まれる少なくともn−
    1層の誘電体層とが内部に備えられ、 前記n番目、n−2番目…の内部電極層に電気的に接続
    され、前記マザーボードのボード端子と前記集積回路の
    入出力端子とを電気的に接続するように外部に露出した
    第1外部電極と、 前記n−1番目、n−3番目…の内部電極層に電気的に
    接続され、前記マザーボードのボード端子と前記集積回
    路の入出力端子とを電気的に接続するように外部に露出
    した第2外部電極と、 前記マザーボードのボード端子と前記集積回路の入出力
    端子とを電気的に接続し、前記第1および第2外部電極
    ならびに前記内部電極層からは絶縁されている貫通電極
    とを備えた、コンデンサ内蔵キャリア基板。
  2. 【請求項2】 前記第1外部電極、第2外部電極、およ
    び貫通電極が、導電性金属粉および液状樹脂を含有する
    硬化導電ペーストからなり、前記液状樹脂が可撓性エポ
    キシ樹脂である、請求項1に記載のコンデンサ内蔵キャ
    リア基板。
  3. 【請求項3】 前記第1外部電極、第2外部電極、およ
    び貫通電極が、導電性金属粉および液状樹脂を含有する
    硬化導電ペーストからなり、前記導電性金属粉が、銀、
    銅、およびニッケルからなる群から選択される、請求項
    1に記載のコンデンサ内蔵キャリア基板。
  4. 【請求項4】複数個のボード端子を備えたマザーボード
    と、複数個の入出力端子を有し、前記マザーボードに搭
    載される集積回路との間に挟備されるコンデンサ内蔵キ
    ャリア基板の製造方法であって、 2枚の絶縁基板に少なくとも3つの孔を穿設し、前記各
    孔に導電性ペーストを充填し、硬化させることにより、
    貫通電極および少なくとも2つの外部電極を形成する第
    1工程、 一方の絶縁基板の一面に、一方の外部電極に電気的に接
    続する内部電極層を積層し、前記貫通電極の周囲の内部
    電極層を除去する第2工程、 前記内部電極層上に誘電体層を積層する第3工程、 前記誘電体層上に、他方の外部電極に電気的に接続する
    内部電極層を積層し、前記貫通電極の周囲の内部電極層
    を除去する第4工程、および前記内部電極層および誘電
    体層が積層された一方の絶縁基板の一面を間に挟むよう
    にして前記両絶縁基板を接合する第5工程、を包含す
    る、コンデンサ内蔵キャリア基板の製造方法。
JP16328299A 1999-06-10 1999-06-10 コンデンサ内蔵キャリア基板およびその製造方法 Expired - Fee Related JP4479015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16328299A JP4479015B2 (ja) 1999-06-10 1999-06-10 コンデンサ内蔵キャリア基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16328299A JP4479015B2 (ja) 1999-06-10 1999-06-10 コンデンサ内蔵キャリア基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000353875A true JP2000353875A (ja) 2000-12-19
JP4479015B2 JP4479015B2 (ja) 2010-06-09

Family

ID=15770865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16328299A Expired - Fee Related JP4479015B2 (ja) 1999-06-10 1999-06-10 コンデンサ内蔵キャリア基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4479015B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413147B2 (ja) 1999-11-30 2003-06-03 株式会社グロテック 多重回線グリッド・アレイ・パッケージ
JP2006093712A (ja) * 2004-01-26 2006-04-06 Marvell World Trade Ltd アルミニウム・コアを有する相互接続構造
KR100674842B1 (ko) 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP2007096226A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd インターポーザ及びその製造方法
JP2007221093A (ja) * 2006-01-23 2007-08-30 Ngk Spark Plug Co Ltd 誘電体積層構造体及び配線基板
WO2008013054A1 (en) * 2006-07-24 2008-01-31 Ibiden Co., Ltd. Interposer and electronic device using the same
US7598459B2 (en) 2005-06-21 2009-10-06 Seiko Epson Corporation Electronic board, method of manufacturing the same, and electronic device
US7760512B2 (en) 2005-06-21 2010-07-20 Seiko Epson Corporation Electronic board, method of manufacturing the same, and electronic device
US8705247B2 (en) 2009-03-19 2014-04-22 Murata Manufacturing Co., Ltd. Circuit board and mother laminated body
US8813353B2 (en) 2005-12-07 2014-08-26 Ngk Spark Plug Co., Ltd. Method of manufacturing a dielectric structure
JP2021086956A (ja) * 2019-11-28 2021-06-03 Tdk株式会社 電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュール、並びに、電子部品内蔵パッケージ基板の製造方法
JP7587574B2 (ja) 2020-05-07 2024-11-20 株式会社村田製作所 多層基板モジュール

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413147B2 (ja) 1999-11-30 2003-06-03 株式会社グロテック 多重回線グリッド・アレイ・パッケージ
JP2006093712A (ja) * 2004-01-26 2006-04-06 Marvell World Trade Ltd アルミニウム・コアを有する相互接続構造
KR100674842B1 (ko) 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
US7760512B2 (en) 2005-06-21 2010-07-20 Seiko Epson Corporation Electronic board, method of manufacturing the same, and electronic device
US7598459B2 (en) 2005-06-21 2009-10-06 Seiko Epson Corporation Electronic board, method of manufacturing the same, and electronic device
US8191247B2 (en) 2005-06-21 2012-06-05 Seiko Epson Corporation Electronic board, method of manufacturing the same, and electronic device
JP2007096226A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd インターポーザ及びその製造方法
US8813353B2 (en) 2005-12-07 2014-08-26 Ngk Spark Plug Co., Ltd. Method of manufacturing a dielectric structure
JP2007221093A (ja) * 2006-01-23 2007-08-30 Ngk Spark Plug Co Ltd 誘電体積層構造体及び配線基板
KR100977436B1 (ko) * 2006-07-24 2010-08-24 이비덴 가부시키가이샤 인터포저 및 이것을 이용한 전자 기기
US8149585B2 (en) 2006-07-24 2012-04-03 Ibiden Co., Ltd. Interposer and electronic device using the same
JPWO2008013054A1 (ja) * 2006-07-24 2009-12-17 イビデン株式会社 インターポーザー及びこれを利用した電子機器
WO2008013054A1 (en) * 2006-07-24 2008-01-31 Ibiden Co., Ltd. Interposer and electronic device using the same
US8705247B2 (en) 2009-03-19 2014-04-22 Murata Manufacturing Co., Ltd. Circuit board and mother laminated body
JP2021086956A (ja) * 2019-11-28 2021-06-03 Tdk株式会社 電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュール、並びに、電子部品内蔵パッケージ基板の製造方法
JP7546351B2 (ja) 2019-11-28 2024-09-06 Tdk株式会社 電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュール、並びに、電子部品内蔵パッケージ基板の製造方法
JP7587574B2 (ja) 2020-05-07 2024-11-20 株式会社村田製作所 多層基板モジュール

Also Published As

Publication number Publication date
JP4479015B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
CN100376126C (zh) 柔性基板、多层柔性基板及它们的制造方法
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
CN1822358B (zh) 电容器材料、电路化衬底及其制法、电总成及信息处理系统
US9560770B2 (en) Component built-in board and method of manufacturing the same, and mounting body
JPH11126978A (ja) 多層配線基板
WO2006082838A1 (ja) 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器
JP2007165888A (ja) 電子素子内蔵印刷回路基板及びその製造方法
WO2003034494A1 (en) Module component
WO2012005236A1 (ja) 積層配線基板及びその製造方法
JPH11312868A (ja) 素子内蔵多層配線基板およびその製造方法
US7656644B2 (en) iTFC with optimized C(T)
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JP4479015B2 (ja) コンデンサ内蔵キャリア基板およびその製造方法
JP3199664B2 (ja) 多層配線基板の製造方法
KR100907045B1 (ko) 수동 소자 구조
JP2002043752A (ja) 配線基板,多層配線基板およびそれらの製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
US20120228014A1 (en) Circuitized substrate with internal thin film capacitor and method of making same
JP2004007006A (ja) 多層配線基板
TW200833190A (en) Adhesive sheet for capacitor and method for manufacturing printed circuit board having built-in capacitor using the same
JP2001203455A (ja) コンデンサ搭載金属箔およびその製造方法、ならびに回路基板およびその製造方法
JPH1174648A (ja) 配線基板
JP2004119483A (ja) 素子内蔵基板
JP4269657B2 (ja) 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees