JP2000356560A - 半導体圧力センサおよびその製造方法 - Google Patents
半導体圧力センサおよびその製造方法Info
- Publication number
- JP2000356560A JP2000356560A JP11168983A JP16898399A JP2000356560A JP 2000356560 A JP2000356560 A JP 2000356560A JP 11168983 A JP11168983 A JP 11168983A JP 16898399 A JP16898399 A JP 16898399A JP 2000356560 A JP2000356560 A JP 2000356560A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thickness
- soi substrate
- pressure sensor
- semiconductor pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 229920002120 photoresistant polymer Polymers 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 14
- 230000001133 acceleration Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 22
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 22
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- -1 and subsequently Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】高精度の半導体圧力センサおよびその製造方法
を提供する。 【解決手段】厚み方向の中間にシリコン酸化膜よりなる
埋込酸化膜３が形成され主表面側にシリコンよりなる活
性層２が形成されたＳＯＩ基板１を利用した圧力センサ
チップＡを備えている。圧力センサチップＡは、ＳＯＩ
基板１の裏面から上記埋込酸化膜３に達する圧力導入孔
４ａを設けることによりダイアフラム部６が形成され、
活性層２内の主表面側にはダイアフラム部６の変形を検
出するゲージ抵抗５が形成され、活性層２上にはシリコ
ン酸化膜よりなる表面酸化膜７が形成されている。ここ
において、表面酸化膜７と埋込酸化膜３とはＳＯＩ基板
１の厚み方向においてゲージ抵抗５に重複する部位以外
では同じ膜厚に設定されている。
を提供する。 【解決手段】厚み方向の中間にシリコン酸化膜よりなる
埋込酸化膜３が形成され主表面側にシリコンよりなる活
性層２が形成されたＳＯＩ基板１を利用した圧力センサ
チップＡを備えている。圧力センサチップＡは、ＳＯＩ
基板１の裏面から上記埋込酸化膜３に達する圧力導入孔
４ａを設けることによりダイアフラム部６が形成され、
活性層２内の主表面側にはダイアフラム部６の変形を検
出するゲージ抵抗５が形成され、活性層２上にはシリコ
ン酸化膜よりなる表面酸化膜７が形成されている。ここ
において、表面酸化膜７と埋込酸化膜３とはＳＯＩ基板
１の厚み方向においてゲージ抵抗５に重複する部位以外
では同じ膜厚に設定されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体圧力センサ
およびその製造方法に関するものである。
およびその製造方法に関するものである。
【０００２】
【従来の技術】従来より、図６に示すように、単結晶シ
リコン基板１０の裏面側に凹所よりなる圧力導入孔１０
ａを設けることによってダイアフラム部６’が形成さ
れ、ダイアフラム部６’の主表面側にゲージ抵抗５が形
成された圧力センサチップＡ’を備えた半導体圧力セン
サが知られている。ところで、この圧力センサチップ
Ａ’の主表面上には、シリコン酸化膜よりなる表面酸化
膜７が形成されている。
リコン基板１０の裏面側に凹所よりなる圧力導入孔１０
ａを設けることによってダイアフラム部６’が形成さ
れ、ダイアフラム部６’の主表面側にゲージ抵抗５が形
成された圧力センサチップＡ’を備えた半導体圧力セン
サが知られている。ところで、この圧力センサチップ
Ａ’の主表面上には、シリコン酸化膜よりなる表面酸化
膜７が形成されている。
【０００３】
【発明が解決しようとする課題】上記従来構成の半導体
圧力センサでは、ダイアフラム部６’の厚みを薄くする
ことにより高感度化を図ることができるが、単結晶シリ
コン基板１０と表面酸化膜７との熱膨張係数差によりダ
イアフラム部６’へ生じる熱応力によって、オフセット
の温度特性が悪化してしまうので、圧力センサチップ
Ａ’の高精度化が難しいという不具合があった。
圧力センサでは、ダイアフラム部６’の厚みを薄くする
ことにより高感度化を図ることができるが、単結晶シリ
コン基板１０と表面酸化膜７との熱膨張係数差によりダ
イアフラム部６’へ生じる熱応力によって、オフセット
の温度特性が悪化してしまうので、圧力センサチップ
Ａ’の高精度化が難しいという不具合があった。
【０００４】本発明は上記事由に鑑みて為されたもので
あり、その目的は、高精度な半導体圧力センサおよびそ
の製造方法を提供することにある。
あり、その目的は、高精度な半導体圧力センサおよびそ
の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、厚み方向の中間に埋込酸化膜が
形成され主表面側に活性層が形成されたＳＯＩ基板と、
ＳＯＩ基板の裏面から上記埋込酸化膜に達する圧力導入
孔を設けることにより形成されたダイアフラム部と、上
記活性層内の主表面側に形成されダイアフラム部の変形
を検出するゲージ抵抗と、上記活性層上に形成された表
面酸化膜とを備え、表面酸化膜と埋込酸化膜とは少なく
ともゲージ抵抗に重複する部位以外では同じ膜厚に設定
されてなることを特徴とするものであり、表面酸化膜と
埋込酸化膜とが少なくともゲージ抵抗に重複する部位以
外では同じ膜厚に設定されていることにより、ダイアフ
ラム部に生じる熱応力を低減することができるので、従
来に比べてオフセットの温度特性を改善することがで
き、高精度化を図ることができる。
目的を達成するために、厚み方向の中間に埋込酸化膜が
形成され主表面側に活性層が形成されたＳＯＩ基板と、
ＳＯＩ基板の裏面から上記埋込酸化膜に達する圧力導入
孔を設けることにより形成されたダイアフラム部と、上
記活性層内の主表面側に形成されダイアフラム部の変形
を検出するゲージ抵抗と、上記活性層上に形成された表
面酸化膜とを備え、表面酸化膜と埋込酸化膜とは少なく
ともゲージ抵抗に重複する部位以外では同じ膜厚に設定
されてなることを特徴とするものであり、表面酸化膜と
埋込酸化膜とが少なくともゲージ抵抗に重複する部位以
外では同じ膜厚に設定されていることにより、ダイアフ
ラム部に生じる熱応力を低減することができるので、従
来に比べてオフセットの温度特性を改善することがで
き、高精度化を図ることができる。
【０００６】請求項２の発明は、請求項１の発明におい
て、表面酸化膜と埋込酸化膜とは、上記ゲージ抵抗に重
複する部位でも同じ膜厚に設定されているので、ゲージ
抵抗に重複する部位で表面酸化膜と埋込酸化膜との膜厚
が異なる場合に比べて、オフセットの温度特性をより改
善することができ、高精度化を図ることができる。
て、表面酸化膜と埋込酸化膜とは、上記ゲージ抵抗に重
複する部位でも同じ膜厚に設定されているので、ゲージ
抵抗に重複する部位で表面酸化膜と埋込酸化膜との膜厚
が異なる場合に比べて、オフセットの温度特性をより改
善することができ、高精度化を図ることができる。
【０００７】請求項３の発明は、請求項１記載の半導体
加速度センサの製造方法であって、表面酸化膜の膜厚を
埋込酸化膜の膜厚に合わせることを特徴とし、既存のＳ
ＯＩ基板における埋込酸化膜の膜厚に関わらず高精度の
半導体圧力センサを提供することができる。
加速度センサの製造方法であって、表面酸化膜の膜厚を
埋込酸化膜の膜厚に合わせることを特徴とし、既存のＳ
ＯＩ基板における埋込酸化膜の膜厚に関わらず高精度の
半導体圧力センサを提供することができる。
【０００８】請求項４の発明は、請求項１記載の半導体
圧力センサの製造方法であって、埋込酸化膜の膜厚を表
面酸化膜の膜厚に合わせることを特徴とし、ＳＯＩ基板
の作成時に後の工程で形成する表面酸化膜の膜厚に応じ
て埋込酸化膜の膜厚を設定することにより、表面酸化膜
の膜厚を埋込酸化膜の膜厚に依存せずに設定することが
でき、表面酸化膜の成膜条件を従来の成膜条件から変更
することなしに高精度の半導体圧力センサを提供するこ
とができる。
圧力センサの製造方法であって、埋込酸化膜の膜厚を表
面酸化膜の膜厚に合わせることを特徴とし、ＳＯＩ基板
の作成時に後の工程で形成する表面酸化膜の膜厚に応じ
て埋込酸化膜の膜厚を設定することにより、表面酸化膜
の膜厚を埋込酸化膜の膜厚に依存せずに設定することが
でき、表面酸化膜の成膜条件を従来の成膜条件から変更
することなしに高精度の半導体圧力センサを提供するこ
とができる。
【０００９】請求項５の発明は、請求項１記載の半導体
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
にマスク用酸化膜を形成し、ゲージ抵抗を形成するため
にマスク用酸化膜のパターニングを行った後にゲージ抵
抗を形成し、その後、マスク用酸化膜を除去し、次に、
ＳＯＩ基板の主表面上に上記表面酸化膜を形成し、続い
て、ＳＯＩ基板の裏面側からＳＯＩ基板の一部をエッチ
ングしてダイアフラム部を形成することを特徴とし、ゲ
ージ抵抗を形成するために用いたマスク用酸化膜を除去
した後にＳＯＩ基板の主表面上に上記表面酸化膜を形成
しているので、埋込酸化膜と表面酸化膜とを簡単に同じ
膜厚にすることができ、高精度の半導体圧力センサを提
供することができる。また、埋込酸化膜を上記ダイアフ
ラム部を形成するためのエッチングのエッチングストッ
プ層として利用することができて、ウェハ内およびウェ
ハ間のダイアフラム部の厚さのばらつきを小さくするこ
とができる。
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
にマスク用酸化膜を形成し、ゲージ抵抗を形成するため
にマスク用酸化膜のパターニングを行った後にゲージ抵
抗を形成し、その後、マスク用酸化膜を除去し、次に、
ＳＯＩ基板の主表面上に上記表面酸化膜を形成し、続い
て、ＳＯＩ基板の裏面側からＳＯＩ基板の一部をエッチ
ングしてダイアフラム部を形成することを特徴とし、ゲ
ージ抵抗を形成するために用いたマスク用酸化膜を除去
した後にＳＯＩ基板の主表面上に上記表面酸化膜を形成
しているので、埋込酸化膜と表面酸化膜とを簡単に同じ
膜厚にすることができ、高精度の半導体圧力センサを提
供することができる。また、埋込酸化膜を上記ダイアフ
ラム部を形成するためのエッチングのエッチングストッ
プ層として利用することができて、ウェハ内およびウェ
ハ間のダイアフラム部の厚さのばらつきを小さくするこ
とができる。
【００１０】請求項６の発明は、請求項１記載の半導体
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
にゲージ抵抗を形成するためにパターニングされたフォ
トレジストマスクを形成した後にゲージ抵抗を形成し、
その後、フォトレジストマスクを除去し、次に、ＳＯＩ
基板の主表面上に上記表面酸化膜を形成し、続いて、Ｓ
ＯＩ基板の裏面側からＳＯＩ基板の一部をエッチングし
てダイアフラム部を形成することを特徴とし、ゲージ抵
抗を形成するために用いたフォトレジストマスクを除去
した後にＳＯＩ基板の主表面上に上記表面酸化膜を形成
しているので、埋込酸化膜と表面酸化膜とを簡単に同じ
膜厚にすることができ、高精度の半導体圧力センサを提
供することができる。また、埋込酸化膜を上記ダイアフ
ラム部を形成するためのエッチングのエッチングストッ
プ層として利用することができて、ウェハ内およびウェ
ハ間のダイアフラム部の厚さのばらつきを小さくするこ
とができる。
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
にゲージ抵抗を形成するためにパターニングされたフォ
トレジストマスクを形成した後にゲージ抵抗を形成し、
その後、フォトレジストマスクを除去し、次に、ＳＯＩ
基板の主表面上に上記表面酸化膜を形成し、続いて、Ｓ
ＯＩ基板の裏面側からＳＯＩ基板の一部をエッチングし
てダイアフラム部を形成することを特徴とし、ゲージ抵
抗を形成するために用いたフォトレジストマスクを除去
した後にＳＯＩ基板の主表面上に上記表面酸化膜を形成
しているので、埋込酸化膜と表面酸化膜とを簡単に同じ
膜厚にすることができ、高精度の半導体圧力センサを提
供することができる。また、埋込酸化膜を上記ダイアフ
ラム部を形成するためのエッチングのエッチングストッ
プ層として利用することができて、ウェハ内およびウェ
ハ間のダイアフラム部の厚さのばらつきを小さくするこ
とができる。
【００１１】請求項７の発明は、請求項２記載の半導体
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
に表面酸化膜を形成した後、ゲージ抵抗を形成するため
に表面酸化膜に開孔窓を形成し、続いて、開孔窓を通し
て不純物注入を行った後に不純物を拡散させることによ
りゲージ抵抗を形成するとともにゲージ抵抗上に表面酸
化膜を形成し、その後、ＳＯＩ基板の裏面側からＳＯＩ
基板の一部をエッチングしてダイアフラム部を形成し、
次に、埋込酸化膜においてゲージ抵抗に重複する部位の
膜厚を、表面酸化膜においてゲージ抵抗に重複する部位
の膜厚に合わせることを特徴とし、埋込酸化膜と表面酸
化膜とを同じ膜厚にすることができ、高精度の半導体圧
力センサを提供することができる。また、埋込酸化膜を
上記ダイアフラム部を形成するためのエッチングのエッ
チングストップ層として利用することができて、ウェハ
内およびウェハ間のダイアフラム部の厚さのばらつきを
小さくすることができる。
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
に表面酸化膜を形成した後、ゲージ抵抗を形成するため
に表面酸化膜に開孔窓を形成し、続いて、開孔窓を通し
て不純物注入を行った後に不純物を拡散させることによ
りゲージ抵抗を形成するとともにゲージ抵抗上に表面酸
化膜を形成し、その後、ＳＯＩ基板の裏面側からＳＯＩ
基板の一部をエッチングしてダイアフラム部を形成し、
次に、埋込酸化膜においてゲージ抵抗に重複する部位の
膜厚を、表面酸化膜においてゲージ抵抗に重複する部位
の膜厚に合わせることを特徴とし、埋込酸化膜と表面酸
化膜とを同じ膜厚にすることができ、高精度の半導体圧
力センサを提供することができる。また、埋込酸化膜を
上記ダイアフラム部を形成するためのエッチングのエッ
チングストップ層として利用することができて、ウェハ
内およびウェハ間のダイアフラム部の厚さのばらつきを
小さくすることができる。
【００１２】
【発明の実施の形態】（実施形態１）本実施形態の半導
体圧力センサは、図１（ｅ）に示すように、厚み方向の
中間にシリコン酸化膜よりなる埋込酸化膜３が形成され
主表面側にシリコンよりなる活性層２が形成されたＳＯ
Ｉ基板１を利用した圧力センサチップＡを備えている。
なお、ＳＯＩ基板１は、シリコンよりなる支持基板４、
埋込酸化膜３、活性層２の３層構造を有している。
体圧力センサは、図１（ｅ）に示すように、厚み方向の
中間にシリコン酸化膜よりなる埋込酸化膜３が形成され
主表面側にシリコンよりなる活性層２が形成されたＳＯ
Ｉ基板１を利用した圧力センサチップＡを備えている。
なお、ＳＯＩ基板１は、シリコンよりなる支持基板４、
埋込酸化膜３、活性層２の３層構造を有している。
【００１３】圧力センサチップＡは、ＳＯＩ基板１の裏
面から埋込酸化膜３に達する凹所よりなる圧力導入孔４
ａを設けることによってダイアフラム部６が形成され、
活性層２内の主表面側にはダイアフラム部６の変形を検
出するゲージ抵抗５が形成され、活性層２上にはシリコ
ン酸化膜よりなる表面酸化膜７が形成されている。ここ
において、表面酸化膜７と埋込酸化膜３とはＳＯＩ基板
１の厚み方向においてゲージ抵抗５に重複する部位以外
では同じ膜厚に設定されている。
面から埋込酸化膜３に達する凹所よりなる圧力導入孔４
ａを設けることによってダイアフラム部６が形成され、
活性層２内の主表面側にはダイアフラム部６の変形を検
出するゲージ抵抗５が形成され、活性層２上にはシリコ
ン酸化膜よりなる表面酸化膜７が形成されている。ここ
において、表面酸化膜７と埋込酸化膜３とはＳＯＩ基板
１の厚み方向においてゲージ抵抗５に重複する部位以外
では同じ膜厚に設定されている。
【００１４】しかして、本実施形態の半導体圧力センサ
では、表面酸化膜７と埋込酸化膜３とがゲージ抵抗５に
重複する部位以外では同じ膜厚に設定されているので、
図６に示した従来構成のように単結晶シリコン基板１０
の一部よりなるダイアフラム部６’上に表面酸化膜７が
形成されている場合に比べて、シリコンとシリコン酸化
膜（表面酸化膜７）との熱膨張係数差によってダイアフ
ラム部６に生じる熱応力を低減することができるから、
オフセットの温度特性を改善することができ、高精度化
を図ることができる。
では、表面酸化膜７と埋込酸化膜３とがゲージ抵抗５に
重複する部位以外では同じ膜厚に設定されているので、
図６に示した従来構成のように単結晶シリコン基板１０
の一部よりなるダイアフラム部６’上に表面酸化膜７が
形成されている場合に比べて、シリコンとシリコン酸化
膜（表面酸化膜７）との熱膨張係数差によってダイアフ
ラム部６に生じる熱応力を低減することができるから、
オフセットの温度特性を改善することができ、高精度化
を図ることができる。
【００１５】以下、本実施形態の半導体圧力センサの製
造方法について図１を参照しながら説明する。
造方法について図１を参照しながら説明する。
【００１６】まず、図１（ａ）に示す既存のＳＯＩ基板
１に熱酸化処理を行うことによってＳＯＩ基板１の主表
面側にシリコン酸化膜よりなる表面酸化膜７を形成する
ことにより、図１（ｂ）に示す構造が得られる。この
際、表面酸化膜７の膜厚は、ＳＯＩ基板１の埋込酸化膜
３の膜厚に合わせ込む。なお、上記熱酸化処理によって
ＳＯＩ基板１の裏面側には図示しないシリコン酸化膜
（以下、裏面酸化膜と称す）が形成される。
１に熱酸化処理を行うことによってＳＯＩ基板１の主表
面側にシリコン酸化膜よりなる表面酸化膜７を形成する
ことにより、図１（ｂ）に示す構造が得られる。この
際、表面酸化膜７の膜厚は、ＳＯＩ基板１の埋込酸化膜
３の膜厚に合わせ込む。なお、上記熱酸化処理によって
ＳＯＩ基板１の裏面側には図示しないシリコン酸化膜
（以下、裏面酸化膜と称す）が形成される。
【００１７】次に、表面酸化膜７上にフォトレジスト層
（図示せず）を塗布形成した後、ゲージ抵抗５を形成す
るために該フォトレジスト層をフォトリソグラフィ技術
によってパターニングし、該パターニングされたフォト
レジスト層（以下、フォトレジストマスクと称す）をマ
スクとして表面酸化膜７に開孔窓７ａを形成し、その
後、上記フォトレジストマスクを除去することにより、
図１（ｃ）に示す構造が得られる。
（図示せず）を塗布形成した後、ゲージ抵抗５を形成す
るために該フォトレジスト層をフォトリソグラフィ技術
によってパターニングし、該パターニングされたフォト
レジスト層（以下、フォトレジストマスクと称す）をマ
スクとして表面酸化膜７に開孔窓７ａを形成し、その
後、上記フォトレジストマスクを除去することにより、
図１（ｃ）に示す構造が得られる。
【００１８】その後、上記開孔窓７ａが形成された表面
酸化膜７をマスクとしてＳＯＩ基板１の主表面側へイオ
ン注入（不純物注入）を行った後に、注入された不純物
を拡散させてゲージ抵抗５を形成することにより、図１
（ｄ）に示す構造が得られる。なお、図１（ｄ）におけ
る７ｂは上記拡散時に形成されるシリコン酸化膜（熱酸
化膜）であって、表面酸化膜７の一部を構成している。
酸化膜７をマスクとしてＳＯＩ基板１の主表面側へイオ
ン注入（不純物注入）を行った後に、注入された不純物
を拡散させてゲージ抵抗５を形成することにより、図１
（ｄ）に示す構造が得られる。なお、図１（ｄ）におけ
る７ｂは上記拡散時に形成されるシリコン酸化膜（熱酸
化膜）であって、表面酸化膜７の一部を構成している。
【００１９】さらにその後、ＳＯＩ基板１の裏面側の上
記裏面酸化膜上にフォトレジスト層（図示せず）を塗布
形成した後、圧力導入孔４ａを形成するために該フォト
レジスト層をフォトリソグラフィ技術によってパターニ
ングし、該パターニングされたフォトレジスト層をマス
クとして上記裏面酸化膜をエッチングし、その後、上記
フォトレジスト層を除去し、続いて、裏面酸化膜をマス
クとしてＳＯＩ基板１の支持基板４を裏面側から異方性
エッチングしてダイアフラム部６を形成することによ
り、図１（ｅ）に示す構造が得られる。ここにおいて、
上記異方性エッチングの際に、埋込酸化膜３をエッチン
グストップ層として利用することができるので、ウェハ
内およびウェハ間のダイアフラム部６の厚さのばらつき
を低減することができるとともに、ダイアフラム部６の
厚さを容易に所望の厚さに形成することができる。
記裏面酸化膜上にフォトレジスト層（図示せず）を塗布
形成した後、圧力導入孔４ａを形成するために該フォト
レジスト層をフォトリソグラフィ技術によってパターニ
ングし、該パターニングされたフォトレジスト層をマス
クとして上記裏面酸化膜をエッチングし、その後、上記
フォトレジスト層を除去し、続いて、裏面酸化膜をマス
クとしてＳＯＩ基板１の支持基板４を裏面側から異方性
エッチングしてダイアフラム部６を形成することによ
り、図１（ｅ）に示す構造が得られる。ここにおいて、
上記異方性エッチングの際に、埋込酸化膜３をエッチン
グストップ層として利用することができるので、ウェハ
内およびウェハ間のダイアフラム部６の厚さのばらつき
を低減することができるとともに、ダイアフラム部６の
厚さを容易に所望の厚さに形成することができる。
【００２０】上述の製造方法によれば、ゲージ抵抗５に
重複する部位以外における表面酸化膜７の膜厚を埋込酸
化膜３の膜厚に合わせるので、既存のＳＯＩ基板１にお
ける埋込酸化膜３の膜厚に関わらず高精度の半導体圧力
センサを提供することができる。
重複する部位以外における表面酸化膜７の膜厚を埋込酸
化膜３の膜厚に合わせるので、既存のＳＯＩ基板１にお
ける埋込酸化膜３の膜厚に関わらず高精度の半導体圧力
センサを提供することができる。
【００２１】（実施形態２）本実施形態の半導体圧力セ
ンサは、図２（ｅ）に示すように、図１（ｅ）に示した
実施形態１と同じ構成を有し、製造方法が実施形態１と
異なるので、以下、本実施形態の半導体圧力センサの製
造方法について図２を参照しながら説明する。なお、実
施形態１と同様の構成要素には同一の符号を付してあ
る。
ンサは、図２（ｅ）に示すように、図１（ｅ）に示した
実施形態１と同じ構成を有し、製造方法が実施形態１と
異なるので、以下、本実施形態の半導体圧力センサの製
造方法について図２を参照しながら説明する。なお、実
施形態１と同様の構成要素には同一の符号を付してあ
る。
【００２２】まず、後の工程で形成する表面酸化膜７と
同じ膜厚の埋込酸化膜３を有する図２（ａ）に示すよう
なＳＯＩ基板１を作成する。
同じ膜厚の埋込酸化膜３を有する図２（ａ）に示すよう
なＳＯＩ基板１を作成する。
【００２３】次に、ＳＯＩ基板１に熱酸化処理を行うこ
とによってＳＯＩ基板１の主表面側にシリコン酸化膜よ
りなる上記表面酸化膜７を形成することにより、図２
（ｂ）に示す構造が得られる。なお、上記熱酸化処理に
よってＳＯＩ基板１の裏面側には図示しないシリコン酸
化膜（以下、裏面酸化膜と称す）が形成される。
とによってＳＯＩ基板１の主表面側にシリコン酸化膜よ
りなる上記表面酸化膜７を形成することにより、図２
（ｂ）に示す構造が得られる。なお、上記熱酸化処理に
よってＳＯＩ基板１の裏面側には図示しないシリコン酸
化膜（以下、裏面酸化膜と称す）が形成される。
【００２４】次に、表面酸化膜７上にフォトレジスト層
（図示せず）を塗布形成した後、ゲージ抵抗５を形成す
るために該フォトレジスト層をフォトリソグラフィ技術
によってパターニングし、該パターニングされたフォト
レジスト層（以下、フォトレジストマスクと称す）をマ
スクとして表面酸化膜７に開孔窓７ａを形成し、その
後、上記フォトレジストマスクを除去することにより、
図２（ｃ）に示す構造が得られる。
（図示せず）を塗布形成した後、ゲージ抵抗５を形成す
るために該フォトレジスト層をフォトリソグラフィ技術
によってパターニングし、該パターニングされたフォト
レジスト層（以下、フォトレジストマスクと称す）をマ
スクとして表面酸化膜７に開孔窓７ａを形成し、その
後、上記フォトレジストマスクを除去することにより、
図２（ｃ）に示す構造が得られる。
【００２５】その後、上記開孔窓７ａが形成された表面
酸化膜７をマスクとしてＳＯＩ基板１の主表面側へイオ
ン注入（不純物注入）を行った後に、注入された不純物
を拡散させてゲージ抵抗５を形成することにより、図２
（ｄ）に示す構造が得られる。なお、図２（ｄ）におけ
る７ｂは上記拡散時に形成されるシリコン酸化膜（熱酸
化膜）であって、表面酸化膜７の一部を構成している。
酸化膜７をマスクとしてＳＯＩ基板１の主表面側へイオ
ン注入（不純物注入）を行った後に、注入された不純物
を拡散させてゲージ抵抗５を形成することにより、図２
（ｄ）に示す構造が得られる。なお、図２（ｄ）におけ
る７ｂは上記拡散時に形成されるシリコン酸化膜（熱酸
化膜）であって、表面酸化膜７の一部を構成している。
【００２６】さらにその後、ＳＯＩ基板１の裏面側の上
記裏面酸化膜上にフォトレジスト層（図示せず）を塗布
形成した後、圧力導入孔４ａを形成するために該フォト
レジスト層をフォトリソグラフィ技術によってパターニ
ングし、該パターニングされたフォトレジスト層をマス
クとして上記裏面酸化膜をエッチングし、その後、上記
フォトレジスト層を除去し、続いて、裏面酸化膜をマス
クとしてＳＯＩ基板１の支持基板４を裏面側から異方性
エッチングしてダイアフラム部６を形成することによ
り、図２（ｅ）に示す構造が得られる。ここにおいて、
上記異方性エッチングの際に、埋込酸化膜３をエッチン
グストップ層として利用することができるので、ウェハ
内およびウェハ間のダイアフラム部６の厚さのばらつき
を低減することができるとともに、ダイアフラム部６の
厚さを容易に所望の厚さに形成することができる。
記裏面酸化膜上にフォトレジスト層（図示せず）を塗布
形成した後、圧力導入孔４ａを形成するために該フォト
レジスト層をフォトリソグラフィ技術によってパターニ
ングし、該パターニングされたフォトレジスト層をマス
クとして上記裏面酸化膜をエッチングし、その後、上記
フォトレジスト層を除去し、続いて、裏面酸化膜をマス
クとしてＳＯＩ基板１の支持基板４を裏面側から異方性
エッチングしてダイアフラム部６を形成することによ
り、図２（ｅ）に示す構造が得られる。ここにおいて、
上記異方性エッチングの際に、埋込酸化膜３をエッチン
グストップ層として利用することができるので、ウェハ
内およびウェハ間のダイアフラム部６の厚さのばらつき
を低減することができるとともに、ダイアフラム部６の
厚さを容易に所望の厚さに形成することができる。
【００２７】上述の製造方法によれば、埋込酸化膜３の
膜厚をゲージ抵抗５に重複する部位以外における表面酸
化膜７の膜厚に合わせるので、ＳＯＩ基板１の作成時に
後の工程で形成する表面酸化膜７の膜厚に応じて埋込酸
化膜３の膜厚を設定することにより、表面酸化膜７の膜
厚を埋込酸化膜３の膜厚に依存せずに設定することがで
き、表面酸化膜７の成膜条件を従来の成膜条件から変更
することなしに高精度の半導体圧力センサを提供するこ
とができる。
膜厚をゲージ抵抗５に重複する部位以外における表面酸
化膜７の膜厚に合わせるので、ＳＯＩ基板１の作成時に
後の工程で形成する表面酸化膜７の膜厚に応じて埋込酸
化膜３の膜厚を設定することにより、表面酸化膜７の膜
厚を埋込酸化膜３の膜厚に依存せずに設定することがで
き、表面酸化膜７の成膜条件を従来の成膜条件から変更
することなしに高精度の半導体圧力センサを提供するこ
とができる。
【００２８】（実施形態３）本実施形態の半導体圧力セ
ンサの基本構成は実施形態１と略同じであって、図３
（ｇ）に示すように、表面酸化膜７と埋込酸化膜３と
が、ＳＯＩ基板１の厚み方向においてゲージ抵抗５に重
複する部位でも同じ膜厚に設定されている点に特徴があ
る。なお、実施形態１と同様の構成要素には同一の符号
を付して説明を省略する。
ンサの基本構成は実施形態１と略同じであって、図３
（ｇ）に示すように、表面酸化膜７と埋込酸化膜３と
が、ＳＯＩ基板１の厚み方向においてゲージ抵抗５に重
複する部位でも同じ膜厚に設定されている点に特徴があ
る。なお、実施形態１と同様の構成要素には同一の符号
を付して説明を省略する。
【００２９】しかして、本実施形態の半導体圧力センサ
では、表面酸化膜７と埋込酸化膜３とが、ＳＯＩ基板１
の厚み方向においてゲージ抵抗５に重複する部位でも同
じ膜厚に設定されているので、実施形態１のようにゲー
ジ抵抗５に重複する部位で表面酸化膜７ｂと埋込酸化膜
３との膜厚が異なる場合に比べて、オフセットの温度特
性をより改善することができ、高精度化を図ることがで
きる。
では、表面酸化膜７と埋込酸化膜３とが、ＳＯＩ基板１
の厚み方向においてゲージ抵抗５に重複する部位でも同
じ膜厚に設定されているので、実施形態１のようにゲー
ジ抵抗５に重複する部位で表面酸化膜７ｂと埋込酸化膜
３との膜厚が異なる場合に比べて、オフセットの温度特
性をより改善することができ、高精度化を図ることがで
きる。
【００３０】以下、本実施形態の半導体圧力センサの製
造方法について図３を参照しながら説明する。
造方法について図３を参照しながら説明する。
【００３１】まず、図３（ａ）に示すＳＯＩ基板１に熱
酸化処理を行うことによってＳＯＩ基板１の主表面側に
シリコン酸化膜よりなるマスク用酸化膜８を形成するこ
とにより、図３（ｂ）に示す構造が得られる。
酸化処理を行うことによってＳＯＩ基板１の主表面側に
シリコン酸化膜よりなるマスク用酸化膜８を形成するこ
とにより、図３（ｂ）に示す構造が得られる。
【００３２】次に、マスク用酸化膜８上にフォトレジス
ト層（図示せず）を塗布形成した後、ゲージ抵抗５を形
成するために該フォトレジスト層をフォトリソグラフィ
技術によってパターニングし、該パターニングされたフ
ォトレジスト層（以下、フォトレジストマスクと称す）
をマスクとしてマスク用酸化膜８に開孔窓８ａを形成
し、その後、上記フォトレジストマスクを除去すること
により、図３（ｃ）に示す構造が得られる。
ト層（図示せず）を塗布形成した後、ゲージ抵抗５を形
成するために該フォトレジスト層をフォトリソグラフィ
技術によってパターニングし、該パターニングされたフ
ォトレジスト層（以下、フォトレジストマスクと称す）
をマスクとしてマスク用酸化膜８に開孔窓８ａを形成
し、その後、上記フォトレジストマスクを除去すること
により、図３（ｃ）に示す構造が得られる。
【００３３】その後、上記開孔窓８ａが形成されたマス
ク用酸化膜８をマスクとしてＳＯＩ基板１の主表面側へ
イオン注入（不純物注入）を行った後に、注入された不
純物を拡散させてゲージ抵抗５を形成することにより、
図３（ｄ）に示す構造が得られる。なお、この拡散時に
ゲージ抵抗５上には熱酸化膜よりなるシリコン酸化膜８
ｂが形成される。
ク用酸化膜８をマスクとしてＳＯＩ基板１の主表面側へ
イオン注入（不純物注入）を行った後に、注入された不
純物を拡散させてゲージ抵抗５を形成することにより、
図３（ｄ）に示す構造が得られる。なお、この拡散時に
ゲージ抵抗５上には熱酸化膜よりなるシリコン酸化膜８
ｂが形成される。
【００３４】次に、マスク用酸化膜８およびシリコン酸
化膜８ｂをエッチングによって除去することにより、図
３（ｅ）に示す構造が得られる。
化膜８ｂをエッチングによって除去することにより、図
３（ｅ）に示す構造が得られる。
【００３５】さらにその後、ＳＯＩ基板１に熱酸化処理
を行うことによってＳＯＩ基板１の主表面側にシリコン
酸化膜よりなる表面酸化膜７を形成することにより、図
３（ｆ）に示す構造が得られる。この際、表面酸化膜７
の膜厚は、ＳＯＩ基板１の埋込酸化膜３の膜厚に合わせ
込む。なお、上記熱酸化処理によってＳＯＩ基板１の裏
面側には図示しないシリコン酸化膜（以下、裏面酸化膜
と称す）が形成される。
を行うことによってＳＯＩ基板１の主表面側にシリコン
酸化膜よりなる表面酸化膜７を形成することにより、図
３（ｆ）に示す構造が得られる。この際、表面酸化膜７
の膜厚は、ＳＯＩ基板１の埋込酸化膜３の膜厚に合わせ
込む。なお、上記熱酸化処理によってＳＯＩ基板１の裏
面側には図示しないシリコン酸化膜（以下、裏面酸化膜
と称す）が形成される。
【００３６】続いて、ＳＯＩ基板１の裏面側の上記裏面
酸化膜上にフォトレジスト層（図示せず）を塗布形成し
た後、圧力導入孔４ａを形成するために該フォトレジス
ト層をフォトリソグラフィ技術によってパターニング
し、該パターニングされたフォトレジスト層をマスクと
して上記裏面酸化膜をエッチングし、その後、上記フォ
トレジスト層を除去し、続いて、裏面酸化膜をマスクと
してＳＯＩ基板１の支持基板４を裏面側から異方性エッ
チングしてダイアフラム部６を形成することにより、図
３（ｇ）に示す構造が得られる。ここにおいて、上記異
方性エッチングの際に、埋込酸化膜３をエッチングスト
ップ層として利用することができるので、ウェハ内およ
びウェハ間のダイアフラム部６の厚さのばらつきを低減
することができるとともに、ダイアフラム部６の厚さを
容易に所望の厚さに形成することができる。
酸化膜上にフォトレジスト層（図示せず）を塗布形成し
た後、圧力導入孔４ａを形成するために該フォトレジス
ト層をフォトリソグラフィ技術によってパターニング
し、該パターニングされたフォトレジスト層をマスクと
して上記裏面酸化膜をエッチングし、その後、上記フォ
トレジスト層を除去し、続いて、裏面酸化膜をマスクと
してＳＯＩ基板１の支持基板４を裏面側から異方性エッ
チングしてダイアフラム部６を形成することにより、図
３（ｇ）に示す構造が得られる。ここにおいて、上記異
方性エッチングの際に、埋込酸化膜３をエッチングスト
ップ層として利用することができるので、ウェハ内およ
びウェハ間のダイアフラム部６の厚さのばらつきを低減
することができるとともに、ダイアフラム部６の厚さを
容易に所望の厚さに形成することができる。
【００３７】上述の製造方法によれば、ゲージ抵抗５を
形成するために用いたマスク用酸化膜８を除去した後に
ＳＯＩ基板１の主表面上に表面酸化膜７を形成している
ことにより、埋込酸化膜３と表面酸化膜７とを簡単に同
じ膜厚にすることができ、高精度の半導体圧力センサを
提供することができる。
形成するために用いたマスク用酸化膜８を除去した後に
ＳＯＩ基板１の主表面上に表面酸化膜７を形成している
ことにより、埋込酸化膜３と表面酸化膜７とを簡単に同
じ膜厚にすることができ、高精度の半導体圧力センサを
提供することができる。
【００３８】（実施形態４）本実施形態の半導体圧力セ
ンサの基本構成は実施形態１と略同じであって、図４
（ｄ）に示すように、表面酸化膜７と埋込酸化膜３と
が、ＳＯＩ基板１の厚み方向においてゲージ抵抗５に重
複する部位でも同じ膜厚に設定されている点に特徴があ
る。なお、実施形態１と同様の構成要素には同一の符号
を付して説明を省略する。
ンサの基本構成は実施形態１と略同じであって、図４
（ｄ）に示すように、表面酸化膜７と埋込酸化膜３と
が、ＳＯＩ基板１の厚み方向においてゲージ抵抗５に重
複する部位でも同じ膜厚に設定されている点に特徴があ
る。なお、実施形態１と同様の構成要素には同一の符号
を付して説明を省略する。
【００３９】しかして、本実施形態の半導体圧力センサ
では、表面酸化膜７と埋込酸化膜３とが、ＳＯＩ基板１
の厚み方向においてゲージ抵抗５に重複する部位でも同
じ膜厚に設定されているので、実施形態１のようにゲー
ジ抵抗５に重複する部位で表面酸化膜７ｂと埋込酸化膜
３との膜厚が異なる場合に比べて、オフセットの温度特
性をより改善することができ、高精度化を図ることがで
きる。
では、表面酸化膜７と埋込酸化膜３とが、ＳＯＩ基板１
の厚み方向においてゲージ抵抗５に重複する部位でも同
じ膜厚に設定されているので、実施形態１のようにゲー
ジ抵抗５に重複する部位で表面酸化膜７ｂと埋込酸化膜
３との膜厚が異なる場合に比べて、オフセットの温度特
性をより改善することができ、高精度化を図ることがで
きる。
【００４０】以下、本実施形態の半導体圧力センサの製
造方法について図４を参照しながら説明する。
造方法について図４を参照しながら説明する。
【００４１】まず、図４（ａ）に示すＳＯＩ基板１の主
表面上にフォトレジスト層（図示せず）を塗布形成した
後、ゲージ抵抗５を形成するために該フォトレジスト層
をフォトリソグラフィ技術によってパターニングし、該
パターニングされたフォトレジスト層（以下、フォトレ
ジストマスクと称す）をマスクとしてＳＯＩ基板１の主
表面側へイオン注入（不純物注入）を行った後に、上記
フォトレジストマスクを除去し、注入された不純物を拡
散させてゲージ抵抗５を形成することにより、図４
（ｂ）に示す構造が得られる。
表面上にフォトレジスト層（図示せず）を塗布形成した
後、ゲージ抵抗５を形成するために該フォトレジスト層
をフォトリソグラフィ技術によってパターニングし、該
パターニングされたフォトレジスト層（以下、フォトレ
ジストマスクと称す）をマスクとしてＳＯＩ基板１の主
表面側へイオン注入（不純物注入）を行った後に、上記
フォトレジストマスクを除去し、注入された不純物を拡
散させてゲージ抵抗５を形成することにより、図４
（ｂ）に示す構造が得られる。
【００４２】その後、ＳＯＩ基板１に熱酸化処理を行う
ことによってＳＯＩ基板１の主表面側にシリコン酸化膜
よりなる表面酸化膜７を形成することにより、図４
（ｃ）に示す構造が得られる。この際、表面酸化膜７の
膜厚は、ＳＯＩ基板１の埋込酸化膜３の膜厚に合わせ込
む。なお、上記熱酸化処理によってＳＯＩ基板１の裏面
側には図示しないシリコン酸化膜（以下、裏面酸化膜と
称す）が形成される。
ことによってＳＯＩ基板１の主表面側にシリコン酸化膜
よりなる表面酸化膜７を形成することにより、図４
（ｃ）に示す構造が得られる。この際、表面酸化膜７の
膜厚は、ＳＯＩ基板１の埋込酸化膜３の膜厚に合わせ込
む。なお、上記熱酸化処理によってＳＯＩ基板１の裏面
側には図示しないシリコン酸化膜（以下、裏面酸化膜と
称す）が形成される。
【００４３】続いて、ＳＯＩ基板１の裏面側の上記裏面
酸化膜上にフォトレジスト層（図示せず）を塗布形成し
た後、圧力導入孔４ａを形成するために該フォトレジス
ト層をフォトリソグラフィ技術によってパターニング
し、該パターニングされたフォトレジスト層をマスクと
して上記裏面酸化膜をエッチングし、その後、上記フォ
トレジスト層を除去し、続いて、裏面酸化膜をマスクと
してＳＯＩ基板１の支持基板４を裏面側から異方性エッ
チングしてダイアフラム部６を形成することにより、図
４（ｄ）に示す構造が得られる。ここにおいて、上記異
方性エッチングの際に、埋込酸化膜３をエッチングスト
ップ層として利用することができるので、ウェハ内およ
びウェハ間のダイアフラム部６の厚さのばらつきを低減
することができるとともに、ダイアフラム部６の厚さを
容易に所望の厚さに形成することができる。
酸化膜上にフォトレジスト層（図示せず）を塗布形成し
た後、圧力導入孔４ａを形成するために該フォトレジス
ト層をフォトリソグラフィ技術によってパターニング
し、該パターニングされたフォトレジスト層をマスクと
して上記裏面酸化膜をエッチングし、その後、上記フォ
トレジスト層を除去し、続いて、裏面酸化膜をマスクと
してＳＯＩ基板１の支持基板４を裏面側から異方性エッ
チングしてダイアフラム部６を形成することにより、図
４（ｄ）に示す構造が得られる。ここにおいて、上記異
方性エッチングの際に、埋込酸化膜３をエッチングスト
ップ層として利用することができるので、ウェハ内およ
びウェハ間のダイアフラム部６の厚さのばらつきを低減
することができるとともに、ダイアフラム部６の厚さを
容易に所望の厚さに形成することができる。
【００４４】上述の製造方法によれば、ゲージ抵抗５を
形成するために用いたフォトレジストマスクを除去した
後にＳＯＩ基板１の主表面上に表面酸化膜７を形成して
いることにより、埋込酸化膜３と表面酸化膜７とを簡単
に同じ膜厚にすることができ、高精度の半導体圧力セン
サを提供することができる。
形成するために用いたフォトレジストマスクを除去した
後にＳＯＩ基板１の主表面上に表面酸化膜７を形成して
いることにより、埋込酸化膜３と表面酸化膜７とを簡単
に同じ膜厚にすることができ、高精度の半導体圧力セン
サを提供することができる。
【００４５】（実施形態５）本実施形態の半導体圧力セ
ンサの基本構成は実施形態１と略同じであって、図５
（ｆ）に示すように、表面酸化膜７と埋込酸化膜３と
が、ＳＯＩ基板１の厚み方向においてゲージ抵抗５に重
複する部位でも同じ膜厚に設定されている点に特徴があ
る。なお、実施形態１と同様の構成要素には同一の符号
を付して説明を省略する。
ンサの基本構成は実施形態１と略同じであって、図５
（ｆ）に示すように、表面酸化膜７と埋込酸化膜３と
が、ＳＯＩ基板１の厚み方向においてゲージ抵抗５に重
複する部位でも同じ膜厚に設定されている点に特徴があ
る。なお、実施形態１と同様の構成要素には同一の符号
を付して説明を省略する。
【００４６】しかして、本実施形態の半導体圧力センサ
では、表面酸化膜７と埋込酸化膜３とが、ＳＯＩ基板１
の厚み方向においてゲージ抵抗５に重複する部位でも同
じ膜厚に設定されているので、実施形態１のようにゲー
ジ抵抗５に重複する部位で表面酸化膜７ｂと埋込酸化膜
３との膜厚が異なる場合に比べて、オフセットの温度特
性をより改善することができ、高精度化を図ることがで
きる。
では、表面酸化膜７と埋込酸化膜３とが、ＳＯＩ基板１
の厚み方向においてゲージ抵抗５に重複する部位でも同
じ膜厚に設定されているので、実施形態１のようにゲー
ジ抵抗５に重複する部位で表面酸化膜７ｂと埋込酸化膜
３との膜厚が異なる場合に比べて、オフセットの温度特
性をより改善することができ、高精度化を図ることがで
きる。
【００４７】以下、本実施形態の半導体圧力センサの製
造方法について図５を参照しながら説明する。
造方法について図５を参照しながら説明する。
【００４８】まず、図５（ａ）に示すＳＯＩ基板１に熱
酸化処理を行うことによってＳＯＩ基板１の主表面側に
シリコン酸化膜よりなる上記表面酸化膜７を形成するこ
とにより、図５（ｂ）に示す構造が得られる。この際、
表面酸化膜７の膜厚は、ＳＯＩ基板１の埋込酸化膜３の
膜厚に合わせ込む。なお、上記熱酸化処理によってＳＯ
Ｉ基板１の裏面側には図示しないシリコン酸化膜（以
下、裏面酸化膜と称す）が形成される。
酸化処理を行うことによってＳＯＩ基板１の主表面側に
シリコン酸化膜よりなる上記表面酸化膜７を形成するこ
とにより、図５（ｂ）に示す構造が得られる。この際、
表面酸化膜７の膜厚は、ＳＯＩ基板１の埋込酸化膜３の
膜厚に合わせ込む。なお、上記熱酸化処理によってＳＯ
Ｉ基板１の裏面側には図示しないシリコン酸化膜（以
下、裏面酸化膜と称す）が形成される。
【００４９】次に、表面酸化膜７上にフォトレジスト層
（図示せず）を塗布形成した後、ゲージ抵抗５を形成す
るために該フォトレジスト層をフォトリソグラフィ技術
によってパターニングし、該パターニングされたフォト
レジスト層（以下、フォトレジストマスクと称す）をマ
スクとして表面酸化膜７に開孔窓７ａを形成し、その
後、上記フォトレジストマスクを除去することにより、
図５（ｃ）に示す構造が得られる。
（図示せず）を塗布形成した後、ゲージ抵抗５を形成す
るために該フォトレジスト層をフォトリソグラフィ技術
によってパターニングし、該パターニングされたフォト
レジスト層（以下、フォトレジストマスクと称す）をマ
スクとして表面酸化膜７に開孔窓７ａを形成し、その
後、上記フォトレジストマスクを除去することにより、
図５（ｃ）に示す構造が得られる。
【００５０】その後、上記開孔窓７ａが形成された表面
酸化膜７をマスクとしてＳＯＩ基板１の主表面側へイオ
ン注入（不純物注入）を行った後に、注入された不純物
を拡散させてゲージ抵抗５を形成することにより、図５
（ｄ）に示す構造が得られる。なお、図５（ｄ）におけ
る７ｂは上記拡散時に形成されるシリコン酸化膜（熱酸
化膜）であって、表面酸化膜７の一部を構成している。
酸化膜７をマスクとしてＳＯＩ基板１の主表面側へイオ
ン注入（不純物注入）を行った後に、注入された不純物
を拡散させてゲージ抵抗５を形成することにより、図５
（ｄ）に示す構造が得られる。なお、図５（ｄ）におけ
る７ｂは上記拡散時に形成されるシリコン酸化膜（熱酸
化膜）であって、表面酸化膜７の一部を構成している。
【００５１】さらにその後、ＳＯＩ基板１の裏面側の上
記裏面酸化膜上にフォトレジスト層（図示せず）を塗布
形成した後、圧力導入孔４ａを形成するために該フォト
レジスト層をフォトリソグラフィ技術によってパターニ
ングし、該パターニングされたフォトレジスト層をマス
クとして上記裏面酸化膜をエッチングし、その後、上記
フォトレジスト層を除去し、続いて、裏面酸化膜をマス
クとしてＳＯＩ基板１の支持基板４を裏面側から異方性
エッチングしてダイアフラム部６を形成することによ
り、図５（ｅ）に示す構造が得られる。ここにおいて、
上記異方性エッチングの際に、埋込酸化膜３をエッチン
グストップ層として利用することができるので、ウェハ
内およびウェハ間のダイアフラム部６の厚さのばらつき
を低減することができるとともに、ダイアフラム部６の
厚さを容易に所望の厚さに形成することができる。
記裏面酸化膜上にフォトレジスト層（図示せず）を塗布
形成した後、圧力導入孔４ａを形成するために該フォト
レジスト層をフォトリソグラフィ技術によってパターニ
ングし、該パターニングされたフォトレジスト層をマス
クとして上記裏面酸化膜をエッチングし、その後、上記
フォトレジスト層を除去し、続いて、裏面酸化膜をマス
クとしてＳＯＩ基板１の支持基板４を裏面側から異方性
エッチングしてダイアフラム部６を形成することによ
り、図５（ｅ）に示す構造が得られる。ここにおいて、
上記異方性エッチングの際に、埋込酸化膜３をエッチン
グストップ層として利用することができるので、ウェハ
内およびウェハ間のダイアフラム部６の厚さのばらつき
を低減することができるとともに、ダイアフラム部６の
厚さを容易に所望の厚さに形成することができる。
【００５２】次に、埋込酸化膜３のうちＳＯＩ基板１の
厚み方向において上記ゲージ抵抗５に重複する部位の膜
厚を、裏面側からのエッチングにより表面酸化膜７ｂの
膜厚に合わせ込むことにより、図５（ｆ）に示す構造が
得られる。なお、この裏面側からのエッチングのマスク
の形成には、例えば、Ｘ線吸収体、メンブレン、シリコ
ン基板、ガラスフレームから構成されたＸ線マスクおよ
びＸ線を利用した露光装置（ＳＲ露光装置）を用いれば
よい。
厚み方向において上記ゲージ抵抗５に重複する部位の膜
厚を、裏面側からのエッチングにより表面酸化膜７ｂの
膜厚に合わせ込むことにより、図５（ｆ）に示す構造が
得られる。なお、この裏面側からのエッチングのマスク
の形成には、例えば、Ｘ線吸収体、メンブレン、シリコ
ン基板、ガラスフレームから構成されたＸ線マスクおよ
びＸ線を利用した露光装置（ＳＲ露光装置）を用いれば
よい。
【００５３】上述の製造方法によれば、埋込酸化膜３の
膜厚をゲージ抵抗５に重複する部位でも表面酸化膜７ｂ
の膜厚に合わせるので、埋込酸化膜３と表面酸化膜７と
を同じ膜厚にすることができ、高精度の半導体圧力セン
サを提供することができる。
膜厚をゲージ抵抗５に重複する部位でも表面酸化膜７ｂ
の膜厚に合わせるので、埋込酸化膜３と表面酸化膜７と
を同じ膜厚にすることができ、高精度の半導体圧力セン
サを提供することができる。
【００５４】
【発明の効果】請求項１の発明は、厚み方向の中間に埋
込酸化膜が形成され主表面側に活性層が形成されたＳＯ
Ｉ基板と、ＳＯＩ基板の裏面から上記埋込酸化膜に達す
る圧力導入孔を設けることにより形成されたダイアフラ
ム部と、上記活性層内の主表面側に形成されダイアフラ
ム部の変形を検出するゲージ抵抗と、上記活性層上に形
成された表面酸化膜とを備え、表面酸化膜と埋込酸化膜
とは少なくともゲージ抵抗に重複する部位以外では同じ
膜厚に設定されたものであり、表面酸化膜と埋込酸化膜
とが少なくともゲージ抵抗に重複する部位以外では同じ
膜厚に設定されていることにより、ダイアフラム部に生
じる熱応力を低減することができるので、従来に比べて
オフセットの温度特性を改善することができ、高精度化
を図ることができるという効果がある。
込酸化膜が形成され主表面側に活性層が形成されたＳＯ
Ｉ基板と、ＳＯＩ基板の裏面から上記埋込酸化膜に達す
る圧力導入孔を設けることにより形成されたダイアフラ
ム部と、上記活性層内の主表面側に形成されダイアフラ
ム部の変形を検出するゲージ抵抗と、上記活性層上に形
成された表面酸化膜とを備え、表面酸化膜と埋込酸化膜
とは少なくともゲージ抵抗に重複する部位以外では同じ
膜厚に設定されたものであり、表面酸化膜と埋込酸化膜
とが少なくともゲージ抵抗に重複する部位以外では同じ
膜厚に設定されていることにより、ダイアフラム部に生
じる熱応力を低減することができるので、従来に比べて
オフセットの温度特性を改善することができ、高精度化
を図ることができるという効果がある。
【００５５】請求項２の発明は、請求項１の発明におい
て、表面酸化膜と埋込酸化膜とは、上記ゲージ抵抗に重
複する部位でも同じ膜厚に設定されているので、ゲージ
抵抗に重複する部位で表面酸化膜と埋込酸化膜との膜厚
が異なる場合に比べて、オフセットの温度特性をより改
善することができ、高精度化を図ることができるという
効果がある。
て、表面酸化膜と埋込酸化膜とは、上記ゲージ抵抗に重
複する部位でも同じ膜厚に設定されているので、ゲージ
抵抗に重複する部位で表面酸化膜と埋込酸化膜との膜厚
が異なる場合に比べて、オフセットの温度特性をより改
善することができ、高精度化を図ることができるという
効果がある。
【００５６】請求項３の発明は、請求項１記載の半導体
加速度センサの製造方法であって、表面酸化膜の膜厚を
埋込酸化膜の膜厚に合わせるので、既存のＳＯＩ基板に
おける埋込酸化膜の膜厚に関わらず高精度の半導体圧力
センサを提供することができるという効果がある。
加速度センサの製造方法であって、表面酸化膜の膜厚を
埋込酸化膜の膜厚に合わせるので、既存のＳＯＩ基板に
おける埋込酸化膜の膜厚に関わらず高精度の半導体圧力
センサを提供することができるという効果がある。
【００５７】請求項４の発明は、請求項１記載の半導体
圧力センサの製造方法であって、埋込酸化膜の膜厚を表
面酸化膜の膜厚に合わせるので、ＳＯＩ基板の作成時に
後の工程で形成する表面酸化膜の膜厚に応じて埋込酸化
膜の膜厚を設定することにより、表面酸化膜の膜厚を埋
込酸化膜の膜厚に依存せずに設定することができ、表面
酸化膜の成膜条件を従来の成膜条件から変更することな
しに高精度の半導体圧力センサを提供することができる
という効果がある。
圧力センサの製造方法であって、埋込酸化膜の膜厚を表
面酸化膜の膜厚に合わせるので、ＳＯＩ基板の作成時に
後の工程で形成する表面酸化膜の膜厚に応じて埋込酸化
膜の膜厚を設定することにより、表面酸化膜の膜厚を埋
込酸化膜の膜厚に依存せずに設定することができ、表面
酸化膜の成膜条件を従来の成膜条件から変更することな
しに高精度の半導体圧力センサを提供することができる
という効果がある。
【００５８】請求項５の発明は、請求項１記載の半導体
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
にマスク用酸化膜を形成し、ゲージ抵抗を形成するため
にマスク用酸化膜のパターニングを行った後にゲージ抵
抗を形成し、その後、マスク用酸化膜を除去し、次に、
ＳＯＩ基板の主表面上に上記表面酸化膜を形成し、続い
て、ＳＯＩ基板の裏面側からＳＯＩ基板の一部をエッチ
ングしてダイアフラム部を形成するので、ゲージ抵抗を
形成するために用いたマスク用酸化膜を除去した後にＳ
ＯＩ基板の主表面上に上記表面酸化膜を形成しているこ
とにより、埋込酸化膜と表面酸化膜とを簡単に同じ膜厚
にすることができ、高精度の半導体圧力センサを提供す
ることができるという効果がある。また、埋込酸化膜を
上記ダイアフラム部を形成するためのエッチングのエッ
チングストップ層として利用することができて、ウェハ
内およびウェハ間のダイアフラム部の厚さのばらつきを
小さくすることができる。
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
にマスク用酸化膜を形成し、ゲージ抵抗を形成するため
にマスク用酸化膜のパターニングを行った後にゲージ抵
抗を形成し、その後、マスク用酸化膜を除去し、次に、
ＳＯＩ基板の主表面上に上記表面酸化膜を形成し、続い
て、ＳＯＩ基板の裏面側からＳＯＩ基板の一部をエッチ
ングしてダイアフラム部を形成するので、ゲージ抵抗を
形成するために用いたマスク用酸化膜を除去した後にＳ
ＯＩ基板の主表面上に上記表面酸化膜を形成しているこ
とにより、埋込酸化膜と表面酸化膜とを簡単に同じ膜厚
にすることができ、高精度の半導体圧力センサを提供す
ることができるという効果がある。また、埋込酸化膜を
上記ダイアフラム部を形成するためのエッチングのエッ
チングストップ層として利用することができて、ウェハ
内およびウェハ間のダイアフラム部の厚さのばらつきを
小さくすることができる。
【００５９】請求項６の発明は、請求項１記載の半導体
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
にゲージ抵抗を形成するためにパターニングされたフォ
トレジストマスクを形成した後にゲージ抵抗を形成し、
その後、フォトレジストマスクを除去し、次に、ＳＯＩ
基板の主表面上に上記表面酸化膜を形成し、続いて、Ｓ
ＯＩ基板の裏面側からＳＯＩ基板の一部をエッチングし
てダイアフラム部を形成するので、ゲージ抵抗を形成す
るために用いたフォトレジストマスクを除去した後にＳ
ＯＩ基板の主表面上に上記表面酸化膜を形成しているこ
とにより、埋込酸化膜と表面酸化膜とを簡単に同じ膜厚
にすることができ、高精度の半導体圧力センサを提供す
ることができるという効果がある。また、埋込酸化膜を
上記ダイアフラム部を形成するためのエッチングのエッ
チングストップ層として利用することができて、ウェハ
内およびウェハ間のダイアフラム部の厚さのばらつきを
小さくすることができる。
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
にゲージ抵抗を形成するためにパターニングされたフォ
トレジストマスクを形成した後にゲージ抵抗を形成し、
その後、フォトレジストマスクを除去し、次に、ＳＯＩ
基板の主表面上に上記表面酸化膜を形成し、続いて、Ｓ
ＯＩ基板の裏面側からＳＯＩ基板の一部をエッチングし
てダイアフラム部を形成するので、ゲージ抵抗を形成す
るために用いたフォトレジストマスクを除去した後にＳ
ＯＩ基板の主表面上に上記表面酸化膜を形成しているこ
とにより、埋込酸化膜と表面酸化膜とを簡単に同じ膜厚
にすることができ、高精度の半導体圧力センサを提供す
ることができるという効果がある。また、埋込酸化膜を
上記ダイアフラム部を形成するためのエッチングのエッ
チングストップ層として利用することができて、ウェハ
内およびウェハ間のダイアフラム部の厚さのばらつきを
小さくすることができる。
【００６０】請求項７の発明は、請求項２記載の半導体
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
に表面酸化膜を形成した後、ゲージ抵抗を形成するため
に表面酸化膜に開孔窓を形成し、続いて、開孔窓を通し
て不純物注入を行った後に不純物を拡散させることによ
りゲージ抵抗を形成するとともにゲージ抵抗上に表面酸
化膜を形成し、その後、ＳＯＩ基板の裏面側からＳＯＩ
基板の一部をエッチングしてダイアフラム部を形成し、
次に、埋込酸化膜においてゲージ抵抗に重複する部位の
膜厚を、表面酸化膜においてゲージ抵抗に重複する部位
の膜厚に合わせるので、埋込酸化膜と表面酸化膜とを同
じ膜厚にすることができ、高精度の半導体圧力センサを
提供することができるという効果がある。また、埋込酸
化膜を上記ダイアフラム部を形成するためのエッチング
のエッチングストップ層として利用することができて、
ウェハ内およびウェハ間のダイアフラム部の厚さのばら
つきを小さくすることができる。
圧力センサの製造方法であって、ＳＯＩ基板の主表面上
に表面酸化膜を形成した後、ゲージ抵抗を形成するため
に表面酸化膜に開孔窓を形成し、続いて、開孔窓を通し
て不純物注入を行った後に不純物を拡散させることによ
りゲージ抵抗を形成するとともにゲージ抵抗上に表面酸
化膜を形成し、その後、ＳＯＩ基板の裏面側からＳＯＩ
基板の一部をエッチングしてダイアフラム部を形成し、
次に、埋込酸化膜においてゲージ抵抗に重複する部位の
膜厚を、表面酸化膜においてゲージ抵抗に重複する部位
の膜厚に合わせるので、埋込酸化膜と表面酸化膜とを同
じ膜厚にすることができ、高精度の半導体圧力センサを
提供することができるという効果がある。また、埋込酸
化膜を上記ダイアフラム部を形成するためのエッチング
のエッチングストップ層として利用することができて、
ウェハ内およびウェハ間のダイアフラム部の厚さのばら
つきを小さくすることができる。
【図１】実施形態１の製造方法を説明するための主要工
程断面図である。
程断面図である。
【図２】実施形態２の製造方法を説明するための主要工
程断面図である。
程断面図である。
【図３】実施形態３の製造方法を説明するための主要工
程断面図である。
程断面図である。
【図４】実施形態４の製造方法を説明するための主要工
程断面図である。
程断面図である。
【図５】実施形態５の製造方法を説明するための主要工
程断面図である。
程断面図である。
【図６】従来例を示す断面図である。
１ ＳＯＩ基板 ２ 活性層 ３ 埋込酸化膜 ４ 支持基板 ４ａ 圧力導入孔 ５ ゲージ抵抗 ６ ダイアフラム部 ７ 表面酸化膜 Ａ 圧力センサチップ
フロントページの続き (72)発明者 江田 和夫 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 2F055 AA40 CC02 DD05 EE14 FF11 GG01 GG15 4M112 AA01 BA01 CA14 CA16 DA02 DA10 DA11 DA12 DA15 EA02 EA06 FA05
Claims (7)
- 【請求項１】 厚み方向の中間に埋込酸化膜が形成され
主表面側に活性層が形成されたＳＯＩ基板と、ＳＯＩ基
板の裏面から上記埋込酸化膜に達する圧力導入孔を設け
ることにより形成されたダイアフラム部と、上記活性層
内の主表面側に形成されダイアフラム部の変形を検出す
るゲージ抵抗と、上記活性層上に形成された表面酸化膜
とを備え、表面酸化膜と埋込酸化膜とは少なくともゲー
ジ抵抗に重複する部位以外では同じ膜厚に設定されてな
ることを特徴とする半導体圧力センサ。 - 【請求項２】 表面酸化膜と埋込酸化膜とは、上記ゲー
ジ抵抗に重複する部位でも同じ膜厚に設定されてなるこ
とを特徴とする請求項１記載の半導体圧力センサ。 - 【請求項３】 請求項１記載の半導体加速度センサの製
造方法であって、表面酸化膜の膜厚を埋込酸化膜の膜厚
に合わせることを特徴とする半導体圧力センサの製造方
法。 - 【請求項４】 請求項１記載の半導体圧力センサの製造
方法であって、埋込酸化膜の膜厚を表面酸化膜の膜厚に
合わせることを特徴とする半導体圧力センサの製造方
法。 - 【請求項５】 請求項１記載の半導体圧力センサの製造
方法であって、ＳＯＩ基板の主表面上にマスク用酸化膜
を形成し、ゲージ抵抗を形成するためにマスク用酸化膜
のパターニングを行った後にゲージ抵抗を形成し、その
後、マスク用酸化膜を除去し、次に、ＳＯＩ基板の主表
面上に上記表面酸化膜を形成し、続いて、ＳＯＩ基板の
裏面側からＳＯＩ基板の一部をエッチングしてダイアフ
ラム部を形成することを特徴とする半導体圧力センサの
製造方法。 - 【請求項６】 請求項１記載の半導体圧力センサの製造
方法であって、ＳＯＩ基板の主表面上にゲージ抵抗を形
成するためにパターニングされたフォトレジストマスク
を形成した後にゲージ抵抗を形成し、その後、フォトレ
ジストマスクを除去し、次に、ＳＯＩ基板の主表面上に
上記表面酸化膜を形成し、続いて、ＳＯＩ基板の裏面側
からＳＯＩ基板の一部をエッチングしてダイアフラム部
を形成することを特徴とする半導体圧力センサの製造方
法。 - 【請求項７】 請求項２記載の半導体圧力センサの製造
方法であって、ＳＯＩ基板の主表面上に表面酸化膜を形
成した後、ゲージ抵抗を形成するために表面酸化膜に開
孔窓を形成し、続いて、開孔窓を通して不純物注入を行
った後に不純物を拡散させることによりゲージ抵抗を形
成するとともにゲージ抵抗上に表面酸化膜を形成し、そ
の後、ＳＯＩ基板の裏面側からＳＯＩ基板の一部をエッ
チングしてダイアフラム部を形成し、次に、埋込酸化膜
においてゲージ抵抗に重複する部位の膜厚を、表面酸化
膜においてゲージ抵抗に重複する部位の膜厚に合わせる
ことを特徴とする半導体圧力センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168983A JP2000356560A (ja) | 1999-06-15 | 1999-06-15 | 半導体圧力センサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168983A JP2000356560A (ja) | 1999-06-15 | 1999-06-15 | 半導体圧力センサおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000356560A true JP2000356560A (ja) | 2000-12-26 |
Family
ID=15878188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11168983A Withdrawn JP2000356560A (ja) | 1999-06-15 | 1999-06-15 | 半導体圧力センサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000356560A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8567255B2 (en) | 2008-11-17 | 2013-10-29 | Alps Electric Co., Ltd. | Semiconductor pressure sensor having a recess with a larger area than a planar shape of a diaphragm |
| JP2022014490A (ja) * | 2020-07-07 | 2022-01-20 | 三菱電機株式会社 | 半導体圧力センサおよびその製造方法 |
-
1999
- 1999-06-15 JP JP11168983A patent/JP2000356560A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8567255B2 (en) | 2008-11-17 | 2013-10-29 | Alps Electric Co., Ltd. | Semiconductor pressure sensor having a recess with a larger area than a planar shape of a diaphragm |
| JP2022014490A (ja) * | 2020-07-07 | 2022-01-20 | 三菱電機株式会社 | 半導体圧力センサおよびその製造方法 |
| JP7365974B2 (ja) | 2020-07-07 | 2023-10-20 | 三菱電機株式会社 | 半導体圧力センサおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4334832B2 (ja) | 広い面積を有するメンブレンマスクおよびこれを作製する方法 | |
| US6916582B2 (en) | Mask for fabrication of semiconductor devices, process for production of the same, and process for fabrication of semiconductor devices | |
| JP3506932B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JP2000356560A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP2002350259A (ja) | 半導体圧力センサおよびその製造方法 | |
| US6838385B2 (en) | Method for manufacturing electric capacitance type acceleration sensor | |
| JP4333107B2 (ja) | 転写マスク及び露光方法 | |
| JPH0191435A (ja) | 半導体装置の製造方法 | |
| JPH1073505A (ja) | 半導体装置の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPH04372163A (ja) | 貼り合わせ基板の製造方法 | |
| JPH06224450A (ja) | 半導体装置の製造方法 | |
| JP3021709B2 (ja) | 半導体装置の製造方法 | |
| JP2000088686A (ja) | 半導体圧力センサ用台座及びその製造方法 | |
| JPH06163587A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04329676A (ja) | 半導体加速度センサの製造方法 | |
| JPS61184831A (ja) | 半導体装置の製造方法 | |
| JP3055508B2 (ja) | 圧力検出器の製造方法 | |
| JP2005303238A (ja) | 荷電粒子線露光用マスクおよびその製造方法 | |
| KR100293268B1 (ko) | 압력센서 및 그 제조방법 | |
| JPH03165050A (ja) | 半導体装置の製造方法 | |
| JPS62136026A (ja) | 半導体装置の製造方法 | |
| JPH10107296A (ja) | 半導体装置及びその製造方法 | |
| JPS59121836A (ja) | 位置合せマ−クの形成方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |