JP2000356857A - パターン形成装置 - Google Patents
パターン形成装置Info
- Publication number
- JP2000356857A JP2000356857A JP11168759A JP16875999A JP2000356857A JP 2000356857 A JP2000356857 A JP 2000356857A JP 11168759 A JP11168759 A JP 11168759A JP 16875999 A JP16875999 A JP 16875999A JP 2000356857 A JP2000356857 A JP 2000356857A
- Authority
- JP
- Japan
- Prior art keywords
- dry
- resist
- pattern
- film
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】液晶表示素子の製造リードタイムを短縮するこ
と或いは液晶表示素子の製造ラインを構築する際に必要
な設備費を低減することを可能とするパターン形成装置
を提供すること。 【解決手段】本発明のパターン形成装置１は、下地膜上
にレジスト膜を形成するレジスト膜形成手段９，１０
と、前記レジスト膜をパターン露光する露光手段４と、
前記露光されたレジスト膜をドライ現像してレジストパ
ターンを形成し、前記レジストパターンをエッチングマ
スクとして用いて前記下地膜をドライエッチングすると
ともに前記下地膜から前記レジストパターンをドライ剥
離するドライ処理手段１３とを具備し、前記ドライ処理
手段１３は、前記ドライ現像と前記ドライエッチングと
前記ドライ剥離とを、同一空間内で及び前記空間内に供
給するガスの組成を変えることにより連続的に行うこと
を特徴とする。
と或いは液晶表示素子の製造ラインを構築する際に必要
な設備費を低減することを可能とするパターン形成装置
を提供すること。 【解決手段】本発明のパターン形成装置１は、下地膜上
にレジスト膜を形成するレジスト膜形成手段９，１０
と、前記レジスト膜をパターン露光する露光手段４と、
前記露光されたレジスト膜をドライ現像してレジストパ
ターンを形成し、前記レジストパターンをエッチングマ
スクとして用いて前記下地膜をドライエッチングすると
ともに前記下地膜から前記レジストパターンをドライ剥
離するドライ処理手段１３とを具備し、前記ドライ処理
手段１３は、前記ドライ現像と前記ドライエッチングと
前記ドライ剥離とを、同一空間内で及び前記空間内に供
給するガスの組成を変えることにより連続的に行うこと
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、パターン形成装置
に係り、より詳細にはフォトリソグラフィー法及びエッ
チング法を用いてパターン形成を行うパターン形成装置
に関する。
に係り、より詳細にはフォトリソグラフィー法及びエッ
チング法を用いてパターン形成を行うパターン形成装置
に関する。
【０００２】
【従来の技術】液晶表示素子を製造するには、多くの複
雑な工程が必要である。これは、ＴＦＴで駆動される液
晶表示素子において特に顕著である。すなわち、ＴＦＴ
は様々なパターンの膜が組合わされた構造を有してお
り、そのような構造を形成するには、数多くの成膜とパ
ターニングとを繰り返し行うことが必要である。
雑な工程が必要である。これは、ＴＦＴで駆動される液
晶表示素子において特に顕著である。すなわち、ＴＦＴ
は様々なパターンの膜が組合わされた構造を有してお
り、そのような構造を形成するには、数多くの成膜とパ
ターニングとを繰り返し行うことが必要である。
【０００３】そのため、ＴＦＴで駆動される液晶表示素
子は、製造リードタイムが比較的長いという問題を有し
ている。また、ＴＦＴで駆動される液晶表示素子の製造
には多くの製造装置が必要であるため、製造ラインを構
築する際に巨額の設備費が必要である。
子は、製造リードタイムが比較的長いという問題を有し
ている。また、ＴＦＴで駆動される液晶表示素子の製造
には多くの製造装置が必要であるため、製造ラインを構
築する際に巨額の設備費が必要である。
【０００４】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたものであり、液晶表示素子の製造リー
ドタイムを短縮することを可能とするパターン形成装置
を提供することを目的とする。
に鑑みてなされたものであり、液晶表示素子の製造リー
ドタイムを短縮することを可能とするパターン形成装置
を提供することを目的とする。
【０００５】また、本発明は、液晶表示素子の製造ライ
ンを構築する際に必要な設備費を低減することを可能と
するパターン形成装置を提供することを目的とする。
ンを構築する際に必要な設備費を低減することを可能と
するパターン形成装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、下地膜上にレジスト膜を形成するレジス
ト膜形成手段と、このレジスト膜をパターン露光する露
光手段と、露光されたレジスト膜をドライ現像してレジ
ストパターンを形成し、このレジストパターンをエッチ
ングマスクとして用いて上記下地膜をドライエッチング
するとともに下地膜から上記レジストパターンをドライ
剥離するドライ処理手段とを有し、このドライ処理手段
は、上記ドライ現像と上記ドライエッチングと上記ドラ
イ剥離とを、同一空間内で及びこの空間内に供給するガ
スの組成を変えることにより連続的に行うことを特徴と
するパターン形成装置を提供する。
に、本発明は、下地膜上にレジスト膜を形成するレジス
ト膜形成手段と、このレジスト膜をパターン露光する露
光手段と、露光されたレジスト膜をドライ現像してレジ
ストパターンを形成し、このレジストパターンをエッチ
ングマスクとして用いて上記下地膜をドライエッチング
するとともに下地膜から上記レジストパターンをドライ
剥離するドライ処理手段とを有し、このドライ処理手段
は、上記ドライ現像と上記ドライエッチングと上記ドラ
イ剥離とを、同一空間内で及びこの空間内に供給するガ
スの組成を変えることにより連続的に行うことを特徴と
するパターン形成装置を提供する。
【０００７】また、本発明は、下地膜上にレジスト膜を
形成する工程と、このレジスト膜をパターン露光する工
程と、露光されたレジスト膜をドライ現像してレジスト
パターンを形成し、このレジストパターンをエッチング
マスクとして用いて上記下地膜をドライエッチングする
とともに下地膜から上記レジストパターンをドライ剥離
するドライ処理工程とを有し、このドライ処理工程は、
上記ドライ現像と上記ドライエッチングと上記ドライ剥
離とを、同一空間内で及びこの空間内に供給するガスの
組成を変えることにより連続的に行うことを含むパター
ン形成方法を提供する。
形成する工程と、このレジスト膜をパターン露光する工
程と、露光されたレジスト膜をドライ現像してレジスト
パターンを形成し、このレジストパターンをエッチング
マスクとして用いて上記下地膜をドライエッチングする
とともに下地膜から上記レジストパターンをドライ剥離
するドライ処理工程とを有し、このドライ処理工程は、
上記ドライ現像と上記ドライエッチングと上記ドライ剥
離とを、同一空間内で及びこの空間内に供給するガスの
組成を変えることにより連続的に行うことを含むパター
ン形成方法を提供する。
【０００８】上述したように、ＴＦＴで駆動される液晶
表示素子を製造するには、ガラス基板に対して数多くの
成膜とパターニングとを繰り返し行うことが必要であ
る。すなわち、例えば、基板上に形成された被エッチン
グ膜のパターニングをより短い時間で行うことができれ
ば、液晶表示素子の製造リードタイムを短縮することが
可能となる。
表示素子を製造するには、ガラス基板に対して数多くの
成膜とパターニングとを繰り返し行うことが必要であ
る。すなわち、例えば、基板上に形成された被エッチン
グ膜のパターニングをより短い時間で行うことができれ
ば、液晶表示素子の製造リードタイムを短縮することが
可能となる。
【０００９】従来、液晶表示素子の製造において、レジ
スト膜の現像処理はウェットプロセスであり、下地膜の
エッチング処理及びレジスト膜の剥離処理はドライプロ
セスであった。そのため、レジスト膜の現像処理と下地
膜のエッチング処理及びレジスト膜の剥離処理とを別々
の反応容器内で行う必要があった。
スト膜の現像処理はウェットプロセスであり、下地膜の
エッチング処理及びレジスト膜の剥離処理はドライプロ
セスであった。そのため、レジスト膜の現像処理と下地
膜のエッチング処理及びレジスト膜の剥離処理とを別々
の反応容器内で行う必要があった。
【００１０】それに対し、本発明においては、レジスト
膜の現像処理、下地膜のエッチング処理、及びレジスト
膜の剥離処理の全てがドライプロセスである。そのた
め、導入するガスの種類等を適宜変更するだけで、これ
ら処理を単一の反応容器内で行うことができる。
膜の現像処理、下地膜のエッチング処理、及びレジスト
膜の剥離処理の全てがドライプロセスである。そのた
め、導入するガスの種類等を適宜変更するだけで、これ
ら処理を単一の反応容器内で行うことができる。
【００１１】そのため、本発明においては、レジスト膜
の現像処理から下地膜のエッチング処理、さらにはレジ
スト膜の剥離処理へと順次行う際に、基板の搬送は不要
である。したがって、本発明によると、液晶表示素子の
製造リードタイムを短縮することが可能となる。
の現像処理から下地膜のエッチング処理、さらにはレジ
スト膜の剥離処理へと順次行う際に、基板の搬送は不要
である。したがって、本発明によると、液晶表示素子の
製造リードタイムを短縮することが可能となる。
【００１２】また、本発明においては、上記処理を単一
の反応容器内で行うことができ、しかも単に反応容器内
に導入するガスの種類等を適宜変更するだけで所望の処
理を行うことができる。すなわち、本発明によると、単
一の及び極めて簡略化された構造の反応容器内で上記処
理を行うことができる。さらに、本発明においては、上
記処理を単一の反応容器内で行うことができるため、装
置を小型化することが可能である。したがって、本発明
によると、製造ラインを構築する際に必要な設備費を低
減することが可能となる。本発明において、通常、下地
膜は基板の一方の主面に形成された薄膜である。
の反応容器内で行うことができ、しかも単に反応容器内
に導入するガスの種類等を適宜変更するだけで所望の処
理を行うことができる。すなわち、本発明によると、単
一の及び極めて簡略化された構造の反応容器内で上記処
理を行うことができる。さらに、本発明においては、上
記処理を単一の反応容器内で行うことができるため、装
置を小型化することが可能である。したがって、本発明
によると、製造ラインを構築する際に必要な設備費を低
減することが可能となる。本発明において、通常、下地
膜は基板の一方の主面に形成された薄膜である。
【００１３】本発明の装置において、上記ドライ処理手
段は、例えば、実質的に密閉構造の反応容器と、この反
応容器内に収容され高周波電源と接続された電極と、上
記反応容器内のガスを排気する排気手段と、上記反応容
器内に複数種のガスを導入するための複数のガス導入手
段とを有する。上記電極は、例えば、反応容器内に酸素
プラズマ等を発生させ、それによりレジスト膜の現像や
剥離等を行うためのものである。また、これら複数のガ
ス導入手段は、例えば、酸素プラズマのための酸素ガス
を反応容器内に導入する酸素ガス導入手段や、下地膜を
ドライエッチングするためのエッチングガスを反応容器
内に導入するドライエッチングガス導入手段等である。
段は、例えば、実質的に密閉構造の反応容器と、この反
応容器内に収容され高周波電源と接続された電極と、上
記反応容器内のガスを排気する排気手段と、上記反応容
器内に複数種のガスを導入するための複数のガス導入手
段とを有する。上記電極は、例えば、反応容器内に酸素
プラズマ等を発生させ、それによりレジスト膜の現像や
剥離等を行うためのものである。また、これら複数のガ
ス導入手段は、例えば、酸素プラズマのための酸素ガス
を反応容器内に導入する酸素ガス導入手段や、下地膜を
ドライエッチングするためのエッチングガスを反応容器
内に導入するドライエッチングガス導入手段等である。
【００１４】本発明の装置において、上記レジスト膜形
成手段は、例えば、下地膜上にレジストをコートするコ
ーティング手段と、下地膜上にコートされたレジストを
プリベークする加熱手段とを有する。
成手段は、例えば、下地膜上にレジストをコートするコ
ーティング手段と、下地膜上にコートされたレジストを
プリベークする加熱手段とを有する。
【００１５】本発明の装置は、露光されたレジスト膜を
シリル化処理に供するシリル化処理手段をさらに有して
いてもよい。また、本発明の装置は、露光されたレジス
ト膜を露光後ベークする第２の加熱手段をさらに有して
いてもよい。さらに、本発明において、レジスト膜を形
成する前に下地膜が形成された基板を洗浄する洗浄手段
をさらに有していてもよい。
シリル化処理に供するシリル化処理手段をさらに有して
いてもよい。また、本発明の装置は、露光されたレジス
ト膜を露光後ベークする第２の加熱手段をさらに有して
いてもよい。さらに、本発明において、レジスト膜を形
成する前に下地膜が形成された基板を洗浄する洗浄手段
をさらに有していてもよい。
【００１６】
【発明の実施の形態】以下、本発明について図面を参照
しながら及び従来技術と対比しながらより詳細に説明す
る。なお、各図において同様の構成部材には同一の参照
符号を付し、重複する説明は省略する。
しながら及び従来技術と対比しながらより詳細に説明す
る。なお、各図において同様の構成部材には同一の参照
符号を付し、重複する説明は省略する。
【００１７】図１は本発明の実施形態に係るパターン形
成装置を概略的に示す平面図である。また、図２（ａ）
は本発明の実施形態に係るパターン形成方法を概略的に
示すプロセスフローであり、図２（ｂ）は従来のパター
ン形成方法を概略的に示すプロセスフローである。
成装置を概略的に示す平面図である。また、図２（ａ）
は本発明の実施形態に係るパターン形成方法を概略的に
示すプロセスフローであり、図２（ｂ）は従来のパター
ン形成方法を概略的に示すプロセスフローである。
【００１８】図１に示すように、本発明の実施形態に係
るパターン形成装置、すなわちパターン形成システム１
は、ガラス等からなる基板の搬入・搬出を行うローダ部
２、基板の処理を行う処理部３、及び所定の微細パター
ンを露光するための露光部４とで主に構成されている。
るパターン形成装置、すなわちパターン形成システム１
は、ガラス等からなる基板の搬入・搬出を行うローダ部
２、基板の処理を行う処理部３、及び所定の微細パター
ンを露光するための露光部４とで主に構成されている。
【００１９】ローダ部２は、例えば３つのカセット、す
なわち、未処理の基板を収容するカセット５-1、処理後
の基板を収容するカセット５-2、及び処理中の基板を収
容していたカセット６の載置を可能にするものであり、
それらカセット５-1，５-2，６を載置するカセット載置
台７を備えている。
なわち、未処理の基板を収容するカセット５-1、処理後
の基板を収容するカセット５-2、及び処理中の基板を収
容していたカセット６の載置を可能にするものであり、
それらカセット５-1，５-2，６を載置するカセット載置
台７を備えている。
【００２０】処理部３は、ブラシ洗浄装置びジェット水
洗浄装置等の洗浄装置８、レジスト塗布装置９、加熱処
理装置１０，１１、シリル化装置１２、ドライ処理装置
１３、及びメインアーム１４を有している。これら装置
はメインアーム１４が移動する搬送路１５を挟んで隣接
して配置されている。また、メインアーム１４は、上述
の装置間での基板の移動、上述の装置と搬出入ピンセッ
トとの間での基板の移動、及び上述の装置と露光部４と
の間での基板の移動に用いられる。
洗浄装置等の洗浄装置８、レジスト塗布装置９、加熱処
理装置１０，１１、シリル化装置１２、ドライ処理装置
１３、及びメインアーム１４を有している。これら装置
はメインアーム１４が移動する搬送路１５を挟んで隣接
して配置されている。また、メインアーム１４は、上述
の装置間での基板の移動、上述の装置と搬出入ピンセッ
トとの間での基板の移動、及び上述の装置と露光部４と
の間での基板の移動に用いられる。
【００２１】露光部４は、受渡台、搬送用ピンセット、
及び露光装置（いずれも図示せず）を有している。処理
部３と露光部４との間での基板の移動は受渡台を介して
行なわれ、受渡台と露光装置との間の基板の移動は搬送
用ピンセットを用いて行われる。
及び露光装置（いずれも図示せず）を有している。処理
部３と露光部４との間での基板の移動は受渡台を介して
行なわれ、受渡台と露光装置との間の基板の移動は搬送
用ピンセットを用いて行われる。
【００２２】図１に示す本発明の実施形態に係るパター
ン形成システム１を用いたパターン形成は、以下のよう
にして行われる。
ン形成システム１を用いたパターン形成は、以下のよう
にして行われる。
【００２３】まず、カセット５-1に収容された未処理の
基板を、搬出入ピンセット（図示せず）を用いて取り出
し、受渡台（図示せず）上に載置する。なお、通常、基
板の一方の主面には、下地膜として、絶縁体、導電体、
或いは半導体からなる薄膜が形成されている。次に、受
渡台上に載置された基板を、メインアーム１４を用いて
洗浄装置８内に搬送し、そこで洗浄を行う。さらに、洗
浄処理を終えた基板を乾燥した後、洗浄装置８に隣接し
て配置されたレジスト塗布装置９に基板を搬送し、例え
ばスピンコート法等により表面にフォトレジスト（以
下、レジストという）を塗布する。
基板を、搬出入ピンセット（図示せず）を用いて取り出
し、受渡台（図示せず）上に載置する。なお、通常、基
板の一方の主面には、下地膜として、絶縁体、導電体、
或いは半導体からなる薄膜が形成されている。次に、受
渡台上に載置された基板を、メインアーム１４を用いて
洗浄装置８内に搬送し、そこで洗浄を行う。さらに、洗
浄処理を終えた基板を乾燥した後、洗浄装置８に隣接し
て配置されたレジスト塗布装置９に基板を搬送し、例え
ばスピンコート法等により表面にフォトレジスト（以
下、レジストという）を塗布する。
【００２４】本実施形態において、感光性組成物である
レジストは、露光により主鎖が切断され得る樹脂や露光
により溶解度が上昇する化合物を含有するネガ型レジス
トであってもよく、或いは露光により架橋し得る樹脂や
露光により溶解性が低下する化合物を含有するポジ型レ
ジストであってもよい。また、本実施形態においては、
露光後に、光化学反応を熱反応によって増幅する化学増
幅型レジストが有効である。なお、ここでは、一例とし
て、ジアゾケトン−ノボラック系のポジ型レジストを用
いることとする。
レジストは、露光により主鎖が切断され得る樹脂や露光
により溶解度が上昇する化合物を含有するネガ型レジス
トであってもよく、或いは露光により架橋し得る樹脂や
露光により溶解性が低下する化合物を含有するポジ型レ
ジストであってもよい。また、本実施形態においては、
露光後に、光化学反応を熱反応によって増幅する化学増
幅型レジストが有効である。なお、ここでは、一例とし
て、ジアゾケトン−ノボラック系のポジ型レジストを用
いることとする。
【００２５】レジストを塗布した基板を、メインアーム
１４により加熱処理装置１０内へ搬送し、基板上に塗布
されたレジストのベーキング処理を行う。このベーキン
グ処理はレジストを乾燥するためのものであり、例えば
７０℃〜１２０℃で行なう。
１４により加熱処理装置１０内へ搬送し、基板上に塗布
されたレジストのベーキング処理を行う。このベーキン
グ処理はレジストを乾燥するためのものであり、例えば
７０℃〜１２０℃で行なう。
【００２６】ベーキング処理を施した基板を、メインア
ーム１４により、加熱処理装置１０から露光部４の受渡
台上に載置し、搬送用ピンセットにより露光装置内に搬
送する。露光装置内では、紫外線等を用いたパターン露
光が行なわれ、それによりレジスト膜に潜像が形成され
る。
ーム１４により、加熱処理装置１０から露光部４の受渡
台上に載置し、搬送用ピンセットにより露光装置内に搬
送する。露光装置内では、紫外線等を用いたパターン露
光が行なわれ、それによりレジスト膜に潜像が形成され
る。
【００２７】露光された基板を、再び搬送用ピンセット
を用いて露光装置から受渡台上に載置する。続いて、こ
の基板をメインアーム１４を用いて露光部４から処理部
３へと搬送し、さらに加熱処理装置１１内へと搬送す
る。
を用いて露光装置から受渡台上に載置する。続いて、こ
の基板をメインアーム１４を用いて露光部４から処理部
３へと搬送し、さらに加熱処理装置１１内へと搬送す
る。
【００２８】加熱処理装置１１内では、レジスト膜の露
光後ベーク（ＰＥＢ）が行われる。加熱処理装置１１は
ホットプレートやオーブンを有しており、レジスト膜は
例えば１３０〜１５０℃程度に加熱され、それにより、
レジスト膜の未露光部は硬化する。
光後ベーク（ＰＥＢ）が行われる。加熱処理装置１１は
ホットプレートやオーブンを有しており、レジスト膜は
例えば１３０〜１５０℃程度に加熱され、それにより、
レジスト膜の未露光部は硬化する。
【００２９】次に、基板を、メインアーム１４により加
熱処理装置１１からシリル化装置１２へと搬送する。シ
リル化装置１では、レジスト膜に対し、例えば、ヘキサ
メチルジシラザンのようなシリル化剤を含有する窒素ガ
スが供給される。シリル化剤は、レジスト膜の露光部に
生じた−ＯＨ基と反応する。その結果、レジスト膜の露
光部表面が選択的にシリル化される。
熱処理装置１１からシリル化装置１２へと搬送する。シ
リル化装置１では、レジスト膜に対し、例えば、ヘキサ
メチルジシラザンのようなシリル化剤を含有する窒素ガ
スが供給される。シリル化剤は、レジスト膜の露光部に
生じた−ＯＨ基と反応する。その結果、レジスト膜の露
光部表面が選択的にシリル化される。
【００３０】シリル化を終えた後、基板を、メインアー
ム１４によりシリル化装置１２からドライ処理装置１３
へと搬送する。ドライ処理装置１３は、チャンバー内
に、基板を載置する載置台及びプラズマを発生させるた
めの電極を収容した構造を有している。また、チャンバ
ーには、チャンバー内のガスを排気するための排気口、
及びチャンバー内に複数種のガスを導入するための複数
の導入口が設けられており、チャンバー内を所望の圧力
及び所望のガス雰囲気に制御することが可能である。
ム１４によりシリル化装置１２からドライ処理装置１３
へと搬送する。ドライ処理装置１３は、チャンバー内
に、基板を載置する載置台及びプラズマを発生させるた
めの電極を収容した構造を有している。また、チャンバ
ーには、チャンバー内のガスを排気するための排気口、
及びチャンバー内に複数種のガスを導入するための複数
の導入口が設けられており、チャンバー内を所望の圧力
及び所望のガス雰囲気に制御することが可能である。
【００３１】ドライ処理装置１３では、チャンバー内の
ガスを排気した後、まず、酸素プラズマを用いた反応性
イオンエッチング（ＲＩＥ）等により、レジスト膜の処
理を行う。このＲＩＥは、例えば、チャンバー内の圧力
を５〜５００ｍＴｏｒｒ程度とし、０．０５〜２０Ｗｃ
ｍ-2の電力密度で高周波電力を供給しつつ、２０〜３０
０ｓｃｃｍ程度で酸素を導入することにより行う。
ガスを排気した後、まず、酸素プラズマを用いた反応性
イオンエッチング（ＲＩＥ）等により、レジスト膜の処
理を行う。このＲＩＥは、例えば、チャンバー内の圧力
を５〜５００ｍＴｏｒｒ程度とし、０．０５〜２０Ｗｃ
ｍ-2の電力密度で高周波電力を供給しつつ、２０〜３０
０ｓｃｃｍ程度で酸素を導入することにより行う。
【００３２】レジスト膜の露光部表面に形成されたシリ
ル化層は、酸素プラズマを用いたＲＩＥに対して十分な
耐性を有している。また、ＲＩＥ法は高い指向性を有す
るエッチング法である。したがって、レジスト膜の露光
部に対し、未露光部が選択的に除去される。以上のよう
にしてレジスト膜のドライ現像が行われ、エッチングマ
スクとして用いられるレジストパターンが形成される。
ル化層は、酸素プラズマを用いたＲＩＥに対して十分な
耐性を有している。また、ＲＩＥ法は高い指向性を有す
るエッチング法である。したがって、レジスト膜の露光
部に対し、未露光部が選択的に除去される。以上のよう
にしてレジスト膜のドライ現像が行われ、エッチングマ
スクとして用いられるレジストパターンが形成される。
【００３３】次に、高周波電力の供給及び酸素の導入を
停止し、ドライ処理装置１３内のガスを排気した後、例
えばＣＦ4ガス等のエッチングガスを導入することによ
り、基板上に形成された薄膜のドライエッチングを行
う。ドライエッチングに用いるガス、その流量、及び温
度条件等は、基板上に形成された薄膜の種類等に応じて
適宜選択される。
停止し、ドライ処理装置１３内のガスを排気した後、例
えばＣＦ4ガス等のエッチングガスを導入することによ
り、基板上に形成された薄膜のドライエッチングを行
う。ドライエッチングに用いるガス、その流量、及び温
度条件等は、基板上に形成された薄膜の種類等に応じて
適宜選択される。
【００３４】ドライエッチングを終えた後、酸素プラズ
マ等を用いてレジスト膜をドライ剥離する。このドライ
剥離は、例えば、ＣＦ4及びＯ2の流量をそれぞれ１２０
ｓｃｃｍ及び１８００ｓｃｃｍとして、レジスト膜を下
地膜に対して選択的に除去することにより行う。
マ等を用いてレジスト膜をドライ剥離する。このドライ
剥離は、例えば、ＣＦ4及びＯ2の流量をそれぞれ１２０
ｓｃｃｍ及び１８００ｓｃｃｍとして、レジスト膜を下
地膜に対して選択的に除去することにより行う。
【００３５】ドライ剥離を終えた後、高周波電力の供給
及び酸素ガスの導入を停止し、酸素ガスチャンバー内を
大気圧まで昇圧する。その後、ドライ処理装置１３内の
基板をメインアーム１４を用いてカセット６内に収容す
る。本発明の実施形態に係るパターン形成システムによ
ると、以上のようにしてパターン形成が行われる。
及び酸素ガスの導入を停止し、酸素ガスチャンバー内を
大気圧まで昇圧する。その後、ドライ処理装置１３内の
基板をメインアーム１４を用いてカセット６内に収容す
る。本発明の実施形態に係るパターン形成システムによ
ると、以上のようにしてパターン形成が行われる。
【００３６】上述した本発明の実施形態に係るパターン
形成システム１によると、図２（ａ）に示すように、レ
ジスト膜の現像処理、薄膜のエッチング処理、及びレジ
スト膜の剥離処理を連続的に行うことができるため、例
えば、図２（ｂ）に示すようにレジスト膜の現像処理が
ウェットプロセスであり且つ薄膜のエッチング処理及び
レジスト膜の剥離処理がドライプロセスである場合−す
なわち各処理に個別のシステム２１-1，２１-2を用いる
場合に比べて、液晶表示素子の製造リードタイムを短縮
することができる。
形成システム１によると、図２（ａ）に示すように、レ
ジスト膜の現像処理、薄膜のエッチング処理、及びレジ
スト膜の剥離処理を連続的に行うことができるため、例
えば、図２（ｂ）に示すようにレジスト膜の現像処理が
ウェットプロセスであり且つ薄膜のエッチング処理及び
レジスト膜の剥離処理がドライプロセスである場合−す
なわち各処理に個別のシステム２１-1，２１-2を用いる
場合に比べて、液晶表示素子の製造リードタイムを短縮
することができる。
【００３７】また、これら処理を単一のドライ処理装置
１３で行うことができ、しかも、レジストパターンの形
成から、薄膜のエッチング、さらにはレジストパターン
の剥離までを単一のシステム１で連続的に行うことがで
きる。したがって、製造ラインを構築する際に必要な設
備費を低減することが可能である。すなわち、本発明の
実施形態に係るパターン形成システム１は、従来のシス
テム２１-1，２１-2に比べ、製造リードタイム及び設備
費の双方において優れたものである。
１３で行うことができ、しかも、レジストパターンの形
成から、薄膜のエッチング、さらにはレジストパターン
の剥離までを単一のシステム１で連続的に行うことがで
きる。したがって、製造ラインを構築する際に必要な設
備費を低減することが可能である。すなわち、本発明の
実施形態に係るパターン形成システム１は、従来のシス
テム２１-1，２１-2に比べ、製造リードタイム及び設備
費の双方において優れたものである。
【００３８】
【発明の効果】以上説明したように、本発明において、
レジスト膜の現像処理、下地膜のエッチング処理、及び
レジスト膜の剥離処理の全てがドライプロセスであるた
め、導入するガスの種類等を適宜変更するだけで、これ
ら処理を単一の反応容器内で行うことができる。
レジスト膜の現像処理、下地膜のエッチング処理、及び
レジスト膜の剥離処理の全てがドライプロセスであるた
め、導入するガスの種類等を適宜変更するだけで、これ
ら処理を単一の反応容器内で行うことができる。
【００３９】そのため、本発明において、レジスト膜の
現像処理から下地膜のエッチング処理、さらにはレジス
ト膜の剥離処理へと順次行う際に、基板の搬送は不要で
ある。したがって、本発明によると、液晶表示素子の製
造リードタイムを短縮することを可能となる。すなわ
ち、本発明によると、液晶表示素子の製造リードタイム
を短縮することを可能とするパターン形成装置が提供さ
れる。
現像処理から下地膜のエッチング処理、さらにはレジス
ト膜の剥離処理へと順次行う際に、基板の搬送は不要で
ある。したがって、本発明によると、液晶表示素子の製
造リードタイムを短縮することを可能となる。すなわ
ち、本発明によると、液晶表示素子の製造リードタイム
を短縮することを可能とするパターン形成装置が提供さ
れる。
【００４０】また、本発明においては、上記処理を単一
の反応容器内で行うことができ、しかも単に反応容器内
に導入するガスの種類等を適宜変更するだけで所望の処
理を行うことができる。すなわち、本発明によると、単
一の及び極めて簡略化された構造の反応容器内で上記処
理を行うことができる。さらに、本発明においては、上
記処理を単一の反応容器内で行うことができるため、装
置を小型化することが可能である。したがって、本発明
によると、製造ラインを構築する際に必要な設備費を低
減することが可能となる。すなわち、本発明によると、
液晶表示素子の製造ラインを構築する際に必要な設備費
を低減することを可能とするパターン形成装置が提供さ
れる。
の反応容器内で行うことができ、しかも単に反応容器内
に導入するガスの種類等を適宜変更するだけで所望の処
理を行うことができる。すなわち、本発明によると、単
一の及び極めて簡略化された構造の反応容器内で上記処
理を行うことができる。さらに、本発明においては、上
記処理を単一の反応容器内で行うことができるため、装
置を小型化することが可能である。したがって、本発明
によると、製造ラインを構築する際に必要な設備費を低
減することが可能となる。すなわち、本発明によると、
液晶表示素子の製造ラインを構築する際に必要な設備費
を低減することを可能とするパターン形成装置が提供さ
れる。
【図１】本発明の実施形態に係るパターン形成装置を概
略的に示す平面図。
略的に示す平面図。
【図２】（ａ）は本発明の実施形態に係るパターン形成
方法を概略的に示すプロセスフロー、（ｂ）は従来のパ
ターン形成方法を概略的に示すプロセスフロー。
方法を概略的に示すプロセスフロー、（ｂ）は従来のパ
ターン形成方法を概略的に示すプロセスフロー。
１…パターン形成装置 ２…ローダ部 ３…処理部 ４…露光部 ５-1，５-2，６…カセット ７…カセット載置台 ８…洗浄装置 ９…レジスト塗布装置 １０，１１…加熱処理装置 １２…シリル化装置 １３…ドライ処理装置 １４…メインアーム １５…搬送路 ２１-1…現像システム ２２-2…ドライ処理システム
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０３Ｆ 7/42 Ｇ０３Ｆ 7/42 Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/30 ５０２Ｚ ５６９Ｈ ５７２Ａ Ｆターム(参考） 2H096 AA00 AA27 CA05 CA12 CA20 DA01 DA03 FA01 GA37 GB01 HA23 JA04 LA06 LA07 5F046 AA28 HA03 JA22 KA01 LB01 LB09 MA12 MA18
Claims (5)
- 【請求項１】下地膜上にレジスト膜を形成するレジスト
膜形成手段と、 前記レジスト膜をパターン露光する露光手段と、 前記露光されたレジスト膜をドライ現像してレジストパ
ターンを形成し、前記レジストパターンをエッチングマ
スクとして用いて前記下地膜をドライエッチングすると
ともに前記下地膜から前記レジストパターンをドライ剥
離するドライ処理手段とを具備し、 前記ドライ処理手段は、前記ドライ現像と前記ドライエ
ッチングと前記ドライ剥離とを、同一空間内で及び前記
空間内に供給するガスの組成を変えることにより連続的
に行うことを特徴とするパターン形成装置。 - 【請求項２】 前記レジスト膜形成手段は、前記下地膜
上にレジストをコートするコーティング手段と、前記下
地膜上にコートされたレジストをプリベークする加熱手
段とを具備することを特徴とする請求項１に記載のパタ
ーン形成装置。 - 【請求項３】 前記露光されたレジスト膜をシリル化処
理に供するシリル化処理手段をさらに具備することを特
徴とする請求項１または請求項２に記載のパターン形成
装置。 - 【請求項４】 前記露光されたレジスト膜を露光後ベー
クする第２の加熱手段をさらに具備することを特徴とす
る請求項１〜請求項３のいずれか１項に記載のパターン
形成装置。 - 【請求項５】 前記下地膜は基板の一方の主面に形成さ
れた薄膜であり、前記レジスト膜を形成する前に前記下
地膜が形成された基板を洗浄する洗浄手段をさらに具備
することを特徴とする請求項１〜請求項４のいずれか１
項に記載のパターン形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168759A JP2000356857A (ja) | 1999-06-15 | 1999-06-15 | パターン形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168759A JP2000356857A (ja) | 1999-06-15 | 1999-06-15 | パターン形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000356857A true JP2000356857A (ja) | 2000-12-26 |
Family
ID=15873918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11168759A Pending JP2000356857A (ja) | 1999-06-15 | 1999-06-15 | パターン形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000356857A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020178022A (ja) * | 2019-04-17 | 2020-10-29 | 東京エレクトロン株式会社 | パターン形成方法及びパターン形成システム |
| JP2023093567A (ja) * | 2020-07-07 | 2023-07-04 | ラム リサーチ コーポレーション | 照射フォトレジストパターニングのための統合乾式プロセス |
| US11988965B2 (en) | 2020-01-15 | 2024-05-21 | Lam Research Corporation | Underlayer for photoresist adhesion and dose reduction |
| CN118147641A (zh) * | 2024-03-22 | 2024-06-07 | 温州豪臣汽车部件有限公司 | 一种迎宾踏板的制作工艺 |
| US12105422B2 (en) | 2019-06-26 | 2024-10-01 | Lam Research Corporation | Photoresist development with halide chemistries |
| US12211691B2 (en) | 2018-12-20 | 2025-01-28 | Lam Research Corporation | Dry development of resists |
| US12346035B2 (en) | 2020-11-13 | 2025-07-01 | Lam Research Corporation | Process tool for dry removal of photoresist |
| US12474640B2 (en) | 2023-03-17 | 2025-11-18 | Lam Research Corporation | Integration of dry development and etch processes for EUV patterning in a single process chamber |
| US12504692B2 (en) | 2022-07-01 | 2025-12-23 | Lam Research Corporation | Cyclic development of metal oxide based photoresist for etch stop deterrence |
| US12518988B2 (en) | 2022-09-30 | 2026-01-06 | Samsung Electronics Co., Ltd. | Substrate processing system and substrate processing method using the same |
| US12577466B2 (en) | 2020-12-08 | 2026-03-17 | Lam Research Corporation | Photoresist development with organic vapor |
| US12601976B2 (en) | 2023-07-27 | 2026-04-14 | Lam Research Corporation | All-in-one dry development for metal-containing photoresist |
-
1999
- 1999-06-15 JP JP11168759A patent/JP2000356857A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12211691B2 (en) | 2018-12-20 | 2025-01-28 | Lam Research Corporation | Dry development of resists |
| JP7203677B2 (ja) | 2019-04-17 | 2023-01-13 | 東京エレクトロン株式会社 | パターン形成方法及びパターン形成システム |
| JP2020178022A (ja) * | 2019-04-17 | 2020-10-29 | 東京エレクトロン株式会社 | パターン形成方法及びパターン形成システム |
| US12105422B2 (en) | 2019-06-26 | 2024-10-01 | Lam Research Corporation | Photoresist development with halide chemistries |
| US12510825B2 (en) | 2019-06-26 | 2025-12-30 | Lam Research Corporation | Photoresist development with halide chemistries |
| US12510826B2 (en) | 2019-06-26 | 2025-12-30 | Lam Research Corporation | Photoresist development with halide chemistries |
| US12474638B2 (en) | 2020-01-15 | 2025-11-18 | Lam Research Corporation | Underlayer for photoresist adhesion and dose reduction |
| US11988965B2 (en) | 2020-01-15 | 2024-05-21 | Lam Research Corporation | Underlayer for photoresist adhesion and dose reduction |
| US12183604B2 (en) | 2020-07-07 | 2024-12-31 | Lam Research Corporation | Integrated dry processes for patterning radiation photoresist patterning |
| JP7557569B2 (ja) | 2020-07-07 | 2024-09-27 | ラム リサーチ コーポレーション | 照射フォトレジストパターニングのための統合乾式プロセス |
| US12278125B2 (en) | 2020-07-07 | 2025-04-15 | Lam Research Corporation | Integrated dry processes for patterning radiation photoresist patterning |
| JP2023093567A (ja) * | 2020-07-07 | 2023-07-04 | ラム リサーチ コーポレーション | 照射フォトレジストパターニングのための統合乾式プロセス |
| US12346035B2 (en) | 2020-11-13 | 2025-07-01 | Lam Research Corporation | Process tool for dry removal of photoresist |
| US12577466B2 (en) | 2020-12-08 | 2026-03-17 | Lam Research Corporation | Photoresist development with organic vapor |
| US12504692B2 (en) | 2022-07-01 | 2025-12-23 | Lam Research Corporation | Cyclic development of metal oxide based photoresist for etch stop deterrence |
| US12518988B2 (en) | 2022-09-30 | 2026-01-06 | Samsung Electronics Co., Ltd. | Substrate processing system and substrate processing method using the same |
| US12474640B2 (en) | 2023-03-17 | 2025-11-18 | Lam Research Corporation | Integration of dry development and etch processes for EUV patterning in a single process chamber |
| US12601976B2 (en) | 2023-07-27 | 2026-04-14 | Lam Research Corporation | All-in-one dry development for metal-containing photoresist |
| CN118147641A (zh) * | 2024-03-22 | 2024-06-07 | 温州豪臣汽车部件有限公司 | 一种迎宾踏板的制作工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0854390B1 (en) | Baking apparatus and baking method | |
| JP4853536B2 (ja) | 塗布、現像装置、塗布、現像方法及び記憶媒体 | |
| JP2741168B2 (ja) | シリコン基またはゲルマニウム基が含有されたフォトレジスト除去方法 | |
| JP2000356857A (ja) | パターン形成装置 | |
| JPH08339950A (ja) | フォトレジストパターン形成方法及びフォトレジスト処理装置 | |
| JP3648129B2 (ja) | 塗布現像処理方法及び塗布現像処理システム | |
| JP2001319863A (ja) | 塗布現像処理システム | |
| US20120302066A1 (en) | Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device | |
| KR101068752B1 (ko) | 도포, 현상 장치 및 도포, 현상 방법 및 컴퓨터 판독가능한 프로그램을 기록한 기록 매체 | |
| CN112584938B (zh) | 基板处理方法和基板处理装置 | |
| KR101347925B1 (ko) | 도포 처리 장치, 기판 처리 시스템, 도포 처리 방법 및컴퓨터 기억 매체 | |
| JP4080021B2 (ja) | 基板処理装置 | |
| JP2008218866A (ja) | パターン形成方法およびパターン形成装置 | |
| JP2829909B2 (ja) | レジスト処理方法及びレジスト処理装置 | |
| JP2004055766A (ja) | 処理方法及び処理装置 | |
| JPH07142356A (ja) | レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム | |
| JP4624936B2 (ja) | 基板の処理方法及びプログラム | |
| JP4859227B2 (ja) | パターン形成方法 | |
| TWI906128B (zh) | 製造半導體裝置的系統及其相關方法 | |
| JP2000164671A (ja) | 基板処理装置 | |
| JP2000353649A (ja) | 基板処理装置および基板処理方法 | |
| JP2000091224A (ja) | 加熱処理方法及び加熱処理装置 | |
| JP3793063B2 (ja) | 処理方法及び処理装置 | |
| JP3324902B2 (ja) | 加熱処理装置及び加熱処理方法 | |
| JP3113040B2 (ja) | 半導体装置の製造方法 |