JP2000357687A - 半導体装置の製造方法およびプラズマｃｖｄ装置 - Google Patents
半導体装置の製造方法およびプラズマｃｖｄ装置Info
- Publication number
- JP2000357687A JP2000357687A JP11168619A JP16861999A JP2000357687A JP 2000357687 A JP2000357687 A JP 2000357687A JP 11168619 A JP11168619 A JP 11168619A JP 16861999 A JP16861999 A JP 16861999A JP 2000357687 A JP2000357687 A JP 2000357687A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- heating
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【課題】変質層による信頼性の低下を招かない、高密度
プラズマＣＶＤ法を用いたＣＨ3 −ＳｉＯ2 膜／ＳｉＯ
Ｆ膜の形成方法を実現すること。 【解決手段】シリコン基板１上にＣＨ3 −ＳｉＯ2 膜２
を形成し、次に酸素イオン衝撃を用いずに基板温度を昇
温し、次に高密度プラズマＣＶＤ法を用いてＣＨ 3 −Ｓ
ｉＯ2 膜２上にＳｉＯＦ膜４を形成する。
プラズマＣＶＤ法を用いたＣＨ3 −ＳｉＯ2 膜／ＳｉＯ
Ｆ膜の形成方法を実現すること。 【解決手段】シリコン基板１上にＣＨ3 −ＳｉＯ2 膜２
を形成し、次に酸素イオン衝撃を用いずに基板温度を昇
温し、次に高密度プラズマＣＶＤ法を用いてＣＨ 3 −Ｓ
ｉＯ2 膜２上にＳｉＯＦ膜４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、高密度プラズマＣ
ＶＤ法を用いた低誘電率絶縁膜の形成工程を有する半導
体装置の製造方法および高密度プラズマを用いたプラズ
マＣＶＤ装置に関する。
ＶＤ法を用いた低誘電率絶縁膜の形成工程を有する半導
体装置の製造方法および高密度プラズマを用いたプラズ
マＣＶＤ装置に関する。
【０００２】
【従来の技術】半導体装置の高集積化・高速化に伴い配
線間容量および層間容量の低減化が求められており、そ
のために金属配線の低抵抗化技術および層間絶縁膜の低
誘電率化技術の開発が今後必須となっている。
線間容量および層間容量の低減化が求められており、そ
のために金属配線の低抵抗化技術および層間絶縁膜の低
誘電率化技術の開発が今後必須となっている。
【０００３】従来より層間絶縁膜としては、プラズマＣ
ＶＤ法によるＳｉＯ2 膜が使用されている。このＳｉＯ
2 膜の比誘電率（ｋ）は４．１程度である。より比誘電
率が低い層間絶縁膜として、塗布法による絶縁膜と高密
度プラズマＣＶＤ法による絶縁膜との積層絶縁膜が検討
されている。
ＶＤ法によるＳｉＯ2 膜が使用されている。このＳｉＯ
2 膜の比誘電率（ｋ）は４．１程度である。より比誘電
率が低い層間絶縁膜として、塗布法による絶縁膜と高密
度プラズマＣＶＤ法による絶縁膜との積層絶縁膜が検討
されている。
【０００４】図４に、この種の積層絶縁膜を低誘電率層
間絶縁膜に用いて配線間容量等の低減化を図った多層配
線の工程断面図を示す。
間絶縁膜に用いて配線間容量等の低減化を図った多層配
線の工程断面図を示す。
【０００５】まず、図４（ａ）に示すように、素子（不
図示）が集積形成されたシリコン基板８１上に、ポリメ
チルシロキサンを溶解させたワニスを用い、塗布法によ
りＣＨ3 −ＳｉＯ2 膜（第１の低誘電率絶縁膜）８２を
形成する。
図示）が集積形成されたシリコン基板８１上に、ポリメ
チルシロキサンを溶解させたワニスを用い、塗布法によ
りＣＨ3 −ＳｉＯ2 膜（第１の低誘電率絶縁膜）８２を
形成する。
【０００６】次に図４（ｂ）に示すように、ＣＨ3 −Ｓ
ｉＯ2 膜８２の表面に配線溝を形成し、配線溝をＡｌで
埋め込んで第１層目のＡｌ配線８３を形成する。Ａｌ配
線８３は素子と接続する。
ｉＯ2 膜８２の表面に配線溝を形成し、配線溝をＡｌで
埋め込んで第１層目のＡｌ配線８３を形成する。Ａｌ配
線８３は素子と接続する。
【０００７】次に高密度プラズマＣＶＤ装置の反応容器
内にシリコン基板８１を搬入し、真空ポンプにより反応
容器内を真空排気し、反応容器内に酸素（Ｏ2 ）とアル
ゴン（Ａｒ）の混合ガスを導入し、その後混合ガスをプ
ラズマ化し、酸素イオン、Ａｒイオンをシリコン基板８
１に衝突させることによって、４００℃まで基板温度を
昇温する。
内にシリコン基板８１を搬入し、真空ポンプにより反応
容器内を真空排気し、反応容器内に酸素（Ｏ2 ）とアル
ゴン（Ａｒ）の混合ガスを導入し、その後混合ガスをプ
ラズマ化し、酸素イオン、Ａｒイオンをシリコン基板８
１に衝突させることによって、４００℃まで基板温度を
昇温する。
【０００８】ここで、高密度プラズマＣＶＤ装置には、
高密度プラズマの生成手段の違いによって誘導結合タイ
プ、電子サイクロトロン共鳴タイプ、ヘリコン波励起タ
イプなどいくつかのタイプがあるが、いずれのタイプに
おいても、高密度プラズマから基板への入熱が大きいた
めに、基板の加熱機構を備えていない。すなわち、従来
の高密度プラズマＣＶＤ装置は、プラズマからのイオン
衝撃による加熱のみで、基板温度を成膜に必要な温度ま
で昇温する構成になっている。
高密度プラズマの生成手段の違いによって誘導結合タイ
プ、電子サイクロトロン共鳴タイプ、ヘリコン波励起タ
イプなどいくつかのタイプがあるが、いずれのタイプに
おいても、高密度プラズマから基板への入熱が大きいた
めに、基板の加熱機構を備えていない。すなわち、従来
の高密度プラズマＣＶＤ装置は、プラズマからのイオン
衝撃による加熱のみで、基板温度を成膜に必要な温度ま
で昇温する構成になっている。
【０００９】また、上記イオン衝撃による加熱工程の
際、ＣＨ3 −ＳｉＯ2 膜８２の表面は酸素イオン衝撃に
よって、あるいは酸素ラジカルに晒されることによって
酸化されるため、その表面には変質層８４が形成され
る。
際、ＣＨ3 −ＳｉＯ2 膜８２の表面は酸素イオン衝撃に
よって、あるいは酸素ラジカルに晒されることによって
酸化されるため、その表面には変質層８４が形成され
る。
【００１０】次に図４（ｃ）に示すように、反応容器内
に原料ガスであるＳｉＦ4 ，Ｏ2 をそれぞれ２０ＳＣＣ
Ｍ，４０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒｒに保
ち、高密度プラズマＣＶＤ法によりＳｉＯＦ膜（第２の
低誘電率絶縁膜）８５を全面に形成する。
に原料ガスであるＳｉＦ4 ，Ｏ2 をそれぞれ２０ＳＣＣ
Ｍ，４０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒｒに保
ち、高密度プラズマＣＶＤ法によりＳｉＯＦ膜（第２の
低誘電率絶縁膜）８５を全面に形成する。
【００１１】ここでは、プラズマ源として誘導結合型
（ＩＣＰ型）を用い、投入電力は２０００Ｗとする。一
般にＳｉＯＦ膜は誘電率が小さいがその反面吸湿性が高
いという欠点があるが、図４（ｃ）の工程のように、高
密度プラズマＣＶＤ法によりＳｉＯＦ膜８５を形成すれ
ば、耐吸湿性に優れた膜質が得られる。この後、ＳｉＯ
Ｆ膜８５上に図示しない第２層目のＡｌ配線を形成す
る。
（ＩＣＰ型）を用い、投入電力は２０００Ｗとする。一
般にＳｉＯＦ膜は誘電率が小さいがその反面吸湿性が高
いという欠点があるが、図４（ｃ）の工程のように、高
密度プラズマＣＶＤ法によりＳｉＯＦ膜８５を形成すれ
ば、耐吸湿性に優れた膜質が得られる。この後、ＳｉＯ
Ｆ膜８５上に図示しない第２層目のＡｌ配線を形成す
る。
【００１２】ところで、この種の従来の多層配線の形成
方法には、以下のような問題があった。従来の多層配線
の形成方法では、Ａｌ配線８３の近傍に変質層８４が形
成される。この変質層８４は、下記の化学式に示すよう
に、ＣＨ3 −ＳｉＯ2 膜８２の構成材料であるメチルポ
リシロキサン内のメチル基が酸化されて脱離することに
より形成される。
方法には、以下のような問題があった。従来の多層配線
の形成方法では、Ａｌ配線８３の近傍に変質層８４が形
成される。この変質層８４は、下記の化学式に示すよう
に、ＣＨ3 −ＳｉＯ2 膜８２の構成材料であるメチルポ
リシロキサン内のメチル基が酸化されて脱離することに
より形成される。
【００１３】 (CH3 -SiO3/2 )n ＋2O2 →(OH-SiO3/2 )n ＋CO2 ＋H2 O （ｎ：整数） 変質層８４は水分を含有する無機酸化膜であるため、比
誘電率の上昇を招くという問題があった。さらに、ＣＨ
3 −ＳｉＯ2 膜８２から炭酸ガス（ＣＯ2 ）や水（Ｈ2
Ｏ）が放出され、膜収縮が起こるという問題もあった。
誘電率の上昇を招くという問題があった。さらに、ＣＨ
3 −ＳｉＯ2 膜８２から炭酸ガス（ＣＯ2 ）や水（Ｈ2
Ｏ）が放出され、膜収縮が起こるという問題もあった。
【００１４】変質層８４は水分子の吸収サイトとして働
くＯＨ基を有する。水分子は水素結合によってＯＨ基に
吸着する。変質層８４に吸着した水分子は加熱時に水を
放出する。また、ＯＨ基自らも脱水縮合して水分子を形
成・放出する。
くＯＨ基を有する。水分子は水素結合によってＯＨ基に
吸着する。変質層８４に吸着した水分子は加熱時に水を
放出する。また、ＯＨ基自らも脱水縮合して水分子を形
成・放出する。
【００１５】このようにして変質層８４から放出された
水分子はその上部のＳｉＯＦ膜８５中のＦと反応し、そ
の結果ＨＦが形成される。このＨＦはＳｉＯＦ膜８５の
比誘電率を上昇させる。さらに上記ＨＦは変質層８４周
辺のＡｌ配線８３を腐食させたり、ＣＨ3 −ＳｉＯ2 膜
８２とＳｉＯＦ膜８５との密着性を劣化させ、膜剥がれ
を引き起こす。
水分子はその上部のＳｉＯＦ膜８５中のＦと反応し、そ
の結果ＨＦが形成される。このＨＦはＳｉＯＦ膜８５の
比誘電率を上昇させる。さらに上記ＨＦは変質層８４周
辺のＡｌ配線８３を腐食させたり、ＣＨ3 −ＳｉＯ2 膜
８２とＳｉＯＦ膜８５との密着性を劣化させ、膜剥がれ
を引き起こす。
【００１６】また、ＣＨ3 −ＳｉＯ2 膜８２のように、
塗布法により形成した低誘電率絶縁膜は一般に密度が小
さい。そのため、酸素ラジカルがＣＨ3 −ＳｉＯ2 膜８
２の表面のみでなく膜中深くまで侵入し、膜全体に変質
層８４が広がる恐れがある。この場合、上述した問題は
より深刻になる。
塗布法により形成した低誘電率絶縁膜は一般に密度が小
さい。そのため、酸素ラジカルがＣＨ3 −ＳｉＯ2 膜８
２の表面のみでなく膜中深くまで侵入し、膜全体に変質
層８４が広がる恐れがある。この場合、上述した問題は
より深刻になる。
【００１７】
【発明が解決しようとする課題】上述の如く、配線間容
量等の低減化を図るために、配線が埋込み形成され、塗
布法により形成した第１の低誘電率絶縁膜上に、高密度
プラズマＣＶＤ法により第２の低誘電率絶縁膜を形成す
ることが提案されている。
量等の低減化を図るために、配線が埋込み形成され、塗
布法により形成した第１の低誘電率絶縁膜上に、高密度
プラズマＣＶＤ法により第２の低誘電率絶縁膜を形成す
ることが提案されている。
【００１８】ここで、高密度プラズマから基板への入熱
が大きいことから、従来は、第２の低誘電率絶縁膜を形
成する際に、酸素を含む高密度プラズマからのイオン衝
撃による加熱のみで成膜に必要な温度まで基板温度を昇
温していた。
が大きいことから、従来は、第２の低誘電率絶縁膜を形
成する際に、酸素を含む高密度プラズマからのイオン衝
撃による加熱のみで成膜に必要な温度まで基板温度を昇
温していた。
【００１９】しかし、その際に、第１の低誘電率絶縁膜
が酸化されることによって配線近傍に水分子の吸収サイ
トを有する変質層が形成され、この変質層から水分子が
放出されることによって第２の低誘電率絶縁膜の比誘電
率上昇、配線腐食、密着性の劣化（膜剥がれ）などが生
じ、第１および第２の低誘電率絶縁膜の信頼性が低下す
るという問題があった。
が酸化されることによって配線近傍に水分子の吸収サイ
トを有する変質層が形成され、この変質層から水分子が
放出されることによって第２の低誘電率絶縁膜の比誘電
率上昇、配線腐食、密着性の劣化（膜剥がれ）などが生
じ、第１および第２の低誘電率絶縁膜の信頼性が低下す
るという問題があった。
【００２０】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、以上述べた変質層によ
る信頼性の低下を招かずに、高密度プラズマＣＶＤ法を
用いて低誘電率絶縁膜を形成することができる半導体装
置の製造方法およびプラズマＣＶＤ装置を提供すること
にある。
ので、その目的とするところは、以上述べた変質層によ
る信頼性の低下を招かずに、高密度プラズマＣＶＤ法を
用いて低誘電率絶縁膜を形成することができる半導体装
置の製造方法およびプラズマＣＶＤ装置を提供すること
にある。
【００２１】
【課題を解決するための手段】［構成］上記目的を達成
するために、本発明に係る半導体装置の製造方法は、半
導体基板上に比誘電率３．９以下の第１の絶縁膜を形成
する第１の工程と、前記第１の絶縁膜上にシリコンおよ
び酸素を含む第２の絶縁膜を高密度プラズマＣＶＤ法を
用いて形成する第２の工程とを有する半導体装置の製造
方法において、前記第１の工程と前記第２の工程との間
に、イオン衝撃による加熱方法を用いない加熱方法によ
って、前記第２の絶縁膜の成膜温度まで前記半導体基板
の温度を昇温する第３の工程とを有している。
するために、本発明に係る半導体装置の製造方法は、半
導体基板上に比誘電率３．９以下の第１の絶縁膜を形成
する第１の工程と、前記第１の絶縁膜上にシリコンおよ
び酸素を含む第２の絶縁膜を高密度プラズマＣＶＤ法を
用いて形成する第２の工程とを有する半導体装置の製造
方法において、前記第１の工程と前記第２の工程との間
に、イオン衝撃による加熱方法を用いない加熱方法によ
って、前記第２の絶縁膜の成膜温度まで前記半導体基板
の温度を昇温する第３の工程とを有している。
【００２２】また、本発明に係る半導体製造装置は、半
導体基板を収容し、成膜を行うところの成膜容器と、こ
の成膜容器内に高密度のプラズマを生成するプラズマ生
成手段と、前記半導体基板を前記プラズマを利用せずに
加熱する加熱手段とを備えている。
導体基板を収容し、成膜を行うところの成膜容器と、こ
の成膜容器内に高密度のプラズマを生成するプラズマ生
成手段と、前記半導体基板を前記プラズマを利用せずに
加熱する加熱手段とを備えている。
【００２３】このような構成の半導体装置の製造方法お
よびプラズマＣＶＤ装置であれば、高密度プラズマ中の
イオンの衝撃による変質層の発生、特に酸素を含む高密
度プラズマ中の酸素イオン衝撃による変質層の発生を防
止できるので、変質層による第１および第２の絶縁膜
（低誘電率絶縁膜）の信頼性の低下を防止できるように
なる。
よびプラズマＣＶＤ装置であれば、高密度プラズマ中の
イオンの衝撃による変質層の発生、特に酸素を含む高密
度プラズマ中の酸素イオン衝撃による変質層の発生を防
止できるので、変質層による第１および第２の絶縁膜
（低誘電率絶縁膜）の信頼性の低下を防止できるように
なる。
【００２４】また、本発明に係る他の半導体装置の製造
方法は、半導体基板上に比誘電率３．９以下の第１の絶
縁膜を形成する第１の工程と、前記第１の絶縁膜上にシ
リコンおよび酸素を含む第２の絶縁膜を高密度プラズマ
ＣＶＤ法を用いて形成する第２の工程とを有する半導体
装置の製造方法において、前記第１の工程と前記第２の
工程との間に、前記半導体基板にバイアス電圧を印加し
ながら行うイオン衝撃による加熱方法を用いて、前記第
２の絶縁膜の成膜温度まで前記半導体基板の温度を昇温
する第３の工程を有することを特徴とする。
方法は、半導体基板上に比誘電率３．９以下の第１の絶
縁膜を形成する第１の工程と、前記第１の絶縁膜上にシ
リコンおよび酸素を含む第２の絶縁膜を高密度プラズマ
ＣＶＤ法を用いて形成する第２の工程とを有する半導体
装置の製造方法において、前記第１の工程と前記第２の
工程との間に、前記半導体基板にバイアス電圧を印加し
ながら行うイオン衝撃による加熱方法を用いて、前記第
２の絶縁膜の成膜温度まで前記半導体基板の温度を昇温
する第３の工程を有することを特徴とする。
【００２５】このような構成の半導体装置の製造方法で
あれば、運動エネルギーの高いイオン（高エネルギーイ
オン）によるイオン衝撃によって加熱を行えるので、変
質層が形成されてもその厚さを薄くでき、変質層による
第１および第２の絶縁膜（低誘電率絶縁膜）の信頼性の
低下を防止できるようになる。
あれば、運動エネルギーの高いイオン（高エネルギーイ
オン）によるイオン衝撃によって加熱を行えるので、変
質層が形成されてもその厚さを薄くでき、変質層による
第１および第２の絶縁膜（低誘電率絶縁膜）の信頼性の
低下を防止できるようになる。
【００２６】変質層の厚さを薄くできる理由は、高エネ
ルギーイオンの衝撃によって第１の絶縁膜の表面から浅
い領域のみが収縮して織密になり、高エネルギーイオン
が膜中に侵入（拡散）することが抑制されるからであ
る。
ルギーイオンの衝撃によって第１の絶縁膜の表面から浅
い領域のみが収縮して織密になり、高エネルギーイオン
が膜中に侵入（拡散）することが抑制されるからであ
る。
【００２７】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。
の実施の形態（以下、実施形態という）を説明する。
【００２８】（第１の実施形態）図１は、本発明の第１
の実施形態に係る低誘電率層間絶縁膜を用いた多層配線
の形成方法を示す工程断面図である。
の実施形態に係る低誘電率層間絶縁膜を用いた多層配線
の形成方法を示す工程断面図である。
【００２９】まず、図１（ａ）に示すように、素子（不
図示）が集積形成されたシリコン基板１上に、ポリメチ
ルシロキサンを溶解させたワニスを用い、塗布法により
ＣＨ 3 −ＳｉＯ2 膜２（第１の絶縁膜）を形成する。
図示）が集積形成されたシリコン基板１上に、ポリメチ
ルシロキサンを溶解させたワニスを用い、塗布法により
ＣＨ 3 −ＳｉＯ2 膜２（第１の絶縁膜）を形成する。
【００３０】次に図１（ｂ）に示すように、ＣＨ3 −Ｓ
ｉＯ2 膜２の表面に配線溝を形成し、配線溝をＡｌで埋
め込んで第１層目のＡｌ配線３を形成する。ここまで
は、従来方法と同じである。
ｉＯ2 膜２の表面に配線溝を形成し、配線溝をＡｌで埋
め込んで第１層目のＡｌ配線３を形成する。ここまで
は、従来方法と同じである。
【００３１】次に誘導結合タイプの高密度プラズマＣＶ
Ｄ装置の反応容器内にシリコン基板１を搬入し、反応容
器内に設けられた基板支持台上に載置した後、真空ポン
プにより反応容器内を真空排気する。
Ｄ装置の反応容器内にシリコン基板１を搬入し、反応容
器内に設けられた基板支持台上に載置した後、真空ポン
プにより反応容器内を真空排気する。
【００３２】ここでは、誘導結合タイプの高密度プラズ
マＣＶＤ装置を用いているが、高密度プラズマＣＶＤ装
置はいずれのタイプでもよい。ただし、基板支持台は、
従来の高密度プラズマＣＶＤ装置とは異なり、抵抗加熱
ヒーターを備えたものである。
マＣＶＤ装置を用いているが、高密度プラズマＣＶＤ装
置はいずれのタイプでもよい。ただし、基板支持台は、
従来の高密度プラズマＣＶＤ装置とは異なり、抵抗加熱
ヒーターを備えたものである。
【００３３】次に抵抗加熱ヒーターによってシリコン基
板１を加熱し、基板温度を４００℃に設定する。このと
き、イオン衝撃による加熱方法を併用してもよいが、そ
の際には変質層が形成されることを防止するために、酸
化性のガスを使用しないことが重要である。さらに、上
記イオン衝撃による加熱方法を併用する際には、基板バ
イアスを併用することが効果的である。すなわち、より
簡単に所定の温度（ここでは４００℃）まで加熱でき
る。
板１を加熱し、基板温度を４００℃に設定する。このと
き、イオン衝撃による加熱方法を併用してもよいが、そ
の際には変質層が形成されることを防止するために、酸
化性のガスを使用しないことが重要である。さらに、上
記イオン衝撃による加熱方法を併用する際には、基板バ
イアスを併用することが効果的である。すなわち、より
簡単に所定の温度（ここでは４００℃）まで加熱でき
る。
【００３４】このとき、従来方法とは異なり、ＣＨ3 −
ＳｉＯ2 膜２のＡｌ配線３の近傍に変質層が形成される
ことはない。その理由は、本実施形態では、酸素イオン
衝撃による加熱方法ではなく、抵抗加熱ヒーターを用い
た加熱方法により、ＳｉＯＦ膜４の成膜に必要な温度ま
で基板温度を昇温しているので、ＣＨ3 −ＳｉＯ2 膜２
は酸化されないからである。
ＳｉＯ2 膜２のＡｌ配線３の近傍に変質層が形成される
ことはない。その理由は、本実施形態では、酸素イオン
衝撃による加熱方法ではなく、抵抗加熱ヒーターを用い
た加熱方法により、ＳｉＯＦ膜４の成膜に必要な温度ま
で基板温度を昇温しているので、ＣＨ3 −ＳｉＯ2 膜２
は酸化されないからである。
【００３５】次に図１（ｃ）に示すように、反応容器内
に原料ガスであるＳｉＦ4 ，Ｏ2 をそれぞれ２０ＳＣＣ
Ｍ，４０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒｒに保
ち、投入電力２０００Ｗでもって高密度プラズマＣＶＤ
法によりＳｉＯＦ膜４（第２の絶縁膜）を全面に形成す
る。
に原料ガスであるＳｉＦ4 ，Ｏ2 をそれぞれ２０ＳＣＣ
Ｍ，４０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒｒに保
ち、投入電力２０００Ｗでもって高密度プラズマＣＶＤ
法によりＳｉＯＦ膜４（第２の絶縁膜）を全面に形成す
る。
【００３６】この後、周知の方法に従って、ＳｉＯＦ膜
４上に図示しない第２層目以降のＡｌ配線を形成する。
４上に図示しない第２層目以降のＡｌ配線を形成する。
【００３７】以上述べたように本実施形態によれば、酸
素イオン衝撃によらずに加熱を行うので、ＨＦの発生原
因となる変質層が形成されず、したがってＨＦによるＳ
ｉＯＦ膜４の比誘電率の上昇、ＨＦによるＡｌ配線３の
腐食、密着性の劣化（膜剥がれ）など変質層による信頼
性の低下を招かずに、高密度プラズマＣＶＤ法を用いて
低誘電率層間絶縁膜（ＣＨ3 −ＳｉＯ2 膜２，ＳｉＯＦ
膜４）を形成することができるようになる。
素イオン衝撃によらずに加熱を行うので、ＨＦの発生原
因となる変質層が形成されず、したがってＨＦによるＳ
ｉＯＦ膜４の比誘電率の上昇、ＨＦによるＡｌ配線３の
腐食、密着性の劣化（膜剥がれ）など変質層による信頼
性の低下を招かずに、高密度プラズマＣＶＤ法を用いて
低誘電率層間絶縁膜（ＣＨ3 −ＳｉＯ2 膜２，ＳｉＯＦ
膜４）を形成することができるようになる。
【００３８】（第２の実施形態）図２は、本発明の第２
の実施形態に係る低誘電率層間絶縁膜を用いた多層配線
の形成方法を示す工程断面図である。なお、図１と対応
する部分には図１と同一符号を付してあり、詳細な説明
は省略する。
の実施形態に係る低誘電率層間絶縁膜を用いた多層配線
の形成方法を示す工程断面図である。なお、図１と対応
する部分には図１と同一符号を付してあり、詳細な説明
は省略する。
【００３９】まず、図２（ａ）に示すように、第１の実
施形態と同様に、シリコン基板１上にＣＨ3 −ＳｉＯ2
膜２、Ａｌ配線３を形成する。
施形態と同様に、シリコン基板１上にＣＨ3 −ＳｉＯ2
膜２、Ａｌ配線３を形成する。
【００４０】次に誘導結合タイプの高密度プラズマＣＶ
Ｄ装置の反応容器内にシリコン基板１を搬入し、反応容
器内に設けられた基板支持台上に載置した後、真空ポン
プにより反応容器内を真空排気する。
Ｄ装置の反応容器内にシリコン基板１を搬入し、反応容
器内に設けられた基板支持台上に載置した後、真空ポン
プにより反応容器内を真空排気する。
【００４１】ここでは、上記基板支持台は、従来の高密
度プラズマＣＶＤ装置と同様に、抵抗加熱ヒーターは備
えていない。ただし、高周波電源に繋がっており、バイ
アス電圧を印加できるようになっている。
度プラズマＣＶＤ装置と同様に、抵抗加熱ヒーターは備
えていない。ただし、高周波電源に繋がっており、バイ
アス電圧を印加できるようになっている。
【００４２】次に基板支持台に高周波電源によリ電力１
５００Ｗにてバイアス電圧を印加するとともに、反応容
器内にＯ2 とＡｒの混合ガスを導入し、このガス混合ガ
スをプラズマ化し、酸素イオンを半導体基板に衝突させ
て、４００℃まで基板温度を昇温する。
５００Ｗにてバイアス電圧を印加するとともに、反応容
器内にＯ2 とＡｒの混合ガスを導入し、このガス混合ガ
スをプラズマ化し、酸素イオンを半導体基板に衝突させ
て、４００℃まで基板温度を昇温する。
【００４３】このような加熱方法を用いることによっ
て、図２（ｂ）に示すように、ＣＨ3−ＳｉＯ2 膜２の
酸化による変質層５の形成を最小限に抑制できる。これ
は、基板バイアス効果によりイオンの運動エネルギーが
増大し、ＣＨ3 −ＳｉＯ2 膜２の表面から浅い領域のみ
が酸化により収縮織密化し、酸素イオンや酸素ラジカル
が膜中に侵入（拡散）しにくくなったためと考えられ
る。
て、図２（ｂ）に示すように、ＣＨ3−ＳｉＯ2 膜２の
酸化による変質層５の形成を最小限に抑制できる。これ
は、基板バイアス効果によりイオンの運動エネルギーが
増大し、ＣＨ3 −ＳｉＯ2 膜２の表面から浅い領域のみ
が酸化により収縮織密化し、酸素イオンや酸素ラジカル
が膜中に侵入（拡散）しにくくなったためと考えられ
る。
【００４４】これに対して、従来方法では、イオンの運
動エネルギーがそれほど高くなかったので、ＣＨ3 −Ｓ
ｉＯ2 膜２の表面の収縮緻密化が起こらず、ＣＨ3 −Ｓ
ｉＯ 2 膜２中に酸素イオンや酸素ラジカルが容易に侵入
（拡散）し、図４（ｂ）に示したような厚い変質層８４
が形成される。
動エネルギーがそれほど高くなかったので、ＣＨ3 −Ｓ
ｉＯ2 膜２の表面の収縮緻密化が起こらず、ＣＨ3 −Ｓ
ｉＯ 2 膜２中に酸素イオンや酸素ラジカルが容易に侵入
（拡散）し、図４（ｂ）に示したような厚い変質層８４
が形成される。
【００４５】次に図２（ｃ）に示すように、反応容器内
に原料ガスであるＳｉＦ4 ，Ｏ2 をそれぞれ２０ＳＣＣ
Ｍ，４０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒｒに保
ち、投入電力２０００Ｗでもって高密度プラズマＣＶＤ
法によりＳｉＯＦ膜４を全面に形成する。
に原料ガスであるＳｉＦ4 ，Ｏ2 をそれぞれ２０ＳＣＣ
Ｍ，４０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒｒに保
ち、投入電力２０００Ｗでもって高密度プラズマＣＶＤ
法によりＳｉＯＦ膜４を全面に形成する。
【００４６】この後、周知の方法に従って、ＳｉＯＦ膜
４上に図示しない第２層目以降のＡｌ配線を形成する。
４上に図示しない第２層目以降のＡｌ配線を形成する。
【００４７】以上述べたように本実施形態によれば、高
エネルギーの酸素イオン衝撃によって加熱を行うので、
ＨＦの発生原因となる変質層５の形成を最小限に抑制で
き、したがって変質層５による信頼性の低下を実質的に
招かずに、高密度プラズマＣＶＤ法を用いて低誘電率層
間絶縁膜（ＣＨ3 −ＳｉＯ2 膜２，ＳｉＯＦ膜４）を形
成することができるようになる。
エネルギーの酸素イオン衝撃によって加熱を行うので、
ＨＦの発生原因となる変質層５の形成を最小限に抑制で
き、したがって変質層５による信頼性の低下を実質的に
招かずに、高密度プラズマＣＶＤ法を用いて低誘電率層
間絶縁膜（ＣＨ3 −ＳｉＯ2 膜２，ＳｉＯＦ膜４）を形
成することができるようになる。
【００４８】（第３の実施形態）本実施形態が第２の実
施形態と異なる点は、Ｏ2 とＡｒとの混合ガスの代わり
にＮ2 を用いることにある。すなわち、Ｎ2 をプラズマ
化し、基板支持台に高周波電源によりバイアス電圧を印
加することにより、高エネルギーのＮイオン衝撃によっ
て４００℃まで基板温度を昇温することにある。
施形態と異なる点は、Ｏ2 とＡｒとの混合ガスの代わり
にＮ2 を用いることにある。すなわち、Ｎ2 をプラズマ
化し、基板支持台に高周波電源によりバイアス電圧を印
加することにより、高エネルギーのＮイオン衝撃によっ
て４００℃まで基板温度を昇温することにある。
【００４９】本実施形態の場合、酸素を用いずに昇温を
行うので、上述した従来技術の問題は起こらない。ま
た、高エネルギーのＮイオンを用いているので、ＣＨ3
−ＳｉＯ2 膜２の表面から浅い領域のみが窒化により収
縮織密化し、窒素イオンや窒素ラジカルが膜中に侵入
（拡散）しにくくなるため、窒化の影響を最小限に抑制
することができる。
行うので、上述した従来技術の問題は起こらない。ま
た、高エネルギーのＮイオンを用いているので、ＣＨ3
−ＳｉＯ2 膜２の表面から浅い領域のみが窒化により収
縮織密化し、窒素イオンや窒素ラジカルが膜中に侵入
（拡散）しにくくなるため、窒化の影響を最小限に抑制
することができる。
【００５０】以上述べたように本実施形態によれば、高
エネルギーの窒素イオン衝撃によって加熱を行うので、
ＨＦの発生原因となる変質層は形成せれず、したがって
ＨＦによる変質層による信頼性の低下を招かずに、高密
度プラズマＣＶＤ法を用いて低誘電率層間絶縁膜（ＣＨ
3 −ＳｉＯ2 膜２，ＳｉＯＦ膜４）を形成することがで
きるようになる。
エネルギーの窒素イオン衝撃によって加熱を行うので、
ＨＦの発生原因となる変質層は形成せれず、したがって
ＨＦによる変質層による信頼性の低下を招かずに、高密
度プラズマＣＶＤ法を用いて低誘電率層間絶縁膜（ＣＨ
3 −ＳｉＯ2 膜２，ＳｉＯＦ膜４）を形成することがで
きるようになる。
【００５１】（第４の実施形態）図３は、本発明の第４
の実施形態に係る低誘電率層間絶縁膜を用いた多層配線
の形成方法を示す工程断面図である。なお、図１と対応
する部分には図１と同一符号を付してあり、詳細な説明
は省略する。
の実施形態に係る低誘電率層間絶縁膜を用いた多層配線
の形成方法を示す工程断面図である。なお、図１と対応
する部分には図１と同一符号を付してあり、詳細な説明
は省略する。
【００５２】まず、図３（ａ）に示すように、第１の実
施形態と同様に、シリコン基板１上にＣＨ3 −ＳｉＯ2
膜２（第１の絶縁膜）、Ａｌ配線３を形成する。
施形態と同様に、シリコン基板１上にＣＨ3 −ＳｉＯ2
膜２（第１の絶縁膜）、Ａｌ配線３を形成する。
【００５３】次に誘導結合タイプの高密度プラズマＣＶ
Ｄ装置の反応容器内にシリコン基板１を搬入し、反応容
器内に設けられた基板支持台上に載置した後、真空ポン
プにより反応容器内を真空排気する。
Ｄ装置の反応容器内にシリコン基板１を搬入し、反応容
器内に設けられた基板支持台上に載置した後、真空ポン
プにより反応容器内を真空排気する。
【００５４】ここでは、上記基板支持台は、従来の高密
度プラズマＣＶＤ装置と同様に、抵抗加熱ヒーターを備
えていない。
度プラズマＣＶＤ装置と同様に、抵抗加熱ヒーターを備
えていない。
【００５５】次に図３（ｂ）に示すように、反応容器内
に成膜用の原料ガスであるＳｉＨ4，Ｏ2 をそれぞれ2０
ＳＣＣＭ，4０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒ
ｒに保ち、シリコン基板１を加熱しないで厚さ５０ｎｍ
のシリコン酸化膜６（第２の絶縁膜）を全面に形成す
る。
に成膜用の原料ガスであるＳｉＨ4，Ｏ2 をそれぞれ2０
ＳＣＣＭ，4０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒ
ｒに保ち、シリコン基板１を加熱しないで厚さ５０ｎｍ
のシリコン酸化膜６（第２の絶縁膜）を全面に形成す
る。
【００５６】次に反応容器内にＯ2 とＡｒの混合ガスを
導入し、このガス混合ガスをプラズマ化し、酸素イオン
衝撃によって４００℃まで基板温度を昇温するが、その
際、シリコン酸化膜６がＣＨ3 −ＳｉＯ2 膜２の保護膜
として働き、図３（ｃ）に示すように、ＣＨ3 −ＳｉＯ
2 膜２の酸化による変質層５の形成を最小限に抑制でき
る。
導入し、このガス混合ガスをプラズマ化し、酸素イオン
衝撃によって４００℃まで基板温度を昇温するが、その
際、シリコン酸化膜６がＣＨ3 −ＳｉＯ2 膜２の保護膜
として働き、図３（ｃ）に示すように、ＣＨ3 −ＳｉＯ
2 膜２の酸化による変質層５の形成を最小限に抑制でき
る。
【００５７】次に図３（ｄ）に示すように、反応容器内
に原料ガスであるＳｉＦ4 ，Ｏ2 をそれぞれ２０ＳＣＣ
Ｍ，４０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒｒに保
ち、投入電力２０００Ｗでもって高密度プラズマＣＶＤ
法によりＳｉＯＦ膜４（第３の絶縁膜）を全面に形成す
る。
に原料ガスであるＳｉＦ4 ，Ｏ2 をそれぞれ２０ＳＣＣ
Ｍ，４０ＳＣＣＭ導入し、圧力を５．０ｍＴｏｒｒに保
ち、投入電力２０００Ｗでもって高密度プラズマＣＶＤ
法によりＳｉＯＦ膜４（第３の絶縁膜）を全面に形成す
る。
【００５８】この後、周知の方法に従って、ＳｉＯＦ膜
４上に図示しない第２層目以降のＡｌ配線を形成する。
４上に図示しない第２層目以降のＡｌ配線を形成する。
【００５９】以上述べたように本実施形態によれば、Ｃ
Ｈ3 −ＳｉＯ2 膜２の表面をシリコン酸化膜６で保護し
た状態で、高エネルギーの酸素イオン衝撃によって加熱
を行うので、ＨＦの発生原因となる変質層５の形成を最
小限に抑制でき、したがって変質層５による信頼性の低
下を実質的に招かずに、高密度プラズマＣＶＤ法を用い
て低誘電率層間絶縁膜（ＣＨ3 −ＳｉＯ2 膜２，ＳｉＯ
Ｆ膜４）を形成することができるようになる。
Ｈ3 −ＳｉＯ2 膜２の表面をシリコン酸化膜６で保護し
た状態で、高エネルギーの酸素イオン衝撃によって加熱
を行うので、ＨＦの発生原因となる変質層５の形成を最
小限に抑制でき、したがって変質層５による信頼性の低
下を実質的に招かずに、高密度プラズマＣＶＤ法を用い
て低誘電率層間絶縁膜（ＣＨ3 −ＳｉＯ2 膜２，ＳｉＯ
Ｆ膜４）を形成することができるようになる。
【００６０】なお、本発明は、上記実施形態に限定され
るものではない。例えば、第１の実施形態では、酸素イ
オン衝撃以外の加熱方法として抵抗加熱ヒーターを使用
したが、他の加熱方法、例えばランプ加熱ヒーターによ
る加熱方法や誘導方式による加熱方法を使用しても良い
また、上記実施形態では、下地の低比誘電率（≦３．
９）の層間絶縁膜としてＣＨ3 −ＳｉＯ2 膜を使用した
が、有機成分を含む比誘電率３．９以下の有機層間絶縁
膜や、水素を含む比誘電率３．９以下の無機層間絶縁膜
を使用した場合にも同様な効果が得られる。
るものではない。例えば、第１の実施形態では、酸素イ
オン衝撃以外の加熱方法として抵抗加熱ヒーターを使用
したが、他の加熱方法、例えばランプ加熱ヒーターによ
る加熱方法や誘導方式による加熱方法を使用しても良い
また、上記実施形態では、下地の低比誘電率（≦３．
９）の層間絶縁膜としてＣＨ3 −ＳｉＯ2 膜を使用した
が、有機成分を含む比誘電率３．９以下の有機層間絶縁
膜や、水素を含む比誘電率３．９以下の無機層間絶縁膜
を使用した場合にも同様な効果が得られる。
【００６１】また、上記実施形態のＡｌ配線はシングル
ダマシン配線であるが、デュアルダマシン配線であって
もよい。
ダマシン配線であるが、デュアルダマシン配線であって
もよい。
【００６２】また、上記実施形態では、Ａｌ配線の場合
について説明したが、本発明はＣｕ配線等の他の金属配
線の場合にも適用できる。
について説明したが、本発明はＣｕ配線等の他の金属配
線の場合にも適用できる。
【００６３】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
で、種々変形して実施できる。
【００６４】
【発明の効果】以上詳説したように本発明によれば、高
密度プラズマＣＶＤ法を用いて低誘電率絶縁膜を形成す
る際に、信頼性の低下の原因となる変質層を発生させず
に済むか、あるいは変質層が発生してもその厚さを薄く
できるので、変質層による低誘電率絶縁膜の信頼性の低
下を防止できるようになる。
密度プラズマＣＶＤ法を用いて低誘電率絶縁膜を形成す
る際に、信頼性の低下の原因となる変質層を発生させず
に済むか、あるいは変質層が発生してもその厚さを薄く
できるので、変質層による低誘電率絶縁膜の信頼性の低
下を防止できるようになる。
【図１】本発明の第１の実施形態に係る低誘電率層間絶
縁膜を用いた多層配線の形成方法を示す工程断面図
縁膜を用いた多層配線の形成方法を示す工程断面図
【図２】本発明の第２の実施形態に係る低誘電率層間絶
縁膜を用いた多層配線の形成方法を示す工程断面図
縁膜を用いた多層配線の形成方法を示す工程断面図
【図３】本発明の第４の実施形態に係る低誘電率層間絶
縁膜を用いた多層配線の形成方法を示す工程断面図
縁膜を用いた多層配線の形成方法を示す工程断面図
【図４】従来の低誘電率層間絶縁膜を用いた多層配線の
形成方法を示す工程断面図
形成方法を示す工程断面図
１…シリコン基板 ２…ＣＨ3 −ＳｉＯ2 膜 ３…Ａｌ配線 ４…ＳｉＯＦ膜 ５…変質層 ６…シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｐ (72)発明者 河合 基伸 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 山田 展英 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 4K030 BA44 BB12 CA04 CA12 FA04 KA24 LA02 5F033 HH08 HH11 JJ01 JJ08 JJ11 KK08 KK11 MM01 MM02 QQ09 QQ54 QQ74 QQ78 QQ81 QQ82 QQ89 QQ90 RR04 RR11 RR25 SS01 SS15 SS22 TT02 WW00 WW09 XX00 XX25 5F058 BA20 BD01 BD04 BD06 BF07 BF23 BF24 BF29 BF46 BH02 BJ02
Claims (12)
- 【請求項１】半導体基板上に比誘電率３．９以下の第１
の絶縁膜を形成する第１の工程と、 前記第１の絶縁膜上にシリコンおよび酸素を含む第２の
絶縁膜を高密度プラズマＣＶＤ法を用いて形成する第２
の工程とを有する半導体装置の製造方法において、 前記第１の工程と前記第２の工程との間に、イオン衝撃
による加熱方法を用いない加熱方法によって、前記第２
の絶縁膜の成膜温度まで前記半導体基板の温度を昇温す
る第３の工程を有することを特徴とする半導体装置の製
造方法。 - 【請求項２】前記第１の絶縁膜を塗布法を用いて形成す
ることを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項３】前記加熱方法は、抵抗加熱、ランプ加熱、
または誘導加熱による加熱方法であることを特徴とする
請求項１に記載の半導体装置の製造方法。 - 【請求項４】イオン衝撃による加熱方法を併用して、前
記第２の絶縁膜の成膜温度まで前記半導体基板の温度を
昇温することを特徴とする請求項３に記載の半導体装置
の製造方法。 - 【請求項５】半導体基板上に比誘電率３．９以下の第１
の絶縁膜を形成する第１の工程と、 前記第１の絶縁膜上にシリコンおよび酸素を含む第２の
絶縁膜を高密度プラズマＣＶＤ法を用いて形成する第２
の工程とを有する半導体装置の製造方法において、 前記第１の工程と前記第２の工程との間に、前記半導体
基板にバイアス電圧を印加しながら行うイオン衝撃によ
る加熱方法を用いて、前記第２の絶縁膜の成膜温度まで
前記半導体基板の温度を昇温する第３の工程を有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項６】前記第３の工程は、酸化性ガスを含まない
雰囲気で行うことを特徴とする請求項１または請求項５
に記載の半導体装置の製造方法。 - 【請求項７】前記第３の工程は、窒素を含む雰囲気で行
うことを特徴とする請求項６に記載の半導体装置の製造
方法。 - 【請求項８】半導体基板上に比誘電率３．９以下の第１
の絶縁膜を形成する第１の工程と、 前記第１の絶縁膜上にシリコンおよび酸素を含む第２の
絶縁膜を前記半導体基板を加熱せずに形成する工程と、 前記第２の絶縁膜上にシリコンおよび酸素を含む第３の
絶縁膜を高密度プラズマＣＶＤ法を用いて形成する第３
の工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項９】前記高密度プラズマ法により生成されるプ
ラズマ密度は、１×１０10個／ｃｍ 3 以上であることを
特徴とする請求項１ないし請求項８のいずれか１項に記
載の半導体装置の製造方法。 - 【請求項１０】半導体基板を収容し、成膜を行うところ
の成膜容器と、 この成膜容器内に高密度のプラズマを生成するプラズマ
生成手段と、 前記半導体基板を前記プラズマを利用せずに加熱する加
熱手段とを具備してなることを特徴とするプラズマＣＶ
Ｄ装置。 - 【請求項１１】前記加熱手段は、抵抗加熱、ランプ加
熱、または誘導加熱によるものであることを特徴とする
請求項１０に記載のプラズマＣＶＤ装置。 - 【請求項１２】前記プラズマ生成手段は、密度が１×１
０10個／ｃｍ3 以上の高密度のプラズマを生成すること
を特徴とする請求項１０に記載のプラズマＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168619A JP2000357687A (ja) | 1999-06-15 | 1999-06-15 | 半導体装置の製造方法およびプラズマｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168619A JP2000357687A (ja) | 1999-06-15 | 1999-06-15 | 半導体装置の製造方法およびプラズマｃｖｄ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357687A true JP2000357687A (ja) | 2000-12-26 |
Family
ID=15871429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11168619A Pending JP2000357687A (ja) | 1999-06-15 | 1999-06-15 | 半導体装置の製造方法およびプラズマｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000357687A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006009152A (ja) * | 2004-06-25 | 2006-01-12 | Tokyo Electron Ltd | 高速原子層堆積装置及び使用方法 |
| JP2012184488A (ja) * | 2011-03-08 | 2012-09-27 | Nissan Motor Co Ltd | ロールコーター装置 |
-
1999
- 1999-06-15 JP JP11168619A patent/JP2000357687A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006009152A (ja) * | 2004-06-25 | 2006-01-12 | Tokyo Electron Ltd | 高速原子層堆積装置及び使用方法 |
| US7740704B2 (en) | 2004-06-25 | 2010-06-22 | Tokyo Electron Limited | High rate atomic layer deposition apparatus and method of using |
| JP2012184488A (ja) * | 2011-03-08 | 2012-09-27 | Nissan Motor Co Ltd | ロールコーター装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521126A (en) | Method of fabricating semiconductor devices | |
| KR102291889B1 (ko) | 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법 | |
| US7888273B1 (en) | Density gradient-free gap fill | |
| CN100530564C (zh) | 密封多孔低k介电材料的方法 | |
| KR100696033B1 (ko) | 반도체 기판 프로세싱 방법 | |
| US7413987B2 (en) | Method for manufacturing a semiconductor device | |
| JP4142941B2 (ja) | 半導体装置の製造方法 | |
| TW493244B (en) | Semiconductor device and method of manufacturing the same | |
| JP4837370B2 (ja) | 成膜方法 | |
| US7381662B1 (en) | Methods for improving the cracking resistance of low-k dielectric materials | |
| CN101689501A (zh) | 半导体装置的制造方法、半导体装置、半导体制造装置和存储介质 | |
| CN104593747A (zh) | 使用含氧前体的介电阻挡层沉积 | |
| TW557478B (en) | Semiconductor device and manufacturing method thereof | |
| KR102141670B1 (ko) | 저온 경화 모듈러스 강화 | |
| JP5065054B2 (ja) | 制御された二軸応力を有する超低誘電率膜および該作製方法 | |
| TWI325897B (en) | Stress reduction of sioc low k films | |
| JP2008527757A5 (ja) | ||
| CN101356638B (zh) | 半导体装置和半导体装置的制造方法 | |
| JP3149223B2 (ja) | 成膜方法 | |
| TW201715566A (zh) | 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法 | |
| US20240404823A1 (en) | Plasma treatment process to densify oxide layers | |
| JP3610745B2 (ja) | 層間絶縁膜の形成方法 | |
| JP2000357687A (ja) | 半導体装置の製造方法およびプラズマｃｖｄ装置 | |
| JPH09275103A (ja) | 成膜方法 | |
| JPH10209275A (ja) | 半導体装置の製造方法 |