JP2000357759A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000357759A
JP2000357759A JP11169906A JP16990699A JP2000357759A JP 2000357759 A JP2000357759 A JP 2000357759A JP 11169906 A JP11169906 A JP 11169906A JP 16990699 A JP16990699 A JP 16990699A JP 2000357759 A JP2000357759 A JP 2000357759A
Authority
JP
Japan
Prior art keywords
semiconductor
chip
pattern
light
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11169906A
Other languages
Japanese (ja)
Other versions
JP3483798B2 (en
Inventor
Osamu Watanabe
修 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16990699A priority Critical patent/JP3483798B2/en
Publication of JP2000357759A publication Critical patent/JP2000357759A/en
Application granted granted Critical
Publication of JP3483798B2 publication Critical patent/JP3483798B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体ICチップと配線基板との接着強度を
保ちながら、半導体ICチップへの遮光を確実に行うこ
とができる半導体装置を提供する。 【解決手段】 両面に信号用金属パターン3が設けられ
た配線基板1に、半導体ICチップ2が樹脂5を介して
フェースダウン実装方式で実装されている。上記信号用
配線パターン3は、配線基板1の半導体ICチップ実装
面1aに配置される実装側信号用配線パターン3aと、
該半導体ICチップ実装面1aの反対側の面である裏面
1bに配置される裏側信号用配線パターン3bとからな
る。上記半導体ICチップ実装面1a上であって、かつ
上記半導体ICチップ2が実装される領域には、上記裏
側信号用配線パターン3bが配置されていない隙間部8
の形状に合わせて、遮光パターン6が設けられている。
[PROBLEMS] To provide a semiconductor device capable of reliably performing light shielding on a semiconductor IC chip while maintaining the adhesive strength between the semiconductor IC chip and a wiring board. SOLUTION: A semiconductor IC chip 2 is mounted on a wiring board 1 provided with signal metal patterns 3 on both sides thereof through a resin 5 by a face-down mounting method. The signal wiring pattern 3 includes a mounting-side signal wiring pattern 3a disposed on the semiconductor IC chip mounting surface 1a of the wiring board 1.
And a back signal wiring pattern 3b disposed on a back surface 1b opposite to the semiconductor IC chip mounting surface 1a. In the region where the semiconductor IC chip 2 is mounted on the semiconductor IC chip mounting surface 1a, a gap 8 where the back side signal wiring pattern 3b is not arranged is provided.
The light shielding pattern 6 is provided in accordance with the shape of.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体ICチップがフェースダウン実装方式で
配線基板に実装されてなる半導体装置に関するものであ
る。
The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a semiconductor IC chip is mounted on a wiring board by a face-down mounting method.

【0002】[0002]

【従来の技術】従来より、LSI(Large Scale Integr
ation )回路が形成されたLSI回路面にバンプを備え
た半導体ICチップが、該バンプを介して配線パターン
が施された配線基板上に接続されて、該半導体ICチッ
プと該配線基板との間における上記バンプが配置されて
いない部分にエポキシ樹脂等の導電性接着材を充填し、
該導電性接着材により、機械的強度を保っている、フェ
ースダウン実装方式の半導体装置がよく知られている。
2. Description of the Related Art Conventionally, LSI (Large Scale Integr
ation) A semiconductor IC chip having a bump formed on an LSI circuit surface on which a circuit is formed is connected to a wiring board on which a wiring pattern is formed via the bump, and the semiconductor IC chip is connected between the semiconductor IC chip and the wiring board. Fill the portion where the bumps are not arranged with a conductive adhesive such as epoxy resin,
A face-down mounting type semiconductor device which maintains mechanical strength by the conductive adhesive is well known.

【0003】上記のような従来の半導体装置が、特開平
7−106373号公報および特開昭61−18606
1号公報に開示されている。図5は、特開平7−106
373号公報に開示されている半導体装置の構成を示し
ており、図6は、特開昭61−186061号公報に開
示されている半導体装置の構成を示している。
A conventional semiconductor device as described above is disclosed in JP-A-7-106373 and JP-A-61-18606.
No. 1 discloses this. FIG.
373 shows the configuration of a semiconductor device disclosed in Japanese Patent Application Laid-Open No. 186606/1986, and FIG. 6 shows the configuration of a semiconductor device disclosed in Japanese Patent Application Laid-Open No. 61-186061.

【0004】図5に示す半導体装置は、半導体ICチッ
プ12に設けられたバンプ14を介して、該半導体IC
チップ12と基板11上の配線パターン13とが接続さ
れ、半導体ICチップ12と基板11との隙間に樹脂1
5が充填されて構成されている。また、図6に示す半導
体装置は、半導体ICチップ22に設けられたボンディ
ングパッド24にて、該半導体ICチップ22と基板2
1上の配線パターン23とが接続されており、該半導体
ICチップ22と該基板21との間には異方性導電フィ
ルム25が配されている。半導体ICチップ22と基板
21とで該異方性導電フィルム25を挟んで温度と圧力
とを加えることにより、一括実装が可能となる。尚、2
6は保護膜である。
The semiconductor device shown in FIG. 5 is connected to a semiconductor IC chip 12 via bumps 14 provided on the semiconductor IC chip 12.
The chip 12 and the wiring pattern 13 on the substrate 11 are connected, and the resin 1 is inserted into a gap between the semiconductor IC chip 12 and the substrate 11.
5 is filled. In the semiconductor device shown in FIG. 6, the semiconductor IC chip 22 and the substrate 2 are bonded by bonding pads 24 provided on the semiconductor IC chip 22.
1, and an anisotropic conductive film 25 is disposed between the semiconductor IC chip 22 and the substrate 21. By applying a temperature and a pressure between the semiconductor IC chip 22 and the substrate 21 with the anisotropic conductive film 25 interposed therebetween, batch mounting becomes possible. 2
6 is a protective film.

【0005】上記のようなフェースダウン実装方式の半
導体装置では、半導体ICチップのLSI回路面は配線
基板側を向いている。しかし、配線基板として広く用い
られているガラス繊維入エポキシ樹脂は光を通しやすい
ため、上記配線基板を透過した光は半導体ICチップの
LSI回路面に当たってしまうことになる。
In the above-described face-down mounting type semiconductor device, the LSI circuit surface of the semiconductor IC chip faces the wiring board. However, since glass fiber-containing epoxy resin widely used as a wiring substrate easily transmits light, light transmitted through the wiring substrate impinges on the LSI circuit surface of the semiconductor IC chip.

【0006】半導体に光が当たると、充満帯および不純
物準位にある電子が光のエネルギーを吸収して半導体内
部で光導電が生じて、界面に光起電力が生じるので、L
SI回路の誤作動が引き起こされる。この現象は特に赤
外線により生じる。また、EPROM(Erasable Progr
ammable Read-Only Memory)等のLSI回路の場合、紫
外線が当たると内部データが消去されてしまうので、注
意が必要である。
When light is applied to the semiconductor, electrons in the charge band and impurity level absorb the energy of the light, causing photoconductivity inside the semiconductor and photoelectromotive force at the interface.
A malfunction of the SI circuit is caused. This phenomenon is caused especially by infrared rays. EPROM (Erasable Progr.
In the case of an LSI circuit such as an ammable read-only memory, care must be taken because internal data is erased when irradiated with ultraviolet rays.

【0007】以上のような問題を解決する手段として、
従来より、配線基板に金属パターンを設けて、赤外線等
の光を遮断(以下、遮光とする。)する構成が考えられ
ている。このような遮光方法を利用した半導体装置とし
ては、次の2つが考えられる。尚、以下に示す半導体装
置は、IC(Integrated Circuit)カードのように、配
線基板の裏面にも配線パターンが設けられており、かつ
裏面の配線パターンは、別々の信号が供給される、広い
面積をもつ複数の金属パターンにより構成されているも
のである。
As means for solving the above problems,
2. Description of the Related Art Conventionally, a configuration has been considered in which a metal pattern is provided on a wiring board to block light such as infrared light (hereinafter referred to as light shielding). The following two are conceivable as semiconductor devices using such a light shielding method. In the semiconductor device described below, a wiring pattern is provided also on the back surface of a wiring board like an IC (Integrated Circuit) card, and the wiring pattern on the back surface has a wide area to which different signals are supplied. And a plurality of metal patterns having

【0008】図7に示すように、両面に信号用金属パ
ターン(配線パターン)33が設けられた配線基板31
において、半導体ICチップ32が実装される側の面
(半導体ICチップ実装面)に、該半導体ICチップ3
2と同形状になるように金属材料からなる遮光膜34を
設け、配線基板31と半導体ICチップ32との間に樹
脂35を設けた半導体装置。
As shown in FIG. 7, a wiring board 31 having signal metal patterns (wiring patterns) 33 provided on both surfaces thereof
, The semiconductor IC chip 32 is mounted on the surface on which the semiconductor IC chip 32 is mounted (semiconductor IC chip mounting surface).
2. A semiconductor device in which a light-shielding film made of a metal material is provided so as to have the same shape as in No. 2, and a resin 35 is provided between the wiring board 31 and the semiconductor IC chip 32.

【0009】図8(a)に示すように、両面に信号用
金属パターン(配線パターン)43が設けられた配線基
板41において、半導体ICチップ42が実装されない
側の面(裏面)に遮光パターン44を設けた半導体装
置。尚、42は半導体ICチップ、45は樹脂である。
As shown in FIG. 8A, in a wiring board 41 provided with signal metal patterns (wiring patterns) 43 on both surfaces, a light shielding pattern 44 is provided on a surface (back surface) on which the semiconductor IC chip 42 is not mounted. A semiconductor device provided with. Incidentally, reference numeral 42 denotes a semiconductor IC chip, and reference numeral 45 denotes a resin.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置には、それぞれ次のような問題点が挙げ
られる。
However, the above-mentioned conventional semiconductor devices have the following problems.

【0011】の半導体装置のように、配線基板31の
半導体ICチップ実装面に、LSI回路と同じ大きさ、
つまり半導体ICチップ32のサイズと略同じ大きさの
遮光膜34を設ける場合、半導体ICチップ32と配線
基板31との間に充填される樹脂35と該配線基板31
との接着面積が極端に小さくなってしまう。一般的に、
配線基板として用いられるガラス繊維入エポキシ樹脂と
樹脂との接着強度と、金属と樹脂との接着強度とには差
があり、金属と樹脂との接着強度はガラス繊維入エポキ
シ樹脂と樹脂との接着強度よりも小さい。従って、この
ような構成では、半導体ICチップ32と配線基板31
との接着強度が、大幅に低下してしまう。
As in the semiconductor device of FIG. 1, the same size as the LSI circuit is provided on the semiconductor IC chip mounting surface of the wiring board 31.
That is, when the light-shielding film 34 having substantially the same size as the semiconductor IC chip 32 is provided, the resin 35 filled between the semiconductor IC chip 32 and the wiring board 31 and the wiring board 31
And the area of adhesion with the substrate becomes extremely small. Typically,
There is a difference between the adhesive strength between glass-filled epoxy resin and resin used as a wiring board and the adhesive strength between metal and resin. The adhesive strength between metal and resin is the bond strength between glass-fiber-filled epoxy resin and resin. Less than strength. Therefore, in such a configuration, the semiconductor IC chip 32 and the wiring board 31
And the adhesive strength with the adhesive greatly decreases.

【0012】一方、の半導体装置のように、配線基板
41の裏面側に遮光パターン44を設ける場合、樹脂4
5による接着強度に問題はないものの、裏面に形成され
ている信号用金属パターン(配線パターン)43と遮光
パターン44とは共に金属から形成されているので、こ
れら両パターン43,44が接触して短絡しないよう
に、信号用金属パターン43と遮光パターン44との間
に隙間46を設けなければならない(図8(b)参
照)。従って、外部からの光が該隙間46から入り込ん
で半導体ICチップ42に到達するので、確実な遮光が
不可能となる。
On the other hand, when a light-shielding pattern 44 is provided on the back side of a wiring board 41 as in the case of a semiconductor device, the resin 4
Although there is no problem in the adhesive strength according to No. 5, since both the signal metal pattern (wiring pattern) 43 and the light shielding pattern 44 formed on the back surface are formed of metal, these two patterns 43 and 44 come into contact with each other. A gap 46 must be provided between the signal metal pattern 43 and the light shielding pattern 44 so as not to cause a short circuit (see FIG. 8B). Therefore, since external light enters through the gap 46 and reaches the semiconductor IC chip 42, it is impossible to reliably block light.

【0013】本発明は上記の問題点に鑑みてなされたも
ので、半導体ICチップと配線基板との接着強度を保ち
ながら、半導体ICチップのLSI回路面への遮光を確
実に行うことができる半導体装置を提供することを課題
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and a semiconductor which can reliably perform light shielding on an LSI circuit surface of a semiconductor IC chip while maintaining the adhesive strength between the semiconductor IC chip and a wiring board. It is an object to provide a device.

【0014】[0014]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の半導体装置は、両面に配線パターンが設
けられた配線基板に、半導体ICチップが導電性接着材
を介してフェースダウン実装方式で実装されてなる半導
体装置において、上記配線パターンは、上記配線基板の
半導体ICチップ実装面に配置される実装側配線パター
ンと、該半導体ICチップ実装面と反対側の裏面に配置
される裏側配線パターンとからなり、上記配線基板の半
導体ICチップ実装面上に、上記裏側配線パターンが配
置されていない隙間部のパターンに合わせた遮光パター
ンが、上記配線基板の裏面から該半導体ICチップへ入
射する光を遮断するように設けられていることを特徴と
している。
In order to solve the above-mentioned problems, a semiconductor device according to the present invention comprises a semiconductor IC chip mounted on a wiring board having wiring patterns on both surfaces thereof through a conductive adhesive. In a semiconductor device mounted by a mounting method, the wiring pattern is disposed on a mounting-side wiring pattern disposed on a semiconductor IC chip mounting surface of the wiring substrate and on a back surface opposite to the semiconductor IC chip mounting surface. A light-shielding pattern is formed on the semiconductor IC chip mounting surface of the wiring board, the light-shielding pattern being adapted to the pattern of the gap where the back wiring pattern is not arranged, from the back surface of the wiring board to the semiconductor IC chip. It is characterized by being provided so as to block incident light.

【0015】上記の構成によれば、半導体ICチップは
フェースダウン実装方式で配線基板に実装されているた
め、半導体ICチップのLSI回路が形成されている側
の面(以下、回路形成面と称する。)が配線基板側を向
いている。従って、配線基板の裏面から光が入射する
と、その光は半導体ICチップに設けられているLSI
回路に到達し、LSI回路の誤作動や内部データの消去
等を引き起こしてしまう。そこで、上記のように、遮光
パターンを裏側配線パターンが配置されていない隙間部
のパターンに合わせて形成することで、配線基板の裏面
から入射された光を、半導体ICチップの回路形成面に
当たらないように、確実に遮断することができる。
According to the above configuration, since the semiconductor IC chip is mounted on the wiring board by the face-down mounting method, the surface of the semiconductor IC chip on which the LSI circuit is formed (hereinafter referred to as the circuit forming surface). ) Is facing the wiring board side. Therefore, when light enters from the back surface of the wiring board, the light is transmitted to the LSI provided on the semiconductor IC chip.
It reaches the circuit and causes malfunction of the LSI circuit, erasure of internal data, and the like. Therefore, as described above, by forming the light-shielding pattern so as to match the pattern of the gap where the back side wiring pattern is not arranged, light incident from the back side of the wiring board can be applied to the circuit formation surface of the semiconductor IC chip. So that it can be reliably shut off.

【0016】また、上記遮光パターンは配線基板の半導
体ICチップ実装面側に設けられているので、裏側配線
パターンと接触して短絡しないように、裏側配線パター
ンが配置されていない隙間部よりも小さく形成する必要
はない。従って、隙間部のパターンに合わせて遮光パタ
ーンを形成して、光の漏れを確実に抑制することができ
る。
Since the light-shielding pattern is provided on the side of the wiring substrate on which the semiconductor IC chip is mounted, the light-shielding pattern is smaller than the gap where the backside wiring pattern is not arranged so as to prevent short-circuiting by contacting the backside wiring pattern. It does not need to be formed. Therefore, the light-shielding pattern is formed in accordance with the pattern of the gap, and light leakage can be reliably suppressed.

【0017】さらに、上記導電性接着材には一般的に樹
脂が用いられ、また遮光パターンの材料としては金属が
効果的であるとされている。ここで、樹脂と金属との接
着強度は、樹脂と一般的な配線基板材との接着強度より
もかなり小さい。例えば、配線基板にガラス繊維入エポ
キシ樹脂を用い、遮光パターンに金を用いた場合、ガラ
ス繊維入エポキシ樹脂と樹脂との接着強度が800g以
上の場合であっても、金と樹脂との接着強度は200g
程度である。従って、導電性接着材と配線基板との接着
面積が小さくなる程、導電性接着材と配線基板との接着
強度は低下してしまう。
Further, a resin is generally used for the conductive adhesive, and a metal is said to be effective as a material of the light-shielding pattern. Here, the adhesive strength between the resin and the metal is considerably smaller than the adhesive strength between the resin and a general wiring board material. For example, when using epoxy resin containing glass fiber for the wiring board and using gold for the light-shielding pattern, even when the adhesive strength between the epoxy resin containing glass fiber and the resin is 800 g or more, the adhesive strength between gold and the resin is used. Is 200g
It is about. Therefore, as the bonding area between the conductive adhesive and the wiring board decreases, the bonding strength between the conductive adhesive and the wiring board decreases.

【0018】これに対して、本発明に係る半導体装置の
遮光パターンは、配線基板の半導体ICチップ実装面側
に設けられているものの、半導体ICチップと同等の大
きさではなく、裏側配線パターンが配置されていない隙
間部のパターンに合わせて設けられているので、導電性
接着材と配線基板との接着面積を極力広く確保すること
ができる。従って、配線基板と導電性接着材との充分な
接着強度を維持することができる。
On the other hand, although the light-shielding pattern of the semiconductor device according to the present invention is provided on the side of the wiring substrate on which the semiconductor IC chip is mounted, it is not the same size as the semiconductor IC chip, Since it is provided in accordance with the pattern of the gap portion that is not arranged, it is possible to secure the bonding area between the conductive adhesive and the wiring board as wide as possible. Therefore, sufficient adhesive strength between the wiring substrate and the conductive adhesive can be maintained.

【0019】これにより、導電性接着材と配線基板との
接着強度を保ちながら、しかも半導体ICチップの回路
形成面への遮光を確実に行うことができる。
Thus, it is possible to surely shield the circuit forming surface of the semiconductor IC chip from light while maintaining the adhesive strength between the conductive adhesive and the wiring substrate.

【0020】さらに、上記の課題を解決するために、本
発明の半導体装置は、上記遮光パターンが、上記配線パ
ターンと同一の金属材料から形成されていることが好ま
しい。
Further, in order to solve the above problem, in the semiconductor device of the present invention, it is preferable that the light shielding pattern is formed of the same metal material as the wiring pattern.

【0021】上記の構成によれば、遮光パターンが金属
材料から形成されているので、外部からの光を確実に遮
断することができる。さらに、該遮光パターンは配線パ
ターンと同一の金属材料からなるので、遮光パターンと
配線パターンとを同一工程で形成することができる。
According to the above configuration, since the light-shielding pattern is formed of a metal material, external light can be reliably blocked. Further, since the light shielding pattern is made of the same metal material as the wiring pattern, the light shielding pattern and the wiring pattern can be formed in the same step.

【0022】これにより、信頼性の高い半導体装置を、
工程数の増加を抑えて低コストで製造することができ
る。
As a result, a highly reliable semiconductor device
It can be manufactured at low cost while suppressing an increase in the number of steps.

【0023】さらに、上記の課題を解決するために、本
発明の半導体装置は、上記半導体ICチップが実装され
る領域を搭載領域とすると、少なくとも該搭載領域で
は、上記遮光パターンが、上記隙間部のパターンと相似
形であることが好ましい。
Further, in order to solve the above-mentioned problem, in the semiconductor device of the present invention, when a region where the semiconductor IC chip is mounted is a mounting region, at least in the mounting region, the light-shielding pattern is formed by the gap portion. It is preferable that the shape is similar to the pattern described above.

【0024】上記の構成によれば、遮光パターンは、半
導体ICチップと同形状ではなく、半導体ICチップの
搭載領域において上記隙間部のパターンと相似形となる
ように設けられているので、配線基板の裏面から入射す
る光を極力小さい面積で効果的に遮断することができ
る。従って、導電性接着材と配線基板との接着面積を極
力広く確保することができる。
According to the above configuration, the light-shielding pattern is provided not in the same shape as the semiconductor IC chip but in the mounting area of the semiconductor IC chip so as to be similar in shape to the pattern of the gap portion. The light incident from the back surface of the device can be effectively blocked with an area as small as possible. Therefore, the bonding area between the conductive adhesive and the wiring board can be as large as possible.

【0025】これにより、導電性接着材と配線基板との
接着強度を極力保ちながら、しかも半導体ICチップの
回路形成面への遮光をより確実に行うことができる。
Thus, it is possible to more surely shield the circuit forming surface of the semiconductor IC chip from light while maintaining the adhesive strength between the conductive adhesive and the wiring substrate as much as possible.

【0026】[0026]

【発明の実施の形態】本発明の実施の一形態について図
1ないし図4に基づいて説明すれば、以下のとおりであ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0027】図1は、本実施の形態に係る半導体装置の
構成を示す断面図であり、該半導体装置は、IC(Inte
grated Circuit)カードの場合のように、裏面にも信号
用金属パターン(配線パターン)が設けられている構成
となっている。
FIG. 1 is a sectional view showing a configuration of a semiconductor device according to the present embodiment.
As in the case of a grated circuit card, a signal metal pattern (wiring pattern) is also provided on the back surface.

【0028】図1に示すように、上記半導体装置は、両
面に信号用金属パターン3が設けられた、ガラス繊維入
エポキシ樹脂からなる配線基板1に、半導体ICチップ
2がフリップチップ実装方式によって搭載されて構成さ
れている。さらに、上記配線基板1の半導体ICチップ
実装面(半導体ICチップ2が実装される面)1aには
金属からなる遮光パターン6が設けられている。
As shown in FIG. 1, in the above semiconductor device, a semiconductor IC chip 2 is mounted by a flip-chip mounting method on a wiring board 1 made of glass-fiber-filled epoxy resin provided with signal metal patterns 3 on both sides. It is configured. Further, a light shielding pattern 6 made of metal is provided on the semiconductor IC chip mounting surface (the surface on which the semiconductor IC chip 2 is mounted) 1a of the wiring board 1.

【0029】尚、上記したフリップチップ実装とは、半
導体ICチップの回路が形成されている面と配線基板と
を対向させて電気的に接続させるフェースダウン実装方
式のうち、半導体ICチップ上の表面電極を、配線基板
またはパッケージの配線用電極に直接接続する実装方法
のことである。
The flip-chip mounting described above refers to the face-down mounting method in which the surface of the semiconductor IC chip on which the circuit is formed and the wiring board are opposed to each other and electrically connected to each other. This is a mounting method in which electrodes are directly connected to wiring electrodes of a wiring board or package.

【0030】上記半導体ICチップ2のLSI(Large
Scale Integration )回路形成面2aには、予めパッド
(図示せず)を介してバンプ4が設けられている。一
方、上記配線基板1の半導体ICチップ実装面1aに
は、上記バンプ4に対応する位置に、後述する実装側信
号用金属パターン3aが設けられている。半導体ICチ
ップ2のバンプ4と配線基板1上の実装側信号用金属パ
ターン3aとが接続されて、半導体ICチップ2が配線
基板1に実装される。
The LSI (Large) of the semiconductor IC chip 2
Scale Integration) On the circuit forming surface 2a, bumps 4 are provided in advance via pads (not shown). On the other hand, on the semiconductor IC chip mounting surface 1 a of the wiring board 1, a mounting-side signal metal pattern 3 a described later is provided at a position corresponding to the bump 4. The bumps 4 of the semiconductor IC chip 2 are connected to the mounting-side signal metal patterns 3 a on the wiring board 1, and the semiconductor IC chip 2 is mounted on the wiring board 1.

【0031】上記配線基板1の両面には信号用金属パタ
ーン3がそれぞれ形成されており、該信号用金属パター
ン3は、配線基板1の半導体ICチップ実装面1aに形
成されている実装側信号用金属パターン3aと、該半導
体ICチップ実装面1aと反対側の面(以下、裏面と称
する。)1bに形成されている裏側信号用金属パターン
3bとからなる。
Signal metal patterns 3 are formed on both surfaces of the wiring board 1, respectively. The signal metal patterns 3 are formed on the mounting side signal forming surface 1a of the wiring board 1 on the semiconductor IC chip mounting surface 1a. It comprises a metal pattern 3a and a back side signal metal pattern 3b formed on a surface (hereinafter referred to as a back surface) 1b opposite to the semiconductor IC chip mounting surface 1a.

【0032】上記実装側信号用金属パターン3aは線状
であり(図2参照)、配線基板1の半導体ICチップ実
装面1aにおいて、配置される半導体ICチップ2のバ
ンプ4配置位置付近から半導体ICチップ2より外側に
向かって延びるように形成されている。
The mounting-side signal metal pattern 3a is linear (see FIG. 2). The semiconductor IC chip mounting surface 1a of the wiring board 1 is arranged from the vicinity of the bump 4 of the semiconductor IC chip 2 to the semiconductor IC chip. It is formed so as to extend outward from the chip 2.

【0033】一方、図3に示すように、上記裏側信号用
金属パターン3bは、複数の四角形状の部分金属パター
ン7がタイル状に並べられて形成されており、配線基板
1の裏面1bにおいて比較的広い面積を有している。該
裏側信号用金属パターン3bを構成している複数の部分
金属パターン7は、各々異なる信号を持つ必要があるた
め、隣接する部分金属パターン7同士が接触して短絡し
ないように、各部分金属パターン7間に隙間部8が設け
られている。該隙間部8の形状は十文字形状であり、該
隙間部8には裏側信号用金属パターン3bが配されてい
ないため、配線基板1が露出している。
On the other hand, as shown in FIG. 3, the back side signal metal pattern 3b is formed by arranging a plurality of rectangular partial metal patterns 7 in a tile shape. It has a large area. Since the plurality of partial metal patterns 7 constituting the back side signal metal pattern 3b need to have different signals, each of the partial metal patterns 7 is so contacted that the adjacent partial metal patterns 7 do not short-circuit. A gap portion 8 is provided between 7. The gap 8 has a cross shape, and the back side signal metal pattern 3b is not disposed in the gap 8, so that the wiring board 1 is exposed.

【0034】図1に示すように、上記遮光パターン6
は、配線基板1の半導体ICチップ実装面1a上に設け
られている。また、該遮光パターン6は、図2に示すよ
うに、図中二点鎖線で示す半導体ICチップ2の搭載領
域9において、裏側信号用金属パターン3bが形成され
ていない隙間部8を覆うように形成されている。従っ
て、該遮光パターン6は上記隙間部8と同様に十文字形
状となっている。このように、裏側信号用金属パターン
3bの隙間部8の形状に合わせて、遮光パターン6の形
状が決定されるので、裏側信号用金属パターン3bの隙
間部8の形状が変化すれば、その形状に合わせて遮光パ
ターン6も形状を変化させる必要がある。
As shown in FIG.
Is provided on the semiconductor IC chip mounting surface 1a of the wiring board 1. As shown in FIG. 2, the light-shielding pattern 6 covers the gap 8 where the back side signal metal pattern 3b is not formed in the mounting area 9 of the semiconductor IC chip 2 indicated by the two-dot chain line in the figure. Is formed. Therefore, the light-shielding pattern 6 has a cross shape like the above-mentioned gap portion 8. As described above, the shape of the light shielding pattern 6 is determined in accordance with the shape of the gap 8 of the back side signal metal pattern 3b. Therefore, if the shape of the gap 8 of the back side signal metal pattern 3b changes, the shape thereof is changed. It is necessary to change the shape of the light-shielding pattern 6 according to the situation.

【0035】また、換言すれば、上記遮光パターン6
は、実装側信号用金属パターン3aと裏側信号用金属パ
ターン3bとが共に形成されていない部分の形状、すな
わち、該実装側信号用金属パターン3aと該裏側信号用
金属パターン3bとを重ね合わせた際の信号用金属パタ
ーン3の隙間の形状に合わせて十文字形状に形成され
て、該隙間を覆っているとみなすこともできる。
In other words, in other words, the light shielding pattern 6
Is the shape of the portion where both the mounting side signal metal pattern 3a and the back side signal metal pattern 3b are not formed, that is, the mounting side signal metal pattern 3a and the back side signal metal pattern 3b are overlapped. It can also be considered that it is formed in a cross shape according to the shape of the gap of the signal metal pattern 3 at that time, and covers the gap.

【0036】さらに、上記遮光パターン6は、信号用金
属パターン3と同一の金属材料(例えば金)から形成さ
れている。金属パターンは有効に遮光を行うことができ
るため、上記遮光パターン6は外部からの光を確実に遮
ることができる。さらに、遮光パターン6と信号用金属
パターン3とは同一工程で形成することができるので、
工程数の増加を抑えて製造コストの上昇を抑制すること
ができる。
Further, the light-shielding pattern 6 is formed of the same metal material (for example, gold) as the signal metal pattern 3. Since the metal pattern can effectively shield light, the light-shielding pattern 6 can reliably block external light. Further, since the light shielding pattern 6 and the signal metal pattern 3 can be formed in the same step,
An increase in the number of steps can be suppressed, and an increase in manufacturing cost can be suppressed.

【0037】次に、図4(a)および(b)に基づい
て、半導体ICチップ2を配線基板1上に実装する工程
について説明する。
Next, a process for mounting the semiconductor IC chip 2 on the wiring board 1 will be described with reference to FIGS. 4 (a) and 4 (b).

【0038】まず、配線基板1の半導体ICチップ実装
面1aに実装側信号用金属パターン3aと遮光パターン
6とを形成し、裏面1bに裏側信号用金属パターン3b
を形成する。該裏側信号用金属パターン3bには、十文
字形状の隙間部8が形成される。配線基板1において、
後の工程で半導体ICチップ2を搭載する領域に、樹脂
5である異方性導電接着剤を85℃、5秒間程度で仮圧
着する(図4(a)参照)。
First, the mounting-side signal metal pattern 3a and the light-shielding pattern 6 are formed on the semiconductor IC chip mounting surface 1a of the wiring board 1, and the back-side signal metal pattern 3b is formed on the back surface 1b.
To form A cross-shaped gap 8 is formed in the back side signal metal pattern 3b. In the wiring board 1,
An anisotropic conductive adhesive, which is the resin 5, is temporarily pressed at 85 ° C. for about 5 seconds to a region where the semiconductor IC chip 2 is to be mounted in a later step (see FIG. 4A).

【0039】次に、回路形成面2a上のパッド(図示せ
ず)にバンプ4が形成された半導体ICチップ2が、フ
ェースダウン実装方式にて配線基板1に、接続温度18
0℃、20秒間程度で実装される(図4(b)参照)。
Next, the semiconductor IC chip 2 having the bumps 4 formed on the pads (not shown) on the circuit forming surface 2a is connected to the wiring board 1 by the face-down mounting method at a connection temperature of 18.
It is mounted at 0 ° C. for about 20 seconds (see FIG. 4B).

【0040】以上のように、遮光パターン6を設けるこ
とにより、ガラス繊維入エポキシ樹脂の配線基板1の裏
側信号用金属パターン3bの隙間部8から入った光を、
半導体ICチップ2の回路形成面2aに到達しないよう
に、確実に遮断することができる。従って、半導体IC
チップ2のLSI回路に光が当たって、該LSI回路が
誤作動を起こしたり、内部データが消去されてしまった
りすることを、確実に防止することができる。
As described above, by providing the light-shielding pattern 6, the light entering from the gap 8 of the metal signal pattern 3b on the back side of the glass fiber-filled epoxy resin wiring board 1 is reduced.
The circuit can be reliably shut off so as not to reach the circuit forming surface 2a of the semiconductor IC chip 2. Therefore, semiconductor IC
It is possible to reliably prevent the LSI circuit of the chip 2 from being illuminated by light and causing the LSI circuit to malfunction or the internal data to be erased.

【0041】さらに、上記遮光パターン6は、裏側信号
用金属パターン3bの隙間部8の形状に合わせて形成さ
れているので、その占める面積は極力小さくなってい
る。従って、樹脂5と配線基板1を形成しているガラス
繊維入エポキシ樹脂との接着面を広く確保することがで
きるので、配線基板1と樹脂5との接着強度を十分維持
することができる。
Further, since the light shielding pattern 6 is formed in accordance with the shape of the gap 8 of the back side signal metal pattern 3b, the area occupied by the light shielding pattern 6 is as small as possible. Therefore, a wide bonding surface between the resin 5 and the glass fiber-containing epoxy resin forming the wiring board 1 can be ensured, so that the bonding strength between the wiring board 1 and the resin 5 can be sufficiently maintained.

【0042】このように遮光パターン6を設けること
で、配線基板1と樹脂5との接着強度を保ちながら、し
かも半導体ICチップ2のLSI回路への光の遮断を確
実に行うことが可能となる。
By providing the light-shielding pattern 6 in this manner, it is possible to reliably shut off light to the LSI circuit of the semiconductor IC chip 2 while maintaining the adhesive strength between the wiring board 1 and the resin 5. .

【0043】尚、上記遮光パターン6の幅は、実装側信
号用金属パターン3aと裏側信号用金属パターン3bと
のズレや、光の回折等を考慮して、裏側信号用金属パタ
ーン3bの隙間部8の幅よりも、約0.2mm以上広く
形成されることが望ましい。
The width of the light-shielding pattern 6 is determined by considering the gap between the mounting-side signal metal pattern 3a and the back-side signal metal pattern 3b, light diffraction, and the like. It is desirable that the width be larger than the width of 8 by about 0.2 mm or more.

【0044】以上、本発明に係る半導体装置は、半導体
ICチップをフェースダウンで基板に実装する半導体装
置において、半導体ICチップ実装面側の基板表面、お
よび半導体ICチップ実装面と反対側の基板表面に金属
配線パターンを設け、半導体ICチップ実装面と反対側
の基板表面に設けられた金属配線パターンの隙間に合わ
せて、半導体ICチップ実装面を遮光するための遮光パ
ターンを半導体ICチップの基板表面に設けることを特
徴としている。これにより、半導体ICチップと基板と
の間に設けられた樹脂と前記基板との接着強度を保ちな
がら、しかも半導体ICチップへの遮光を可能とするこ
とができる。
As described above, according to the semiconductor device of the present invention, in a semiconductor device in which a semiconductor IC chip is mounted face-down on a substrate, the substrate surface on the semiconductor IC chip mounting surface side and the substrate surface on the opposite side to the semiconductor IC chip mounting surface are provided. A light-shielding pattern for shielding the semiconductor IC chip mounting surface from light according to the gap between the metal wiring patterns provided on the substrate surface opposite to the semiconductor IC chip mounting surface. Is provided. Thereby, it is possible to maintain the adhesive strength between the resin provided between the semiconductor IC chip and the substrate and the substrate, and to enable light shielding on the semiconductor IC chip.

【0045】[0045]

【発明の効果】以上のように、本発明に係る半導体装置
は、配線基板に設けられている配線パターンが、上記配
線基板の半導体ICチップ実装面に配置される実装側配
線パターンと、該半導体ICチップ実装面と反対側の裏
面に配置される裏側配線パターンとからなり、上記配線
基板の半導体ICチップ実装面上に、上記裏側配線パタ
ーンが配置されていない隙間部のパターンに合わせた遮
光パターンが、上記配線基板の裏面から該半導体ICチ
ップへ入射する光を遮断するように設けられている構成
である。
As described above, in the semiconductor device according to the present invention, the wiring pattern provided on the wiring board is the same as the mounting-side wiring pattern arranged on the semiconductor IC chip mounting surface of the wiring board. A light-shielding pattern formed of a backside wiring pattern disposed on the back surface opposite to the IC chip mounting surface, and on the semiconductor IC chip mounting surface of the wiring substrate, the light-shielding pattern being adapted to a pattern of a gap where the backside wiring pattern is not disposed; Is provided so as to block light incident on the semiconductor IC chip from the back surface of the wiring substrate.

【0046】それゆえ、配線基板の裏面から入射された
光を、半導体ICチップの回路形成面に当たらないよう
に確実に遮断することができ、かつ、半導体ICチップ
と配線基板との間に設けられる導電性接着材と前記配線
基板との接着面積を極力広く確保することができる。こ
れにより、導電性接着材と配線基板との接着強度を保ち
ながら、しかも半導体ICチップの回路形成面への遮光
を確実に行うことができるという効果を奏する。
Therefore, light incident from the back surface of the wiring board can be reliably blocked so as not to hit the circuit forming surface of the semiconductor IC chip, and provided between the semiconductor IC chip and the wiring board. The bonding area between the conductive adhesive material and the wiring board can be as wide as possible. As a result, there is an effect that the light-shielding on the circuit forming surface of the semiconductor IC chip can be reliably performed while maintaining the adhesive strength between the conductive adhesive and the wiring substrate.

【0047】さらに、本発明に係る半導体装置は、上記
遮光パターンが、上記配線パターンと同一の金属材料か
ら形成されている構成とすることが好ましい。
Further, in the semiconductor device according to the present invention, it is preferable that the light shielding pattern is formed of the same metal material as the wiring pattern.

【0048】それゆえ、外部からの光を確実に遮断する
ことができ、さらに、遮光パターンと配線パターンとを
同一工程で形成することができる。これにより、信頼性
の高い半導体装置を、工程数の増加を抑えて低コストで
製造することができるという効果をさらに奏する。
Therefore, light from the outside can be reliably blocked, and the light-shielding pattern and the wiring pattern can be formed in the same step. Accordingly, a further effect is obtained that a highly reliable semiconductor device can be manufactured at a low cost while suppressing an increase in the number of steps.

【0049】さらに、上記の課題を解決するために、本
発明の半導体装置は、上記半導体ICチップが実装され
る領域を搭載領域とすると、少なくとも該搭載領域で
は、上記遮光パターンが、上記隙間部のパターンと相似
形である構成とすることが好ましい。
Further, in order to solve the above-mentioned problem, in the semiconductor device of the present invention, when a region where the semiconductor IC chip is mounted is a mounting region, at least in the mounting region, the light shielding pattern is formed by the gap portion. It is preferable to adopt a configuration similar to the above pattern.

【0050】それゆえ、遮光パターンは配線基板の裏面
から入射する光を極力小さい面積で効果的に遮断するこ
とができるため、導電性接着材と配線基板との接着面積
が極力広く確保されることになる。これにより、導電性
接着材と配線基板との接着強度を極力保ちながら、しか
も半導体ICチップの回路形成面への遮光をより確実に
行うことができるという効果をさらに奏する。
Therefore, the light-shielding pattern can effectively block the light incident from the back surface of the wiring board with the smallest possible area, so that the bonding area between the conductive adhesive and the wiring board is as large as possible. become. As a result, it is possible to maintain the adhesive strength between the conductive adhesive and the wiring substrate as much as possible, and furthermore, it is possible to more reliably shield the circuit forming surface of the semiconductor IC chip from light.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る半導体装置の構成を
示す断面図である。
FIG. 1 is a cross-sectional view illustrating a configuration of a semiconductor device according to an embodiment of the present invention.

【図2】上記半導体装置における配線基板の半導体IC
チップ実装面側の要部平面図である。
FIG. 2 is a semiconductor IC of a wiring board in the semiconductor device.
It is a principal part top view on the chip mounting surface side.

【図3】上記半導体装置における配線基板の裏面側の要
部平面図である。
FIG. 3 is a plan view of a main part of a back surface side of a wiring board in the semiconductor device.

【図4】(a)および(b)は、上記半導体装置の製造
工程を示す工程図である。
FIGS. 4A and 4B are process diagrams showing a manufacturing process of the semiconductor device.

【図5】従来の半導体装置の構成を示す断面図である。FIG. 5 is a cross-sectional view illustrating a configuration of a conventional semiconductor device.

【図6】従来の半導体装置の構成を示す断面図である。FIG. 6 is a cross-sectional view illustrating a configuration of a conventional semiconductor device.

【図7】配線基板の半導体ICチップ実装面側に遮光パ
ターンが設けられた従来の半導体装置の構成を示す断面
図である。
FIG. 7 is a cross-sectional view showing a configuration of a conventional semiconductor device in which a light-shielding pattern is provided on a side of a wiring substrate on which a semiconductor IC chip is mounted.

【図8】(a)は、配線基板の裏面に遮光パターンが設
けられた、従来の半導体装置の構成を示す断面図であ
り、(b)は、上記配線基板を裏面から見た平面図であ
る。
FIG. 8A is a cross-sectional view illustrating a configuration of a conventional semiconductor device in which a light-shielding pattern is provided on the back surface of a wiring substrate, and FIG. 8B is a plan view of the wiring substrate viewed from the back surface. is there.

【符号の説明】[Explanation of symbols]

1 配線基板 1a 半導体ICチップ実装面 1b 裏面 2 半導体ICチップ 3 信号用金属パターン(配線パターン) 3a 実装側信号用金属パターン(実装側配線パター
ン) 3b 裏側信号用金属パターン(裏側配線パターン) 5 樹脂(導電性接着材) 6 遮光パターン 8 隙間部
REFERENCE SIGNS LIST 1 wiring board 1a semiconductor IC chip mounting surface 1b back surface 2 semiconductor IC chip 3 signal metal pattern (wiring pattern) 3a mounting side signal metal pattern (mounting side wiring pattern) 3b back side signal metal pattern (back side wiring pattern) 5 resin (Conductive adhesive) 6 Light shielding pattern 8 Gap

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】両面に配線パターンが設けられた配線基板
に、半導体ICチップが導電性接着材を介してフェース
ダウン実装方式で実装されてなる半導体装置において、 上記配線パターンは、上記配線基板の半導体ICチップ
実装面に配置される実装側配線パターンと、該半導体I
Cチップ実装面と反対側の裏面に配置される裏側配線パ
ターンとからなり、 上記配線基板の半導体ICチップ実装面上に、上記裏側
配線パターンが配置されていない隙間部のパターンに合
わせた遮光パターンが、上記配線基板の裏面から該半導
体ICチップへ入射する光を遮断するように設けられて
いることを特徴とする半導体装置。
1. A semiconductor device in which a semiconductor IC chip is mounted by a face-down mounting method via a conductive adhesive on a wiring board provided with a wiring pattern on both sides, wherein the wiring pattern is formed on the wiring board. A mounting-side wiring pattern disposed on a semiconductor IC chip mounting surface;
A light-shielding pattern which is arranged on the back surface opposite to the C-chip mounting surface and which is arranged on the semiconductor IC chip mounting surface of the wiring board in accordance with the pattern of the gap where the back-side wiring pattern is not arranged; Is provided so as to block light incident on the semiconductor IC chip from the back surface of the wiring substrate.
【請求項2】上記遮光パターンは、上記配線パターンと
同一の金属材料から形成されていることを特徴とする請
求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said light-shielding pattern is formed of the same metal material as said wiring pattern.
【請求項3】上記半導体ICチップが実装される領域を
搭載領域とすると、少なくとも該搭載領域では、上記遮
光パターンが、上記隙間部のパターンと相似形であるこ
とを特徴とする請求項1または2に記載の半導体装置。
3. A mounting area defined by an area on which the semiconductor IC chip is mounted, wherein at least in the mounting area, the light-shielding pattern is similar to the pattern of the gap. 3. The semiconductor device according to 2.
JP16990699A 1999-06-16 1999-06-16 Semiconductor device Expired - Fee Related JP3483798B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16990699A JP3483798B2 (en) 1999-06-16 1999-06-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16990699A JP3483798B2 (en) 1999-06-16 1999-06-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000357759A true JP2000357759A (en) 2000-12-26
JP3483798B2 JP3483798B2 (en) 2004-01-06

Family

ID=15895171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16990699A Expired - Fee Related JP3483798B2 (en) 1999-06-16 1999-06-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3483798B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246241A3 (en) * 2001-03-30 2005-05-18 Kabushiki Kaisha Toshiba Semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246241A3 (en) * 2001-03-30 2005-05-18 Kabushiki Kaisha Toshiba Semiconductor package
US7148529B2 (en) 2001-03-30 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor package
KR100731332B1 (en) * 2001-03-30 2007-06-21 가부시끼가이샤 도시바 Semiconductor package

Also Published As

Publication number Publication date
JP3483798B2 (en) 2004-01-06

Similar Documents

Publication Publication Date Title
CN101217156B (en) Chip scale packaging and manufacturing method of electronic component and CMOS image sensor
CN101221946B (en) Semiconductor package and method for manufacturing system-in-package module
CN101355058B (en) Semiconductor device and manufacturing method thereof
US6300685B1 (en) Semiconductor package
JP5104734B2 (en) Highly reliable semiconductor device production method and system
TWI740352B (en) Methods of making semiconductor device modules with increased yield, and related semiconductor device modules
US20110180891A1 (en) Conductor package structure and method of the same
JP2008092417A (en) Semiconductor imaging device, method for manufacturing the same, semiconductor imaging device, and semiconductor imaging module
JP2923236B2 (en) Lead-on-chip semiconductor package and method of manufacturing the same
JP3449796B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US7446307B2 (en) Sensor semiconductor device and fabrication method of the sensor semiconductor device
US6635969B1 (en) Semiconductor device having chip-on-chip structure, and semiconductor chip used therefor
US20070178627A1 (en) Flip-chip semiconductor device and method for fabricating the same
KR102081612B1 (en) Semiconductor package and method for manufacturing the same
JP3547303B2 (en) Method for manufacturing semiconductor device
US20060097377A1 (en) Flip chip bonding structure using non-conductive adhesive and related fabrication method
JP3295059B2 (en) Semiconductor device and semiconductor chip used therefor
JP2000357759A (en) Semiconductor device
US7592709B2 (en) Board on chip package and method of manufacturing the same
KR20080092152A (en) Semiconductor package having surface protective layer and manufacturing method thereof
CA2598040A1 (en) Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
JP3702152B2 (en) Semiconductor device
EP4376082A1 (en) Semiconductor package
JP2815974B2 (en) Semiconductor device
US20060017149A1 (en) Substrate-based BGA package, in particular FBGA package

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees