JP2000358076A - 連続照合サンプリング回路及びプログラムを記憶した記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 回路を大きくすることなく、連続照合サンプ
リングできる入力信号数とサンプリング回数を増やすこ
とができるようにする。 【解決手段】 ＲＡＭ５には、ＩＮ０〜ＩＮｎ端子に入
力される複数の入力信号と対応するアドレスに、所定の
連続照合回数と、連続して何回同じ信号レベルが続いた
かを示す連続回数と、この連続回数と上記所定の連続照
合回数とが一致したとき変化する連続照合フラグとが記
憶される。カウンタ７は、ＲＡＭ５のアドレスを指定し
て読み出し書き込みを制御する。セレクタ６は、上記複
数の入力信号からカウンタ７で指定されたアドレスと対
応する一つの入力信号を選択する。ＥＸＯＲ回路２に
は、選択された入力信号とＲＡＭ５の対応する上記フラ
グとが入力され、その出力が変化すると、アダー３によ
りＲＡＭ５の対応する連続回数に１が加算される。比較
器４では、上記加算された連続回数と所定の連続照合回
数とを比較し、一致したときＲＡＭ５の対応するフラグ
を変更すると共に、対応する連続回数をクリアする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号を所定回
数連続してサンプリングし、同じレベルでサンプリング
されたとき、そのレベルをその入力信号の真のレベルで
あると判定するための連続照合サンプリング回路及びこ
の回路で用いられるプログラムを記憶した記憶媒体に関
する。

【０００２】

【従来の技術】従来の連続照合サンプリング回路は、図
１４に示すように、ＩＮ端子が二つのＦＦ（フリップ・
フロップ）からなるシフトレジスタ１００の入力に接続
され、第１の論理和回路１０１の入力にシフトレジスタ
１００の各正転出力ＱとＣＬＫ（クロック）端子が接続
され、第２の論理和回路１０２の入力にシフトレジスタ
１００の各反転出力ＱＢとＣＬＫ端子が接続され、論理
和回路１０１と１０２の出力が論理和回路で構成された
ラッチ回路１０３の入力にそれぞれ接続され、このラッ
チ回路１０３の出力が連続照合フラグとなっている。

【０００３】次に動作について説明する。入力信号ＩＮ
が２回連続１になった場合は、シフトレジスタ１００の
二つのＦＦのＱＢ出力が共に０になると共に、論理和回
路１０２の出力が１となり、ラッチ回路１０３にセット
がかかって連続照合フラグが１となる。ＩＮが２回連続
０になった場合は、二つのＦＦのＱ出力が共に０になる
と共に、論理和回路１０１の出力が１となり、ラッチ回
路１０３にリセットがかかって連続照合フラグが０とな
る。

【０００４】尚、本発明に関する他の従来技術として、
例えば、特開昭６３−１２４５１号公報及び特開平
８−１６７５１号公報に記載されるものがある。に
は、システム内クロックに対して比較的長い周期を有す
るデータ伝送を行う場合に、雑音その他の外部擾乱から
データを保護する伝送データ保護回路が開示され、に
は、同一形状の物体を光電スイッチを用いて計数する場
合に、ノイズによる計数誤差をなくすための移送物の計
数装置が開示されている。

【０００５】

【発明が解決しようとする課題】図１４について説明し
た従来の連続照合サンプリング回路の主な欠点は、ＩＮ
端子の数が増えると、その数に比例して回路が大きくな
ってしまうということである。また、連続照合回数が固
定値となり、変更することができないという欠点もあ
る。

【０００６】このような欠点が生じる理由として、回路
が大きくなってしまう点に関しては、連続照合サンプリ
ングする回路がＩＮ端子１つにそれぞれ必要なため、Ｉ
Ｎ端子の数が増えると、その数に比例して連続照合サン
プリングする回路数が増えてしまうからである。また、
連続照合回数が固定値になってしまう点に関しては、サ
ンプリング回数がＦＦの数で決まってしまうため、連続
照合回数を変更することができないためである。また、
前記、の各公報に開示される従来技術においても、
上記と同様の問題を含んでいる。

【０００７】本発明は、上記の問題を解決するために成
されたもので、回路を大きくすることなく、連続照合サ
ンプリングできる入力信号数及び回数を変更できるよう
にすることを目的としている。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明による連続照合サンプリング回路は、複数
の入力信号と対応するアドレスに、所定の連続照合回数
と、連続して何回同じ信号レベルが続いたかを示す連続
回数と、この連続回数と上記所定の連続照合回数とが一
致したとき変化するフラグとを保持する記憶手段と、上
記アドレスを指定して上記記憶手段の読み出し書き込み
を制御する制御手段と、上記複数の入力信号から上記指
定されたアドレスと対応する一つの入力信号を選択する
選択手段と、上記選択された入力信号と上記記憶手段の
対応するフラグとの排他的論理和をとる論理手段と、上
記排他的論理和の結果に応じて上記記憶手段の対応する
連続回数を更新する更新手段と、上記更新された連続回
数と上記所定の連続照合回数とを比較し、一致したとき
上記フラグを変更すると共に、上記記憶手段の対応する
連続回数をリセットする比較手段とを設けたものであ
る。

【０００９】また本発明によるプログラムを記憶した記
憶媒体は、複数の入力信号と対応するアドレスに、所定
の連続照合回数と連続して何回同じ信号レベルが続いた
かを示す連続回数と、この連続回数と上記所定の連続照
合回数とが一致したとき変化するフラグとを保持する記
憶手段の上記アドレスを指定して上記記憶手段の読み出
し書き込みを制御する制御手順と、上記複数の入力信号
から上記指定されたアドレスと対応する一つの入力信号
を選択する選択手順と、上記選択された入力信号と上記
記憶手段の対応するフラグとの排他的論理和をとる演算
手順と、上記排他的論理和の結果に応じて上記記憶手段
から読み出された対応する連続回数を更新する更新手順
と、上記更新された連続回数と上記所定の連続照合回数
とを比較し、一致したとき上記フラグを変更すると共
に、上記記憶手段の対応する連続回数をリセットする比
較手順とを実行するためのプログラムを記憶したもので
ある。

【００１０】また、上記連続照合サンプリング回路及び
プログラムを記憶した記憶媒体において、上記所定の連
続照合回数、連続回数及びフラグをそれぞれ設定できる
ようにしてよい。

【００１１】また、上記更新に際して、上記排他的論理
和の結果が変化したとき上記連続回数に１を加算するよ
うにしてよい。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。図１は本発明の第１の実施の形態によ
る連続照合サンプリング回路を示すブロック図である。

【００１３】まず、本実施の形態を概略的に説明する。
図１において、内部にＥＸＯＲ回路２、アダー３、比較
器４、ＲＡＭ５を備えた連続照合データ保持回路１に、
それぞれ入力信号が入力される外部端子ＩＮ０〜ＩＮｎ
の一つを選択するセレクタ６の出力が接続されている。
ＣＬＫ端子が入力されるカウンタ７のＡＤＤＲＥＳＳ出
力信号は、連続照合データ保持回路１内のＲＡＭ５のア
ドレスとセレクタ６に入力される。またカウンタ７は、
ＲＡＭ５の書き込みタイミング信号（以下、／ＷＲＩＴ
Ｅと示す）を生成する。

【００１４】連続照合データ保持回路１において、セレ
クタ６で選択された入力信号と、ＲＡＭ５の後述する連
続回数データとをＥＸＯＲ回路（排他的論理和回路）２
に入力し、その出力をアダー３に入力し、アダー３の出
力を比較器４に入力してＲＡＭ５の所定の連続照合回数
と比較する。比較器４の出力をＲＡＭ５のデータ入力と
し、ＲＡＭ５から連続照合フラグを得る。

【００１５】上記構成により、ＲＡＭ５のアドレス分の
個数を有するＩＮ０〜ＩＮｎ端子の連続照合サンプリン
グを行うことができる。即ち、ＲＡＭ５の１アドレスに
一つのＩＮを割り当てる。ＲＡＭ５のあるアドレスがア
クセスされると、そのアドレスに対応するＩＮ端子がセ
レクタ６で選ばれる。

【００１６】その選ばれたＩＮ端子の入力信号のレベル
が、前回サンプリング時のレベルと同じ場合は、ＲＡＭ
５から読み出されたデータ（以下、連続回数データと称
する）にアダー３により１加算された値が、比較器４を
通過してＲＡＭ５の同じアドレスに書き込まれる。この
ようにして同じレベル信号の連続回数データをＲＡＭ５
に保持する。ＲＡＭ５には、図２のように照合回数設定
回路８により同じアドレスのデータとは異なるビットに
所定の連続照合回数が設定されており、上記連続回数デ
ータと連続照合回数とが一致した場合は、比較器４によ
り同じアドレスの連続回数データ、連続照合回数とは異
なるビットに連続照合フラグとしてデータが書き込まれ
る。

【００１７】ＲＡＭ５の一つのアドレスに一つのＩＮ端
子が割り当てられるので、同じ回路構成でＲＡＭ５のア
ドレスと同じ数のＩＮ端子を設定することができる。Ｒ
ＡＭ５のアドレスは、アドレスビットをｎとすると２ⁿ
増加するので、回路をさほど大きくすることなく、連続
照合サンプリング可能なＩＮ端子を指数関数的に増加さ
せることができる。

【００１８】次に、本実施の形態の構成及び動作につい
て詳細に説明する。本実施の形態では、連続照合回数の
最大値が１２７回、外部端子ＩＮの数を６４個、サンプ
リング間隔を１ｍｓとした場合を例として説明する。全
体構成は、図１について前述した通りである。

【００１９】図１の連続照合データ保持回路１の詳細を
図２を用いて説明する。連続回数データであるＲＡＭ５
のＤＡＴＡ＿ＯＵＴ［６：０］（信号９）がアダー３の
ＩＮ［６：０］に接続され、連続照合回数であるＲＡＭ
５のＤＡＴＡ＿ＯＵＴ［１３：７］が比較器４のＣＯＭ
Ｐ［６：０］に接続され、連続照合フラグであるＤＡＴ
Ａ＿ＯＵＴ［１４］が、ＥＸＯＲ回路２の一方の入力と
比較器４のＩＮ＿ＦＬＧに接続されると共に、外部へ連
続照合フラグとして出力されている。

【００２０】ＥＸＯＲ回路２の他方の入力には、図１の
セレクタ６の出力である入力データ信号が接続され、Ｅ
ＸＯＲ回路２の出力はアダー３のＥＮに接続されてい
る。アダー３のＯＵＴ［６：０］は、信号１０により比
較器４のＩＮ［６：０］に接続され、比較器４のＯＵＴ
［６：０］は、信号１１によりＲＡＭ５のＤＡＴＡ＿Ｉ
Ｎ［１：０］に接続され、比較器４のＯＵＴ＿ＦＬＧ
は、信号１２によりＲＡＭ５のＤＡＴＡ＿ＩＮ［１４］
に接続されている。

【００２１】ＡＤＤＲＥＳＳ入力は、ＲＡＭ５のＡＤＤ
ＲＥＳＳに接続されると共に、照合回数設定回路８のＩ
Ｎに接続され、照合回路設定回路８のＯＵＴは、ＲＡＭ
５のＤＡＴＡ＿ＩＮ［１３：７］に接続される。／ＷＲ
ＩＴＥ入力はＲＡＭ５の／ＷＲＩＴＥに接続される。

【００２２】次に、比較器の詳細を図４を用いて説明す
る。ＣＯＭＰ［６：０］入力が一致回路１３のＡに接続
され、ＩＮ［６：０］入力が一致回路１３のＢに接続さ
れると共に、多ビットＡＮＤ回路１４のＢ［６：０］に
接続されている。一致回路１３のＣＯＭＰは、多ビット
ＡＮＤ回路１４のＡに接続されると共に、ＥＸＯＲ回路
１５の一方の入力に接続されている。ＩＮ＿ＦＬＧ入力
は、ＥＸＯＲ回路１５の他方の入力に接続され、ＥＸＯ
Ｒ回路１５のの出力はＯＵＴ＿ＦＬＧ出力に接続されて
いる。

【００２３】図４の多ビットＡＮＤ回路１４の詳細を図
６を用いて説明する。Ｂ［６：０］入力は、それぞれ独
立に複数のＡＮＤ回路１６の一方の入力端子に接続さ
れ、全てのＡＮＤ回路１６の他方の入力は、全てＡ入力
がインバータ１７を介して接続されている。全てのＡＮ
Ｄ回路１６の出力は、それぞれＯＵＴ［６：０］出力に
接続されている。

【００２４】次に、図１のカウンタ７の詳細を図７を用
いて説明する。ＣＬＫ入力が、トグルＦＦ１８のＴクロ
ックに接続されると共に、ＯＲ回路１９の一方の入力に
接続されている。トグルＦＦ１８のＱはＯＲ回路１９の
他方の入力に接続され、トグルＦＦ１８のＱＢ出力は、
６ビットアップカウンタ２０のＣＬＫに接続され、６ビ
ットアップカウンタ２０の出力は、ＡＤＤＲＥＳＳ
［５：０］出力に接続されている。ＯＲ回路１９の出力
は／ＷＲＩＴＥ出力に接続されている。

【００２５】次に、本実施の形態の動作について説明す
る。最初に図２に示しているＲＡＭのビットマッピング
について説明し、次に１ｍｓサンプリングの全体タイミ
ングを説明し、その後、１つのＩＮのサンプリング動作
についてタイミングと回路動作を説明し、さらに、連続
照合回数を４回とした場合の連続照合サンプリング動作
という順に説明する。

【００２６】図２のＲＡＭ５のビットマッピングを図１
２に示す。このＲＡＭ５のデータは、１６ビット構成で
ｂ［６：０］を連続回数データとし、これは図２の入力
信号が何回連続同じレベルであるかの回数を示すもので
ある。ｂ［１４］は、連続照合フラグとし本実施の形態
の連続照合サンプリング回路の出力であり、図２の入力
信号のノイズを除去した後の信号である。ｂ［１３：
７］は連続照合回数であり、ここに示された所定値とｂ
［６：０］の値とが一致したとき、ｂ［１４］の連続照
合フラグを変化させるものである。

【００２７】即ち、連続照合回数とは、図２に示す入力
信号がこの値以上連続して同じレベルで入力された場合
に、そのレベルを真のレベルと判断するものであり、こ
の値以下の場合は、ノイズと判断するものである。

【００２８】次に１ｍｓサンプリングの全体タイミング
を説明する。図１のカウンタ７の動作を図７の回路と図
８のタイミングチャートを用いて説明する。

【００２９】このカウンタ７のＣＬＫ入力には１２８Ｋ
Ｈｚの信号が入力され、図７のトグルＦＦ１８で２分周
された６４ＫＨｚの信号が６ビットアップカウンタ２０
に入力されているので、６ビットアップカウンタ２０の
出力が接続されているＡＤＤＲＥＳＳ［５：０］出力
は、１５．６μｓ（＝６４ＫＨｚの周期）ごとに変化す
る。その変化値は０から６３までの６４通りである。

【００３０】またカウンタ７は、図８のタイミングチャ
ートに示されている／ＷＲＩＴＥ信号を出力している。
図１に示すようにカウンタ７のＡＤＤＲＥＳＳ［５：
０］出力は、ＩＮ０からＩＮｎ（本実施の形態ではｎの
値は６３となる）を選択するセレクタ６に接続され、こ
のセレクタ６では、ＡＤＤＲＥＳＳ［５：０］に対応し
たＩＮが１つだけ選択される。例えばＡＤＤＲＥＳＳ
［５：０］＝０の場合はＩＮ０が選択される。

【００３１】ＡＤＤＲＥＳＳ［５：０］は１５．６μｓ
ごとに０、１、２と変化していくので、それにともない
ＩＮ０、ＩＮ１、ＩＮ２がセレクタ６で選択され、図１
の連続照合データ保持回路１へ入力信号として接続され
る。カウンタ７のＡＤＤＲＥＳＳ［５：０］出力は、連
続照合データ保持回路１内のＲＡＭ５のＡＤＤＲＥＳＳ
にも接続されているので、ＩＮと同様にＡＤＤＲＥＳＳ
［５：０］が０、１、２と変化するにともない、アクセ
スするＲＡＭ５のアドレスも０、１、２と順番に変化し
ていく。

【００３２】図９に１ｍｓサンプリングの全体波形を示
す。ＡＤＤＲＥＳ［５：０］は、１つのＡＤＤＲＥＳＳ
の時間が１５．６μｓで０から６３までの値を繰り返す
ので、同じＡＤＤＲＥＳＳ値が次に現れるまでの時間は
１５．６μｓ×６４＝１ｍｓとなる。従って、ＡＤＤＲ
ＥＳＳ値ごとにセレクタ６によって選択されたＩＮのレ
ベルを測定することにより、６４個全てのＩＮの１ｍｓ
のサンプリングを行うことができる。

【００３３】次に、一つの入力信号ＩＮのサンプリング
動作についてタイミングと回路動作を説明する。図１０
に１ＡＤＤＲＥＳＳ分の動作のタイミングチャートを示
す。この図１０は、図２の入力信号が前回サンプリング
した時と同じレベルの場合を示す。即ち、即ち、連続回
数データがカウントアップする場合である。

【００３４】ＡＤＤＲＥＳＳがｎに変化すると、ＲＡＭ
５から連続回数データであるｍ値がＤＡＴＡ＿ＯＵＴ
［６：０］から読み出される。

【００３５】このｍ値は図２のアダー３、比較器４を経
由し、前記したように入力信号が前回サンプリングした
時と同じレベルであるので、１加算されてｍ＋１とな
り、ＲＡＭ５のＤＡＴＡ＿ＩＮ［６：０］に入力され
る。カウンタ７からの／ＷＲＩＴＥ信号が書き込みタイ
ミング信号としてＲＡＭ５に入力されているので、Ａ点
でｍ＋１値が連続回数データとしてｂ［６：０］に書き
込まれる。それにともないＤＡＴＡ＿ＯＵＴ［６：０］
もｍ＋１に変化し、同時にＤＡＴＡ＿ＩＮ［６：０］も
ｍ＋２となる。

【００３６】次に、連続照合回数を４回とした場合の連
続照合サンプリング動作について説明すると共に、図２
の入力信号のレベルにより連続回数データが加算する動
作と連続回路データが連続照合回数と一致して、連続照
合フラグが変化する様子を図１１、図２〜図６を用いて
説明する。図１１は図１０のタイミングチャートＡ点で
の各信号線のレベルを時間経過で示したものである。時
間経過は表の横軸として１から順番に２１まで連番とな
っており、横軸の数字の１つは１アドレス分を示す。横
軸は全て同じＲＡＭのアドレスを示しているので１と２
は実時間としては１ｍｓの間隔がある。

【００３７】図１１の時間の経過の３にて入力信号がＨ
の場合に連続回数データがカウントアップする動作を説
明する。入力信号がＨ、連続照合フラグがＬなので、Ｅ
ＸＯＲ回路２の出力であるアダー３のＥＮはＨになる。
アダー３のＥＮがＨになると、図３のアダー３の真理値
表からアダー３の出力である図２の信号１０は、アダー
３の入力である信号９に１加算され、２ｈ（ＨＥＸ表示
は下１桁にｈをつける）となる。

【００３８】信号１０は比較器４のＩＮ［６：０］に入
力される。比較器４では、図４に示すようにＩＮ［６：
０］入力に信号１０の２ｈが入力され、ＣＯＭＰ［６：
０］入力には、図１１のＤＡＴＡ＿ＯＵＴ［１３：７］
（連続照合回数）の４ｈが入力され、ＩＮ＿ＦＬＧ入力
には、図１１の連続照合フラグのＬが入力されている。
比較器４に内蔵している一致回路１３の動作は、図５に
示すように入力ＡとＢとが一致していない場合はＬを出
力するので、今、ＣＯＭＰ［６：０］とＩＮ［６：０］
が一致していないので、比較器４からはＬが出力され
る。

【００３９】一致回路１３の次段の多ビットＡＮＤ回路
１４の動作は、図６に示すようにＡ入力がＬの場合は、
Ｂ［６：０］入力と同じ値がＯＵＴ［６：０］から出力
され、Ａ入力がＨの場合はＯＵＴ［６：０］が全てＬと
なる。今、一致回路１３のＣＯＭＰがＬなので、多ビッ
トＡＮＤ回路１４はＯＵＴ［６：０］＝Ｂ［６：０］と
なり、比較器４のＯＵＴ［６：０］出力からは比較器４
のＩＮ［６：０］入力の値がそのまま出力される。

【００４０】また、一致回路１３のＣＯＭＰ＝Ｌ、かつ
ＩＮ＿ＦＬＧ＝Ｌなので、比較器４のＯＵＴ＿ＦＬＧ出
力からはＬが出力される。よって図２の信号１１は、図
１１にも示しているように２ｈの値になり、その値がＲ
ＡＭ５のｂ［６：０］に書き込まれ、連続回数データが
カウントアップする。連続照合フラグには、図２の信号
１２の値Ｌが書き込まれるので変化はない。

【００４１】次に、図１１の時間の経過の５にて前回と
入力信号レベルが異なる場合の動作を説明する。入力信
号がＬ、連続照合フラグがＬなので、ＥＸＯＲ回路２の
出力であるアダー３のＥＮはＬとなる。アダー３のＥＮ
がＬとなると、図３のアダー３の真理値表からアダー３
の出力である図２の信号１０は０ｈとなる。信号１０は
比較器４のＩＮ［６：０］に入力される。

【００４２】比較器４では、図４に示すようにＩＮ
［６：０］入力に２信号の０ｈが入力され、ＣＯＭＰ
［６：０］入力には図１１のＤＡＴＡ＿ＯＵＴ［１３：
７］（連続照合回数）の４ｈが入力され、ＩＮ＿ＦＬＧ
入力には図１１の連続照合フラグのＬが入力されてい
る。比較器４に内蔵している一致回１３の動作は、図５
に示すように入力ＡとＢとが一致していない場合はＬを
出力するので、今ＣＯＭＰ［６：０］とＩＮ［６：０］
が一致していないので、比較器４からはＬが出力され
る。

【００４３】一致回路１３の次段の多ビットＡＮＤ回路
１４の動作は前述した通りなので、一致回路１３のＣＯ
ＭＰ＝Ｌより多ビットＡＮＤ回路１４は、ＯＵＴ［６：
０］＝Ｂ［６：０］となり、比較器４のＯＵＴ［６：
０］出力からは比較器４のＩＮ［６：０］入力の値がそ
のまま出力される。また、一致回路１３のＣＯＭＰ＝
Ｌ、かつＩＮ＿ＦＬＧ＝Ｌなので、比較器４のＯＵＴ＿
ＦＬＧ出力からはＬが出力される。

【００４４】よって図２の信号１１は図１１にも示して
いるように０ｈの値になり、その値がＲＡＭ５のｂ
［６：０］に書き込まれ、連続回数データは０ｈとな
る。このように、入力信号レベルが前回と異なる場合
は、連続回数データはクリアされてしまう。連続照合フ
ラグには、図２の信号１２の値Ｌが書き込まれるので変
化はない。

【００４５】次に、図１１の時間の経過の９にて入力信
号がＨの場合の連続回数データと連続照合回数（図１１
のＤＡＴＡ＿ＯＵＴ［１３：７］）とが一致した場合の
動作を説明する。

【００４６】入力信号がＨ、連続照合フラグがＬなの
で、ＥＸＯＲ回路２の出力であるアダー３のＥＮはＨに
なる。アダー３のＥＮがＨになると、図３のアダー３の
真理値表からアダー３の出力である図２の信号１０は、
アダー３の入力である信号９に１加算され４ｈとなる。
信号１０は比較器４のＩＮ［６：０］に入力される。

【００４７】比較器では、図４に示すようにＩＮ［６：
０］入力に信号１０の４ｈが入力され、ＣＯＭＰ［６：
０］入力には図１１のＤＡＴＡ＿ＯＵＴ［１３：７］
（連続照合回数）の４ｈが入力され、ＩＮ＿ＦＬＧ入力
には図１１の連続照合フラグのＬが入力されている。
今、ＣＯＭＰ［６：０］とＩＮ［６：０］とが一致して
いるので、一致回路１３のＣＯＭＰからはＨが出力され
る。

【００４８】一致回路１３のＣＯＭＰがＨなので、多ビ
ットＡＮＤ回路１４はＯＵＴ［６：０］＝０ｈとなる。
また、一致回路１３のＣＯＭＰ＝Ｈ、かつＩＮ＿ＦＬＧ
＝Ｌなので、比較器４のＯＵＴ＿ＦＬＧ出力からはＨが
出力される。よって図２の信号１１は図１１にも示して
いるように０ｈの値になり、その値がＲＡＭ５のｂ
［６：０］に書き込まれ、連続回数データは０ｈとな
り、かつ連続照合フラグには図２の４信号の値Ｈが書き
込まれる。このように連続回数データと連続照合回数と
が一致した場合は、連続照合フラグが変化し連続回数デ
ータはクリアされる。

【００４９】次に、図１１の時間の経過の１０にて入力
信号がＬの場合に連続回数データがカウントアップする
動作を説明する。入力信号がＬ、連続照合フラグがＨな
ので、ＥＸＯＲ回路２の出力であるアダー３のＥＮはＨ
になる。アダー３のＥＮがＨになると、図３のアダー３
の真理値表からアダー３の出力である図２の信号１０は
アダー３の入力である信号９に１加算され１ｈとなる。
信号１０は比較器４のＩＮ［６：０］に入力される。

【００５０】比較器４では、図４に示すようにＩＮ
［６：０］入力に信号１０の１ｈが入力され、ＣＯＭＰ
［６：０］入力には図１１のＤＡＴＡ＿ＯＵＴ［１３：
７］（連続照合回数）の４ｈが入力され、ＩＮ＿ＦＬＧ
入力には図１１の連続照合フラグのＨが入力されてい
る。一致回路１３の次段の多ビットＡＮＤ回路１４の動
作は前述した通りなので、一致回路１３のＣＯＭＰ＝Ｌ
より多ビットＡＮＤはＯＵＴ［６：０］＝Ｂ［６：０］
となり、比較器４のＯＵＴ［６：０］出力からは比較器
４のＩＮ［６：０］入力の値がそのまま出力される。

【００５１】また、一致回路１３のＣＯＭＰ＝Ｌ、かつ
ＩＮ＿ＦＬＧ＝Ｈなので、比較器４のＯＵＴ＿ＦＬＧ出
力からはＨが出力される。よって図２の信号１１は図１
１にも示しているように１ｈの値になり、その値がＲＡ
Ｍ５のｂ［６：０］に書き込まれ、連続回数データがカ
ウントアップする。連続照合フラグには図２の信号１２
の値Ｈが書き込まれるので変化はない。

【００５２】次に、図１１の時間の経過の１３にて連続
照合フラグがＨの場合で前回と入力信号レベルが異なる
場合の動作を説明する。入力信号がＨ、連続照合フラグ
がＨなので、ＥＸＯＲ回路２の出力であるアダー３のＥ
ＮはＬになる。アダー３のＥＮがＬになると、図３の真
理値表からアダー３の出力である図２の信号１０は０ｈ
となる。信号１０は比較器４のＩＮ［６：０］に入力さ
れる。

【００５３】比較器４では、図４に示すようにＩＮ
［６：０］入力に信号１０の０ｈが入力され、ＣＯＭＰ
［６：０］入力には図１１のＤＡＴＡ＿ＯＵＴ［１３：
７］（連続照合回数）の４ｈが入力され、ＩＮ＿ＦＬＧ
入力には図１１の連続照合フラグのＨが入力されてい
る。

【００５４】比較器４に内蔵している一致回路１３の動
作は、図５に示すように入力ＡとＢとが一致していない
場合はＬを出力するので、今ＣＯＭＰ［６：０］とＩＮ
［６：０］が一致していないので、比較器４からはＬが
出力される。一致回路１３の次段の多ビットＡＮＤ回路
１４の動作は前述した通りなので、一致回路１３のＣＯ
ＭＰ＝Ｌより多ビットＡＮＤ回路１４はＯＵＴ［６：
０］＝Ｂ［６：０］となり、比較器４のＯＵＴ［６：
０］出力からは比較器４のＩＮ［６：０］入力の値がそ
のまま出力される。

【００５５】また、一致回路１３のＣＯＭＰ＝ＬかつＩ
Ｎ＿ＦＬＧ＝Ｈなので、比較器４のＯＵＴ＿ＦＬＧ出力
からはＨが出力される。よって図２の信号１１は図１１
にも示しているように０ｈの値になり、その値がＲＡＭ
５のｂ［６：０］に書き込まれ連続回数データは０ｈと
なる。このように入力信号レベルが前回と異なる場合
は、連続回数データはクリアされてしまう。連続照合フ
ラグには図２の信号１２の値Ｈが書き込まれるので変化
はない。

【００５６】次に、図１１の時間の経過の１７にて連続
照合フラグがＨの場合で入力信号がＬの場合の連続回数
データと連続照合回数（図１１のＤＡＴＡ＿ＯＵＴ［１
３：７］）とが一致した場合の動作を説明する。

【００５７】入力信号がＬ、連続照合フラグがＨなの
で、ＥＸＯＲ回路２の出力であるアダー３のＥＮはＨに
なる。アダー３のＥＮがＨになると、図３の真理値表か
らアダー３の出力である図２の信号１０はアダー３の入
力である信号９に１加算され４ｈとなる。信号１０は比
較器４のＩＮ［６：０］に入力される。

【００５８】比較器４では、図４に示すようにＩＮ
［６：０］入力に信号１０の４ｈが入力され、ＣＯＭＰ
［６：０］入力には図１１のＤＡＴＡ＿ＯＵＴ［１３：
７］（連続照合回数）の４ｈが入力され、ＩＮ＿ＦＬＧ
入力には図１１の連続照合フラグのＨが入力されてい
る。今、ＣＯＭＰ［６：０］とＩＮ［６：０］とが一致
しているので、一致回路１３のＣＯＭＰからはＨが出力
される。一致回路１３のＣＯＭＰがＨなので、多ビット
ＡＮＤ回路１４ＯＵＴ［６：０］＝０ｈとなる。

【００５９】また、一致回路１３のＣＯＭＰ＝Ｈ、かつ
ＩＮ＿ＦＬＧ＝Ｈなので、比較器４のＯＵＴ＿ＦＬＧ出
力からはＬが出力される。よって図２の信号１１は図１
１にも示しているように０ｈの値になり、その値がＲＡ
Ｍ５のｂ［６：０］に書き込まれ、連続回数データは０
ｈとなり、かつ連続照合フラグには図２の信号１２の値
Ｌがが書き込まれる。このように連続回数データと連続
照合回数とが一致した場合は、連続照合フラグが変化し
連続回数データはクリアされる。

【００６０】以上に説明したように、図１１を見ると、
入力信号に４回連続同じレベルが入力された場合に、出
力される連続照合フラグが入力信号レベルと同じレベル
に変化していることが分かる。また、入力信号の同じレ
ベル連続回数が３回以下の場合の場合は、連続照合フラ
グが変化しないことが分かる。

【００６１】図１１において、☆印で示す部分は上述し
た動作を説明した部分であり、以下に各部の動作の要約
を示す。 時間の経過３列……入力信号が前回と同一レベルで、連
続回数データが加算される場合。 条件：連続照合フラ
グ＝Ｌ、入力信号＝Ｈ 時間の経過５列……入力信号が前回と異なるレベルで、
連続回数データがクリアされる場合。 条件：連続照合
フラグ＝Ｌ、入力信号＝Ｌ 時間の経過９列……連続回数データが連続照合回数と一
致し、連続照合フラグが次にＨに変化する場合。 条
件：入力信号＝Ｈ 時間の経過１０列……入力信号が前回と同一レベルで、
連続回数データが加算される場合。 条件：連続照合フ
ラグ＝Ｈ、入力信号＝Ｌ 時間の経過１３列……入力信号が前回と異なるレベル
で、連続回数データがクリアされる場合。 条件：連続
照合フラグ＝Ｈ、入力信号＝Ｈ 時間の経過１７列……連続回数データが連続照合回数と
一致し、連続照合フラグが次にＬに変化する場合。 条
件：入力信号＝Ｌ

【００６２】尚、図２の照合回路設定回路８は、ＲＡＭ
５の１つのアドレスごとに連続照合回数を決めている回
路であり、ＡＤＤＲＥＳＳが入力されるとそのＡＤＤＲ
ＥＳＳに対応した連続照合回数をＲＡＭ５に入力する回
路である。

【００６３】本実施の形態の説明では、連続照合回数が
４の場合を説明したが、図１２のＲＡＭ５のビットマッ
ピングに示すように、連続照合回数と連続回路データが
それぞれ７ビットなので、連続照合回数は最大１２７
（＝２⁷ −１）回まで設定することができる。また、Ｒ
ＡＭ５のビットマッピングの構成を変えることにより、
連続照合回数と連続回数データの少ない方のビットをｎ
とした場合、連続照合回数は最大２ⁿ −１回まで設定す
ることができ、ＩＮの数を最大２ⁿ 回まで増やすことが
できる。

【００６４】次に、本発明の第２の実施の形態を説明す
る。本実施の形態は、図１３に示すように連続照合デー
タ保持回路１内のＲＡＭ５として２ポートタイプのＲＡ
Ｍを使用し、そのポートを連続照合回数カウント用に、
２ｎｄポートをＣＰＵ２１とＣＰＵデータバスを介して
接続することにより、ＣＰＵ２１から自由に連続照合回
数等を設定できることを特徴とする。

【００６５】上記構成によれば、例えば、連続照合回数
をＣＰＵ２１によりソフトで任意に変更することが可能
になる。本実施の形態による連続照合サンプリング回路
を使用したシステムにおいて、例えば、システム全体の
ノイズが増加した場合は、連続照合回数を多くし、ノイ
ズが低下している場合は、照合回数を少なくするなど、
各ＩＮ端子ごとにシステムの動作状況に最適な連続照合
回数に設定することができる。

【００６６】また、システムの仕様変更などで連続照合
回数が変更になった場合でも、回路変更することなく対
応できるので、システムを設計する上での費用、設計期
間の短縮に効果がある。

【００６７】また、連続照合回数だけでなく、連続照合
フラグや連続回数データもＣＰＵ２１から任意の値を任
意のタイミングで設定することができる。このようにす
ることにより、連続照合フラグをリセットしたり、連続
回数データのスタート値を変更したりできる。

【００６８】また、前記の公報では、入力伝送データ
のサンプリング値がｎ回連続して同一値をとるときのみ
出力レベルを遷移させているので、出力レベルが変化す
るときの連続回数は全ての伝送データがｎ回と固定して
いる。これに対して本発明においては、出力レベル（連
続照合フラグ）の連続回数は、図１２のＲＡＭ５のビッ
トマッピングにより連続照合回数をアドレスごと（ＩＮ
端子ごと）に設定できる構成となっている。

【００６９】また、前記の公報では、基本的にＣＰＵ
によるソフトウェア制御により実現しており、本発明と
は基本構成が異なっている。特に、ＲＡＭ５に所定の連
続照合回数と連続照合回数と連続照合フラグとをアドレ
スごとに記憶する構成はない。

【００７０】尚、上記第１、第２の実施の形態をコンピ
ュータシステムで構成する場合、このコンピュータシス
テムで用いるＲＯＭ等のメモリは本発明による記憶媒体
を構成することになる。この記憶媒体には、各実施の形
態で説明した動作を行うための手順を実行するプログラ
ムが記憶される。

【００７１】このような記憶媒体としては、半導体記憶
装置、光ディスク、光磁気ディスク、磁気記録媒体等が
用いられる。

【００７２】

【発明の効果】以上説明したように、本発明によれば、
ＲＡＭの一つのアドレスに一つの入力信号が割り当てら
れるので、同じ回路構成でＲＡＭのアドレスと同じ数の
入力信号について連続照合サンプリングを行うことがで
きる。

【００７３】また、ＲＡＭのアドレスはアドレスビット
をｎとすると、２ⁿ 増加するので、回路をさほど大きく
することなく、連続照合サンプリングできる入力信号数
を指数関数的に増加させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による連続照合サン
プリング回路を示すブロック図である。

【図２】連続照合データ保持回路の構成を示すブロック
図である。

【図３】アダーの真理値表を示す構成図である。

【図４】比較器の構成を示すブロック図である。

【図５】一致回路の真理値表を示す構成図である。

【図６】多ビットＡＮＤ回路の構成図である。

【図７】カウンタの構成を示すブロック図である。

【図８】カウンタの動作を示すタイミングチャートであ
る。

【図９】１ｍｓサンプリングの場合の全体の波形図であ
る。

【図１０】１アドレス分のＲＡＭの動作を示すタイミン
グチャートである。

【図１１】図２の各信号と図５のＣＯＭＰ出力のレベル
変化を示すタイミングチャートである。

【図１２】ＲＡＭのビットマッピングを示す構成図であ
る。

【図１３】本発明の第２の実施の形態による連続照合サ
ンプリング回路を示すブロック図である。

【図１４】従来の連続照合サンプリング回路を示すブロ
ック図である。

【符号の説明】

１ 連続照合データ保持回路 ２ ＥＸＯＲ回路 ３ アダー ４ 比較器 ５ ＲＡＭ ６ セレクタ ７ カウンタ ８ 照合回数設定回路 ９、１０、１１、１２ 信号 １３ 一致回路 １４ 多ビットＡＮＤ回路 １５ ＥＸＯＲ回路 １８ トグルＦＦ １９ ＯＲ回路 ２０ ６ビットアップカウンタ ２１ ＣＰＵ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の入力信号と対応するアドレスに、
   所定の連続照合回数と、連続して何回同じ信号レベルが
   続いたかを示す連続回数と、この連続回数と前記所定の
   連続照合回数とが一致したとき変化するフラグとを保持
   する記憶手段と、 前記アドレスを指定して前記記憶手段の読み出し書き込
   みを制御する制御手段と、 前記複数の入力信号から前記指定されたアドレスと対応
   する一つの入力信号を選択する選択手段と、 前記選択された入力信号と前記記憶手段の対応するフラ
   グとの排他的論理和をとる論理手段と、 前記排他的論理和の結果に応じて前記記憶手段の対応す
   る連続回数を更新する更新手段と、 前記更新された連続回数と前記所定の連続照合回数とを
   比較し、一致したとき前記フラグを変更すると共に、前
   記記憶手段の対応する連続回数をリセットする比較手段
   とを設けたことを特徴とする連続照合サンプリング回
   路。
2. 【請求項２】 前記所定の連続照合回数を設定する設定
   手段を設けたことを特徴とする請求項１記載の連続照合
   サンプリング回路。
3. 【請求項３】 前記連続回数を設定する設定手段を設け
   たことを特徴とする請求項１記載の連続照合サンプリン
   グ回路。
4. 【請求項４】 前記フラグを設定する設定手段を設けた
   ことを特徴とする請求項１記載の連続照合サンプリング
   回路。
5. 【請求項５】 前記更新手段は、前記排他的論理和の結
   果が変化したとき前記連続回数に１を加算することを特
   徴とする請求項１記載の連続照合サンプリング回路。
6. 【請求項６】 複数の入力信号と対応するアドレスに、
   所定の連続照合回数と、連続して何回同じ信号レベルが
   続いたかを示す連続回数と、該連続回数と前記所定の連
   続照合回数とが一致したとき変化するフラグとを保持す
   る記憶手段の前記アドレスを指定して前記記憶手段の読
   み出し書き込みを制御する制御手順と、 前記複数の入力信号から前記指定されたアドレスと対応
   する一つの入力信号を選択する選択手順と、 前記選択された入力信号と前記記憶手段の対応するフラ
   グとの排他的論理和をとる演算手順と、 前記排他的論理和の結果に応じて前記記憶手段の対応す
   る連続回数を更新する更新手順と、 前記更新された連続回数と前記所定の連続照合回数とを
   比較し、一致したとき前記フラグを変更すると共に、前
   記記憶手段の対応する連続回数をリセットする比較手順
   とを実行するためのプログラムを記憶した記憶媒体。
7. 【請求項７】 前記所定の連続照合回数を設定する設定
   手順を実行するためのプログラムを記憶したことを特徴
   とする請求項６記載の記憶媒体。
8. 【請求項８】 前記連続回数を設定する設定手順を実行
   するためのプログラムを記憶したことを特徴とする請求
   項６記載の記憶媒体。
9. 【請求項９】 前記フラグを設定する設定手順を実行す
   るためのプログラムを記憶したことを特徴とする請求項
   ６記載の記憶媒体。
10. 【請求項１０】 前記更新手順は、前記排他的論理和の
    結果が変化したとき前記連続回数に１を加算することを
    特徴とする請求項６記載のプログラムを記憶した記憶媒
    体。