JP2000502853A - パリティ保守テストルーチン - Google Patents

Abstract

(57)【要約】 データフロー（６０６）内のフォールトを検出するように設計されたフォールト検出ハードウェア（６１０）内のフォールトを検出するシステムは、フォールト検出ハードウェアへ到達する前にデータフロー内へ慎重にフォールトを導入してデータフロー内のフォールトの既知のバックグラウンドロードを確立するフォールト発生器（６０８）を含んでいる。フォールトカウンタ（６１２）は慎重に導入されたフォールトを含む実際のフォールトをカウントする。ソフトウェア（６１６）がフォールトの既知のロードと実際のロードとの間の差を解析する。

Description

【発明の詳細な説明】 パリティ保守テストルーチン 発明の技術分野 本発明は第１の特徴に従ってＴＳスイッチの端末装置に関し、前記端末装置は そのユーザ部を形成する端末機能およびスイッチポートを形成するスイッチ終端 装置を含み、端末機能とスイッチ終端装置との間でパリティ監視信号を含む信号 の双方向転送が行われ、前記信号はいくつかのタイムスロットを含むフレーム内 に構成される。 第２の特徴に従って、本発明はデータフロー内のフォールトを検出するように 設計されているフォールト検出ハードウェア内のフォールトを検出する方法およ びシステムに関連している。関連技術の説明 米国特許第４，５３２，６２４号には電気通信システムにおけるパリティテス トが開示されている。パリティエラーが共通して集められさまざまなパリティ回 路に、一時に１つずつ、誤パリティを発生してパリティエラーがどこから生じた のかを判断することができる。 米国特許第４，４８５，４６７号には診断機能が組み込まれたデジタルスイッ チマトリクスが開示されており、それはパリティチェックおよびパリティチェッ ク検証を含み、後者は偶数パリティを有する所定のデータにパリティチェック回 路のテストを強要するものである。 米国特許第４，８２１，２５６号にはスイッチネットワークの優先順位テスト が開示されている。一方の送信方向でパリティエラーが見つかっている場合には 、他方の送信方向へ送信するために作り出されたパリティビットは誤りとされる 。しかしながら、他方側でパリティビットを誤ったレベルにセットすると、近端 のどこにエラーがあるのかをどのように確証できるかが記述されない。 米国特許第４，３９３，４９０号には悪いパリティを検出するＴＳスイッチ内 のフォールト識別が開示されている。スイッチは２つのプレーンからなる冗長構 造を有している。誤パリティを有するパターンを置換する代替パターンが作られ る。２つのプレーンを終端する部分がこの代替パターンを検出して他方のプレー ンからのデータにより置換する。 ＷＯ８３／０４３５５では、タイムスロットを監視するためにパリティが使用 される。誤パリティを発生してそれがどこに現れるかを検出することにより、確 立された接続がチェックされる。要約 引き合いとして示す本発明の第１の特徴に従ったシステムにおいて、フォール トの性質および位置を識別できるようにする保守が重要である。また、あらゆる フォールトをカバーできるようにするために、監視機能を重畳する必要もある。 さらに、このような機能はソフトウェア内に解析部を有するハードウェアにおい て自律的として、ハードウェア内のフォールトによる“ＯＫ”状態を得ることを 回避することが望ましい。 前記した種類の端末装置においてこのような重畳監視を実現することが本発明 の目的である。 この目的は、問題とする端末装置が請求の範囲第１項−第６項記載の特徴を得 ることで達成される。 本発明に従って、この端末装置内には、前記いくつかのタイムスロット内に含 まれるパリティ機能ルーチンテストのためのテストタイムスロット（ＭＦＰＥ） 内に、端末機能へ送られるフレームの中の画定された１つのフレーム内のパリテ ィフォールトを発生するスイッチ終端装置内の第１のパリティフォールト発生手 段がある。それは、端末機能へ送られるフレーム内に予期された数のフォールト を生じる。端末機能内の第２のパリティフォールト発生手段が、スイッチ終端装 置へ送られるフレームの中の確定された１つのフレーム内のテストタイムスロッ ト内にパリティフォールトを発生する。それは、スイッチ終端装置へ送られるフ レーム内に予期された数のフォールトを生じる。端末機能は、さらに、スイッチ 終端装置から受信されるフレーム内のパリティエラーを有するタイムスロットを カウントし、そのフレームのパリティエラー数を示す各フレームに対する結果を 生じる第１のタイムスロットカウンティング手段を含んでいる。パリティエラー 数を示す各結果を、スイッチ終端装置へ送られるフレーム内のテストタイムスロ ットの第１の利用可能なテストタイムスロット内へ挿入する手段が設けられる。 さらに、スイッチ終端装置は端末機能から受信されるフレーム内のパリティエラ ーを有するタイムスロットをカウントして、そのフレームのパリティエラー数を 示す各フレームに対する結果を生じる第２のタイムスロットカウンティング手段 を含んでいる。パリティフォールトモニタ機能が第１のタイムスロットカウンテ ィング機能により作り出されテストタイムスロット内に転送される結果、および 確定されたフレーム内に現れるテストタイムスロットを示す第２のタイムスロッ トカウンティング手段からの信号を受信する。モニタ機能に関連するソフトウェ アにより、テストタイムスロット内に受信されるパリティフォールト数マイナス スイッチ終端装置へ送られる確定されたフレーム内に予期されるフォールト数を 示す結果が作り出される。 一般的に、かつ本発明の第２の実施例を参照して、電話交換機等の大型システ ム内のハードウェアフォールトを検出して絞り込むことができるようにするため に、ハードウェア内にこれらのフォールトを検出できる機能がなければならない 。この機能は、例えば、パリティチェッカー、冗長同期データフロー内のデータ のチェックサムや比較等とすることができる。 あるハードウェアによりフォールトが見つかると、フラグがセットされるかあ るいはカウンタが増分される。次にフラグやカウンタをソフトウェアにより読み 出すことができ、さらにフォールトを絞り込むための解析を行うことができる。 ハードウェア内の全てのフォールトを検出できるようにするために、パリティ チェッカーやカウンタのようなフォールト検出ハードウェア内のフォールトを検 出できることが望ましい。そうしないと、値が０である限りソフトウェアは全て が正しいものと推定するため、検出されないフォールトがカウンタ内にあること がある（例えば、０に固定される）。 第２の特徴に従って、システムをなんら妨害することなく前記した要望を満た すことができるようにする方法およびシステムを提供することが本発明のもう１ つの目的である。 この目的を達成するために、データフロー内のフォールトを検出するように設 計されているフォールト検出ハードウェア内のフォールトを検出する本発明に従 った方法は、フォールトの既知のバックグラウンドロードをデータフロー内へ導 入し、フォールトの実際のバックグラウンドロードを検出し、フォールトの既知 のロードと実際のロードとの間の差を検出するステップを含んでいる。 データフロー内のフォールトを検出するように設計されたフォールト検出ハー ドウェア内のフォールトを検出する本発明に従ったシステムは、フォールト検出 ハードウェアへ到達する前にデータフロー内へ慎重にフォールトを導入してデー タフロー内のフォールトの既知のバックグラウンドロードを得るフォールト発生 手段と、慎重に導入されるフォールトを含む実際のフォールトをカウントしてフ ォールトの実際のバックグラウンドロードを検出する障害カウンティング手段と 、フォールトの既知のロードと実際のロードとの間の差を検出するソフトウェア 手段とを含んでいる。 方法およびシステムの実施例により、それぞれ、請求項８，９および請求項１ １−１６に記載された特徴が得られた。 したがって、本発明によりフォールト検出ハードウェアをどのように非割込式 にテストするかの解決策が提示される。 これを遂行する方法は、フォールト検出ハードウェアが認識してカウントする が決してシステムを妨害することのないフォールトを導入することである。これ らのカウンタを読み出すソフトウェアは検出されたフォールトの’バックグラウ ンドロード’が何であるかを知っている。承認を得るためには、得られる値は’ バックグラウンドロード’に等しくなければならない。それよりも小さくても大 きくてもフォールトとなる。 この原理により、’正規’のフォールト、すなわちフォールト検出機構が検出 すると考えれたフォールト、を見つけだすことができる。また、フォールト検出 ハードウェアおよびフォールト発生ハードウェア内のフォールトを検出すること もできる。図面の簡単な説明 次に図面を参照して本発明をより詳細に説明し、ここに、 図１はＴＳスイッチの端末装置の接続を示す略図。 図２は図１に含まれる種類の端末装置の略図。 図３は保守ハードウェアのルーチンテストの第１の実施例を含む、図２に従っ た端末装置の実施例内の信号およびフレームのフローを示す略ブロック図。 図４は図３のあるフレーム内に現れる異なる数のパリティエラー間の接続およ びこれらの数を符号化する方法を示すテーブル。 図５は図３に従った実施例をより詳細に示すブロック図。 図６は保守ハードウェアのルーチンテストの第２の実施例を示す略ブロック図 。 図７は保守ハードウェアのルーチンテストの第３の実施例を示す略ブロック図 。実施例の詳細な説明 図１において、ブロック１０２は、例えば、いわゆる時空間構造を有するスイ ッチコアを示す。スイッチを通るデータフローは、データタイムスロットを含む いくつかのタイムスロットを含むフレーム構成とされる。 スイッチコア１０２には、ブロック１０４で示すいくつかの端末装置ＴＵが２ 方向に接続されている。各端末装置１０４はそのユーザ部を形成する端末機能Ｔ Ｆ１０６、およびスイッチポートを形成するスイッチ終端装置ＳＴＵ１０８を含 むように略示されている。 端末装置とスイッチコア１０２との間をリンク１１０が延在している。リンク １１０はスイッチコアへ直接延在するか、あるいは、それぞれ１１２および１１ ４に示す１つ以上のマルチプレクサ／デマルチプレクサ段を介して延在する。以 下、これらのマルチプレクサ／デマルチプレクサ段は端末接続装置ＴＣＵと呼ば れることもある。 端末接続装置ＴＣＵにより、帯域幅必要条件の変動する多くの装置をスイッチ コア１０２に接続することができる。特に、端末接続装置ＴＣＵのマルチプレク サ部はスイッチコア１０２へ向かうリンクへのデータタイムスロットのマッピン グ、および速度クラスの異なる着信リンク１１０の速度変換を実施する。スイッ チコア１０２から到来する全てのデータタイムスロットをある順序でさらに装置 へ向けて送出しなければならない。この順序は端末接続装置のデマルチプレクサ 部内のマッピングメモリにより決定することができる、すなわちデマルチプレク シングは制御可能である。それをどのように実施するかに関する情報がマッピン グメモリへロードされる。 図１には、各リンク１１０、マルチプレクサ／デマルチプレクサ段１１２／１ １４およびスイッチコア１０２が３つの冗長プレーンＡ，Ｂ，Ｃにより３重化し て示されていて、冗長構造があることを示している。 図１に示すような構造の詳細については、例えば、スエーデン国特許出願第９ ５０３４２１−１号（ＥＵＡ４９４）を参照されたい。したがって、ここではこ れ以上の説明は必要ではない。 図２に端末装置ＴＵをより詳細に示し、端末機能ＴＦおよびスイッチ終端装置 ＳＴＵは図１と同じ参照番号で示されている。論理的にはスイッチに属するスイ ッチ終端装置１０８は３重化を終端し、スイッチに属するある保守機能の責任を 果たす。２重矢符２０２は端末機能１０６で終わるユーザからの双方向データ転 送ラインを示し、２重矢符２０４はタイムスロットを含むフレーム内で生じる信 号の端末機能１０６とスイッチ終端装置２０６間の双方向転送を示す。これらの 信号のいくつかはパリティ監視される。 スイッチ終端装置１０８において、ブロック２０６はスイッチ終端装置１０８ の動作および保守を処理する機能を示す。この回路機能は以後スイッチ終端装置 端末ＳＴＵＴとも呼ばれる。 端末機能１０６とスイッチ終端装置１０８間の通信は、以後インターフェイス ＵＳＴＩとも呼ばれる、スイッチ端末インターフェイス２０８を介して実施され る。スイッチ端末インターフェイスＵＳＴＩはユーザデータおよびスイッチ制御 に使用され、フレームベース並列インターフェイスである。フレーム構造のフレ ームは、ここでは、例えば１２８０もしくは２５６０タイムスロットの１２５μ ｓフレーム長を有するものとする。 スイッチ端末インターフェイスＵＳＴＩに使用されるフレームフォーマットの タイムスロットは、ここでは、保守タイムスロットを含むものとする。例えば、 以後さらに、スイッチを通るフレームのフローは８０００フレームを含むマルチ フレームを形成するいくつかのフレーム群へ分割され、したがって１ｓのマルチ フレーム長に対応するものとする。前記したスエーデン国特許出願第９５０３４ ２１−１号（ＥＵＡ４９４）から判るように、さらにマルチフレーム内の各フレ ームが一意的な符号を有し、その値はマルチフレーム内のフレームを識別するの に使用されるものとし、この値は以後ＦＲＣ値（Ｆｒａｍｅ Ｃｏｕｎｔｅｒ） とも呼ばれる。 図１および図２を参照して簡単に説明したシステムにおいて、フォールトを追 跡できるようにするのに保守は重要である。それを提供する１つの重要な方法は 、後述するように、全てのフォールトをカバーする自律重畳監視機能を使用する ことである。 スイッチ端末インターフェイスＵＳＴＩはパリティチェックされかついくつか の信号を含み、その中にはパリティおよびパリティ肯定応答に使用する信号があ る。これらの信号の１つは以後Ｐａｒｉｔｙ Ｅｒｒｏｒ ＬＸのパリティ信号 ＰＥＲＲ ＬＸと呼ばれ、ＬＸはスイッチへ向かう方向を表す。もう１つの信号 はＭｕｌｔｉ Ｆｒａｍｅ Ｐａｒｉｔｙ Ｅｒｒｏｒ Ｖａｌｉｄの信号ＭＦ ＰＥＶと呼ばれ、ＶａｌｉｄはパリティチェックがテストタイムスロットＭＦＰ Ｅに関連することを示す。テストタイムスロットＭＦＰＥおよびこれらの信号の 目的と用途については後述する。 両方向のパリティ機能のルーチンテストに使用される専用タイムスロットがあ る。このタイムスロットは以後ＭＦＰＥ（Ｍｕｌｔｉ ＦｒａｍｅＰａｒｉｔｙ Ｅｒｒｏｒ）と呼ばれる。タイムスロットＭＦＰＥは２つの機能を有している 。１つはパリティフォールトの挿入であり、１つは端末機能１０６からスイッチ 終端装置１０８へのパリティチェック結果のフィードバックである。 端末装置１０４を通るフローの方向を識別するために、以後スイッチへ往来す る方向を示すのに添字ＬＸおよびＸＬを使用し、例えば前記した信号ＰＥＲＲ ＬＸがそうである。 図３において、端末機能１０６とスイッチ終端装置１０８との間のパリティ監 視信号の相互交換は、端末機能１０６へ向かう方向については２０４．ＸＬで示 されスイッチ終端装置１０８へ向かう方向については２０４．ＬＸで示されてい る。 端末装置１０４はテストタイムスロット内にパリティフォールトを発生するス イッチ終端装置１０８内の第１のパリティフォールト発生機能を含み、それは予 期された数のフォールトを発生する確定されたフレーム内におけるパリティ機能 ルーチンテスト、すなわち、端末機能１０６へ送られるパリティ監視信号２０４ ．ＸＬ内のフォールトの既知のバッククラウンロードのパリティ機能ルーチンテ ストに使用される。確定されたフレームは端末機能１０６へ送られる各々が１２ ５μｍの長さのマルチフレームの８０００フレームの中の１つである。したがっ て、確定されたフレームしたがってテストタイムスロットは毎秒１回現れる。 特に、後述する例では、スイッチ終端装置１０８はタイムスロットＭＦＰＥＸ Ｌ内に確定されたＦＲＣ値を有する２０４．ＸＬ信号内の各フレームに対してパ リティフォールトを発生するパリティフォールト発生器３０２を有している。 前記したスエーデン国特許出願第９５０３４２１−２号（ＥＵＡ４９４）をさら に参照して、この値はここではＦＲＣ値０と呼ばれ、この値を有するフレームは フレーム０と呼ばれる。マルチフレーム内の他の全てのタイムスロットは正しい パリティでなければならない。パリティフォールトはインターフェイスＵＳＴＩ ２０８のパリティ信号ＰＡＲ ＸＬの反転により発生される。マルチフレーム内 の他の全てのタイムスロットが正しくなければならない条件に関する例外は、後 述するように、カウンタをテストするために他の２つのパリティフォールトが、 確定されたフレーム以外の他のフレーム内のスイッチ終端装置内で順序付けされ る時に現れる。 端末装置１０４は、さらに、スイッチ終端装置１０８へ送られるフレームの確 定された１つのフレームのタイムスロット内でパリティフォールトを発生する端 末機能１０６内の第２のパリティフォールト発生機能を含んでいる。それにより 、信号２０４．ＸＬについて前記したのと同様に、予期された数のフォールト、 すなわち、フォールトの既知のバックグラウンドロードがパリティ監視信号２０ ４．ＬＸ内に生じる。特に、前記した例では、端末機能１０６は各フレーム０内 の信号２０４．ＬＸのタイムスロットＭＦＰＥ ＬＸ内でパリティフォールトを 発生するパリティフォールト発生器３０４を有している。これらのフレームおよ び他の全てのフレーム内の他の全てのタイムスロットのタイムスロットはは正し いパリティを持たなければならない。 端末機能１０６は、さらに、スイッチ終端装置１０８から受信されるフレーム 内のパリティエラーを有するタイムスロットをカウントし、そのフレームのパリ ティエラー数を示す各フレームに対する結果を生じるカウンタを含んでいる。端 末機能１０６には、パリティエラー数を示すこのような各結果を、スイッチ終端 装置１０８へ送られるフレーム内のテストタイムスルットの中の第１の利用可能 なタイムスロット、すなわちタイムスロットＭＦＰＥ、内へ挿入する手段も含ま れている。特に、図示する例では、端末機能１０６内のパリティエラーカウンテ ィング機能３０８がパリティ監視信号２０４．ＸＬ内に受信されるパリティエラ ーを有するタイムスロットをカウントし、かつ結果を示すパリティエラー数を生 じる論理も有している。この論理は次のように働く。 −フレームＸＬにパリティエラーを有する１つのタイムスロットがある場合に は、第１の利用可能なＭＦＰＥ ＬＸ内に０１₁₆を挿入する。 −フレームＸＬにパリティエラーを有する２つ以上のタイムスロットがある場 合には、第１の利用可能なＭＦＰＥ ＬＸのＭＦＰＥ ＬＸ内にＦＦ₁₆を挿入す る。 フレーム内の全てのタイムスロットが正しいパリティを有する場合には、第１ の利用可能なＭＦＰＥ ＬＸ内に００₁₆を挿入する。 第１の利用可能なＭＦＰＥ ＬＸ内へ挿入する前記した値は１６進値である。 したがって、前記したように、パリティ監視信号２０４．ＬＸのフローのフレ ーム内の第１の利用可能なタイムスロットＭＦＰＥ ＬＸは、機能３０８内で行 われるパリティチェックの結果のスイッチ終端装置ＳＴＵ１０８へのフィードバ ックとして使用される。 端末機能１０６についても、スイッチ終端装置１０８は端末機能１０６から受 信されるフレーム内のパリティエラーを有するタイムスロットをカウントして、 そのフレームに対するパリティエラー数を示す各フレームに対する結果を生じる カウンタを含んでいる。スイッチ終端装置１０８は確定されたフレーム、すなわ ちフレーム０、内に現れるテストタイムスロット、すなわちＭＦＰＥ、を識別し て前記したようにテストタイムスロットを示す信号ＭＦＰＥＶを生じる手段も含 んでいる。特に、スイッチ終端装置１０８内のパリティエラーカウンティング機 能３１２はパリティ監視信号２０４．ＬＸ内に受信されるパリティエラーを有す るタイムスロットをカウントし、ＦＲＣ値０を有するフレーム内にいつタイムス ロットＭＦＰＥ ＬＸが現れるかを示す。カウンティング結果は、矢符３１４で 示すように、フレームＬＸ内のパリティフォールト数を０，１もしくはそれ以上 の数から０，１および２の数へ変換するスイッチ終端装置ＳＴＵ１０８内の変換 機能３１６へ送られる。 また、スイッチ終端装置１０８内には、端末機能１０６内のパリティエラーを 有するタイムスロットをカウントするカウンタから生じてテストタイムスロット 内に転送される結果を受信するパリティフォールトモニタ機能がある。また、こ のモニタ機能は確定されたフレーム内に現れるテストタイムスロットを示す信号 を受信して、テストタイムスロット内に受信されるパリティフォールト数マイナ ススイッチ終端装置へ送られる確定されたフレーム内に現れる予期されたフォー ルト数を示す結果を生じる。 特に、図示する例では、スイッチ終端装置ＳＴＵ１０８はパリティフォールト モニタ３２０を有し、矢符３２１で示すように、それには端末機能ＴＦ内のＸＬ フレームについて機能３０８によりチェックされるパリティフォールト数がタイ ムスロットＭＦＰＥ ＬＸを介して転送される。また、パリティフォールトモニ タ３２０は、矢符３２２で示すように、ＦＲＣ値０を有するフレーム内にいつタ イムスロットＭＦＰＥ ＬＸが現れるかを示す信号を機能３１２から受信する。 パリティフォールトモニタ３２０に関連するソフトウェアは、テストタイムスロ ットＭＦＰＥ ＬＸ内に受信されるパリティフォールト数マイナススイッチ終端 装置へ送られ０，１もしくはそれ以上のパリティフォールトに対するそれぞれ、 ０，１もしくは２からなる予期されたフォールト数を示す結果を生じる。 スイッチ終端装置ＳＴＵ内の変換機能３１６およびパリティフォールトモニタ ３２０から得られる値は、それぞれ矢符３２４および３２６で示すように、ＳＴ ＵＴ機能２０６内の２つのパリティ監視カウンタ、ＬＸ方向のカウンタ３２８お よびＸＬ方向のカウンタ３３０、へ転送される。ＳＴＵＴ機能は基準カウンタ３ ３４も含んでいる。 カウンタ３２８および３３０は各値により増分され確定された時間間隔、例え ば５分毎に、図示せぬコンピュータにより例えば読み出される。カウンタは確定 された時間間隔内に最大値に達しないように設計される。そうすることにより、 スイッチ終端装置からアラームが発生される。 前記したことから、フレーム（１２５μｓ）が１つ以上のパリティフォールト を含む場合には、タイムスロットＭＦＰＥはそれぞれ０１₁₆もしくはＦＦ₁₆の値 を得、フレーム内の各タイムスロットが正しいパリティを有する場合には、ＭＦ ＰＥは０１₁₆の値を得ることが判っている。図４にフレーム内で見つかるパリテ ィフォールト数および対応するフィードバック値を示すテーブルを示す。このテ ーブルから判るように、タイムスロットＭＦＰＥ ＸＬは常に００₁₆を含んでい る。スイッチ終端装置ＳＴＵ１０８内にブロックで示すパリティ監視カウンタは 、それぞれ、０，１もしくは２の増分としてスイッチ終端装置ＳＴＵへ送られる 端末機能ＴＦ内の論理３０８により発見される０，１もしくはそれ以上のパリテ ィフォールトを各カウンタでカウントする。それは、カウンタが毎秒１ステップ 増分する時にパリティルーチンテストおよび関連する論理が適切に働くことを意 味する。 端末機能ＴＦ内のパリティチェック論理３０８のルーチンテストに対しては、 矢符３３５で示すように、ＳＴＵＴ機能２０６は端末機能１０６内の機能３０８ およびカウンタ３３０のパリティ論理のルーチンテストのためにさらに２つのパ リティエラーを導入するようパリティフォールト発生器３０２を指令する指令機 能も含んでいる。 スイッチ終端装置ＳＴＵ１０８内のパリティチェック論理３１２が行うパリテ ィチェックの結果を形成する２つの値を、矢符３３６および３３８で示すように 、前記した２つの信号ＰＥＲＲ ＬＸおよびＭＦＰＥＶを介して入手することが できる。信号ＰＥＲＲ ＬＸの値はパリティフォールトが現れているかどうかを 示し、信号ＭＦＰＥＶ上の値はフレーム０内にタイムスロットＭＦＰＥ ＬＸが 存在したことを示している。 これらの信号を結合して実際のフォールトの存否を確証する論理を設けること ができる。信号の値は、例えば、フォールトデータがスイッチ終端装置１０８を 介してスイッチへ送られるのを防止するフォールトストップ監視論理に対するス イッチ終端装置１０８からのパリティ結果フィードバックを必要とする、３４０ に示す、操作および保守機能により使用される。 例として、タイムスロットＭＦＰＥ ＬＸがスイッチ端末インターフェイスＵ ＳＴＩの信号を通過させてから２，３タイムスロット後に、信号ＰＥＲＲ ＬＸ が信号ＭＦＰＥ ＬＸのパリティチェック結果をフレーム０内に提示する場合に は、信号ＭＦＰＥＶは１クロックサイクル中強制的にハイとすることができる。 ’フォールトストップ’プロセッサ、もしくは任意同等の端末機能、がそれ自体 を停止する信号を使用している。さらに、２つの信号はスイッチ端末インターフ ェイスＵＳＴＩフレームＬＸが同期外れとなる時に、スイッチ終端装置ＳＴＵに よりローに保持される。 前記したように、信号ＭＦＰＥＶはいつフォールトパリティが見つかるかを知 らせ、信号ＰＥＲＲ ＬＸはスイッチ終端装置ＳＴＵ内で行われる各パリティチ ェックの結果である。ルーチンテストが端末機能ＴＦからスイッチ終端装置ＳＴ Ｕまで適切に働いている場合には、２つの信号は各マルチフレームで１度だけ（ 毎秒）ハイでなければならない。 信号ＭＦＰＥＶがハイで信号ＰＥＲＲ ＬＸがローであるか、その逆である場 合には、実際のフォールトは事実（ＭＦＰＥＶ’ｅｘｏｒ’ＰＥＲＲ ＬＸ＝Ｌ Ｘフレームの対応するタイムスロット内のパリティフォールト）である。 図５は図３を参照して一般的に前記した機能の実施例をより詳細に示すブロッ ク図である。 図５において、ブロック５００は図５には図示されていないＳＴＵＴ機能２０ ６を介して、ＳＴＵＴ機能２０６に含まれる時間基準カウンタ３３４、ＬＸエラ ーカウンタ３２８およびＸＬエラーカウンタ３３０を読み出す監視モニタソフト ウェアを示している。また、ブロック５００はテストタイムスロットＭＦＰＥＬ Ｘ内に受信されるパリティフォールト数マイナス、それぞれ、０，１もしくはそ れ以上のパリティフォールトに対する０，１もしくは２からなるフレーム０内の 予期されたフォールト数を示す結果を生じる図３に関して前記したソフトウェア を表している。 リンク１１０．ＸＬ上のスイッチコアからスイッチ終端装置１０８に到来する フレーム内のタイムスロットは信号２０４．ＸＬのデータ送信機５０２内に受信 される。リンク１１０．ＸＬ上のフレーム内に受信されるタイムスロットの中で 、タイムスロットカウンタ５０４はタイムスロットＭＦＰＥを識別し、そこに接 続されたフレームカウンタ５０６はＦＲＣ値０を有するフレームを識別するフレ ームをカウントする。カウンタ５０４，５０６には、ＳＴＵＴ２０６内に含まれ 監視およびモニタソフトウェア５００により読み出される時にＳＴＵＴ２０６を 介してコマンドによりゼロとされる時間基準カウンタ３３４が関連している。 したがって、フレーム０内のタイムスロットＭＦＰＥはカウンタ５０４，５０ ６により識別されブロック５１０に示す反転機能により反転され送信機５０２内 のパリティ発生器５１１へ導入されて、フロー１１０．ＸＬ内の対応するタイム スロットをフロー２０４．ＸＬ内の送信と置換する。ブロック５１２は前記した ように、矢符３３５で示すＳＴＵＴを介したコマンドにより、フレーム０以外の もう１つのフレーム内で２つのタイムスロットを反転させることによりフロー２ ０４．ＸＬへ２つのパリティエラーを導入する反転機能を示している。 フロー２０４．ＸＬは端末機能１０６においてデータ受信機５１４により受信 され、そこからデータはデータフロー２０２．ＸＬとしてユーザ方向へ転送され る。データ受信機５１４にはフロー２０４．ＸＬ内の、それぞれ、タイムスロッ トＭＦＰＥおよびフレーム０を識別するタイムスロットカウンタ５１６およびフ レームカウンタ５１８が接続されている。また、データ受信機５１４は前記した ように０，１もしくは２の結果を示すパリティエラー数を生じる、図３のブロッ ク３０８に含まれる、パリティチェック論理５２０を含んでいる。この結果は、 矢符５２２で示すように、パリティエラー３カウンタ５２４へ転送されそれは、 矢符５２６で示すように、フレームカウンタ５１８からのフレーム０カウントに よりリセットされる。カウンタ５２４からのカウンタ値は、矢符５２８，５３０ で示すように、データ送信機５３２へ転送される。 データ送信機５３２は、フレームカウンタ５３４およびタイムスロットカウン タ５３６により制御されて、ユーザ方向からフロー２０２．ＬＸに受信されるフ レーム内のタイムスロットをフロー２０４．ＬＸとしてスイッチ終端装置１０８ へ送信する。カウンタ５１６，５１８により識別されるフレーム０内のタイムス ロットＭＦＰＥは、矢符５３８，５４０で示すように、ブロック５４２で示す反 転機能へ転送され送信機５３２内のパリティ発生器５４４内へ導入されてフロー ２０２．ＬＸ内の対応するタイムスロットをフロー２０４．ＬＸ内の送信へ置換 する。データ送信機５３２内に矢符５２８，５３０で示すように受信されるカウ ンタ５２４からの各カウント値は、図３および図４を参照して前記したように、 パリティ監視フロー２０４．ＬＸ内の第１の利用可能なタイムスロットＭＦＰＥ ＬＸ内へ導入される。 フロー２０４．ＬＸはデータ受信機５４６により受信されフロー１１０．ＬＸ としてスイッチ方向へさらに転送される。データ受信機５４６はパリティチェッ カ５４８を含み、そこでＬＸ方向の各タイムスロットがパリティエラーをチェッ クされ、前記したように、結果はライン３３６上で入手できてＬＸエラーカウン タ３２８へ転送されるパリティ信号ＰＥＲＲ ＬＸである。 フロー１１０．ＬＸはＸＬエラーカウンタ３３０を通過する。タイムスロット カウンタ５５０およびフレームカウンタ５５２はＭＦＰＥタイムスロット識別器 ５５４に接続され、図３および図４を参照して前記したように、その出力はＸＬ 方向に生じているフォールト数により増加されるようにカウンタ３３０を制御す るのに使用される。ＭＦＰＥＶはライン３３８上で入手することができる。 カウンタ３２８，３３０は監視およびモニタソフトウェア５００により読み出 される時にゼロにセットされる。 別の観点から判るように、前記したシステムはデータフロー２０４．ＸＬおよ び２０４．ＬＸ内のフォールトを検出するように設計されたフォールト検出ハー ドウェア内のフォールトを検出する方法およびシステムを形成するように特徴ず けることができる。 この方法は、フォールトの既知のバックグラウンドロードすなわちパリティフ ォールトをデータフロー内に導入し、フォールトの実際のバックグラウンドロー ドを機能３０８，３１２により検出し、フォールトの既知のロードと実際のロー ドとの差をソフトウェア５００により検出する。 このシステムはフォールト検出ハードウェアへ達する前にデータフロー内に慎 重にフォールトを導入してデータフロー内にフォールトの既知のバックグラウン ドロードを得るフォールト発生手段３０２，５１０，５１２と、慎重に導入され たフォールトを含む実際のフォールトをカウントしてフォールトの実際のバック グラウンドロードを検出するフォールトカウンティング手段３２８，３３０，３ ３４と、フォールトの既知のロードと実際のロードとの差を検出するソフトウェ ア手段５００を含んでいる。 同様な方法およびシステムのさらに２つの実施例を図６および図７を参照して 説明する。 図６は回路板６０２から回路板６０４へデータフローを運ぶ物理的リンク６０ ６を介して接続されている２つの回路板６０２，６０４を示している。送信板６ ０２はリンクを介して送られる各データ語のパリティを計算するパリティ発生器 ６０８を含み、受信板６０４はこのパリティをチェックするパリティチェッカ６ １０を含んでいる。パリティがチェックされる度に基準カウンタ６１２が増分さ れる。パリティエラーが検出されると、フォールトカウンタ６１４が増分される 。 パリティ発生器６０８は規則正しい間隔（例えば、１／秒）で正しくないパリテ ィを発生して、フォールトカウンタ内にフォールトのバックグラウンドロードを 生じさせる。カウンタは読み出される時にクリアされる。ソフトウェア６１６は 規則正しい間隔で、例えば５分毎に、カウンタ６１２，６１４を読み出して各カ ウンタ間の比率を求めるように接続されている。この比率が予期されたもの、す なわちフォールトの正規の’バックグラウンドロード’、とは異なる場合、それ は優先順位発生器６０８とカウンタ６１２，６１４間のどこかのフォールト状態 を示す。 前例のバリエーションはハードウェアに自律的にフォールトを発生させること である。 もう１つのバリエーションはパリティ発生器をソフトウェアで制御する、すな わちソフトウェアからのコマンドによりフォールトパリティが発生される、こと であり次にそれはソフトウェアにより’バックグラウンドロード’として処理す ることができる。 また、図３および図５を参照して前記したように、これらのバリエーションを 組み合わせることもできる。 図７において、２つの回路板７０２，７０４は同期シリアルリンク７０６によ り相互接続されており、それを介して固定長のフレーム内でデータが送られフレ ームはフレーム語により画定される。フレーム語は送信板７０２のフレーム語発 生器７０８により発生される。受信板７０４はリンク７０６を介したデータフロ ー内のフレーム語の出現を検出する同期検出器７１０を含んでいる。同じ時間位 置に画定された回数だけフレーム語が現れる場合に、リンクは同期されたと見な される。フォールトカウンタ７１２がカウントするフレーム語が数回、例えば４ 回以上消える場合には、リンクは同期外れと見なされる。 この機構をテストできるようにするために、フレーム語発生器は周期的に、例 えばフレームカウンタ７１４がカウントする１００００フレームについて１つの 、正しくないフレーム語を発生するように設計されており、この正しくない語は フォールトカウンタ７１２により検出される。しかしながら、それは消失した１ つだけのフレーム語にすぎないため、それによってリンク７０６が同期を失うこ とはない。ソフトウェア７１６はフォールトカウンタ７１２およびフレームカウ ンタ７１４を読み出して、同期検出器７１０が消失したフレーム語を検出できる ことをチェックする。 本発明の利点は、フォールト検出ハードウェアを含む、システム内の全てのハ ードウェアをテストすることができ、テストは非割込式に、すなわち正規の動作 を妨害せずに行えることである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ， ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，Ｇ Ｅ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ， ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，Ｐ Ｌ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ， ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．ＴＳスイッチ用スイッチ端末装置（１０４）であって、該スイッチ端末装 置は、 端末装置（１０４）のユーザ部を形成する端末機能（１０６）、およびスイッ チポートを形成するスイッチ終端装置（１０８）であって、端末機能（１０６） とスイッチ終端装置（１０８）との間でパリティ監視信号を含む信号の双方向転 送が行われ、前記信号はいくつかのタイムスロットを含むフレーム（ＸＬ，ＬＸ ）内に構成されている端末機能（１０６）およびスイッチ終端装置（１０８）と 、 前記いくつかのタイムスロット内に含まれるパリティ機能ルーチンテストのた めのテストタイムスロット（ＭＦＰＥ）内に、端末機能（１０６）へ送られるフ レームの中の１つの画定されたフレーム内のパリティフォールトを発生して前記 フレーム内に予期された数のフォールトを生じるスイッチ終端装置（１０８）内 の第１のパリティフォールト発生手段（３０２）と、 スイッチ終端装置（１０８）へ送られるフレームの中の１つの画定されたフレ ーム内の前記テストタイムスロット（ＭＦＰＥ）内にパリティフォールトを発生 して、前記フレーム内に予期された数のフォールトを生じる端末機能（１０６） 内の第２のパリティフォールト発生手段（３０２）とを含み、 端末機能（１０６）は、さらに、 スイッチ終端装置（１０８）から受信されるフレーム内のパリティエラーを有 するタイムスロットをカウントして、そのフレームのパリティエラー数を示す各 フレームに対する結果を生じる第１のタイムスロットカウンティング手段（３０ ８）と、 テストタイムスロット（ＭＦＰＥ）の第１の利用可能なテストタイムスロット （ＭＦＰＥ ＬＸ）内のパリティエラー数を示す各結果をスイッチ終端装置（１ ０８）へ送られるフレーム（ＬＸ）内へ挿入する手段とを含み、 スイッチ終端装置（１０８）は、さらに、 端末機能（１０６）から受信されるフレーム内のパリティエラーを有するタイ ムスロットをカウントして、そのフレームのパリティエラー数を示す各フレーム に対する結果を生じる第２のタイムスロットカウンティング手段（３１２）と、 第１のタイムスロットカウンティング機能（３０８）により生じてテストタイ ムスロット（ＭＦＰＥ）内に転送される結果を受信し、さらに画定されたフレー ム内に現れるテストタイムスロット（ＭＦＰＥ）を示す第２のタイムスロットカ ウンティング手段（３１２）からの信号を受信するパリティフォールトモニタ機 能（３２０）と、 モニタ機能に関連してテストタイムスロット（ＭＦＰＥ）内に受信されるパリ ティフォールト数マイナス画定されたフレーム内の予期されたフォールト数を示 す結果を生じるソフトウェア手段（５００）とを含む、スイッチ端末装置（１０ ４）。 ２．請求項１記載のスイッチ端末装置であって、前記第１および第２のタイム スロットカウンティング手段から生じる前記結果は、各々がパリティエラーを有 する各タイムスロット数を示す数値であり、各方向に１つずつの２つのパリティ 監視カウンタを各値で増分するのに使用される、スイッチ端末装置。 ３．請求項１もしくは２記載のスイッチ端末装置であって、前記パリティフォ ールトはテストタイムスロットのパリティを反転して発生される、スイッチ端末 装置。 ４．請求項１−３のいずれか一項記載のスイッチ端末装置であって、さらに２ つのパリティフォールトがスイッチ端末装置において画定されたフレーム以外の もう１つのフレーム内に、カウンタをテストする目的で順序付けされる、スイッ チ端末装置。 ５．請求項１−４のいずれか一項記載のスイッチ端末装置であって、 一方はテストタイムスロット内にパリティフォールトが出現しているかどうか を示し、他方は画定されたフレーム内にテストタイムスロットが存在していたか どうかを示す、第２のタイムスロットカウンティング手段が行うパリティチェッ クの結果を表す２つの信号を与える手段と、これらの信号を結合して実際のフォ ールトの存否を確証する論理とを含む、スイッチ端末装置。 ６．請求項５記載のスイッチ端末装置であって、前記論理はスイッチ端末装置 を介してスイッチへフォールトデータが送られるのを防止するためにフォールト ストップ監視論理により使用される、スイッチ端末装置。 ７．データフロー内のフォールトを検出するように設計されたフォールト検出 ハードウェア内のフォールトを検出する方法であって、該方法は、フォールトの 既知のバックグラウンドロードをデータフロー内に導入し、フォールトの実際の バックグラウンドロードを検出し、フォールトの既知のロードと実際のロードと の間の差を解析することを含む、フォールト検出方法。 ８．請求項７記載の方法であって、ハードウェアは自律的にフォールトを発生 する方法。 ９．請求項７もしくは８記載の方法であって、ハードウェア内へのフォールト の導入はソフトウェアにより指令される方法。 １０．データフロー（２０４ＸＬ；６０６；７０６）内のフォールトを検出す るように設計されたフォールト検出ハードウェア（５２４；６１０；７１０）内 のフォールトを検出するシステムであって、該システムは、 フォールト検出ハードウェアへ到達する前にデータフロー内へ慎重にフォール トを導入してデータフロー内にフォールトの既知のバックグラウンドロードを確 立するフォールト発生手段（３０２，５１０，５１２；６０８；７０８）と、 慎重に導入されたフォールトを含む実際のフォールトをカウントしてフォール トの実際のバックグラウンドロードを検出するフォールトカウンティング手段（ ３２８，３３０；６１２，７１２）と、 フォールトの既知のロードと実際のロードとの間の差を解析するソフトウェア 手段（５００；６１６；７１６）とを含む、フォールト検出システム。 １１．双方向データフロー（２０４．ＸＬ，２０４．ＬＸ）の両側に配置され たフォールト検出ハードウェア（３０８，３１２，３２８，３３０，３３４）内 のフォールトを検出する請求項１０記載のシステムであって、フォールト発生手 段（３０２，５１０）はデータフローの両側に配置されており、フォールトカウ ンティング手段（３２０，３３０，３３４）およびソフトウェア手段（５００） はデータフローの一方の同じ側（１０８）に配置されているシステム。 １２．請求項１１記載のシステムであって、双方向データフローは第１および 第２のデータ送受信機能（それぞれ、１０８および１０６）間のパリティ監視信 号を含み、前記信号はいくつかのタイムスロットを含むフレーム（ＸＬ，ＬＸ） 内に構成され、 第１のデータ送受信機能（１０８）は、前記いくつかのタイムスロット内に含 まれるパリティ機能ルーチンテストのためのテストタイムスロット（ＭＦＰＥ） 内に、第２のデータ送受信機能（１０６）へ送られるフレームの中の画定された １つのフレーム内のパリティフォールトを発生して、前記フレーム内に予期され た数のフォールトを生じ、 第２のデータ送受信機能（１０６）は、 第１のデータ送受信機能（１０８）へ送られるフレームの中の画定された１つ のフレーム内に前記テストタイムスロット（ＭＦＰＥ）内のパリティフォールト を発生して、前記フレーム内に予期された数のフォールトを生じる第２のパリテ ィフォールト発生手段（３０４）と、 第１のデータ送受信機能（１０８）から受信されるフレーム内のパリティエラ ーを有するタイムスロットをカウントして、そのフレームのパリティエラー数を 示す各フレームに対する結果を生じる第１のタイムスロットカウンティング手段 （３０８）と、 テストタイムスロット（ＭＦＰＥ）の第１の利用可能なテストタイムスロット （ＭＦＰＥ ＬＸ）内のパリティエラー数を示す各結果を第１のデータ送受信機 能（１０８）へ送られるフレーム（ＬＸ）内へ挿入する手段とを含み、 第１のデータ送受信機能（１０８）は、さらに、 第２のデータ送受信機能（１０６）から受信されるフレーム内のパリティエラ ーを有するタイムスロットをカウントして、そのフレームのパリティエラー数を 示す各フレームに対する結果を生じる第２のタイムスロットカウンティング手段 （３１２）と、 第１のタイムスロットカウンティング機能（３０８）により生じてテストタイ ムスロット（ＭＦＰＥ）内に転送される結果を受信し、さらに画定されたフレー ム内に現れるテストタイムスロット（ＭＦＰＥ）を示す第２のタイムスロットカ ウンティング手段（３１２）からの信号を受信するパリティフォールトモニタ機 能（３２０）と、 モニタ機能に関連してテストタイムスロット（ＭＦＰＥ）内に受信されるパリ ティフォールト数マイナス第２の送受信機能（１０６）へ送られる画定されたフ レーム内の予期されたフォールト数を示す結果を生じるソフトウェア手段（５０ ０）とを含む、システム。 １３．請求項１０記載のシステムであって、フォールト発生手段はリンクの一 方側から送られる各データ語のパリティを計算しかつ規則正しい間隔で正しくな いパリティを発生してバックグラウンドロードを確立するパリティ発生器（６０ ８）であり、フォールト検出ハードウェアはパリティチェック手段（６１０）で あり、フォールトカウンティング手段はフォールトカウンタ（６１４）および基 準カウンタ（６１２）を含み、基準カウンタはパリティがチェックされる度に増 分されフォールトカウンタはパリティエラーが検出される時に増分され、ソフト ウェア手段（６１６）は規則正しい間隔でカウンタを読み出してフォールトカウ ンタと基準カウンタ間のフォールト比を解析する、システム。 １４．請求項１０記載のシステムであって、データフローはフレーム語により 画定される固定長のフレームを含み、フォールト発生手段は正しくないフレーム 語を周期的に発生するフレーム語発生器（７０８）であり、フォールト検出ハー ドウェアは同期検出器（７１０）であり、フォールトカウンティング手段はフォ ールトカウンタ（７１２）およびフレームカウンタ（７１４）を含み、フォール トカウンタはフォールトフレーム語数をカウントする同期検出器に接続されフレ ームカウンタはフレームをカウントする同期検出器に接続され、ソフトウェア手 段（７１６）はカウンタを読み出して同期検出器が消失したフレーム語を検出で きるかどうかを解析する、システム。 １５．請求項１２−１４記載のシステムであって、ハードウェアは自律的にフ ォールトを発生するシステム。 １６．請求項１２−１５記載のシステムであって、ソフトウェアがハードウェ ア内へのフォールトの導入を指令するシステム。