JP2000508152A

JP2000508152A - 比率補償された光アイソレーションカプラ

Info

Publication number: JP2000508152A
Application number: JP10532200A
Authority: JP
Inventors: ドナルドシーバレット
Original assignee: ジルコムインク
Priority date: 1997-01-29
Filing date: 1998-01-27
Publication date: 2000-06-27
Anticipated expiration: 2018-01-27
Also published as: AU6042398A; EP0956663A1; WO1998033285A1; US5949085A; ATE229713T1; EP0956663B1; JP3413211B2; AU727568B2; CA2276662A1; DE69810079D1

Abstract

(57)【要約】改良された光アイソレータ回路が開示される。固定バイアス電流が、光アイソレータのフォトエミッタを通って誘導される。固定ＤＣ電圧が、光アイソレータのセンサにて固定されて、これによって、光アイソレータにおける未知のスケーリングファクタが実質的に除去される。低周波数の実施形態ではパッシブブリッジが使用され、高周波数の実施形態では、アクティブブリッジ回路が使用される。

Description

【発明の詳細な説明】比率補償された光アイソレーションカプラ発明の背景本発明は、光カプラ及び光変圧器に関し、より具体的には、光カプラに関連したゲインを有する光カプラに関する。従来技術の説明小さいフォームファクタ（form factor:形状係数）のモデム及びライン端末が、特にノートブック及びサブノートブックコンピュータやパーソナルデジタルアシスタンツ（ＰＤＡ’ｓ）に関連した使用のために開発されるにつれて、電話線カプラを小型化することが必要になってきている。伝統的には、例えば、モデムにおいて、ラインアイソレーション（isolation:隔離）を提供するための電話線への結合回路は、アイソレーション変圧器を備えていた。ＰＣＭＣＩＡフォームファクタモデム及びＴＳＤＮ端末の開発と共に、そのような変圧器の使用は非実用的になってきた。なぜなら、変圧器が、フォームファクタに対して大きすぎるからである。代替物として、光電アイソレーション回路、すなわち、いわゆる光アイソレーション変圧器が、開発されてきた。光アイソレーション変圧器は、典型的には、フォトダイオード或いはフォトトランジスタのような光センサに光学的に結合した一つの発光ダイオード或いは他の発光装置を備えており、好ましくは、単一のＩＣパッケージの中に収納されている。装置の送信側では、変調器或いは回路が発光ダイオードに結合されていて、電話線或いはハイブリッド回路がフォトトランジスタ或いはダイオードに結合されている。逆に、装置の受信側では、インターフェース回路が発光ダイオードに結合され、フォトダイオード或いはトランジスタがモデム回路に結合されている。光変圧器は、送信用及び受信用の双方の光カプラと関連する回路とを備えている。上述したような従来の光カプラにおける問題は、それらが、それら自身に関連したゲインを有することである。このゲイン或いはスケーリングは、カプラ間で変化し、且つ温度に伴って、また、他の要因によるエージングに伴っても、変化する。そのような変化するゲイン補償を補うために、一つの通常の技法が、図１に示されているようなフィードバックネットワーク２の使用である。そのようなフィードバック技法では、各々の光カプラは、一つの発光ダイオードと、２つのフォトダイオード或いはフォトトランジスタのような２つの光感受性素子とを含み、光変圧器に必要とされる２重（デュアル）チャンネルの各半分に対して、必要な結合を提供する。フォトダイオード或いはトランジスタ２の一つは、図１に示されているようにモデム或いは電話線に結合されており、他方は、発光ダイオードと同じ回路４に結合されている。これらの回路の各々において、第２の光感受性素子が、ゲイン補償を行うためのフィードバックを提供するために使用されている。両方の光感受性素子は同じダイ（die:半導体の小片）の上に形成されているので、両方のゲインは同じ（或いは、お互いに対して予測できる比率）であろう。従って、フォトダイオード４と共にフィードバック回路で第２の光感受性素子を使用することによって、ゲイン補償を提供することができる。しかし、そのようなゲイン補償技法の使用は、幾つかの欠点を有する。第１に、発光ダイオードを通した電流を制御する周波数補償のための外部素子と共に、フィードバックのための付加的な素子を必要とすることは、コストと、プリント回路板の上において光変圧器が必要とするスペースとを増加させる。また、そのようなフィードバック可能な光カプラは、光カプラの各々の付加的なセンサのための２つの余分なピンを有しており、信号ピンの合計数が、典型的には６になる。従来の回路板では、これは不利益にはならないが、ＰＣＭＣＩＡ装置のような小さいフォームファクタの装置では、使用スペースのこのような増加は、非常に望ましくない。加えて、そのようなフィードバック技法の使用は、より高い周波数の電話回路に対するノイズ問題、及びネットワーク周波数の補償問題を引き起こす。例えば、１ＭＨｚよりも速い速度で動作しているＸＤＳＬラインを使用すると、回路を安定に維持するために、幾つかの外部キャパシタ及びインダクタが必要になることがある。加えて、フォトトランジスタは大きなミラー容量を有しており、これが、高周波動作時に問題を引き起こすことがある。また、外部素子はノイス問題を増加させ、小さいフォームファクタの回路において付加的なスペースを必要とする。更にその上、そのような回路は、温度に対して変化する応答性を有しやすい。従って、本発明の第１の目的は、フィードバック回路のための第２の光センサを使用することなく、光カプラのゲイン補償を提供することである。本発明の第２の目的は、そのような周波数補償を、プリント回路板の上で必要とされるスペースの量を増加させることなく提供して、ゲイン補償された光カプラ変圧器の小さいフォームファクタにおける使用を可能にすることである。本発明の第３の目的は、部品数、及び従ってコストを削減することである。更に本発明の第４の目的は、そのような光アイソレーションを、付加的な部品を必要とせず、従来の技法を使用せずに、提供することである。本発明の更に付加的な目的は、そのような光アイソレーションをフィードフォワード補償とともに提供することである。更に、第５の目的は、そのような光アイソレーションを広い帯域幅で提供することであり、更に第６の目的は、そのような光アイソレーションを、エクストラの（別に設けた）低電圧電源と共に提供することである。発明の要旨これら及び他の目的は、光センサに光学的に結合された光源を、光アイソレータの可制御なコンダクタンスのゲインの比率補償を提供するハーフブリッジの実施形態とともに備える、光カプラを使用する本発明の実施形態によって達成される。特に、発光ダイオードは既知の基準電流を供給され、従って、検出器回路の実効コンダクタンスが固定バイアス電圧に関して一定化される。既知の電流バイアスが検出器トランジスタ或いはダイオードにフォワード供給され、バイアス電圧にリファレンスされる。従来のモデムに適しているような低周波の実施形態では、パッシブハーフブリッジ実施形態が使用され得る。固定基準ＤＣ電流が発光ダイオードに供給される。フォトトランジスタは、発光ダイオードからの光を受けるように光学的に結合され、電源電圧とグラウンドとの間に直列に位置するノードに、ＦＥＴのような可変コンダクタンス素子と直列に結合される。ハーフブリッジ回路は、固定バイアス電圧のための基準電圧を提供する電圧分配器も備えている。低いカットオフ周波数を有する槙分器が、可変コンダクタンス素子のコンダクタンスを制御することによって、ノードにおけるＤＣ電圧を、電圧分配器によって提供されたＤＣ電圧に等しく維持する。これが、比率的に、光カプラの電流転送率を相殺する。ＸＤＳＬのような高周波回路のための代替例として、アクティブハーフブリッジ回路が、検出器側から実効的に除去された光検出器のミラー容量と共に使用される。ＦＥＴと光センサとの間のノードにおけるＤＣ及びＡＣ電圧は一定に維持されて、制御された抵抗性フィードバックを使用する第１のオペアンプによる比率制御を提供して、ノードにおける電圧のＡＣ及ひＤＣ成分を両方とも一定に保持する。低電圧アプリケーションのための第３の実施形態では、フォトトランジスタの出力が、電流ミラーを通じて、制御された抵抗に結合される。図面の説明図１は、モデムのような電話回路で一般に使用される、従来技術の光電変圧器の図である。図２は、約２０ｋＨｚよりも低い周波数で使用される、本発明の第１の実施形態の図である。図３は、より高い周波数で使用される、本発明の第２の実施形態の図である。図４は、低電圧アプリケーションで使用される、本発明の第３の実施形態の図である。発明の詳細な説明図２は、本発明の第１の実施形態１００の模式図である。発光ダイオード１０４とフォトトランジスタ１０６とを備えた光カプラ１０２が、２重チャンネルの各々の半分に対して使用されている。発光ダイオード１０４は、変圧器の１次側１１０の一部として、電話線、電話線に結合されたハイブリッド回路、或いはモデムの変調器のような可変電流源（図示せず）に結合されている。電圧源に直列に結合されているのは固定電流源１１４であって、既知のバイアス電流Ｉ１を提供する。固定バイアス電流Ｉ１は、変調器或いは電話線の何れかからのＡＣ電流ｉ_Sに加えられて、発光ダイオード１０４を通る合成電流が、発光ダイオード１０４を発光させる。Ｉ１に対して小さい信号電流ｉ_sに対しては、発光ダイオード出力の変調は、変調電流ｉ_Sに比例する。光変圧器の半分の２次側１２０は、電話線、或いは電話線のハイブリッド回路、或いは電話線の復調器（図示せず）に結合されている。２次側１２０はフォトトランジスタ１０６を備えており、これは光によって光学的に結合されて、コレクタ電流が、フォトトランジスタ電流（Ｉ１＋ｉ_S）の電流転送率Ｋ倍になる。フォトトランジスタ１０６のコレクタは、出力ノード１２６で可制御トランスコンダクタンス素子１２２に直列に結合されており、可制御トランスコンダクタンス素子１２２は、例えば、電圧制御された抵抗として動作する電界効果トランジスタであり得る。トランスコンダクタンス素子１２２は、好ましくはＶ_CCのような固定基準電圧に結合されている。固定ＤＣバイアスＶ_Bもまた、Ｖ_CCとグラウンドとの間に結合された電圧分配器１２１によるＶ_CC／２のように、提供される。或いは、温度補償されたバンドギャップ発生器のような他の基準電圧発生器を使用しても良い。２重チャンネル光変圧器の２次側１２０の半分を備えるハーフブリッジ回路を完成させるのが制御素子１２８であり、これは、好ましくは、１０Ｈｚよりも低いような（或いは最小の対象信号周波数以下であるような）任意の低カットオフ周波数を有する積分器であり得る。制御素子１２８の反転入力はノード１２６に結合されて、非反転入力は、基準電圧Ｖ_Bに結合されている。回路１００のＤＣ動作をみると、１次側を通って流れる電流はＩ１であって、フォトトランジスタを通るＤＣ電流はＫＩ１となる。制御素子１２８はＤＣゲインのみを有しており、可制御トランスコンダクタンス素子１２２のコンダクタンスを制御して、ノード１２６のＤＣ電圧を一定に保つ。ＤＣバイアスはフォトトランジスタ１０６を通じて一定であるので、フォトトランジスタの等価抵抗は、Ｒ_EQ＝Ｖ_B／（Ｋ＊Ｉ１）となる。フォトトランジスタを通るＡＣ電流はＫ＊ｉ_Sに等しいので、フォトトランジスタにかかるＡＣ電圧Ｖ_ACは、Ｋ＊ｉ_S＊Ｒ_eqに等しくなる。置換によって、変数Ｋを、フォトトランジスタにかかるＡＣ電圧成分で置き換えれば、Ｖ_ac＝Ｉ_S＊Ｖ_B／Ｉ１となり、比率補償が明らかになる。ここで、ノード１２６での出力ＡＣ電圧は、モデムの復調部（図示せず）による更なる処理や電話線を介した送信のために、バッファ或いは他のアイソレーション回路を介して提供され得る。この出力電圧は、ＫがＡＣ電圧の変数ではないので、光アイソレータの電流ゲインからは独立している。更に、比率補償（すなわちＶ_B＝Ｖ_CC／２）のため、電圧分配器がＶ_Bを生成するために使用されると、Ｖ_CCはゲイン効果なしに変化できる。出力電圧は、バッファ増幅器などを介して、ノード１２６で取り出され得る。代替的なアナリシスでは、Ｖ_B及びＩ１が定数であるので、光変圧器は固定トランスコンダクタンスＶ_B／Ｉ１を有する。更に、比率補償は、固定基準電流をエミッタダイオードに提供し、且つ検出器のコンダクタンスを固定バイアス電圧Ｖ_Bに関して一定化することによって、達成される。エミッタダイオードにおける電流バイアスＩ₁は、検出器トランジスタでバイアス電圧Ｖ_Bにフォワードリファレンスされて、これよって、フィードフォワード補償が提供される。しかし、図２の回路の欠点は、回路の周波数応答特性がフォトトランジスタ１０６のミラー容量によって制限されることである。従って、図２の実施形態は、Ｖ．３４モデムのような約２０ｋＨｚの周波数カットオフを有する信号に限られる。図３は、ＩＳＤＮモデム或いは端末、或いはＸＤＳＬ（ＡＤＳＬ或いはＨＤＳＬ）モデムのような高周波動作のための、本発明の第２の実施形態２００を示しており、同様の構成要素は、図２で使用されているものと同様の参照番号を有している。発光ダイオード２０４とフォトトランジスタ２０６とを備えた光アイソレータ２０２が、２重チャンネルの各々の半分に対して使用されている。発光ダイオード２０４は、１次側２１０の一部として、電話線（図示せず）、或いは端末或いはモデムの変調回路のような、可変電流ｉ_Sを生成する可変電源に結合されている。可変電流に直列に結合されているのは固定電流源２１４であって、固定バイアス電流Ｉ１を提供する。２重チャンネル光変圧器の２次側２２０の半分は、フォトトランジスタ２０６を備えており、これは光によって光学的に結合されて、コレクタ電流が、発光ダイオード電流を電流転送率Ｋ倍したものになる。フォトトランジスタ２０６のコレクタは、ＪＦＥＴ２３３のドレイン及び演算増幅器２３５の反転入力に結合されている。増幅器２３５の出力は、ＪＦＥＴ２３３のソース及び抵抗Ｒ１に接続されている。動作時には、ＪＦＥＴ２３３は電圧制御された抵抗のように動作して、オペアンプ２３５が、反転入力での電圧を、アンプ２３５の非反転入力に印加されている基準電圧Ｖ_Bに等しくする。抵抗Ｒ１は、増幅器２３７の反転入力にも結合されていて、増幅器２３７の出力は、ＪＦＥＴ２３３のゲートに結合されている。増幅器２３７は、積分器或いはその他のタイプのローパスフィルタとして構成されていて、好ましくは、約１０Ｈｚのカットオフ周波数を有する。ここで、増幅器２３７は、増幅器２３５の出力のＤＣ電圧をＶ_σとする。２つの固定基準電圧Ｖ_B及びＶ_σは、ゲイン効果なしにＶ_CCを変化させる電圧分配器（図示せず）、或いは、Ｖ_σ及びＶ_Bの両方を生成する電圧乗算器を有するバンドギャップ電圧生成器のような他の基準電源によって提供される。２つの基準電圧は、好ましくは、以下の公式：Ｖ_σ≒２Ｖ_B を満たす。第１の演算増幅器は、光検出器２３５の出力とバイアスＶ_Bとの間の差をとって、フォトトランジスタ２０６を通るＡＣ（Ｋｉ_S）電流に比例するＡＣ電圧部分を提供する。ＦＥＴ２３３は、第２の演算増幅器２３７によって制御されて、ＤＣバイアスＶ_σを第１の増幅器２３３の出力に加える。ＦＥＴは、ＡＣ信号成分の効果を実質的に減衰させる積分器によって制御されているので、ＦＥＴ２３３によって第１の増幅器の出力に加えられたＤＣ成分は、その出力を、実質的にＶ_σに等しく維持する。更に、フォトトランジスタのＤＣ電圧は、ＦＥＴ２３３における電圧降下であるＶ_Bに等しく制約される。その結果、上記で説明したものと同じ比率制御が、２次ステージでの２つの固定バイアス電圧と１次ステージでの１つの固定バイアス電流とを使用して、達成される。加えて、図３の回路は、典型的な光アイソレーション回路に比べて、はるかに広い帯域を有する。図２の回路では、高周波において、フォトトランジスタ１０６のミラー容量が高周波動作を劣化させて、典型的には、帯域を２０ｋＨｚに制限する。しかし、ＡＣドメインのオペアンプ２３５は、トランスレジスタンス増幅器として構成されており、ノード２０６をＶ_Bに等しく保持する。その結果、可変電流（Ｋｉ_S）がフォトトランジスタ２０６を通って流れるが、ミラー容量は、（増幅器２３５の開ループゲイン限界の範囲内で）影響を及ぼさない。ここで、オペアンプ２３５の出力は回路の出力として使用されることができて、帯域を、発光ダイオード２０４のジャンクション容量の限界まで効果的に増加させる。これにより、光変圧器の全体的な帯域が、数ＭＨｚのオーダになる。図３の実施形態は、ＪＦＥＴ２３３を用いて説明されているが、Ｐ−或いはＮ −チャネルＭＯＳＦＥＴ或いはＪＦＥＴを用いて構成されることもできる。その場合には、第２の演算増幅器２３７の反転及び非反転入力に対する結合が切り替えられる必要があり、且つ、信号電圧がゲートで半分にされるように、小さいＲＣネットワークが第２の演算増幅器の出力とＰ−チャネルＦＥＴの制御ノードとの間に付加される必要がある。更に、第３の実施形態３００として、特に低電圧アプリケーションでの使用のためのものが図４に示されており、これも広い帯域を有する。図４の実施形態において、２重チャンネルに対する１次側３１０の各々の半分は、他の実施形態においてとは異なった構成を有している。電話線或いは送信器装置のような入力からの電圧ドライブＶ_INが、ハイパスフィルタを形成する直列抵抗３０１及びキャパシタ３０３を駆動する。電流源は、一定バイアス電流Ｉ１を提供して、光カプラ３０２の発光ダイオード３０４に並列になっている。発光ダイオード３０４は、ゲインスケーリングファクタＫによって、光変圧器３０２のフォトトランジスタ３０６に光学的に結合されていて、Ｋ（Ｉ１＋ｉ_V）に等しいコレクタ電流を提供する。ここで、ｉ_Vは、入力Ｖ_INでの電圧に応答して発光ダイオード３０４を流れる電流である。フォトトランジスタ３０６のコレクタを流れる誘導電流Ｋ（Ｉ１＋ｉ_V）は、電流ミラー３５０の入力から結合されて、フォトトランジスタのコレクタ電流Ｋ（Ｉ１＋ｉ_V）に比例する出力電流Ｉ_OUTを提供する。エミッタ抵抗ＲＥ１及びＲＥ２は、出力電流のコレクタに対する電流比率を、電流ミラー３５０のエミッタ抵抗及びトランジスタ寸法に基づいて設定する。出力電流は、電圧制御された抵抗３５１に電圧（Ｖ_OUT）を生成し、その電圧が、積分器３５６によって、低電圧源３５４（ここでは３．６Ｖ）から電圧分配器３５２によって生成された基準電圧（ここでは０．６２Ｖ）と比較されて、Ｖ_CCがゲイン効果なしに変化することを可能にする。その比較は、約１０Ｈｚの低いカットオフ周波数を有する積分器３５６によって積分されて、ＪＦＥＴ３５１の抵抗を制御する。また、ＡＣ電流がＪＦＥＴ３５１のゲートに提供されて、ＤＣアイソレーションを提供するキャパシタと共にＪＦＥＴの動作を線形化する。出力電圧Ｖ_OUTは、適切なバッファを介して電話線或いは受信器に結合されても良い。図４の実施形態は、極めて低い電圧での動作を可能にする。トランジスタ３０６の飽和電圧がＶ_CC−Ｖ_BEにＲＥ１での電圧降下を加えたものよりも大きい限りは、回路は動作する。電流ミラーにおける２つのエミッタ抵抗ＲＥ１及びＲＥ２は、フォトトランジスタ３０６が通常はその動作範囲の中心で動作するように電流を制御し、且つ、ＰＦＥＴの特定の所望の抵抗を得るために、使用されることもできる。更に、この回路の帯域は図２の実施形態ほど良くないが、この回路は、電流ミラーがフォトトランジスタ３０６のコレクタの電圧を一定に保持させようとするので、広い帯域を有する。更に、この回路は、積分器３０６のような低い周波数制御ループを使用してＦＥＴの抵抗を基準電圧に関して調節することによって、上記で説明したような方法でフォトトランジスタの等価抵抗を制御することで、同じ信号の比率無し変換をやはり提供する。光変圧器を形成するためには、図４に示されているような２つの回路３００が使用される。第１のそのような回路３００の入力ともう一つのそのような回路３００の出力とが、適切なバッファ回路及びハイブリッドを介して電話線に結合される。第１のそのような回路３００の出力は、適切なバッファ回路を介して、受信器或いはモデムの変調器に結合され、そのような回路３００の他方の入力は、送信器或いは変調器の出力に結合される。この組合せは、完全２重光変圧器を提供するが、従来技術の回路よりも４つ少ないピンを必要とするのみであり、図１の従来技術の回路に比べて、より少ない外部部品しか必要としない。回路の更に他の実施形態が、当該分野の当業者には容易に明らかになるであろう。もちろん、光変圧器の使用は電話アプリケーションに限られるものではなく、他のアプリケーションでも使用されることができる。例えば、図４の１次側３１０は、図１及び図２の実施形態の何れかにおける１次側として使用されることができる。加えて、比率補償は、同じ或いは同様の問題に遭遇する他のタイプのアイソレーションカプラにおいて使用されることもできる。更にまた、光変圧器の全体或いは好ましくは光変圧器の一部が集積回路に組み込まれて、唯一の外部部品が積分器のキャパシタであるようにされることもできる。或いは、光カプラ以外の回路の全体を一つの集積回路上に製造し、光カプラを他の集積回路上に製造して、より良いアイソレーションを提供することもできる。従って、本発明の範囲に関しては、請求の範囲に頼るべきである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｂ 10/14 10/26 10/28 (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims

【特許請求の範囲】１．光アイソレータ回路であって、出力に可変信号を提供するソースに、可変入力信号に応答してＤＣアイソレーションを提供し、１次側が、該ソースに印加される信号に応答して光を発する発光源と、該発光源への印加のために、該入力信号に加算されるべき固定バイアス信号を生成する固定バイアス生成器と、を含み、２次側が、光検出器であって、少なくとも２つのポートを有し、該発光源に応答して、一つのポートにて該光源に、該バイアス信号に該入力信号を加えてスケーリングファクター倍したものに関連した信号を供給し、該スケーリングファクターの大きさが未知である、光検出器と、基準電圧を供給する基準電圧生成器と、該基準電圧に応答して、該スケーリングファクターの比率補償を行って、該出力での該可変信号が該スケーリングファクターに依存しないようにする、制御回路と、を含む、光アイソレータ回路。２．請求の範囲１に記載の回路であって、前記制御回路が、前記光検出器にかかるＤＣ電圧と前記基準電圧とに応答して、該ＤＣ電圧と該基準電圧との間の差に比例した出力を生成する、差回路と、前記光検出器に応じた第１の端子と該差回路の該出力に応答してコンダクタンスを制御する第２の端子とを有する、可制御コンダクタンスと、を含む、回路。３．請求の範囲２に記載の回路であって、前記差回路が約１００Ｈｚより少ないカットオフ周波数を有する、回路。４．請求の範囲２に記載の回路であって、前記差回路が約１０Ｈｚより少ないカットオフ周波数を有する、回路。５．請求の範囲４に記載の回路であって、前記コンダクタンスが第３の端子を有し、該第３の端子は前記基準電圧よりも大きい基準レベルに保持されている、回路。６．請求の範囲１に記載の回路であって、前記１次側が、電話線及び送信器からなるグループの一つに結合されており、前記２次側が、電話線及び受信器からなるグループの一つに結合されている、回路。７．請求の範囲５に記載の回路であって、前記発光源が発光ダイオードを備え、前記光検出器がフォトトランジスタを備えている、回路。８．請求の範囲１に記載の回路であって、前記制御回路が前記光検出器に応答する積分器を備えている、回路。９．請求の範囲８に記載の回路であって、前記積分器が約１０Ｈｚより少ないカットオフ周波数を有する、回路。１０．請求の範囲１に記載の回路であって、前記光検出器が電流モードで動作する、回路。１１．請求の範囲１に記載の回路であって、前記検出器の第１のポートがＤＣレベルを有しており、前記制御回路が、該光検出器の該第１のポートに結合された入力と、第１の回路出力と、を有し、該第１の回路出力が、該ＤＣレベルに前記可変入力信号に比例したＡＣ成分を加えて２倍したものに比例している、第１の回路と、該第１の回路にフィードバック結合していて、該第１の回路における該ＤＣ電圧を制御する、第２の回路と、を備える、回路。１２．請求の範囲１１に記載の回路であって、前記第１の回路が、反転及び非反転入力と出力とを有する演算増幅器と、該反転入力と該出力との間に結合されたＦＥＴと、を備え、該ＦＥＴが制御電極を有している、回路。１３．請求の範囲１２に記載の回路であって、前記第２の回路が、前記演算増幅器の前記出力に応答するローパスフィルタを備え、前記ＦＥＴの前記制御電極が該フィルタに応答する、回路。１４．請求の範囲１１に記載の回路であって、前記光検出器が出力電圧スイングを有しており、前記第１及び第２の回路が該光検出器の該出力電圧スイングを実質的にキャンセルするゲインを有しており、これによって、前記光アイソレータが使用され得る周波数帯域を増す、回路。１５．請求の範囲１１に記載の回路であって、該回路が、２つの基準電圧を供給する基準電圧生成器を含んでおり、該基準電圧の第１のものは、第２の基準電圧の半分にほぼ等しく、該第１の基準電圧は、前記光検出器において生成される前記ＤＣ電圧にほぼ等しく、前記第１の回路が、該第１の基準電圧と該光検出器の出力との間の差を決定する第１の差回路を含み、前記第２の回路が、該第１の回路の出力と該第２の基準電圧との間のＤＣ差に比例する信号を、該第２の回路の出力で供給する第２の差回路を含む、回路。１６．請求の範囲１５に記載の回路であって、前記ＦＥＴが、前記第２の電圧にほぼ等しいＤＣ電圧を前記第１の差回路に加算するように、前記第１の回路が、該第１の回路の入力と出力との間に結合されたトランジスタを含む、回路。１７．請求の範囲１６に記載の回路であって、前記第２の回路が、約１０Ｈｚより少ないカットオフ周波数を有する積分器を備える、回路。１８．請求の範囲１に記載の回路であって、前記制御回路が、前記光検出器の出力に応答するミラー電流を有し、ミラー電流出力に該検出器によって供給される信号のミラーを供給する、電流ミラーと、該ミラー電流出力に結合された可制御抵抗と、前記基準電圧と該可制御抵抗に生成された電圧とに応答して、比率制御を提供する積分器と、を更に備える、回路。１９．請求の範囲１８に記載の回路であって、前記電流ミラー回路が、更に、該電流ミラーの入力及び出力における電流の比率を調整するエミッタ抵抗を含む、回路。２０．請求の範囲１８に記載の回路であって、前記積分器が、前記電流ミラーの前記出力における電圧を固定基準電圧と比較する、回路。２１．請求の範囲１に記載の回路であって、前記１次側が、更に、前記発光源と前記バイアス生成器とに直列に入力信号を備えており、該バイアス生成器が電流源を備えている、回路。２２．請求の範囲１に記載の回路であって、前記１次側が、前記バイアス生成器と前記光検出器とからなる並列回路に直列に結合された電圧入力を備えている、回路。２３．入力ポートに供給されたＡＣ成分を有する入力信号と、出力ポートに供給されて該出力ポートに供給されたＡＣ成分を少なくとも有する出力信号と、の間のＤＣアイソレーションを、光カプラを使用して提供する方法であって、該光カプラは、１次ステージに発光装置を備え、且つ２次ステージには、該発光装置に未知のスケーリングファクタによって光学的に結合された光検出器を備えており、該方法は、固定バイアス信号を発光装置に供給して、該光検出器に一定のバイアスを提供するステップと、該光検出器のコンダクタンスを固定バイアス電圧に関して制御するステップと、を含み、該出力ポートにおける信号の該ＡＣ成分が、該入力信号と共に変化し且つ該スケーリングファクタからは実質的に独立している、方法。２４．請求の範囲２３に記載の方法であって、前記コンダクタンスを制御するステップは、前記光検出器に固定ＤＣ電圧を印加するステップを含む、方法。２５．請求の範囲２４に記載の方法であって、前記ＤＣ電圧を印加するステップは、前記光検出器のＤＣ電圧と固定電圧との間の差を決定するステップを含む、方法。２６．請求の範囲２５に記載の方法であって、前記差は、前記光検出器の前記ＤＣ電圧が固定されるように可変インピーダンス装置のコンダクタンスを制御する、方法。２７．請求の範囲２３に記載の方法であって、該方法は、前記光検出器における電圧にＤＣ電圧を加えて、和ノードに和電圧を生成し、該和電圧がと固定基準電圧との間のＤＣ電圧差を決定するステップと、該光検出器における該電圧に加えられるべき該ＤＣ電圧を制御するステップと、を含む、方法。２８．請求の範囲２３に記載の方法であって、前記光検出器が出力電流を生成し、該方法は、更に、該光検出器からの電流をミラーするステップと、該ミラーされた電流を可制御抵抗に供給するステップと、該可制御抵抗の抵抗を制御して、その出力が実質的に前記スケーリングファクターからは独立するようにするステップと、を含む、方法。２９．請求の範囲２８に記載の方法であって、前記可制御抵抗を制御するステップは、該可制御抵抗に生成される電圧をプリセット電圧と比較するステップと、該比較を積分して該可制御抵抗の抵抗値を設定するステップと、を含む、方法。３０．電流に応答した入力エネルギー出射部品と該エネルギー出射部品に応答するセンサとの結合の間の未知のスケーリングファクタを補償する回路であって、該回路が、該エネルギー出射部品を通して固定バイアス信号を誘導する固定バイアス信号生成器と、該センサに結合されて、該センサの等価抵抗を該固定電流に応答して固定する回路と、を備える、回路。３１．請求の範囲３０に記載の回路であって、前記等価抵抗が、（１）ＤＣ電圧、及び（２）ＡＣ電圧にＤＣ電圧を加えたもの、からなるグループの一つを固定することによって固定される、回路。３２．請求の範囲３０に記載の回路であって、前記等価抵抗が前記スケーリングファクタに依存し、且つ、該等価抵抗を通る前記電流が該スケーリングファクタに依存している、回路。