JP2000511648A - 光クロック分割 - Google Patents

Abstract

(57)【要約】 分割されたクロック速度のクロック信号がより高いクロック速度の光信号流から得られる。より高いクロック速度の光信号流は全光学的非線形ゲートに供給される。ゲートの第１の出力から制御入力へフィードバックが行われる。分割されたクロック速度の光信号がゲートの第２の出力に存在する。ゲートは非線形ループミラーを含んでいる。このような複数のゲートは直列に縦続接続されてもよく、それによって２ⁿにより除算されるクロック速度の出力を与え、ⁿは整数である。

Description

【発明の詳細な説明】 光クロック分割 本発明は光信号のクロック分割に関する。 分割して低下されたクロック速度で信号を抽出する必要性は種々の状況で生じ る。例えばＴＤＭ（時分割多重化）光信号流がデータ通信に使用される場合、デ ータ流のビットの全速度より低い速度のクロック信号が１以上のタイムチャンネ ルを選択するためにデマルチプレクサの動作で必要とされる。従来クロック分割 が必要とされるとき、これは光信号流の一部を分岐し、信号を検出して電気ドメ インで対応するタイミング波を発生し、次に普通の電子クロック分割回路を用い てクロック速度を分割して低下することにより実行されている。このような方法 によると、さらに光処理が実行できるようになる前に、電気クロック信号により 制御される局部的な光源が分割された信号を光ドメインに戻すために使用されな ければならない。これは関連回路の価格と複雑性を望ましくない方向に増すだけ でなく、電気ドメインにおける処理の要求がその回路が動作することができるビ ット速度を非常に限定してしまう。 Lucek & Smithの文献、IEEE PHOTONICS TECHNOLOGY LETTERS、1995年１月、７ 巻、No.１、1041〜1135頁にはクロック分割機能を行うために使用されることの できる遠隔的にプログラム可能なルーチング（ルート設定）装置が記載されてい る。これは全光学装置である利点を有するが、２つの段を含む比較的複雑な構造 を必要としている。データは最初に、あるチャンネルが選択される超高速度ゲー ト段へ入力される。超高速度ゲートの非線形素子はある長さの分散シフトファイ バである。選択されたチャンネルのみを含んでいるデータ信号であるゲートの出 力は、その後モードロックされたエルビウムレーザを有する第２の段を通過する 。データチャンネルを有するレーザを駆動する効果は各アクティブチャンネルタ イムスロットで“１”、その他では“０”のクロックパターンを発生することで ある。データ信号は出力ポートへ通過する。クロックパターンは異なったビット パターンを有しデータ信号とは異なった波長であってもよく、制御信号として超 高速度ゲートへフィードバックされる。 本発明の第１の特徴にしたがって、高いクロック速度の光信号流から、分割さ れたクロック速度のクロック信号を得る方法が提供され、この方法は、 ａ）非線形素子を含んでいる全光学的非線形ゲートへ光信号流を供給し、 ｂ）前記全光学的非線形ゲートの出力から前記非線形素子へ光信号をフィード バックし、 ｃ）全光学的非線形ゲートから、分割されたクロック速度で光信号を出力する ステップを含んでいる。 本発明はクロック分割の方法を採択し、この方法は、集積組立方法を使用して 構成するのに非常に適合し前述の従来技術の回路の欠点を克服する比較的簡単な 方法を使用して、機能が全体的に光ドメインで行われることが可能である。全光 学的非線形ゲートが使用される。光フィードバックはゲートの出力から非線形素 子の制御入力へ行われる。この方法で構成されたゲートにより、光信号流がその 入力で供給されたとき、分割されたクロック速度の信号がゲートの出力で得られ ることが発見された。 光信号流は干渉計非線形光ゲートへ供給されることが好ましい。このゲートは 非線形ループミラー（ＮＯＬＭ）と、さらに好ましくは非線形素子として半導体 光増幅器を具備するＮＯＬＭを有する。代わりに、マッハツェンダー干渉計等の 他の干渉計構造が使用されてもよい。 他のタイプの光ゲートを使用することが可能であるが、本発明者は位相スイッ チング素子として半導体光増幅器（ＳＯＡ）を有するＴＯＡＤ（テラヘルツの光 学的に非対称デマルチプレクサ）構造中に非線形干渉計、特にＮＯＬＭを使用す ることが特に有効であることを発見した。このような装置はスイッチングエネル ギが低く、１００ＧＨｚに近い速度で動作することができる利点を有する。さら に、特にクロック分割に関して、ＴＯＡＤ構造の使用は、ビット期間が数１０ピ コ秒程に少ないときでさえもフィードバック路にわたる総遅延時間が、できる限 り短いビット期間で形成されることができるというさらに重要な利点を有する。 この好ましい構造のさらに利点はＳＯＡのダイナミックスがクロック分割機能を 支持することである。 光フィードバック路に関する遅延期間は光信号流のビット間の期間に等しいこ とが好ましい。 光フィードバック路にわたる遅延の長さについてのこの制限を満たすように回 路が構成されるとき、形態“１１１１１１１１”の入力流に応答して、ゲートか らの出力は形態“１０１０１０１０”である。 その代わりに、遅延全体の長さが光信号流の連続的なビット間の期間よりも大 きい場合、方法はゲートをプログラムする初期位相を含み、それによって予め定 められたビットパターンを有し、ゲートとフィードバック路との両者を満たすの に十分な長さのパルスのブロックをゲートへ入力することによってクロック分割 を実行する。 さらに別の例として、この回路が自然発生的なクロック分割を示すような応答 時間を有するＳＯＡをこの回路は含んでもよい。この場合、その方法は、半導体 の光増幅器のｅ^-1回復速度に通常対応するビット速度の光信号流で半導体光増幅 器を駆動することによって非線形ゲートにクロック分割を自然に誘発することを 含んでいる。 クロック分割回路はそれぞれ固有の非線形ゲートを有する複数の段を具備して もよく、ｎ個のこのような段は２ⁿにより除算される出力を与えるように直列に 縦続接続されている。 本発明の第２の特徴にしたがって、クロック分割回路が提供され、このクロッ ク分割回路は、 ａ）より高いクロック速度の光信号流を受信するように構成された光入力と、 光出力と、光入力と光出力との間に接続されている非線形素子とを含んでいる全 光学的非線形ゲートと、 ｂ）ゲートの出力から非線形素子への光フィードバック路とを具備し、 使用において、分割されたクロック速度の光信号はゲートから出力される。 本発明はまた本発明の１以上の特徴にしたがってクロック分割回路を具備する マルチプレクサまたはデマルチプレクサを含んでいる。 本発明を添付図面を参照にして例示によりさらに詳細に説明する。 図１は本発明を実施した回路の概略図である。 図２は図１の回路で使用するのに適したファイバループミラーの概略図である 。 図３ａ、３ｂはそれぞれ図２の回路の入力と出力の時間的変化を示すグラフで ある。 図４ａ、４ｂは図２の回路のマイクロ波スペクトルのグラフである。 図５は図１の回路を初期化するために使用される信号を示している。 図６ａ乃至６ｆは半導体非線形素子を使用した回路における自然発生的なクロ ック分割の開始を示している。 図７ａおよび７ｂは単一ビットのフィードバック遅延を有する１実施形態を示 している。 図８は非線形素子として飽和可能な吸収体を含んでいるレーザ空洞を使用した １実施形態を示している。 図９は本発明を実施しているクロック分割段を含むデマルチプレクサ回路を示 している。 クロック分割回路ＣＴ１は非線形光ゲート１を具備している。ゲートは光入力 １を有し、ここで光信号流を受信する。ゲート１は２つの光出力Ｏ１、Ｏ２を有 する。これらのうち一方の出力Ｏ１は光フィードバック路２を経てゲートの制御 入力Ｇへ接続されている。フィードバック路は光増幅器３およびフィルタ４を含 んでいてもよい。 光ゲート１は例えば以下さらに説明するようにファイバループミラーにＳＯＡ を具備してもよく、入力Ｇに制御信号が存在するか存在しないかに応じて、入力 １で受信された信号を２つの出力Ｏ１、Ｏ２の一方または他方へ導く。ゲートを 通ってまたはフィードバック路を廻って入力Ｇへ戻る経過の全遅延時間が連続的 なビット間の期間ｐに等しいならば、ゲートは以下のように分割されたクロック 信号を与えるように動作する。ゲート１が最初にパルスを直接出力Ｏ１へ切り換 えられるように構成されることを仮定すると、Ｏ１から出力された第１のパルス （図面ではａの符号で示されている）はフィードバック路２を経て制御入力Ｇへ 送られる。したがって、次のパルスｂが入力に到着するとき、制御パルスが制御 入力Ｇに存在し、そのためパルスは第２の出力Ｏ２へ切り換えられる。したがっ て、１ビット期間後にパルスｃが入力に到着したとき、制御入力Ｇにパルスは存 在せず、したがってｃは出力Ｏ１へ転送される。パルスｄが入力に到着するとき 、 パルスｃに対応するフィードバック路からのパルスが制御入力Ｇに存在し、パル スｄは出力Ｏ２へ切換えられる。このようにしてＯ２での出力は入力パルス流の ビット速度の半分のパルス流を有する。 フィードバックループを通る遅延時間が１ビット期間よりも大きいとき、ゲー トはクロック分割を行うように依然としてプログラムされることができる。 図５はフィードバック路に関する遅延全体が５ビット期間に等しい場合に回路 を初期化するために使用される信号の１例を示している。上部シーケンスは回路 への入力を示しており、下部シーケンスは回路からの出力である。下部シーケン スはまた制御入力Ｇへフィードバックされた制御シーケンスに対応する。前述の 第１の例のように、ゲートは最初にパルスを直接出力Ｏ１へ切換えるように構成 されている。５ビットの長さ、即ちフィードバック路の長さに対応するフレーム が回路を初期化するために使用される。第１の５個の入力ビットはシーケンス“ １０１０１”に対応している。これらは直接Ｏ１へ転送され、またフィードバッ ク路へも与えられる。次のフレームの第１のビットに対応し、図面では破線でマ ークされている第６のビット位置では、先のビット値と同様に入力ビット値は“ １”である。この瞬間に、ビット値“１”を有する第１のフレームの第１のビッ トは制御入力Ｇに到達する。第６のビット位置の“１”はそれ故、他の出力０２ に切換えられる。それ故、ビット値“０”は出力Ｏ１からの出力に現れる。第７ のビット位置のビット入力値は“１”である。これがゲートに入力されるとき、 第１のフレームからの第２のビットは制御入力に到達する。これは値“０”を有 し、したがってゲートは第７のビットを直接出力Ｏ１へ送信するように設定され る。このパターンは連続的なビットで繰返され、それによってＯ１からの出力全 体は“１０１０１”の形態である。それ故、ゲートへの入力が“１”の連続流で あっても、出力は初期位相で与えられたビットパターンを複製し続け、半分のビ ット速度のクロック分割出力を与える。 前述の方法に対するさらに別の変更として、回路は１ビットを越える長さのフ ィードバック路で動作するように設計されてもよいが、すぐ前の例の方法による 初期化を必要としない。これは半導体非線形素子を使用し、クロック分割が自然 に生じるレジメで動作して半導体の力学を利用することにより実現される。 この例では、クロック分割と他の複雑なダイナミックな性質の現象は、メモリ としてのフィードバック効果を伴った半導体光増幅器の有限寿命（典型的に約３ ００ｐｓ）によるものである。回路への信号入力がＳＯＡの自然回復速度よりも 低い反復速度を有するとき、前述の初期プログラミングなしに、“阻止”特性が 観察され、パルス間で増幅器の利得が十分に回復するのでパルス間の相互作用は 存在しない。しかしながら、より高い反復速度で、パルス分割が増幅器の寿命に 匹敵するようになったとき、任意のパルスによって受ける位相シフトが先の数パ ルスのパターンに依存するのでパルス間に相互作用が存在する。フィードバック を有するこのようなシステムでは、初期開始シーケンスのメモリが直後のパルス に影響する。クロック分割につながる正確なダイナミックシーケンスは非常に複 雑であり、安定な状態が生じる前の数フレーム期間にわたって進展する。この安 定な状態では、増幅器の完全な回復がクロック分割されたパルス間で可能である 。この動作モードは完全に自己開始（self-starting）であり、それによって前 述した例のように、プログラムされる必要はない。回路は代わりの“ブロック” またはフレームと論理的補数を出力で発生するので、フレームが奇数のパルスを 含んでいるときのみ、連続的なクロック分割されたパルスシーケンスを与える。 本発明はこのシステムの数値的モデル化を実行し、このシステムは前述の効果 を確証し、パルスパワーが変化するときシステムのカオスへの期間二重ルートを 予測する。 図６ａ乃至６ｆはシステムの数値的モデル化の結果を示している。 図６ａは入力パルス流が１．５ＧＨｚの反復速度を有するときのシステムの特 性を示している。増幅器のｅ^-1回復期間は０．３ｎｓである。このビット速度で 、パルス間の分離は回復時間よりも著しく大きく、ビット間の相互作用がない場 合、出力はフィードバック路の遅延の長さに対応する期間を有するブロックの形 態である。しかしながら、ビット速度が増加されビット分離が減少されるとき、 連続的なパルス間の相互作用が生じ始める。 図６ｂはこの開始を示している。パルス４では、増幅器はパルス３に関係する キャリア分布の著しい減少からまだ完全に回復していない。したがってパルス４ のレベルはパルス３および後続するパルスと比較して減少される。 図６ｃは２．８ＧＨｚで、連続するビット間の相互作用がクロック分割で自然 に生じることを示している。ブロック全体が切換えられ出力される代わりに、交 互のパルスだけが切換えられる。 図６ｄで示されているように、この特性はビット速度がさらに３ＧＨｚまで増 加されるように維持される。 図６ｅで示されているように、約４ＧＨｚでクロック分割特性は他のダイナミ ックな処理が作用するとき停止し始める。４．２ＧＨｚ（図６ｆ）により、これ らの他の処理が支配的になり、クロック分割特性が実質上失われる。 クロック分割特性を生成するための臨界的なパラメータがパルス速度と増幅器 のｅ^-1回復速度の比であることが発見されている。最適なクロック分割特性に対 しては、前述の例で示されているように正確な比率は臨界的ではないが、これら の速度は実質上等しくなければならず、回復速度とパルス速度がほぼ匹敵するな らば、この比率の値範囲にわたってクロック分割が生じる。例えば、前述したよ うに、パルス速度がｅ^-1回復速度と３０％を越える程度に異なるまでクロック分 割が継続する。 図７ａと７ｂは前述の第１の回路、即ち長さが単一ビット期間に等しい短いフ ィードバック路を有する回路の１実施形態を示している。この例では、非線形ゲ ートは集積されたマッハツェンダー構造を使用する干渉計装置である。回路はこ の例ではインジウムフォスファイドであるＩＩＩ−Ｖ半導体で形成されている。 光信号の通路を限定する導波体はリッジ導波体構造を使用して形成されている。 マッハツェンダー部分ＭＺはスイッチングウィンドウの長さを決定する長さＬ_SW だけオフセットされている２つのアームを具備する。半導体の光増幅器ＳＯＡ１ は各２つのアームと集積されている。各アームのＳＯＡは個々に制御可能である 。２つのアームからの信号は出力カプラＯＣへ供給され、出力カプラＯＣはSold anoの文献“Planar Monomode Optical Couplers Based on Multimode Interfere nce Effects”、Journal of Lightwave Technology、10、No.12、1992年12月、1 843〜1850頁に記載されているタイプの多モード干渉カプラである。これはＭＺ 段の出力を２つの出力ポートＯＰ３、ＯＰ４へ結合し、これらの出力ポートは図 １で概略的に示されている装置の出力ポートＯ１、Ｏ２に機能上対応している。 ＭＺゲートへのフィードバック信号は出力ポートＯ４の導波体の切り子面上に反 射被覆を施すことにより形成されるミラーによって与えられる。出力ポートＯ４ へ向かうアーム中のさらに別の増幅器ＳＯＡ２は反射された信号を増幅し、この 信号はマッハツェンダー部分ＭＺ中の増幅器ＳＯＡ１へフィードバックする。反 射された信号はＳＯＡ１の状態を決定するための制御入力として作用する。損失 を減少するために、構造は深くおよび浅くエッチングされた受動導波体の組み合 わせを使用してもよく、モード変換のための導波体の異なった領域にテーパーが 形成されている。 この構造では、スイッチ周囲のフィードバック路の全長Ｌ_TOTはＬ_TOT＝Ｌ_OUT ＋Ｌ_SW＋Ｌ_MMI＋Ｌ_F＋L_b＋1/2（Ｌ_a＋Ｌ_b）により与えられる。この例ではＬ_TOT は約９００μｍであり、これは屈折率３．５で遅延１０ｐｓに対応する。これは ビット速度１００ＧＨｚの単一ビット遅延に対応する。 図７ｂは図７ａのラインＸＸに沿った断面図である。これはＭＺ部分の上部ア ームの導波体の一部を示しており、ＳＯＡの部分を含んでいる。ＳＯＡは導波体 層にエバネセントに結合されている多量子ウェル（ＭＱＷ）装置である。導波体 層はＩｎＧａＡｓＰの４元層として形成されている。 図２の回路で非線形素子として使用するのに適した代わりのＳＯＡは大きいス ポットサイズの増幅器である。大きいスポットサイズの使用により光ファイバか らの入力および出力ビームをより容易に、より効率的に結合することが可能であ る。大きいスポットサイズの増幅器はまた、角度を付けられた切り子面を有し、 これはレーザ放射の発生を阻止する。大きいスポットサイズの増幅器は、A E Ke lly、I F Lealman、L J Rivers、S D Perrin、Mark Silverの“Polarisation in sensitive，25dB gain semiconductor laser amplifier without antireflectio n coatings”、Electronic Letters、32巻、no.19、1996年９月、1835〜1836頁 と、A E Kelly、I F Lealman、L J Rivers、S D Perrin、Mark Silverの“Low n oise figure(7.2dB)and high gain(29dB)semiconductor optical amplifier wit h a single layer AR coating”、Electronics Letters、33巻、no.6、1997年３ 月、536〜538頁に記載されている。図２のハイブリッド回路に使用するのに特に 適しているが、この増幅器のタイプはまた図７のような集積構造に含 まれる。 本発明のハイブリッドおよび集積された両者の実施形態の非線形素子として使 用するのに適したさらに別の増幅器は大きいバンドギャップのＳＬＡ（半導体レ ーザ増幅器）である。増幅器における信号の位相変化と振幅変化との比率である アルファ係数は信号の波長の強力な関数である。アルファの値はバンドエッジで 漸近的に増加する。大きいアルファ係数はＴＯＡＤ動作に対して望ましい。大き いバンドギャップを有する装置の使用は動作波長、例えば１５４７数値的モデル 化と１５３６数値的モデル化をバンドエッジに近づけ、大きいアルファを与える 。バンドエッジはＭＱＷ装置でより明白に限定される。この実施形態では、光増 幅器は７ウェルＭＱＷ装置である。ウェルは歪みのないＩｎＧａＡｓから形成さ れ、バリア層は１％の引張り歪みを受けたＩｎＧａＡｓから形成されている。こ れは１．５５３ミクロンの光ルミネセンス波長を有し、この波長はバンドエッジ に広く対応している。 図８は、１ビットのフィードバック遅延で使用するのに適した回路の第２の例 を示しており、これは前述したように初期プログラミング位相を使用する間の１ ビット期間よりも大きいフィードバック遅延で使用されてもよい。この例では、 非線形ゲートは、半導体利得媒体83を含んでいるレーザ空洞81中に飽和可能な吸 収体82を具備している。飽和可能な吸収体82は例えばイオン注入されたＩｎＧａ ＡｓＰであってもよく、装置全体が集積された半導体構造として形成されてもよ い。この例では、レーザの空洞ミラーのうちの一方が部分的に反射性であり、両 者は出力ポートを与え、光を飽和可能な吸収体へ戻すように反射し、それによっ てフィードバック路を与える。空洞を限定する他方のミラーはこの例では反射性 格子構造であり、これは空洞を特定の波長へ同調する役目も行う。先に説明した ループミラー例のように、飽和可能な吸収体は強度依存非線形に、ビット分割と 比較して低速度の応答時間を与える。応答時間は典型的に数十または数百ピコ秒 である。出力から反射されて戻されたフィードバック信号は光学的に吸収体をバ イアスし、それによってフィードバック信号の値にしたがって吸収または透過す る。この例では吸収体と集積して形成されている増幅器83はフィードバック路の 信号の増幅を行う。 図２は先に概略的に説明した第２、第３の構造に関連するさらに別の実施形態 を示している。この例のスイッチはＴＯＡＤで構成されたファイバループミラー から形成されている。この場合光源は１．５５μｍで動作し、約２０ｐｓの期間 の２．５ＧＨｚのパルス列を生成するジター抑制された利得切換え分散フィード バック（ＤＦＢ）レーザ21である。このパルス列は第１のエルビウムドープファ イバ増幅器22とフィルタ23を通過する。パルス列は増幅後に導入され、ファイバ ループミラーへ濾波される。ＳＯＡはループ中に位置され、約３ｃｍだけループ の中心から空間的にオフセットされており、それによって約１５０ｐｓのスイッ チングウィンドウを与える。ループは５０：５０のファイバカプラ25を含んでい る。２つの偏向選択ファイバカプラ26、27がループで使用され、直交に偏光され たスイッチングパルスを導入および拒否する。これらのパルスはＳＯＡに対する スイッチングパルスとして作用する。スイッチングに対するパルス列の平均パワ ーは１パルス当り約１ｐＪに対応して２．５ＧＨｚで約２．５ｍＷである。ファ イバの長さが固定されているので、ループ中のパルスに関するＳＯＡのスイッチ ングパルスの相対的な到着時間はソースの反復速度を調節することにより変化さ れることができる。反復速度はフィードバックループ中の総パルス数を変化する ためにも使用される。動作の線形モードでループミラーにより反射されたパルス は増幅され、偏光回転され、スイッチングパルスとしてループへフィードバック される。光サーキュレータ24は反射されたパルスの選択に使用され、反射された パルスはその後第２のエルビウムドープされたファイバ増幅器28により増幅され 、フィルタ29により濾波される。ファイバ偏光制御装置は回路の種々の部分でパ ルスの偏光状態を規定することに使用される。 図３はフィードバック路が奇数のパルスを含んでいるときの入力パルス列の時 間的な出力（ａ）とループ出力（ｂ）とを示している。クロック分割動作が明白 に見られる。出力の消失比は約１５ｄＢであり、これはループの消失に対応し、 時間的な出力は数時間にわたって非常に安定している。パルス列の対応するマイ クロ波スペクトルが図４ａ、４ｂで示されている。クロック分割スペクトルは入 力パルス列の周波数の半分で非常に狭い共振を含んでおり、これはクロック分割 パターンが純粋に２により分割される動作であることを示している。フィードバ ック路のパルス数が偶数であるとき、より複雑な特性が観察され、マイクロ波ス ペクトルはより構造的になる。安定なクロック分割は前述したように奇数のパル スでのみ実現される。 ２．５ＧＨｚのライン速度で、図２の回路は前述したように自然発生的なクロ ック分割を示している。しかしながら、回路はまたクロック分割が自然に行われ ない他のクロック速度で使用されてもよい。初期プログラミング位相を導入する ことが必要であり、ここでは前述したように遅延通路に等しい長さで形態“１０ １０１０…”を有するプログラミングフレームが回路を初期化するために使用さ れる。 本発明の拡張が図９に概略的に示されている。ここで図１の回路にほぼ対応し ている直列のｎ個のクロック分割回路91i−iiiが、２ⁿによる全体的な分割を行 うように直列して使用される。この例ではｎは３に等しく、それ故、出力パルス 流のクロック速度は入力ビット速度のクロック速度の８分の１である。この例は クロック分割回路が８チャンネルデマルチプレクサの状況で使用されたことを示 している。ライン速度の約数であるクロック速度が通常必要とされるのでデマル チプレクスのような応用にはクロック分割は重要な機能であり、幾つかの全光学 的クロック回復方式では、回復されたクロックは本来のライン速度である。図面 で示されているクロック回復速度段92は例えばPatrick D M、Manning R Jの“20 0bit/s All-optical Clock Recovery Using Semiconductor Non-linearity”、E lectron．Lett．、1994年、30、151〜152頁に記載されている。 先に示した例は２．５ＧＨｚのライン速度であるが、本発明はより高いビット 速度で使用されてもよい。ＳＯＡ寿命は適切な電気バイアスを使用した自然発生 的なクロック分割と、任意選択的な光バイアス信号の注入との正しい状態を設定 するように制御され、これはManningの“Enhanced Recovery Rates in Semicond uctor Amplifiers Using Optical Pumping”、Electron.Lett．、1994年、30、7 87〜788頁と、“Recovery Rates in Semiconductor Laser Amplifiers：Optical and Electrical Bias Dependencies”、Electron.Lett．、1994年、30、1233〜 1234頁に記載されている。 半導体技術を用いることは、P．A．Andrekson、N．A．Olsson、J R Simpson、 D J Giovanni、P A Morton、T Tanbun-Ek、R A Logan、K W WechtによるOptical Fiber Communication、1992年、５巻 OSA Technical Digest Series(Optical S ociety of America,Washington D.C.1992)論文PD8と、A Takada、K Aida、M Jin noによるOptical Fiber Communication、1991年、４巻OSA Technical Digest Se ries(Optical Society of America,Washington D.C.1992)論文TuN3に記載されて いるハイブリッド集積技術に開示されているところによる。待ち時間を数１０ｓ のｐｓへ減少し、１００ＧＨｚに近い速度で光処理を実現するためのある種の回 路を設計することが可能である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ， ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ， ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，Ｎ Ｏ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ， ＵＳ，ＵＺ，ＶＮ，ＹＵ (72)発明者 プースティー、アリステア・ジェイムズ イギリス国、アイピー４・５エルエル、サ フォーク、イプスウィッチ、ラティス・ア ベニュー 60 (72)発明者 ルセック、ジュリアン・カジミールツ イギリス国、アイピー４・１ピーエル、サ フォーク、イプスウィッチ、ウェレスリ ー・ロード 52

Claims (1)

1. 【特許請求の範囲】 １．分割されたクロック速度のクロック信号をより高いクロック速度の光信号流 から得る方法において、 ａ）非線形素子を含んでいる全光学的非線形ゲートへ光信号流を供給し、 ｂ）前記全光学的非線形ゲートの出力から前記非線形素子へ光信号をフィード バックし、 ｃ）分割されたクロック速度の光信号を全光学的非線形ゲートから出力するこ とを特徴とする方法。 ２．光信号流が干渉計非線形光ゲートへ供給される請求項１記載の方法。 ３．干渉計非線形ゲートが非線形ループミラー（ＮＯＬＭ）を具備している請求 項２記載の方法。 ４．ＮＯＬＭ内の非線形素子が半導体光増幅器（ＳＯＡ）である請求項３記載の 方法。 ５．光信号流が、集積されたマッハツェンダー干渉計の入力ポートへ供給され、 非線形スイッチング素子は集積されたマッハツェンダー干渉計の少なくとも１つ のアームに位置する半導体光増幅器（ＳＯＡ）である請求項２記載の方法。 ６．光フィードバック路（２、３、４）に関連する遅延期間は光信号流のビット 間の期間（ｐ）に等しい請求項１乃至５のいずれか１項記載の方法。 ７．予め定められたビットパターンを有し、ゲートおよびフィードバック路の両 者を満たすのに十分な長さのパルスブロックをゲートへ入力することによってク ロック分割を実行するためにゲートをプログラミングする初期位相をさらに有す る請求項１乃至５のいずれか１項記載の方法。 ８．非線形素子は半導体光増幅器（ＳＯＡ）であり、半導体光増幅器のｅ^-1回復 速度にほぼ対応するビット速度の光信号流で半導体光増幅器を駆動することによ って非線形ゲートにおいてクロック分割を自然に誘発する請求項１乃至３のいず れか１項記載の方法。 ９．分割されたクロック速度の前記光信号出力をゲートから別の全光学的非線形 ゲートの入力へ供給し、この別のゲートの出力からさらに別のゲートの非線形素 子へ光信号をフィードバックし、さらに細分割されたクロック速度の光信号をさ らに別のゲートから出力する請求項１乃至８のいずれか１項記載の方法。 １０．前記非線形素子として機能するように構成された飽和可能な吸収体を含ん でいるレーザの光空洞へ信号流が導入される請求項１記載の方法。 １１．ａ）より高いクロック速度の光信号流を受信するように構成されている光 入力と、光出力と、光入力と光出力との間に接続されている非線形素子とを含ん でいる全光学的非線形ゲートと、 ｂ）ゲートの出力から非線形素子までの光フィードバック路とを有し、 使用において、分割されたクロック速度の光信号がゲートから出力されるクロ ック分割回路。 １２．ゲートは干渉計非線形光ゲートである請求項１１記載のクロック分割回路 。 １３．非線形光ゲートはループミラー（ＮＯＬＭ）である請求項１２記載のクロ ック分割回路。 １４．ゲートの非線形素子は半導体光増幅器（ＳＯＡ）である請求項１１乃至１ ３のいずれか１項記載のクロック分割回路。 １５．非線形ゲートが集積されたマッハツェンダー干渉計を具備し、非線形スイ ッチング素子は集積されたマッハツェンダー干渉計の少なくとも１つのアームに 位置する半導体光増幅器である請求項１４記載のクロック分割回路。 １６．第１の光ゲートの出力に入力が接続される少なくとも１つのさらに別の全 光学的非線形ゲートを含み、さらに別のゲートの出力からさらに別のゲートの非 線形素子までのフィードバック路を含んでおり、使用において、さらに別のゲー トはさらに細分割されたクロック速度の光信号を出力する請求項１１乃至１５の いずれか１項記載のクロック分割回路。 １７．全光学的非線形ゲートはレーザであり、レーザの光空洞内に位置する飽和 可能な吸収体を非線形素子として含んでいる請求項１１記載のクロック分割回路 。 １８．請求項１乃至１７のいずれか１項にしたがったクロック分割回路を含んで いる時分割マルチプレクサまたはデマルチプレクサ。 １９．添付図面に関して実質上説明したクロック分割回路。