JP2000511758A - デジタル制御切換モード電圧変換器 - Google Patents

Abstract

(57)【要約】 デジタル制御切換モード電圧変換器は、入力電圧（u_i）を出力電圧（u_o）に変換する目的のスイッチング手段（ＳＭ）を有する変換手段（ＣＭＳ）と、前記スイッチング手段（ＳＭ）のデューテイサイクルを、個別の値を有するステップで制御する制御手段（ＣＭ）とを具える。制御手段（ＣＭ）は、デューテイサイクルの平均値が目標とするデューテイサイクル（T_dc）に相当するようにデューテイサイクルを少なくとも２つの個別の値（D_c1，D_c2）間で連続的に切換える切換手段（ＳＯ）を具える。

Description

【発明の詳細な説明】 デジタル制御切換モード電圧変換器 本発明は、入力電圧を出力電圧に変換する目的のスイッチング手段を有する変 換手段と、前記スイッチング手段のデューテイサイクルを、個別の値を有するス テップで制御する制御手段とを具えるデジタル制御切換モード電圧変換器に関す るものである。 このような電圧変換器は、ドイツ連邦共和国特許第2746578号明細書に記載さ れており、既知である。この電圧変換器では、スイッチのデューテイサイクル（ すなわち、スイッチを閉じている時間を、スイッチを閉じている時間とスイッチ を開いている時間との合計で割った値）のステップ制御により得られる。例えば 、出力電圧を高める必要がある場合には、デューテイサイクルがステップで高め られる。 この既知の電圧変換器には、出力電圧の精度、すなわち、電圧分解能が電圧変 換器の時間分解能と相関関係に有り、この時間分解能が、個別のステップで適合 しうるデューテイサイクルにより規定されるという点で、この精度が制限されて いるという欠点がある。 この既知の電圧変換器では、個別のステップのステップ寸法を所定の割合だけ 減少させることにより、電圧分解能を改善しうる。この場合、出力電圧の同様な 電圧範囲を得るには、個別のステップの個数を同じ割合だけ増大させる必要があ る。このことは、出力電圧が可能な最小値である場合にそうであるように、スイ ッチのデューテイサイクルが最小である場合に、デューテイサイクルの値が上述 した割合だけ減少されるということを意味する。しかし、出力電圧の可能な最大 値で生じるデューテイサイクルの最大値は変化しない。従って、デューテイサイ クルの最大値とデューテイサイクルの最小値との間の比が上述した割合だけ増大 する(可能性がある)。（デューテイサイクルの最小値中）スイッチが閉じている 最短時間が、必要とするシステムクロックの最大周期を表す。この最大周期がシ ステムクロックの最小のシステムクロック周波数に相当する。個別のステップの ステップ寸法を減少させることにより（或いは、時間分解能を高めることにより ）時間分解能を改善しようとすると、最小のシステムクロック周波数がこの所定 の割合だけ増大すること明らかである。 上述した解決策は不利である。その理由は、電圧分解能を充分高くしうるよう にするためには、この目的に要する電気回路が極めて複雑となり、多くの電力を 消費し、実施不可能さえにもなる程度に、必要とする最大システムクロック周波 数が高くなるおそれがある為である。これに対する解決策は、スイッチのスイッ チング周期、すなわちスイッチが閉じている時間とスイッチが開いている時間と の合計を、デューテイサイクルを変えることなく増大させることである。この場 合、これに比例して、最小システムクロック周波数が減少するおそれがある。換 言すれば、最小システムクロック周波数は最小スイッチング周波数（スイッチの スイッチング周期の逆数）に正比例する。 しかし、上述した解決策には他の欠点がある。切換モード電圧変換器は一般に 、コイルを有する。従って、所定のデューテイサイクルに対する電圧変換器のエ ネルギー損失はコイルの自己インダクタンスに反比例し、且つスイッチング周波 数に反比例する。自己インダクタンスはコイルの寸法の点で任意に大きくできな い為、スイッチング周波数が減少した場合、電圧変換器の効率が低くなる。 要するに、時間分解能を高めることにより電圧変換器の電圧分解能を高めるに は、一方では最小システムクロック周波数により、他方では最大システムクロッ ク周波数により課せられる制限を受ける。 更に、一般に存在する平滑キャパシタのキャパシタンスを、スイッチング周波 数が減少するにつれて高くする必要があることに注意すべきである。その結果、 平滑キャパシタの寸法を不所望に増大させる。 本発明の目的は、上述した欠点を最少にしたデジタル制御切換モード電圧変換 器を提供せんとするにある。 この目的のために、頭書に記載した種類のデジタル制御切換モード電圧変換器 において、制御手段が、デューテイサイクルの平均値が目標とするデューテイサ イクルに相当するようにデューテイサイクルを少なくとも２つの個別の値間で連 続的に切換える切換手段を具えていることを特徴とする。 出力電圧の所望値、すなわち、目標とする出力電圧は、目標とするデューテイ サイクルに対応する。デジタル制御切換モード電圧変換器では、デューテイサイ クルをステップで制御しうる為、デューテイサイクルの結果値は目標とするデュ ーテイサイクルに正確に対応しない。本発明は、デューテイサイクルを２つの個 別の値間で連続的に切換え、その結果デューテイサイクルの平均値が目標とする デューテイサイクルに等しくなるように、出力電圧が２つの値間で連続的に変化 するようにすることにより、出力電圧の平均値が目標とする出力電圧に等しくな るという事実の認識を基に成したものである。出力電圧の変化は、コイル及び／ 又は平滑キャパシタのような電圧変換器に存在する素子の設計を適切にした場合 に、これら素子のフィルタ作用により排除される。従って、出力電圧を目標とす る出力電圧にほぼ等しくすることが達成される。 本発明による電圧変換器は更に、前記切換手段が、デューテイサイクルの２つ の個別の値を連続的に切換えるスイッチング時間間の比に対応する少なくとも１ つのスイッチングパターンを記憶するメモリ手段を具えていることを特徴とする 。目標とするデューテイサイクルにより、メモリ手段のアドレスを選択する数値 が決定される。選択したアドレスに対応するスイッチングパターン又はビットパ ターンはメモリ手段から読出され、周期的な時間の表に応じて切換手段に伝達さ れる。 本発明は更に、デジタル制御切換モード電圧変換器により入力電圧を出力電圧 に変換する電圧変換方法であって、スイッチング手段を用いて、入力電圧を出力 電圧に変換し、制御手段を用いて、スイッチング手段のデューテイサイクルを、 個別の値を有するステップで制御する電圧変換方法に関するものである。 本発明によるこの方法では、デューテイサイクルの平均値が目標とするデュー テイサイクルに相当するようにデューテイサイクルを少なくとも２つの個別の値 間で連続的に切換えることを特徴とする。 次に、添付図面を参照して本発明を詳細に説明する。図中、 図１は、本発明によるデジタル制御切換モード電圧変換器の基本回路図を示し 、 図２は、通常のブースト電圧変換器の電気回路図を示し、 図３は、通常の反転電圧変換器の電気回路図を示し、 図４は、通常のバック（buck）電圧変換器の電気回路図を示し、 図５は、本発明による電圧変換器の動作を説明するための波形図を示し、 図６は、本発明によるデジタル制御電圧変換器に用いるメモリの基本線図を示 し、 図７は、本発明に用いるメモリをアドレスする方法の一例を示す。 これらの図で、同様な部分又は素子に同じ符号を付してある。 図１は、本発明によるデジタル制御切換モード電圧変換器の基本線図を示す。 この電圧変換器は、入力電圧u_iを出力電圧u_oに変換する目的のスイッチング手段 ＳＭを有する変換手段ＣＭＳを具えている。電圧変換器の入力端子ＩＰに現れる 入力電圧u_iは電圧供給手段、例えば、電圧源Ｕ_Sにより供給される。この電圧源 Ｕ_Sは入力端子ＩＰと接地端子０との間に結合されている。電圧変換器の出力端 子ＯＰに現れる出力電圧u_oは、この出力端子ＯＰと接地端子０との間に結合され た負荷Ｚ_Lに供給される。電圧変換器は更に、個別の値D_c1，D_c2を有するステッ プでスイッチング手段ＳＭのデューテイサイクルを制御する制御手段ＣＭを有し ている。この制御手段ＣＭは、デューテイサイクルの平均値が目標とするデュー テイサイクルに一致するように２つの個別の値D_c1,D_c2間の切換えを連続的に行 う切換手段ＳＯを有する。スイッチング手段ＳＭのスイッチング時間に関する必 要情報はメモリ手段ＭＭ内に記憶されている。 図２，３及び４は、本発明による電圧変換器に用いうる変換手段ＣＭＳの既知 の回路トポロジーを示す。これらのトポロジーでは、Ｔ型回路網がコイルＬと、 ダイオードＤと、スイッチＳＷとして構成したスイッチング手段ＳＭとを以て構 成されている。このＴ型回路網は入力端子ＩＰ、出力端子ＯＰ及び接地端子Ｏ間 に配置されている。出力端子ＯＰ及び接地端子０間には平滑キャパシタＣが配置 されている。図２のブースト電圧変換器では、入力端子ＩＰがコイルＬに結合さ れ、出力端子ＯＰがダイオードＤの電極に結合され、スイッチＳＷがＴ型回路網 の垂直分岐を構成し、この垂直分岐が接地端子０に結合されている。図３の反転 電圧変換器では、入力端子ＩＰがスイッチＳＷに結合され、出力端子ＯＰがダイ オードＤの電極に結合され、コイルＬがＴ型回路網の垂直分岐を構成している。 図４のバック電圧変換器では、入力端子ＩＰがスイッチＳＷに結合され、出力端 子ＯＰがコイルＬに結合され、ダイオードＤがＴ型回路網の垂直分岐を構成して いる。 図５はデジタル制御電圧変換器の動作を説明するための幾つかの線図（Ｉ，II ,III）を示す。線図ＩはスイッチＳＷのスイッチングパターンを示し、ここでT_S はスイッチＳＷのスイッチング周期であり、t₁はスイッチＳＷが閉成している時 間を示す。スイッチＳＷのデューテイサイクルの第１の個別の値D_c1はt₁／T_Sに 等しい。線図IIは、線図Ｉに類似して、デューテイサイクルの第２の個別の値D_{c 2} を示し、この値はt₂／T_Sに等しい。このことは、t₂＝t₁＋Δtを意味する。ここ に、Δtは可能な最も短い時間ステップである。線図IIIは、目標とするデューテ イサイクルが目標時間t_tgとスイッチング周期との商に等しい目標とするスイッ チングパターンの一例を示す。目標時間t_tgとt₁との間の差をΔtgで示す。Δtg はΔtの整数倍でない（又はΔtに等しくない）為、この目標とするデューテイサ イクルは実現できない。しかし、２つのスイッチングパターンＩ，II間で連続的 に切換えを行うことにより、平均のデューテイサイクルが目標とするデューテイ サイクルに等しいスイッチングパターン（図５には図示せず）を実現できる。 図６は、本発明によるデジタル制御電圧変換器に用いるメモリＭＭの一例を示 す。一例として、電圧分解能を１０倍に改善する必要があるものとする。このこ とは、デューテイサイクルの９つの仮想中間値が必要であり、これらの中間値は デューテイサイクルの２つの順次の個別の値間にあることを意味する。これらの ９つの中間値はメモリＭＭ内にスイッチングパターンＳＰとして記憶されている 。目標とするデューテイサイクルT_dcから数値Ｎ_Aが取出される。この数値Ｎ_Aは スイッチングパターンＳＰを選択するためのメモリＭＭのアドレスＡＤＲを指示 するものである。選択されるスイッチングパターンＳＰは０と１とから成る。こ れらビットはメモリＭＭの出力端ＭＯに周期的に現れ、この出力端は切換手段Ｓ Ｏに結合されている。ポインターＰは、選択されたスイッチングパターンのどの ビットがメモリＭＭの出力端ＭＯに現れるようにするかを決定する。例えば、ポ インターの位置は、図６に示すように、ビット毎に左から右に進行させ、その後 最も右側の位置から最も左側の位置に戻し、その後再びビット毎に左から右に進 行させるようにすることができる。数値Ｎ_Aは次式を満足する。 Ｎ_A＝Ｔ_dc−｛Ｓ・ENTIER(Ｔ_dc／Ｓ)｝ 〔１〕 ここに、Ｓは、デューテイサイクルの２つの個別の値D_c1，D_c2間の差を表し、EN TIERはオペランドの整数を規定する演算子である。例えば、ENTIER(3.73)＝３で ある。 次に、本発明の動作を特定の３例を以て説明する。例１： 例えば、T_S＝５０μ秒；t₁＝１０μ秒；t₂＝２０μ秒；Δt＝１０μ秒である ものと仮定する。これにより、Ｓ＝Δt／T_S＝0.2となる。更に、D_c1＝t₁／T_S=0. 2；D_c2＝t₂／T_S＝0.4であるものと仮定する。更に、Δtg＝５μ秒であると仮定 すると、これからt_tg＝t₁＋Δtg＝１５μ秒及びT_dc＝t_tg／T_S＝１５μ秒／５０ μ秒＝0.3が得られる。従って、目標とするデューテイサイクルT_dcは２つの個別 の値D_c1及びD_c2間の中央に正確に位置する。このことは、スイッチング手段ＳＭ のデューテイサイクルは時間の５０％の間デューテイサイクルD_c1により、時間 の残りの５０％の間デューテイサイクルD_c2により決定されるということを意味 する。この場合、数値Ｎ_AはアドレスＡＤＲ５を指定する必要がある。実際、ア ドレスＡＤＲ５に対応するスイッチングパターンＳＰのビットは５０％に対し論 理値１及び５０％に対し論理値０から成っている。この場合、論理値０が切換手 段ＳＯを用いてデューテイサイクルD_c1の切換えを行う。同様に、論理値１がデ ューテイサイクルD_c2の切換えを行う。数値Ｎ_Aの値は式〔１〕により計算され、 Ｎ_A＝0.3−0.2・｛ENTIER(0.3／0.2)｝＝0.3−0.2・１＝0.1 となる。例２： 例えば、T_S＝５０μ秒；t₁＝１０μ秒；t₂＝２０μ秒；Δt＝１０μ秒である ものと仮定する。これにより、Ｓ＝Δt／T_S＝0.2となる。更に、D_c1＝t₁／T_S＝0 .2；D_c2＝t₂／T_S＝0.4であるものと仮定する。更に、Δtg＝３μ秒であると仮定 すると、これからt_tg＝t₁＋Δtg=１３μ秒及びT_dc=t_tg／T_S＝１３μ秒／５０μ 秒＝0.26が得られる。従って、目標とするデューテイサイクルT_dcは２つの個別 の値D_c1及びD_c2間に位置する。この場合、目標とするデューテイサイクルT_dcは 、式 T_dc＝0.7・D_c1＋0.3・D_c2 (0.7・0.2＋0.3・0.4＝0.26) が満足されるように、個別の値D_c2に対するよりも個別の値D_c1に近付いて位置す る。この場合、数値Ｎ_AはアドレスＡＤＲ３を指定する必要がある。実際、アド レスＡＤＲ３に対応するスイッチングパターンＳＰのビットは、その７０％に対 し論理値０及び３０％に対し論理値１から成っている。数値Ｎ_Aの値は式〔１〕 により計算され、 Ｎ_A＝0.26−0.2・｛ENTIER(0.26／0.2)｝＝0.26−0.2・１＝0.06 となる。例３： 例えば、T_S＝５０μ秒；t₁=１０μ秒；t₂＝２０μ秒；Δt＝１０μ秒であるも のと仮定する。従って、Ｓ＝Δt／T_S＝0.2となる。更に、D_c1＝（３・t₁）／T_S= 0.6；D_c2＝（４・t₁）／T_S＝0.8であるものと仮定する。更に、t_tg＝４３μ秒； T_dc＝t_tg／T_S＝３３μ秒／５０μ秒＝0.66であると仮定する。従って、目標とす るデューテイサイクルT_dcは２つの個別の値D_c1及びD_c2間に位置する。例２と同 様に、 T_dc＝0.7・D_c1＋0.3・D_c2 (0.7・0.6＋0.3・0.8＝0.66) が満足される。本例における目標とするデューテイサイクルT_dcは例２における 場合と異なる値を有する。しかし、デューテイサイクルの個別の値D_c1及びD_c2に 対する目標とするデューテイサイクルT_dcの相対位置は、例２のデューテイサイ クルの個別の値D_c1及びD_c2に対する目標とするデューテイサイクルT_dcの相対位 置に類似する。この場合も、数値Ｎ_AはアドレスＡＤＲ３を指定する必要がある 。この場合も、数値Ｎ_Aの値は式〔１〕により計算され、 Ｎ_A＝0.66−0.2・｛ENTIER(0.66／0.2)｝＝0.66−0.2・３＝0.06 となる。このことは、数値NAが実際にアドレスＡＤＲ３を指定していることを示 す。 或いはまた、全てのビットを反転させることができる。この場合、メモリＭＭ の出力端ＭＯと切換手段ＳＯとの間にインバータを配置することにより、同じ結 果が得られる。本発明を正しく動作させるためには、スイッチングパターンＳＰ の各々が１及び０の正しい位置を表すようにすれば充分である。アドレスＡＤＲ ３を有するスイッチングパターンＳＰは例えば、７つの論理値０が続く３つの論 理値１の列を以て構成することもできる。しかし、出力電圧の変動又はリップル を最小にするには、論理値１及び０をできるだけ一様に配置するのが好ましい。 図６に示す例では、アドレスＳＤＲ６；７；８；９を有するスイッチングパタ ーンＳＰが、アドレスＡＤＲ４；３；２；１を有するスイッチングパターンＳＰ に対して反転されている。このことは、メモリの容量をほぼ半分にしうるという ことを意味する。その理由は、アドレスＡＤＲ６；７；８；９に対応するスイッ チングパターンＳＰをアドレス４；３；２；１に対応するスイッチングパターン ＳＰから取出しうる為である。 図７は、本発明に用いるメモリをアドレスする方法の一例を示す。この図７は 、数値Ｎ_Aの値がメモリＭＭのアドレスＡＤＲにいかに対応するかを示している 。これら数値は上述した３つの特定例に基づいている。式〔１〕からＮ_A＝０が 明らかである場合には、このことは、目標とするデューテイサイクルT_dcがデュ ーテイサイクルの個別の値に等しいということを意味する。この場合には、切換 手段ＳＯを切換える必要がない。

【手続補正書】 【提出日】平成１０年１１月３０日（１９９８．１１．３０） 【補正内容】 【図１】

Claims (1)

1. 【特許請求の範囲】 １．入力電圧（u_i）を出力電圧（u_o）に変換する目的のスイッチング手段（Ｓ Ｍ）を有する変換手段（ＣＭＳ）と、前記スイッチング手段（ＳＭ）のデュー テイサイクルを、個別の値を有するステップで制御する制御手段（ＣＭ）とを 具えるデジタル制御切換モード電圧変換器において、 制御手段（ＣＭ）が、デューテイサイクルの平均値が目標とするデューテイ サイクル（T_dc）に相当するようにデューテイサイクルを少なくとも２つの個 別の値（D_c1，D_c2）間で連続的に切換える切換手段（ＳＯ）を具えていること を特徴とするデジタル制御切換モード電圧変換器。 ２．請求の範囲１に記載のデジタル制御切換モード電圧変換器において、前記切 換手段（ＳＯ）が、デューテイサイクルの２つの個別の値（D_c1，D_c2）を連続 的に切換えるスイッチング時間間の比に対応する少なくとも１つのスイッチン グパターンを記憶するメモリ手段（ＭＭ）を具えていることを特徴とするデジ タル制御切換モード電圧変換器。 ３．請求の範囲２に記載のデジタル制御切換モード電圧変換器において、T_dcが 目標とするデューテイサイクルを表し、Ｓがデューテイサイクルの２つの個別 の値間の差を表し、ENTIERがオペランドの整数を規定する演算子であるものと した場合に、式 Ｎ_A＝T_dc−｛Ｓ・ENTIER(T_dc／Ｓ)｝ を満足する数値Ｎ_Aがメモリ手段（ＭＭ）のアドレス（ＡＤＲ）に相当するよ うにしたことを特徴とするデジタル制御切換モード電圧変換器。 ４．請求の範囲３に記載のデジタル制御切換モード電圧変換器において、前記切 換手段（ＳＯ）は、スイッチングパターン（ＳＰ）を受けるために、数値Ｎ_A によりアドレス（ＡＤＲ）が選択されるメモリ手段（ＭＭ）の出力端（ＭＯ） に結合されていることを特徴とするデジタル制御切換モード電圧変換器。 ５．デジタル制御切換モード電圧変換器により入力電圧（u_i）を出力電圧（u_o） に変換する電圧変換方法であって、スイッチング手段（ＳＭ）を用いて、入力 電圧（u_i）を出力電圧（u_o）に変換し、制御手段（ＣＭ）を用いて、スイッ チング手段（ＳＭ）のデューテイサイクルを、個別の値（D_c1，D_c2）を有する ステップで制御する電圧変換方法において、 デューテイサイクルの平均値が目標とするデューテイサイクル（T_dc）に相 当するようにデューテイサイクルを少なくとも２つの個別の値（D_c1，D_c2）間 で連続的に切換えることを特徴とする電圧変換方法。