JP2000512468A - 種々の優先度のバーチャルコネクションを介して情報セルを伝送する方法および回路装置 - Google Patents

Abstract

(57)【要約】 種々の優先度のバーチャルコネクションに割り当てられている情報セルが、非同期転送モードに従って動作するＡＴＭシステムの少なくとも１つの伝送路（Ｌ１，Ｌ２）を介していっしょに伝送される。この場合、それらの情報セルが個々の伝送路を介して伝送されるとき、各情報セルはそれらに固有に割り当てられたバッファメモリ（ＰＳ）を通過するように構成されている。バッファメモリ（ＰＳ）が所定の占有レベルにあるとき、個々の伝送路（Ｌ１）を介して比較的優先度の高いバーチャルコネクションに属する情報セルが到来すると、バッファメモリ（ＰＳ）に目下格納されている選択された低優先度のバーチャルコネクションの情報セルにおいて、この低優先度のバーチャルコネクションのために格納されている情報セルの個数に依存して、それらの情報セルのうちの１つまたは複数が廃棄される。

Description

【発明の詳細な説明】 種々の優先度のバーチャルコネクションを介して情報セルを伝送する方法および 回路装置 本発明は、種々の優先度のバーチャルコネクションに割り当てられた情報セル を、非同期転送モードに従って動作するＡＴＭシステムの少なくとも１つの伝送 路を介していっしょに伝送する方法および回路装置に関する。この場合、それら の情報セルが個々の伝送路を介して伝送されるとき、各情報セルはその伝送路に 固有に割り当てられたバッファメモリを通過するように構成されている。 この種のＡＴＭシステムの場合、伝送路を介して同時に複数のバーチャルコネ クションを形成することができ、それらに対しセル損失確率に関する種々の要求 （種々の優先度）が設定される。たとえばあるバーチャネルコネクションには１ ０^-6のセル損失確率が要求されるのに対し、別のバーチャルコネクションにはセ ル損失確率が要求されるないような可能性がある。 本発明の課題は、冒頭で述べた形式の方法および回路装置において、ＡＴＭシ ステムの各伝送路およびそれらの伝送路にそれぞれ割り当てられたバッファメモ リを、効率的に活用できるように構成することである。 この課題は、冒頭で述べた形式の方法において請求項１に記載の特徴により解 決される。 本発明によりもたらされる利点とは、全体的にみてセル損失によっても平均し て僅かなコネクションしか損害を受けないことである。１つのバーチャルコネク ションのデータパケットが、対象とする伝送路を介して伝送される前にまずはじ めにセグメント化され、ついで個々のセグメントがそれぞれ１つの情報セル内で 伝送される形式のデータトラフィックの場合には殊に、個々の情報セルの廃棄は 非効率的である。つまりあるバーチャルコネクションに取り込まれた受信側は、 データエラーを避けるためセル損失により損害を受けたデータパケット全体を廃 棄しなければならない。 しかも、平均してエラーなく伝送されるデータパケットの個数すなわちセル損 失を被らないデータパケットの個数が上昇する。 さらに本発明によれば、高い確率で数多くのバーチャルコネクションに損害を 与える個々の情報セルの無差別の廃棄が避けられる。 請求項２〜６には、本発明による方法の有利な実施形態が示されている。この 場合の利点として、各伝送路およびそれらの伝送路に割り当てられたバッファメ モリがいっそう効率的に活用することが挙げられる。つまりたとえば請求項３に 記載の構成によれば、ＡＴＭシステムにおいて十分な頻度でコネクションルート の一貫性ないしは連続性をチェックすることができる。 また、請求項４〜６に記載の特徴によれば、目下のところ多くの情報セルがバ ッファリングされておりしたがって他のものよりも強く過負荷の要因となってい るバーチャルコネクションが、有利には情報セル廃棄のために利用される。たと えばこれは、決められたコネクションパラメータを守っていないバーチャルコネ クションであり、実例として個々のバーチャルコネクションについて定められた 最大セルレートを超えているバーチャルコネクションである。 さらに本発明の課題は、請求項７記載の回路装置ならびに請求項８および９に 記載された有利な実施形態によって解決される。これにより得られる利点は、個 々の伝送路およびそれらに割り当てられたバッファメモリを効率的に活用するた めに、全体として僅かな回路技術的コストしか生じないことである。 次に、図面を参照しながら本発明について詳しく説明する。 図１は、本発明が適用される回路装置のブロック図である。 図２は、論理待ち行列を形成するための基本回路図である。 図３は、論理待ち行列のセルを廃棄するための基本回路図である。 図１には回線装置ＬＥが略示されており、これは非同期転送モードで動作する ＡＴＭシステムの２つの伝送路区間Ｌ１とＬ２との間に挿入されている。ここで は回線装置ＬＥのうち、本発明を理解するのに必要な回路素子だけしか示してい ない。また、この回線装置は、ＡＴＭシステムの伝送路区間に挿入されるこれ以 外の回線装置を代表して描かれたものである。 なお、ＡＴＭの一般的な方式については十分に知られているので、以下ではそ れについて詳しくは立ち入らない。 伝送路区間Ｌ１には情報セル（”cell”）が到来し、これは周知のように情報 パート（”user part”）のほかに外部セルヘッダ（”header”）も利用できる 。その際、この種の外部セルヘッダには、いろいろある中で特に挙げると、１つ の特定のバーチャルコネクションに対する従属関係が含まれている。バーチャル コネクションは、たとえばバーチャルチャネルコネクション（単一のコネクショ ン）としてもよいし、あるいはバーチャルパスコネクション（複数の単一コネク ションをまとめて束にしたもの）としてもよい。この場合、個々の情報セルの外 部セルヘッダにおいて、バーチャルチャネルコネクションにはバーチャルチャネ ル識別子ＶＣＩ（”virtual canal identifier”）が割り当てられているのに対 し、バーチャルパスコネクションにはバーチャルパス識別子ＶＰＩ（”virtual path iden tifier）が割り当てられている。さらにバーチャルパスコネクションの場合には これに加えて、外部セルヘッダ内にバーチャルチャネル識別子ＶＣＩも記述され ており、このようにすることでバーチャルパスコネクション内で案内されるバー チャルチャネルコネクションをそれぞれ識別することができる。 回線装置ＬＥ（図１）の入力側は変換装置ＣＯＮＶによって形成されている。 この変換装置は、ＡＴＭシステム内の個々の情報セルを転送できるようにする目 的で、伝送路区間Ｌ１を介して到来する情報セルの先頭に内部セルヘッダ（”he ader”）を与える。この内部セルヘッダは、情報セル内にそのつど含まれている 外部セルヘッダの内容に従って形成される。ここでは殊に、個々の外部セルヘッ ダ内に含まれているＶＣＩまたはＶＰＩ／ＶＣＩに応じて、ｍ個の待ち行列識別 子ＱＩＤ（”queue identifications”）のうちの１つが統計的に割り当てられ る。個々の待ち行列識別子ＱＩＤは、対応づけられたＶＣＩまたはＶＰＩ／ＶＣ Ｉに対しアドレスを削減する作用を果たし、これは所属の内部セルヘッダ中に収 容される。 このようにして内部セルヘッダの分だけ拡張された情報セルは相前後してデマ ルチプレクサＤＥＭＵＸ（図１）へ供給され、デマルチプレクサはｍ個のデマル チプレクス出力側を介してバッファメモリＰＳと接続されている。デマルチプレ クス出力側は、上述の待ち 行列識別子ＱＩＤひとつひとつに対応づけられている。 バッファメモリＰＳは多数の記憶場所を有しており、それらによって最大でｍ 個の論理待ち行列を形成することができる。これについて以下で詳しく説明する 。 図１において参照符号Ｑ１〜Ｑｍの付されたこれらの論理待ち行列はデマルチ プレクサＤＥＭＵＸの側から、受信した情報セル中に含まれている待ち行列識別 子ＱＩＤを用いてひとつひとつ選択される。論理待ち行列のこのような選択に応 じて、それらの待ち行列に目下対象とする待ち行列識別子の付された情報セルが 引き継がれる。その際、個々の論理待ち行列はそれぞれ１つのＦＩＦＯ（”Firs t-In-First Out”）メモリを成しており、これは複数の情報セルを同時にバッフ ァリングすることができる。 論理待ち行列（Ｑ１〜Ｑｍ）は出力側において、所定のセルスケジューリング （”cell scheduling”）の枠内でスケジューラＳＣ（”scheduler”）の側から 定められた順序で選択される。この場合、各論理待ち行列からのこの種の読み出 しサイクルにおいて１つの情報セルが取り出され、伝送路区間Ｌ２を介して転送 される。 各論理待ち行列は、所属の伝送路区間Ｌ１におけるトラフィック発生に応じて それぞれ異なる占有状態す なわち占有レベルになる可能性がある。本発明によれば、バッファメモリＰＳ（ 図１）の所定の占有レベルにおいて、比較的優先度の高い（セル損失確率に対す る要求の高い）バーチャルコネクション（単一コネクションまたはパスコネクシ ョン）に割り当てられた情報セルが到来したとき、選択された低優先度のバーチ ャルコネクションにおける所定数の情報セルが廃棄され、すなわちこのバーチャ ルコネクションに目下対応づけられているバッファメモリＰＳの論理待ち行列内 で、そのような所定数の情報セルが消去される。その際、この個数をたとえば論 理待ち行列の長さに依存させることができる。つまりたとえば、該当する論理待 ち行列内に格納されているすべての情報セルが廃棄すなわち消去される可能性も ある。 これに対する代案として、該当する論理待ち行列に目下格納されている情報セ ルのうち一番目の情報セルを除くすべての情報セルが廃棄されるように構成する こともできる。これによれば、図１に部分的にしか描かれていないＡＴＭシステ ムにおいて、十分な頻度で個々のコネクション経路の連続性ないしは一貫性を検 査できるようになる。 情報セルの前述の廃棄のために、個々の論理待ち行列について閾値を設定する ことができ、この場合、ある論理待ち行列がそのような閾値を超えた場合、それ に割り当てられているバーチャルコネクションが優先 的に廃棄の対象になる。 情報セルの廃棄の対象となっている論理待ち行列が複数存在する場合には、定 められた順序あるいはランダム方式で選択を行うことができる。その際、論理待 ち行列に対する選択基準として、それらの待ち行列に割り当てられているバーチ ャルコネクションの優先度を利用することができる。これに対し択一的または付 加的に、別の判定基準として個々の論理待ち行列の目下の長さを用いることがで きる。 最後に挙げた択一的構成によれば、他のバーチャルコネクションよりも強く過 負荷の要因となっている情報セルを廃棄することについて優先的に、バーチャル コネクションを考慮できるようになる。その実例は、伝送ビットレートに関して 取り決められたコネクションパラメータが守られないバーチャルコネクションで ある。 図２には、図１による論理待ち行列の形成が描かれている。これによればこの 種の待ち行列は、バッファメモリＰＳの複数の記憶場所を単純に連鎖状に結合し たリストによって実現されている。記憶場所がこのように連鎖状に結合されてい る場合、１つの論理待ち行列の始点と終点は、始点ポインタ（アドレス）と終点 ポインタによりマーキングされている。さらに１つの待ち行列に属する各記憶場 所ごとに付加的なポインタ（アドレス）が導入されており、これによって待ち行 列における後続の記憶場所が表される。１つの待ち行列の最後を成す記憶場所だ けは、このようなポインタを有していない。これは図２において参照符号ＮＩＬ で表されている。 図３には、１つの論理待ち行列の情報セル全体が廃棄される様子が描かれてい る。ここで、参照符号ａ）で示された連鎖リストは廃棄すべき論理待ち行列を表 す一方、参照符号ｂ）によればすべての空き記憶場所が互いに連鎖状に結合され た空きリストが表されていて、その際、始点と終点はやはり始点ポインタと終点 ポインタによってマーキングされている。さて、廃棄のためには、空きリストに おいて目下のところ最後の記憶場所に（これまでのＮＩＬの代わりに）、廃棄す べき論理待ち行列の最初の記憶場所を指すポインタがエントリされる。この場合 、参照符号ａ）においてこれまで廃棄すべき論理待ち行列の終点を成していた記 憶場所が、今度は（ＮＩＬによって示される）空きリストの終点を表すようにな る。 ここで付言しておくと、これまで本発明については、単に実例として図１に示 した回路装置に基づき説明してきたにすぎない。しかしこの種の回路装置を、回 路技術的な実現形態に関して変形することも可能である。したがってたとえば、 図１で暗示されているように多数の伝送路区間（Ｌ１）を同時にデマルチプレク サＤＥＭＵＸ（図１）と接続することも可能であり、 これによってマルチプレクス動作においてデマルチプレクサＤＥＭＵＸへそれら の伝送路区間を介して伝送される情報セルを導くことができるようになる。さら にスケジューラＳＣ（図１）を介して複数の伝送路区間Ｌ２を接続することもで き、それらの伝送路区間へバッファメモリＰＳ内に格納されている情報セルを分 配することができる。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年４月１４日（１９９９．４．１４） 【補正内容】 明細書 種々の優先度のバーチャルコネクションを介して情報セルを伝送する方法および 回路装置 本発明は、種々の優先度のバーチャルコネクションに割り当てられた情報セル を、非同期転送モードに従って動作するＡＴＭシステムの少なくとも１つの伝送 路を介していっしょに伝送する方法および回路装置に関する。この場合、それら の情報セルが個々の伝送路を介して伝送されるとき、各情報セルはその伝送路に 固有に割り当てられたバッファメモリを通過するように構成されている。 この種のＡＴＭシステムの場合、伝送路を介して同時に複数のバーチャルコネ クションを形成することができ、それらに対しセル損失確率に関する種々の要求 （種々の優先度）が設定される。たとえばあるバーチャネルコネクションには１ ０^-6のセル損失確率が要求されるのに対し、別のバーチャルコネクションにはセ ル損失確率が要求されるないような可能性がある。 ヨーロッパ特許出願EP O 641 099 A1から、データパケットをバッファリング する方法および装置が公知である。これによれば、到来データパケットが高い優 先度の待ち行列に割り当てられており、待ち行列の全長が所定の長さを超えてい るとき、低い優先度の待 ち行列に格納されているデータパケットが消去される。しかしこのようなやり方 では、待ち行列ないしはそれらを形成するバッファメモリを最適に活用すること はできない。 ヨーロッパ特許出願EP O 526 104 A2からも、データパケットをバッファリン グする方法および装置が知られている。これによれば待ち行列の全長が所定の全 長を超えたとき、優先度の最も低い待ち行列内で１つのデータパケットが廃棄さ れる。この場合、新たに到来したデータパケットは、待ち行列内の空いた場所に 書き込まれる。しかしこのようなやり方によっても、待ち行列ないしはそれらを 形成するバッファメモリを最適に活用することはできない。 本発明の課題は、冒頭で述べた形式の方法および回路装置において、ＡＴＭシ ステムの各伝送路およびそれらの伝送路にそれぞれ割り当てられたバッファメモ リを、効率的に活用できるように構成することである。 請求の範囲 １．個々の伝送路を介して情報セルが伝送されるとき、各情報セルがそれらに固 有に割り当てられたバッファメモリ（ＰＳ）を通過するように構成されていて、 種々の優先度をもつバーチャルコネクションに割り当てられた情報セルを、非同 期転送モードに従って動作するＡＴＭシステムの少なくとも１つの伝送路（Ｌ１ ，Ｌ２）を介していっしょに伝送する方法において、 バッファメモリ（ＰＳ）が所定の占有レベルにあるときに、個々の伝送路（ Ｌ１）を介して高優先度のバーチャルコネクションに属する情報セルが到来する と、バッファメモリ（ＰＳ）に目下格納されている情報セルのうち低優先度のバ ーチャルコネクションに割り当てられた待ち行列を、低優先度の個々のバーチャ ルコネクションのために格納されている情報セルの個数に依存して選択し、選択 された論理待ち行列に割り当てられた情報セルを廃棄することを特徴とする方法 。 ２．バッファメモリ（ＰＳ）内に目下格納されている選択された低優先度のバー チャルコネクションのすべての情報を廃棄する、請求項１記載の方法。 ３．バッファメモリ（ＰＳ）内に目下格納されている選択された低優先度のバー チャルコネクションのす べての情報セルを、最初の情報セルを除いて廃棄する、請求項１記載の方法。 ４．情報セル廃棄のために、目下バッファメモリ（ＰＳ）に多数の情報セルが格 納されているバーチャルコネクションを選択する、請求項１〜３のいずれか１項 記載の方法。 ５．情報セル廃棄のために、目下バッファメモリ（ＰＳ）に最大数の情報セルが 格納されているバーチャルコネクションを選択する、請求項１〜３のいずれか１ 項記載の方法。 ６．バーチャルコネクションの情報セル廃棄のために、それらの優先度および／ または個々のバーチャルコネクションのために目下格納されている情報セルの個 数を判定基準として利用する、請求項１〜５のいずれか１項記載の方法。 ７．個々の伝送路を介して情報セルが伝送されるとき、各情報セルがそれらに固 有に割り当てられたバッファメモリ（ＰＳ）を通過し、各情報セルはバッファメ モリ（ＰＳ）の所定の充填レベルにより廃棄されるように構成されている、 種々の優先度をもつバーチャルコネクションに割り当てられた情報セルを、 非同期転送モードで動作するＡＴＭシステムの少なくとも１つの伝送路（Ｌ１， Ｌ２）を介していっしょに伝送する回路装置において、 個々のバッファメモリ（ＰＳ）は論理待ち行列（Ｑ１〜Ｑｍ）を有しており 、それらの論理待ち行列はメモリ制御手段（ＣＯＮＶ）により、個々の伝送路（ Ｌ１，Ｌ２）上で確立されたバーチャルコネクションに対応づけられ、 個々のバッファメモリ（ＰＳ）が所定の占有レベルであるときに、高優先度 のバーチャルコネクションに属する情報セルが個々の伝送路（Ｌ１）を介して到 来すると、メモリ制御手段（ＣＯＮＶ）によって、低優先度のバーチャルコネク ションに割り当てられた論理待ち行列が、低優先度の個々のバーチャルコネクシ ョンのために格納されている情報セルの個数に依存して選択され、選択された論 理待ち行列に割り当てられた情報セルが廃棄されることを特徴とする回路装置。 ８．前記メモリ制御手段（ＣＯＮＶ）は付加的に、論理待ち行列（Ｑ１〜Ｑｍ） に目下格納されているすべての情報セルが廃棄されるように構成されている、請 求項７記載の回路装置。 ９．前記メモリ制御手段（ＣＯＮＶ）は付加的に、論理待ち行列に下格納されて いるすべての情報セルが最初の情報セルを除いて廃棄されることを特徴とする、 請求項７記載の回路装置。

Claims (1)

1. 【特許請求の範囲】 １．個々の伝送路を介して情報セルが伝送されるとき、各情報セルがそれらに固 有に割り当てられたバッファメモリ（ＰＳ）を通過するように構成されていて、 種々の優先度をもつバーチャルコネクションに割り当てられた情報セルを、非同 期転送モードに従って動作するＡＴＭシステムの少なくとも１つの伝送路（Ｌ１ ，Ｌ２）を介していっしょに伝送する方法において、 バッファメモリ（ＰＳ）が所定の占有レベルにあるときに、個々の伝送路（ Ｌ１）を介して比較的優先度の高いバーチャルコネクションに属する情報セルが 到来すると、前記バッファメモリ（ＰＳ）に目下格納されている選択された低優 先度のバーチャルコネクションの情報セルにおいて、それらの情報セルのうちの １つまたは複数を、前記低優先度のバーチャルコネクションのために格納されて いる情報セルの個数に依存して廃棄することを特徴とする方法。 ２．バッファメモリ（ＰＳ）内に目下格納されている選択された低い優先度のバ ーチャルコネクションのすべての情報を廃棄する、請求項１記載の方法。 ３．バッファメモリ（ＰＳ）内に目下格納されている選択された低優先度のバー チャルコネクションのす べての情報セルを、最初の情報セルを除いて廃棄する、請求項１記載の方法。 ４．情報セル廃棄のために、目下バッファメモリ（ＰＳ）に多数の情報セルが格 納されているバーチャルコネクションを選択する、請求項１〜３のいずれか１項 記載の方法。 ５．情報セル廃棄のために、目下バッファメモリ（ＰＳ）に最大数の情報セルが 格納されているバーチャルコネクションを選択する、請求項１〜３のいずれか１ 項記載の方法。 ６．バーチャルコネクションの情報セル廃棄のために、それらの優先度および／ または個々のバーチャルコネクションのために目下格納されている情報セルの個 数を判定基準として利用する、請求項１〜５のいずれか１項記載の方法。 ７．個々の伝送路を介して情報セルが伝送されるとき、各情報セルがそれらに固 有に割り当てられたバッファメモリ（ＰＳ）を通過するように構成されていて、 種々の優先度をもつバーチャルコネクションに割り当てられた情報セルを、非同 期転送モードで動作するＡＴＭシステムの少なくとも１つの伝送路（Ｌ１，Ｌ２ ）を介していっしょに伝送する回路装置において、 個々のバッファメモリ（ＰＳ）は論理待ち行列（Ｑ１〜Ｑｍ）を有しており 、これらの論理待ち行列 は、個々の伝送路（Ｌ１，Ｌ２）を介して確立されたバーチャルコネクションに メモリ制御手段（ＣＯＮＶ）によって統計的に割り当てられ、 個々のバッファメモリ（ＰＳ）が所定の占有レベルにあるとき、高優先度の バーチャルコネクションに属する情報セルが個々の伝送路（Ｌ１）を介して到来 すると、前記メモリ制御手段（ＣＯＮＶ）によって、論理待ち行列（Ｑ１〜Ｑｍ ）に目下格納されている情報セルのうち、目下低い優先度のバーチャルコネクシ ョンに割り当てられている選択された論理待ち行列から、低優先度のそのバーチ ャルコネクションのために格納されている情報セルの個数に依存して、１つまた は複数の情報セルが廃棄されることを特徴とする回路装置。 ８．前記メモリ制御手段（ＣＯＮＶ）は付加的に、論理待ち行列（Ｑ１〜Ｑｍ） に目下格納されているすべての情報セルが廃棄されるように構成されている、請 求項７記載の回路装置。 ９．前記メモリ制御手段（ＣＯＮＶ）は付加的に、論理待ち行列に目下格納され ているすべての情報セルが最初の情報セルを除いて廃棄されることを特徴とする 、請求項７記載の回路装置。