JP2000513152A - 電気絶縁性支持体上に金属導体路パターンを形成させる方法 - Google Patents
電気絶縁性支持体上に金属導体路パターンを形成させる方法Info
- Publication number
- JP2000513152A JP2000513152A JP10539158A JP53915898A JP2000513152A JP 2000513152 A JP2000513152 A JP 2000513152A JP 10539158 A JP10539158 A JP 10539158A JP 53915898 A JP53915898 A JP 53915898A JP 2000513152 A JP2000513152 A JP 2000513152A
- Authority
- JP
- Japan
- Prior art keywords
- support
- conductor track
- track pattern
- conductor
- connection area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09045—Locally raised area or protrusion of insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/135—Electrophoretic deposition of insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】
ロウ付け可能および/またはボンディング可能な接続領域(CA1;CA2)を有する金属導体路パターンを電気絶縁性支持体(U1)上に形成させるために、最初に金属化部を支持体上に施こし、少なくとも望ましい導体路パターンと境を接する領域内で再び除去する。次に、接続領域(CA1;LA1)上へのロウ付け可能および/またはボンディング可能な端面(E)の電気的析出を行なう。クリーンルーム条件は、不必要である。
Description
【発明の詳細な説明】
電気絶縁性支持体上に金属導体路
パターンを形成させる方法
本発明は、電気絶縁性支持体上に金属導体路パターンを形成させる方法に関す
る。
米国特許第4804615号明細書の記載から、両面が銅被覆された、電気絶
縁性の平らな支持体から出発する、ロウ付け可能な接続領域を有する金属導体路
パターンを形成させる方法は、公知である。小さなスルーホールの穿孔後、化学
的析出浴中で銅層が析出され、この銅層は、孔壁上にも延在する。更に、この銅
層上には、ガルバノレジストが施こされ、このガルバノレジストは、後の接続領
域だけを被覆せず、したがってこの場合には事後に銅および錫−鉛合金を電気的
に析出させることができる。この場合、錫−鉛合金は、接続領域のロウ付け可能
な端面を形成させる。ガルバノレジストの完全な除去後、接続領域以外に後の導
体路パターンの全領域を覆うエッチングレジストが施こされる。次に、化学的に
析出される銅層および銅被覆の導体路パターンに対応しない全領域は、支持体の
表面に到るまでエッチングされる。このエッチング過程で、固有のエッチングレ
ジストだけが保護されるのではなく、接続領域の耐エッチング性の端面は、また
、その下にある銅を腐食攻撃から保護する。エッチングレジストの完全な除去後
、導体路パターンのロウ付け可能な接続領域だけは被覆しないロウ付け停止ラッ
カーが施こされる。
米国特許第4608274号明細書の記載から、ロウ付け可能な接続領域を有
する金属導体路パターンを形成させるもう1つの方法が公知であり、この場合に
は、予め穿孔された電気絶縁性の平らな支持体から出発される。支持体の両面上
および孔内に銅を無電流析出した後、銅層上にはエッチングレジストが施こされ
、このエッチングレジストは、後の接続領域を除いて後の導体路形成部の全領域
を被覆する。引続き、後の接続領域だけは被覆しないガルバノレジストが施こさ
れ、したがってこの場合には、順次に銅および錫−鉛合金が電気的に析出されう
る。ガルバノレジストの完全な除去後、露出する銅層の全領域は、支持体の表面
に到るまでエッチングされ、この場合には、エッチングレジストの導体路パター
ンの範囲内で接続領域の耐エッチング性の端面は、その下にある銅層を腐食攻撃
から保護する。また、エッチングレジストの完全な除去後、導体路パターンのロ
ウ付け可能な接続領域だけは被覆しないロウ付け停止ラッカーが再び塗布される
。
WO95/29573の記載から、ロウ付け可能および/またはボンディング
可能な接続領域を有する金
属導体路パターンを電気絶縁性支持体上に形成させるもう1つの方法は、公知で
ある。この方法は、次の処理過程:
a.)支持体上への金属化部の施与;
b.)電気泳動浴中での金属化部上への有機保護層、ガルバノレジスト保護層お
よびエッチングレジスト保護層の施与;
c.)レーザービームを用いての後の接続領域内での保護層の除去;
d.)金属化部の処理過程c)で露出された領域上へのエッチングレジストのロ
ウ付け可能および/またはボンディング可能な端面の電気メッキ;
e.)少なくとも後の導体路パターンと直接に境を接している範囲内でのレーザ
ービームを用いての保護層の除去;
f.)支持体の表面までの金属化部の処理過程e)で露出された範囲のエッチン
グを含む。
前記方法の利点は、殊に唯1つの有機保護層を電気泳動浴中で施こさなければ
ならず、この有機保護層をレーザービームを用いての第1のパターン化の後にガ
ルバノレジストとして使用し、レーザービームを用いての第2のパターン化の後
にエッチングレジストして使用し、導体路パターンの形成後にも除去する必要が
ないことにある。先に既にガルバノレジストおよびエッチングレジストとして使
用された保護層は、場合に
よっては付加的になおロウ付け停止マスクとして使用されることができる。
WO 96/09646には、所謂ポリマースタッドグリッドアレイ(Polyme
r Stud Grid Array)(PSGA)が記載されており、これは、ボールグリッド
アレイズ(Ball Grid Arrays)(BGA)の利点をMID技術の利点と一緒に併
せ持つ。この場合、ポリマースタッドグリッドアレイ(Polymer Stud Grid Arra
y)(PSGA)としての新規の構造形は、ボールグリッドアレイズ(Ball Grid
Arrays)(BGA)に関連して表記され、この場合、”ポリマースタッド(pol
ymer Stud)”の概念は、基板の射出成形の際に一緒に形成されるポリマー突起
が指摘される。シングル(Single)−、フュウー(Few)−またはマルチ(Multi
)−チップモジュールに適した新しい構造形は、
− 電気絶縁性ポリマーからなる射出成形された三次元基板、
− 基板の裏面に平らに配置された、射出成形の際に一緒に形成されるポリマー
突起、
− ポリマー突起上にロウ付け可能な端面を通じて形成された外側接点、
− 少なくとも基板の裏面に形成された、外側接点を内側接点と接続する導体路
、
− その接点が内側接点と導電的に接続されている、支持体上に配置された少な
くとも1つのチップを含む
。
米国特許第4289575号明細書の記載から、印刷回路を製造するための1
つの方法が公知であり、この場合には、最初に常用の光エッチング技術を用いて
、個々の導体路が接続ウェブに亘って互いに接続されたままである導体路パター
ンが製造される。引続き、電気絶縁性でガルバノレジストおよびエッチングレジ
ストの第1の被膜を、導体路パターンの接続領域および接続ウェブが自由のまま
であるように施こす。その後に、接続ウェブ上にガルバノレジストの第2の被膜
を施こし、その上、導体路パターンの露出する接続領域上に電気的金属析出によ
ってロウ付け可能および/またはボンディング可能な端面を施こす。次に、第2
の被膜の除去後に、接続ウェブは、選択的にエッチングされることができる。
請求項1に記載された本発明は、電気絶縁性支持体上にロウ付け可能および/
またはボンディング可能な接点範囲を有する金属導体路パターンを形成させるた
めの簡単で経済的な方法、殊にフレックス回路(Flexschaltung)およびポリマー
スタッドグリッドアレイ(Polymer Stud Grid Array)の製造に適している方法を
得るという問題に基づくものである。この場合、現在のチップ包装に課された要
求に関連して、導体形成手段は、極めて微細なパターンを支持体上に形成させる
ことができるはずである。
例えば、5×5cm2の加工面積上で導体路幅約40μmおよび絶縁距離30
μmのパターンをクリーンルームの条件なしに実現させることができるレーザー
微細パターン化は、本発明による解決の基礎となるものである。それによって、
一列または複数列のチップ接点と複数列の導体板接点との間の極めて厚手の単層
の導線接続は、実現させることができる。
本発明の好ましい実施形式は、従属請求項の記載から明らかである。
本発明の実施例は、図面に示されており、以下に詳細に記載されている。
図1〜図8は、ロウ付け可能な接続領域を有する金属導体路パターンを電気絶
縁性支持体上に形成させる際の著しく簡単に図示された種々の処理段階を示す略
図であり、
図9は、シートの対向する側に接続領域を有するシートとして形成された支持
体の断面を示す略図であり、
図10は、一体化しているポリマー突起上に形成された接続領域を有するポリ
マースタッドグリッドアレイの断面を示す略図であり、
図11は、導体路パターンの個々の導体路の導電性接続のための実施例を示す
略図であり、
図12は、片側に配置されたチップ接点を有するフレックス回路の第1の実施
例を示す略図であり、
図13は、2列に配置されたチップ接点を有するフレックス回路の第2の実施
例を示す略図である。
図1によれば、電気絶縁性支持体U1から出発し、この場合には、図示された
実施例において薄手の可撓性シートが重要である。
図1に示された支持体U1は、最初に後に施こすべき導体路パターンの付着強
度を高めるためにエッチングされ、引続き清浄化される。清浄化の後、支持体U
1の図面からは詳細に認めることができない種結晶化が、例えばPd−Cl2−
SnCl2浴中への浸漬によって行なわれる。
種結晶の活性化の後、全面に亘って図2から明らかな金属化部M1が支持体U
1上に施こされ、この場合この金属化部は、外側の無電流の化学電着銅層によっ
て形成される。場合によっては、金属化部M1は、なお次の電気的銅析出によっ
て強化されてもよい。
図3によれば、引続き金属化部M1は、レーザービームLSを用いて望ましい
導体路パターンと直接に境を接する領域内で、導体路パターンの個々の導体路L
1が互いに電気的に接続されたままであるように除去される。個々の導体路L1
の図3において認めることができない導電性接続は、後の位置で図11について
詳説される。
図4によれば、引続き電気泳動浴中でガルバノレジストの有機保護層Sが導体
路パターン上に施こされ、
この場合導体路パターンの互いに電気的に接続された導体路L1は、電気泳動浴
の種類に応じて陽極接続されているかまたは陰極接続されている。
図5によれば、保護層Sは、エッチングレジストとして使用されてもよく、こ
の場合には、金属化部M1の導体路パターンに相応する領域は、全体的に相応す
るエッチング浴中で除去される。しかし、金属化部M1の導体路パターンに相応
する領域は、支持体U1上に残存していてもよく、後に例えば電磁シールドとし
て使用されてもよい。この電磁シールドの場合には、金属化部M1の残存領域は
、陽極接続または陰極接続され、保護層Sで被覆されている。
図6は、図5と比較して支持体U1が90°旋回した断面図で導体路L1の長
手延在部およびその上に施こされた保護層Sを示す。
図7によれば、保護層Sは、今やレーザービームLSによって導体路パターン
の後の接続領域内で再び除去されている。この場合、図7には、後にチップ接点
として使用すべき接続領域CA1および後に導体板接点として使用すべき接続領
域LA1を認めることができる。
引続き、導体路パターンのレーザービームLSにより露出された領域上には、
図8によれば、電気金属析出によってロウ付け可能な端面Eが施こされている。
図示された実施例の場合には、この端面Eは、錫−鉛
合金である。
図9は、可撓性シートによって形成された支持体U1に後のチップ接点として
使用される接続領域CA1の範囲内でスルーホール孔DLが備えられている1つ
の変形を示す。それによれば、支持体U1の裏面上には、導体板接点として形成
された接続領域LA1およびそれから延びている導体路L1が配置されていても
よく、他方、支持体U1の上面上には、チップ接点として形成された接続領域C
A1が配置されている。この場合、チップ接点として形成された接続領域CA1
は、スルーホール孔DLの範囲内でのロウ付け可能な端面Eの電気的析出によっ
て形成されている。
図10は、ポリマースタッドグリッドアレイの製造の際に図1〜8につき示さ
れた処理過程が使用されるようなもう1つの実施例を示す。この場合には、熱可
塑性成形材料の射出成形によって製造された三次元的支持体U2が使用され、こ
の支持体の裏面上には、射出成形の際に平らに配置されたポリマー突起PSが一
緒に形成されている。更に、支持体U2の裏面上には、射出成形の際にチップを
収容するための凹所Mが形成されており、かつこの凹所Mの範囲内で同様に射出
成形の際にポリマー突起PHが一緒に形成されることを認めることができる。更
に、このポリマー突起PH上には、チップ接点として形成された接続領域CA2
が製造される。導体板接点として形成された接続領域
LA2とチップ接点として形成された接続領域CA2とは、導体路L2によって
接続される。保護層Sは、接続領域LA2およびCA2に相応しない導体路像の
全領域を覆う。
図11は、導体路パターンの導体路L1の導電性接続に関連する1例を示す。
この場合、この接続は、チップ接点として形成された全接続領域CA1を互いに
接続する横方向ウェブQSによって行なわれる。更に、この横方向ウェブQSは
、電気泳動浴中で保護層Sを施与する際に浴の種類に応じて陽極接続または陰極
接続される。端面の電気的析出の際に、横方向ウェブは、例えば打ち抜きによっ
て分離されてもよい。もう1つの簡単で経済的な方法は、横方向ウェブQSをレ
ーザービームを用いて属する接続領域と分離することにある。
図12は、チップ接点として形成された接続領域CA1および導体路L1が支
持体U1の片側に形成されている場合のフレックス回路の第1の実施例を示す。
この場合、チップ接点として形成された接続領域CA1は、支持体U1の縁部内
に一列に配置されている。導体板接点として形成された接続領域LA1は、支持
体U1の対向する側に二列で配置されている。この導体板接点は、図9に関連し
て記載された方法によりスルーホール孔の範囲内で製造されるが、しかし、これ
はは、図12に詳細には図示されていない。
図13は、図12に記載の実施態様とは異なり、二列で互いにずれて配置され
た、チップ接点として形成された接続領域CA1が備えられているフレックス回
路の第2の実施形式を示す。この接続領域での二列でのずれた配置によって、個
々の導体路L1間には、特に僅かな絶縁間隔を実現させることができる。
Claims (1)
- 【特許請求の範囲】 1.ロウ付け可能および/またはボンディング可能な接続領域(CA1、LA1 ;CA、LA2)を有する金属導体路パターンを電気絶縁性支持体(U1;U2 )上に形成させる方法において、次の処理過程: a.)支持体(U1;U2)上へ金属化部(M1;M2)を施こし; b.)金属化部(M1;M2)をレーザー微細パターン化により、少なくとも 望ましい導体路パターンと直接に境を接する領域内で、導体路パターンの個々の 導体路(L1;L2)が電気的に互いに接続されたままであるように、除去し、 c.)ガルバノレジストの有機保護層を電気泳動浴中でレーザーパターン化に よって導体路パターン上に施こし; d.)保護層(S)を後の接続領域(CA1、LA1;CA2、LA2)内で 除去し; e.)ロウ付け可能および/またはボンディング可能な端面(E)を金属化部 (M1;M2)の処理過程d)で露出された領域上に電気的に析出させることを 行なうことを特徴とする、ロウ付け可能および/またはボンディング可能な接続 領域を有する金属導体路パターンを電気絶縁性支持体上に形成させる 方法。 2.可撓性のシートを支持体(U1)として使用する、請求項1記載の方法。 3.支持体(U1)の裏面上に、導体板接点として形成された接続領域(LA1 )およびそれから延びている導体路(L1)を配置させ、支持体(U1)の上面 上には、チップ接点として形成された接続領域(CA1)を配置させ、この場合 、チップ接点として形成された接続領域(CA1)は、スルーホール孔(DL) の範囲内でのロウ付け可能および/またはボンディング可能な端面(E)の電気 的析出によって形成される、請求項2記載の方法。 4.熱可塑性成形材料の射出成形によって製造された三次元的支持体(U2)を 使用する、請求項1記載の方法。 5.射出成形の際に支持体(U2)の裏面上に平らに配置されたポリマー突起( PS)を一緒に形成させ、ポリマー突起(PS)上に導体板接点として形成され た接続領域(LA2)を製造する、請求項4記載の方法。 6.射出成形の際に支持体(U2)の裏面上にチップを収容するための凹所(M )を形成させ、ポリマー突起(PS)をこの凹所の範囲の外側に配置させる、請 求項5記載の方法。 7.射出成形の際に凹所(M)の範囲内でポリマー突 起(PH)を一緒に形成させ、このポリマー突起(PH)上にチップ接点として 形成された接続領域(CA2)を製造する、請求項6記載の方法。 8.金属化部(M1;M2)を化学的金属析出によって支持体(U1;U2)上 に施こす、請求項1から7までのいずれか1項に記載の方法。 9.金属化部(M1;M2)を銅の化学的金属析出によって製造する、請求項8 記載の方法。 10.金属化部(M1;M2)をパターン化の前または後に処理工程b)で電気 的金属析出によって強化する、請求項8または9記載の方法。 11.金属化部(M1;M2)を銅の化学的金属析出によって強化する、請求項 10記載の方法。 12.レーザー微細パターン化の際に約35〜45μmの幅(b)および約25 〜35μmの絶縁距離(a)を有する導体路を製造する、請求項1から11まで のいずれか1項に記載の方法。 13.金属化部(M1;M2)を全面に亘って支持体(U1;U2)上に施こす 、請求項1から12までのいずれか1項に記載の方法。 14.処理過程c)において電気泳動浴中で保護層(S)としてロウ付け停止ラ ッカーとして適した温度安定性のラッカーを導体路パターン上に施こす、請求項 1記載の方法。 15.保護層(S)を導体路パターン上への施与後に 乾燥させる、請求項14記載の方法。 16.処理工程d)でのパターン化後に残存する保護層(S)を硬化させる、請 求項14または15記載の方法。 17.請求項1記載の処理過程c)または請求項2記載の処理過程e)において 端面(E)として錫または錫−鉛合金を折出させる、請求項1から16までのい ずれか1項に記載の方法。 18.請求項1記載の処理過程c)または請求項2記載の処理過程e)において 端面(E)としてニッケルおよび金を析出させる、請求項1または2記載或いは 請求項3から17までのいずれか1項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19709954.8 | 1997-03-11 | ||
| DE19709954 | 1997-03-11 | ||
| PCT/EP1998/001188 WO1998041070A1 (de) | 1997-03-11 | 1998-03-03 | Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000513152A true JP2000513152A (ja) | 2000-10-03 |
| JP3442403B2 JP3442403B2 (ja) | 2003-09-02 |
Family
ID=7822946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53915898A Expired - Fee Related JP3442403B2 (ja) | 1997-03-11 | 1998-03-03 | 電気絶縁性支持体上に金属導体路パターンを形成させる方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6221229B1 (ja) |
| EP (1) | EP0968631B1 (ja) |
| JP (1) | JP3442403B2 (ja) |
| KR (1) | KR100333775B1 (ja) |
| CN (1) | CN1173614C (ja) |
| AT (1) | ATE209846T1 (ja) |
| DE (1) | DE59802234D1 (ja) |
| WO (1) | WO1998041070A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201634A (ja) * | 2014-04-04 | 2015-11-12 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Mid回路担持体の製造方法およびmid回路担持体 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020140096A1 (en) * | 2001-03-30 | 2002-10-03 | Siemens Dematic Electronics Assembly Systems, Inc. | Method and structure for ex-situ polymer stud grid array contact formation |
| US6815126B2 (en) * | 2002-04-09 | 2004-11-09 | International Business Machines Corporation | Printed wiring board with conformally plated circuit traces |
| DE10217698B4 (de) * | 2002-04-20 | 2008-04-24 | Festo Ag & Co. | Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger |
| DE10217700A1 (de) * | 2002-04-20 | 2003-11-06 | Festo Ag & Co | Spritzgegossener Schaltungsträger und damit ausgestattete elektrische Schaltungsanordnung |
| US20050031840A1 (en) * | 2003-08-05 | 2005-02-10 | Xerox Corporation | RF connector |
| US7052763B2 (en) * | 2003-08-05 | 2006-05-30 | Xerox Corporation | Multi-element connector |
| DE102006033269B4 (de) | 2006-07-18 | 2010-10-28 | Continental Automotive Gmbh | Verfahren zum Herstellen einer Anordnung mit einem flexiblen Leiterträger, einer Basisplatte und einem Dichtkörper |
| DE102006037093B3 (de) * | 2006-08-07 | 2008-03-13 | Reinhard Ulrich | Fügeverfahren und Vorrichtung zum Verlegen von dünnem Draht |
| CN103094126B (zh) * | 2013-01-16 | 2016-06-22 | 东莞市凯昶德电子科技股份有限公司 | 陶瓷元器件细微立体导电线路的制备方法 |
| CN103545222B (zh) * | 2013-10-24 | 2017-04-26 | 中国电子科技集团公司第四十一研究所 | 一种高可靠性软介质电路的加工制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559795A (en) | 1978-10-30 | 1980-05-06 | Nippon Electric Co | Printed circuit board and method of manufacturing same |
| US4608274A (en) | 1982-08-06 | 1986-08-26 | Faultless Pcbs | Method of manufacturing circuit boards |
| US4804615A (en) | 1985-08-08 | 1989-02-14 | Macdermid, Incorporated | Method for manufacture of printed circuit boards |
| EP0370133A1 (de) * | 1988-11-24 | 1990-05-30 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von Leiterplatten |
| JP2753746B2 (ja) * | 1989-11-06 | 1998-05-20 | 日本メクトロン株式会社 | Ic搭載用可撓性回路基板及びその製造法 |
| US5160579A (en) | 1991-06-05 | 1992-11-03 | Macdermid, Incorporated | Process for manufacturing printed circuit employing selective provision of solderable coating |
| JP3159841B2 (ja) | 1993-08-26 | 2001-04-23 | ポリプラスチックス株式会社 | レーザーによる回路形成方法及び導電回路形成部品 |
| DE59503175D1 (de) | 1994-04-25 | 1998-09-17 | Siemens Nv | Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen |
| ES2148564T3 (es) * | 1994-09-23 | 2000-10-16 | Siemens Nv | Bloque de matriz con proyecciones de polimero. |
| JP3645926B2 (ja) * | 1994-11-17 | 2005-05-11 | ポリプラスチックス株式会社 | 回路形成方法及び導電回路形成部品 |
| JPH08167769A (ja) * | 1994-12-12 | 1996-06-25 | Polyplastics Co | レーザーによる回路形成方法及び導電回路形成部品 |
-
1998
- 1998-03-03 EP EP98914860A patent/EP0968631B1/de not_active Expired - Lifetime
- 1998-03-03 US US09/380,862 patent/US6221229B1/en not_active Expired - Fee Related
- 1998-03-03 KR KR1019997008269A patent/KR100333775B1/ko not_active Expired - Fee Related
- 1998-03-03 JP JP53915898A patent/JP3442403B2/ja not_active Expired - Fee Related
- 1998-03-03 DE DE59802234T patent/DE59802234D1/de not_active Expired - Fee Related
- 1998-03-03 AT AT98914860T patent/ATE209846T1/de not_active IP Right Cessation
- 1998-03-03 WO PCT/EP1998/001188 patent/WO1998041070A1/de not_active Ceased
- 1998-03-03 CN CNB988032376A patent/CN1173614C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201634A (ja) * | 2014-04-04 | 2015-11-12 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Mid回路担持体の製造方法およびmid回路担持体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6221229B1 (en) | 2001-04-24 |
| KR100333775B1 (ko) | 2002-04-25 |
| ATE209846T1 (de) | 2001-12-15 |
| KR20000076177A (ko) | 2000-12-26 |
| DE59802234D1 (de) | 2002-01-10 |
| EP0968631B1 (de) | 2001-11-28 |
| WO1998041070A1 (de) | 1998-09-17 |
| EP0968631A1 (de) | 2000-01-05 |
| JP3442403B2 (ja) | 2003-09-02 |
| CN1250588A (zh) | 2000-04-12 |
| CN1173614C (zh) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245751A (en) | Array connector | |
| US5369881A (en) | Method of forming circuit wiring pattern | |
| US5262226A (en) | Anisotropic conductive film | |
| US5071359A (en) | Array connector | |
| JP2003519442A (ja) | 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品 | |
| CN1199532C (zh) | 在电路上形成金属接点的方法 | |
| JP3442403B2 (ja) | 電気絶縁性支持体上に金属導体路パターンを形成させる方法 | |
| IE56672B1 (en) | A flexible circuit board and a method for its manufacture | |
| TWI253314B (en) | Manufacturing method for an electronic component and an electronic component | |
| JP2003347700A (ja) | 配線基板 | |
| US6475703B2 (en) | Method for constructing multilayer circuit boards having air bridges | |
| CN1351815A (zh) | 柔性印刷布线板及其制造方法 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
| TWI849704B (zh) | 配線基板 | |
| JPH0992967A (ja) | プリント配線板およびその製造方法 | |
| JP4252286B2 (ja) | プリント配線板における導体回路形成方法およびプリント配線板 | |
| JPH04116891A (ja) | 配線基板におけるヴィアの形成方法 | |
| JP2003258421A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPH09178796A (ja) | 検査方法及び検査基板 | |
| JP5377478B2 (ja) | 半導体素子のためのコンタクト構造 | |
| JP5377478B6 (ja) | 半導体素子のためのコンタクト構造 | |
| JP2004031858A (ja) | 可撓性回路基板及びその製造法 | |
| JPH10229271A (ja) | 電子装置の製造方法 | |
| JPH1117330A (ja) | 多層配線基板の製造方法及び多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |