JP2000514600A - 半導体ウェーハーをエッチングするための方法及びその装置 - Google Patents

半導体ウェーハーをエッチングするための方法及びその装置

Info

Publication number
JP2000514600A
JP2000514600A JP10504081A JP50408198A JP2000514600A JP 2000514600 A JP2000514600 A JP 2000514600A JP 10504081 A JP10504081 A JP 10504081A JP 50408198 A JP50408198 A JP 50408198A JP 2000514600 A JP2000514600 A JP 2000514600A
Authority
JP
Japan
Prior art keywords
etching
wafer
electrode
sccm
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10504081A
Other languages
English (en)
Other versions
JP2000514600A5 (ja
Inventor
スティーヴン ピー デオーネラス
アルフレッド コファー
パリトシュ ラジョラ
Original Assignee
ティーガル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/675,093 external-priority patent/US6048435A/en
Priority claimed from US08/675,559 external-priority patent/US6500314B1/en
Priority claimed from US08/742,861 external-priority patent/US6127277A/en
Application filed by ティーガル コーポレイション filed Critical ティーガル コーポレイション
Publication of JP2000514600A publication Critical patent/JP2000514600A/ja
Publication of JP2000514600A5 publication Critical patent/JP2000514600A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00Cleaning of wafers, substrates or parts of devices
    • H10P70/20Cleaning during device manufacture
    • H10P70/27Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H10P70/273Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32137Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155Frequency modulation
    • H01J37/32165Plural frequencies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32587Triode systems
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 高密度DRAM及びFRAMに要求される垂直側壁(20)を作るために、2段階の物理的エッチング処理及び化学的エッチング処理を用いて半導体ウェーハー(40)をエッチングするための方法と装置(6)を提供する。

Description

【発明の詳細な説明】 半導体ウェーハーをエッチングするための方法及びその装置 本発明は、1996年7月3日出願の出願番号第08/675,559号、 及び1996年7月3日出願の出願番号第08/675,093号の一部継続出 願である。 クロスリファレンス 下記の米国特許出願は、全てティーガル社の所有するものであるが、ここに引 用し、参考資料として挙げる。 1.発明の名称:総合的半導体ウェーハー処理システム 発明者: ステファン P.デオルネラ 出願番号: 08/438,261 出願日: 1995年5月10日 整理番号: TEGL 1003 SRM 2.発明の名称:プラズマエッチング反応室及びその方法 発明者: ステファン P.デオルネラ レズリィ G.ジェルド アルフレッド コファ ロバート C.ベイル カート A.オルソン 出願番号: 08/675,559 出願日: 1996年7月3日 整理番号: TEGL 1008 SRM 3.発明の名称:エマージングフィルムのためのプラズマエッチング反応室及び その方法 発明者: ステファン P.デオルネラ アルフレッド コファ ロバート C.ベイル 出願番号: 08/675,093 出願日: 1996年7月3日 整理番号: TEGL 1009 SRM 発明の分野 本発明は、改良されたプラズマエッチング反応室及びその方法に関する。 発明の背景 エマージングフィルムの新しいセットが、例えば高密度ダイナミック・ランダ ムアクセスメモリー(DRAM)、及び強誘電性ランダムアクセスメモリー(F RAM)のような高密度半導体の開発に効果的に用いられている。これらの材料 は、メモリー基板上の個々の造形サイズの小型化を可能にし、高容量装置を提供 する。従って、外形制御技術の一層の強化が望まれている。 従来、所望の半導体造形壁外形を得るために数多くの技法が使われてきた。そ の技法の一つは、物理的エッチング法に分類されるイオンミリングである。この 技術では、イオンミルビームを使って、半導体装置上に必要とされる種々の構成 要素並びにトレースを残しながら、不要な半導体装置の層部分を物理的にスパッ タリングする。このような技法は必要とされる外形を作り出しはするが、イオン ミリング技法の欠点は、処理速度が遅く、必要とされる造形部から直立したベー ル又はフェンスを形成しがちなことである。 フォトレジスト材は、イオンミリング技法で作る出される必要な造形を保護し 且つ形作ることになる。フォトレジスト材が剥ぎ取られると、ベール又はフェン スは望ましくなく且つ除去の困難な構造物として残る。 半導体ウェーハーのフォトレジスト材で保護されていない層部分を除去するた めに使われているもう一つの方法は、化学的エッチングである。このような方法 は、例えばイオンミリング等よりも処理速度は速いが、イオンミリングで使える のと同じ外形制御を必ずしも利用できない。 従って、最新の半導体製品で使用されているエマージングフィルムを迅速且つ 正確に処理するエッチング処理法並びにその装置を提供する必要がある。 発明の概要 本発明は、独特のエッチング問題を提起するエマージングフィルムを処理する ために設計された方法及び技術を含んでいる。そのような新しいフィルムには、 例えば、現在高密度DRAM装置の開発に使用されているプラチナ及びチタン酸 バリウムストロンチウム(BST)や、現在不揮発性FRAM装置の開発に使用 されているプラチナ及びチタン酸鉛ジルコニウム(PZT)又はタンタル酸ビス マスストロンチウム(Y−1)が含まれている。これらの新しいフィルムの中で BST、PZT、Y−1は、例えば、更なる高密度、細線図形装置の開発を可能 とする高い誘電率を有している。造形密度を更に上げるためには、垂直方向外形 を更に正確にする必要がある。 本発明は、高度に選択的で、且つ下層又は他のウェーハー材への損傷を最小に し、そして非均一領域に亘って均一に実行される異方性外形(即ち、直線垂直側 壁)を形成する結果となる、限界エッチングを行うことに向けられている。 従って、本発明は、高度に有益な垂直側壁外形を有するウェーハー造形を得る ための、ウェーハーの物理的エッチング及び次に化学的エッチングを可能とする 装置及び方法を提供する。本発明は、例えばイオンミリングのような物理的エッ チングを先ず強化し、次に化学的エッチングを強化する連続体上で作動する方法 及び装置を提供する。 このような技法は、処理のイオンミリングの部分が必要とされる垂直外形を作 り出すが同時に望ましくないベールも作るという、比類無く反直観的なものであ る。しかし、好都合にも、本発明は化学的エッチングが連続して行われるので、 このベールを十分に除去することができる。従って、その後、半導体ウェーハー は、必要とされる造形、構造、密度、外形を得るために、上記米国特許出願番号 第08/438,261で述べられている独特のリンス−ストリップ−リンス法 のような他の方法で処理することができる。このように、化学的エッチング処理 が済んだ後で、ウェーハーは、ストリッピング又はアッシィング段階でのフォト レジスト材の剥ぎ取りと、それに続く残留物除去のための半導体ウェーハーのス トリップ後洗浄の前に、可溶性残留物を除去するために洗浄される。 この方法は半導体ウェーハーが置かれた場所に隣接して電極を配置した小室の 中で行われる。電極には、メガヘルツ領域で作動する第1電源と、キロヘルツ領 域で作動する第2電源とが備えられている。本方法の第1部の間は、両電源とも イオンミリング技法を強化するために作動可能である。化学的エッチング主体と なる本方法の第2部の間は、キロヘルツ領域で作動する第2電源はスイッチが切 られ、イオンミリングの影響が大幅に低減される。 本発明のもう一つの態様では、3電源小室が用いられ、底部電極がウェーハー に隣接して配置され上記のように2電源から電力が供給される。側辺電極は接地 されているか又は浮動性であり、ウェーハーから離れてその上に固定されている 上部電極は接地されているか又は浮動性であってもよい。 本発明のその他の特徴、目的、利点は明細書、請求の範囲、図面を見れば理解 できるであろう。 図面の簡単な説明 図1は、フォトレジストが付いている状態でのベール又はフェンスを示す、イ オンミリング技法を使った半導体ウェーハー造形の顕微鏡写真である。 図2は、フォトレジスト材が除去された状態での、イオンミリング処理後に残 っているベール又はフェンスの詳細を示す、もう一つの半導体造形の顕微鏡写真 である。 図3は、フォトレジストがまだ付いている状態での、図2に見られるような造 形の概略表示である。 図4は、典型的化学エッチング処理後の、フォトレジストを含む半導体造形の 顕微鏡写真である。 図5は、フォトレジストがまだ付いている状態での、図4に見られるような造 形の概略表示である。 図6は、本発明のエッチング装置の実施例の概略表示である。 図7は、本発明の進歩的な物理的及び化学的エッチング段階が実行された後の 半導体チップの造形の顕微鏡写真である。 図8は、フォトレジスト材及び残留物を除去するためにアッシング又はストリ ッピング段階が実行された後の図7の造形の顕微鏡写真である。 図9は、適切な垂直方向の外形を備えた、最終的に必要とされる造形を輪郭付 けるために、リンス段階が実行された後の図8の半導体の顕微鏡写真である。 図10は、フォトレジスト材がまだ付いている状態での、図7に示す半導体造 形の概略表示である。 図11は、化学エッチング段階での塩素流量に対する残余ベール高さの関係を 表すグラフである。 図12は、電力が供給されるRF周波数に対するイオンエネルギー及びイオン 密度の関係を表すグラフである。 図13は、ウェーハー処理装置の平面図である。 好適な実施例の詳細な説明 上に示したように、密集した造形地形図を備えた細線幾何学を有する、新しい エマージング高密度DRAM及びFRAMにとって、外形を改善することは重要 なことである。造形の密度はピッチで測ることができ、ピッチは造形の幅と造形 間の間隙の幅との和で定義される。典型的には、高密度造形は2.0ミクロン以 下の、好ましくは0.5ミクロン以下のピッチを有している。そのようなピッチ の造形は、本発明を用いれば、そして、誘電フィルムの誘電率が200以上の範 囲、代表的には200乃至1400となるチタン酸鉛ジルコニウム(PZT)、 チタン酸バリウムストロンチウム(BST)、タンタル酸ビスマスストロンチウ ム(Y−1)のような高誘電性、エマージングフィルムを用いれば可能となる。 そのような高密度エマージング半導体構造は、プラチナ(Pt)、イリジウム (Ir)、2酸化イリジウム(IrO2)、チタン酸鉛ジルコニウム(PZT) 、ルテニウム(Ru)、2酸化ルテニウム(RuO2)、チタン酸バリウムスト ロンチウム(BST)、タンタル酸ビスマスストロンチウム(Y−1)、及びそ の他のエマージングフィルムのような材料を使っている。高密度造形に対しては 、必要な高容量値を確立するために、両電極を、例えば、その間にPZT(誘電 率約1400)又はBST又はY−1を蒸着させたプラチナで構成することがで き る。そのような高容量の造形を狭い空間に作り出す能力の利点を最大限に利用す るには、外形が70°乃至85°、できるだけ直角に近く、側壁に残留物がない ことが重要である。 図1,2,3は、半導体ウェーハーの造形の顕微鏡写真と概略図であり、垂直 側壁から側壁ベール又はフェンスが上向きに伸びているところが示されている。 これらのベール20(図3)は、スパッタリングがエッチング処理の主体となる イオンミリング処理によって発生する。フォトレジスト22で保護されていない 領域からスパッタータリングされた物質は前記ベール20として堆積する。図3 に見られるように、このベール20はフォトレジスト材22を覆う傾向にある。 フォトレジスト材が剥ぎ取られるとベールは図2に示すように残る。これらのベ ールは、図3に示すようにチタン26の層上に蒸着されていたプラチナ層24か らのプラチナにより構成されている。このベールはスパッタリングされたプラチ ナが再度堆積したものであり、エッチング処理の際に含まれる2酸化シリコン、 炭素、ハロゲン及び他の物質を含んでいる可能性がある。このベールは更に、例 として挙げるとすればIr、IrO2、PTZ、Ru、RuO2、BST,Y−1 のような、半導体ウェーハー内に含まれる他のフィルム及び層からの物質を含ん でいることもある。イオンミリングによって発生するベールはピッチが0.5ミ クロン以下の小ピッチパターンで出来やすく、それ故、上記処理はエマージング 高密度DRAM及びFRAM装置に対して最も効果的である。この作用の利点は 作り出される側壁が垂直方向に70°乃至85°或いはそれ以上であることであ る。 図4及び5は化学的エッチング処理によって作り出された半導体造形の外形で ある。図5から分かるように、プラチナ造形30の側壁28は外形が貧弱で、先 に触れた進化した半導体装置に必要な密集パターンには適していない。化学的エ ッチングでは側壁外形は40°乃至50°である。図4,5では共に、フォトレ ジスト材32はプラチナ層30の上にあり、まだ除去されてはいない。 本発明は、図10に示すような外形を持った半導体造形を作り出すための、物 理的エッチング(イオンミリング)と化学的エッチング両方の長所を利用する連 続エッチング工程を提供する。本発明には図6に示すエッチング装置(3電極反 応室)34が含まれている。エッチング装置34はハウジング36とエッチング 室38を含んでいる。ウェーハー40は底部電極42上に置かれる。エッチング 室38は更に、側辺電極44と上部電極46とを含んでいる。ある好適な実施例 では、側辺電極44は接地していてもよいし、室38内に展開されるプラズマの 結果として浮遊電位を形成してもよい。上部電極46は通常接地される。典型的 な作動状態では、側辺電極44と上部電極46は、図6に示すように、共に接地 されている。 好ましくは2つの電源、即ち第1電源48及び第2電源50が、マッチングネ ットワークとコンバイナを含む適当な回路52を経由して底部電極42に接続さ れている。又、制御装置54が第1及び第2AC電源48,50のシーケンスの 制御を行う。通常、第1電源はキロヘルツの範囲で作動し、約450KHzで供 給されるのが最適であり、通常は500KHz以下の範囲で供給される。第2電 源はメガヘルツの範囲で作動し、通常は約13.56MHzで作動するが、約1 MHz以上の他の周波数、13.56MHzの倍数でも本発明では使うことがで きる。図12から分かるように、イオンエネルギーはキロヘルツ範囲に向かって 増加し、イオン密度はメガヘルツ範囲に向かって増加する。この特性は、以下に 説明するように、本発明の作動において重要なことである。 上に示したように、本発明は、物理的エッチング(イオンミリング)を主体と するところから出発して化学的エッチングを主体とするところへと続くエッチン グの連続体を提供する。このような手順は、処理の最初の部分が、図3に示すよ うな側壁ベールを作り出す結果となる物理的エッチングを必要とするので、極め て自然に反直観的である。処理が終点に対しある範囲にあるか又は終点にあるこ とが計測されて物理的エッチングの最初の段階が完了すると、処理工程は、異な る電力入力下で異なる気体管理体制を導入して化学的エッチングの第2の段階に 変換される。第2の段階は側壁外形を維持しながらベールをエッチング除去する のに効果的であるので、図7及び10に示すような半導体造形が確立される。図 10では、プラチナ層70は実質的に垂直な側壁を有しており、プラチナ層70 とフォトレジスト層72には実質的にベールが付いていない。好ましくは、化学 的エッチング工程に続いて、半導体ウェーハーはフォトレジストのストリッピン グ工程の前に洗浄されるので、水溶性塩化物のような水溶性化合物はフォトレジ ストストリッピング又はアッシング工程の前に洗い落とすことが出来る。フォト レジストストリッピング工程の後、剥ぎ取り後溶剤洗浄工程が実行される。これ らの段階は図7,8,9に示されており以下に議論する。これらの段階は、所有 権のあるリンス−ストリップ−リンス工程に向けられ且つここに参考文献として 挙げられている、先に触れた「総合的半導体ウェーハー処理システム」と題する 特許出願の中でも議論されている。 好適な工程においては、最初の物理的エッチングの間に、化学的エッチングも 行われており、化学的エッチング主体の第2段階の間に、物理的エッチング即ち イオンミリングも又行われていることを理解しておかねばならない。 例を挙げると、この進歩的方法のための手順においては、イオンミリングはア ルゴンを使って行われ、化学的エッチングは塩素を使って行われる。第1の好適 な方法では、物理的エッチング(イオンミリング)の段階の間は、アルゴンが約 10SCCM(立方センチメーター毎分)から約50SCCM、好ましくは約2 0SCCMで室38(図6)に供給され、塩素が約2SCCMから約50SCC M、好ましくは約5SCCMから約10SCCMの範囲で前記室に供給される。 物理的エッチングの間の室内の圧力は、温度約80°で、約2から10ミリトー ル、好ましくは約5ミリトールに保たれる。好ましくは、第1電源48は、電力 範囲約50ワットから約200ワットで、約450KHzで作動する。第2電源 50は、電力範囲約500ワットから約1100ワットで、約13.56MHz で作動する。一般的には、物理的エッチング工程は最終点までの約3分の2から 100%までの期間作動する。プラチナが厚さ1000オングストロームである プラチナ構造に関する光学的終点は、6"から8"の範囲にあるウェーハーに対し ては約70秒である。プラチナが厚さ2000オングストロームである構造に関 する光学的終点は、6"から8"の範囲にあるウェーハーに対しては約150秒で ある。最終点を時間計測に用いる場合、試験的な物理的エッチング処理は最終点 に到達するまで行われる。その後、生産段階での時間は試験的な実施で求められ た終点時間のある割合に基づいて決められる。替わりに、物理的エッチング工程 のタイミングは終点を求めずに得ることもできる。例えば、フィルムを貫い てエッチングするのに必要な時間は求めることができ、それからその時間のある 割合、例として挙げれば、その時間の約3分の2からほぼ100%、を物理的エ ッチング段階のために使うことができる。 最終点又は最終点のあるパーセントに到達すると、工程は化学的エッチング主 体の処理にシフトされる。この状況下では、アルゴンは約20SCCMに維持す るのが好ましく、塩素流量を約15SCCMに増やすのが好ましい。しかし、化 学的エッチングに対しては、アルゴンガスは約0SCCMから約50SCCM、 塩素ガスは約5SCCMから100SCCMの流量を持つことが出来る。 図11は、SCCMで表した塩素流量に対する、オングストロームで表した最 終ベール高さの関係を示すグラフである。塩素流量が増えるに従ってベール高さ は減少し、グラフを見れば分かるように、流量が約10SCCM以上になれば、 ベールは十分に攻撃されてサイズが小さくなる。図11のグラフで60と表示さ れている線は開放領域に面しているベールに関するものである。62の線は約0 .8ミクロンの間隔を持った造形のベールに関するである。64の線は約0.3 ミクロンの間隔を持った造形のベールを表す。 化学的エッチング工程の間、圧力は約2ミリトールから約10ミリトール、好 ましくは約2ミリトールに下げられる。キロヘルツ領域の第1電源48は、イオ ンミリング効果を十分に下げるためにスイッチを切るのが望ましい。化学的エッ チングを行っている間は、第1電源は約0ワットから約50ワットの範囲で作動 させることが出来る。図12を見れば分かるように、イオンエネルギーを増加さ せてイオンミリング作用を駆動するのはキロヘルツ領域電力なのである。第2電 源30は約13.56MHzに維持され、電力は約500ワットから約1100 ワットである。 ある好適な実施例では、この2段階工程の第2化学エッチング相に関しては、 化学エッチング処理は、イオンミリング処理の間に作られたベールを実質的に除 去するために、プラチナ厚さ1000オングストローム及び2000オングスト ロームの双方に対して、約45秒から約120秒実施される。 金属又は導体のエッチングのためには、(1)アルゴン、塩素、(2)アルゴ ン、塩素、臭化水素(HBr)、又は(3)アルゴン、塩素、カルボニルガス、 (4)上記化学物質の何れかと酸素(O2)、(5)SF6自身又は上記何れかの 化学物質と共に、(6)NF3自身又は上記何れかの化学物質と共に、及び、( 7)過フッ化炭化水素(CxFy)自身又は上記何れかの化学物質と共に、を含 む化学物質が好ましい。酸化物又は誘電体をエッチングする際には、化学物質は (1)アルゴン、CF4、(2)アルゴン、CF4、塩素、(3)アルゴン、CH F3、塩素、(4)上記何れかと臭化水素(HBr)の組み合わせ、(5)SF6 自身又は上記何れかの化学物質と共に、(6)NF3自身又は上記何れかの化学 物質と共に、(7)過フッ化炭化水素(CxFy)自身又は上記何れかの化学物 質と共に、及び、(8)アルゴンと塩素ガス、のような組み合わせを含むことが できる。 上記2段階の処理、即ち物理的エッチング、化学的エッチングの両方、の結果 は図7の顕微鏡写真に示す通りであり、フォトレジストは各造形の中央部で山型 をなし、ベールの残余物の幾分かがその各側部にある。この段階で半導体造形は 全ての可溶性化合物を除去するために洗浄される。洗浄の後、半導体ウェーハー は、フォトレジスト及びベールに関わる残留物を除去するためにストリッピング 又はアッシング処理に掛けられる(図8)。ストリッピング工程は湿式溶剤で行 われるのが望ましい。溶剤は残っているベール及びフォトレジストの両方を攻撃 する。ストリッピング工程の後、半導体ウェーハーは、それに続く洗浄工程に掛 けられ、図9に示すような造形となる。 先に述べたように、リンス−ストリップ−リンス工程は、例えば図13に示す 装置で行うこともできる。図13のシステムは、真空負荷ロック室116、整列 モジュール118、2つのエッチングモジュール120、122、ストリップモ ジュール124を含んでおり、これらは全ては閉鎖可能な開口を通して中央真空 室126と接続されており、コンピューター処理制御システム(図示せず)によ り操作されている。負荷ロック室116はウェーハーカセットを保持するための 内部カセットエレベーターを備えている(カセット入口)。真空室126は、ウ ェーハーを1つの室又はモジュールから他の室又はモジュールへ移動させるため のウェーハー搬送ロボットシステムを持っている。ストリップモジュール124 は閉鎖可能開口127を通して大気ウェーハー搬送ロボットシステム132と繋 がっており、これは今度は洗浄モジュール125及び大気カセットモジュール1 34(カセット出口)と接続されている。使用されている代表的洗浄モジュール の例はセミツールイクイノックス洗浄システムが挙げられる。大気ウェーハー搬 送ロボットシステム132は、処理完了後のウェーハーを保持している大気カセ ットモジュール134のために働く。更に、第2ウェーハー搬送ロボットシステ ム132は、ストリップモジュール124と洗浄モジュール125の間でウェー ハーを移動させる。洗浄処理の間、洗浄モジュール125と搬送ロボットシステ ム132は、ストリップモジュール124が剥ぎ取りのために必要なウェーハー の整列度合いを維持するように設計されている。本発明の工程は自動化されてお り、コンピューティングシステムを通してプログラム可能である。 作動する場合、ウェーハーはエッチングモジュール120、122の何れかで エッチングされた後、ロボットアーム132によりストリップモジュール124 経由で洗浄モジュール125へ搬送され、そこで第1洗浄が行われる。洗浄後、 ロボットアーム132はウェーハーをストリップモジュール124へと戻し、そ こでフォトレジストが剥ぎ取られる。剥ぎ取り後、ウェーハーはロボットアーム 132により洗浄モジュール125へ再搬送され、最終洗浄が行われる。 本発明はフォトレジスト付きの合成構造のもの同様に、ハードマスク(酸化物 等)のものにも使用できることは理解頂けるであろう。本発明は、ここに特定し たエマージングフィルムに加えて広範囲なフィルムにも利用することができる。 上記に特定した反応室以外の反応室についても本方法が利用できることは理解 頂けるであろう。例として挙げれば、本発明は誘導結合プラズマソース反応室( ICP)と共に使うこともできる。誘導結合プラズマソースは、例を挙げればヘ リコン反応室及びヘリカル反応室を含んでいてもよい。上記3電極反応室は容量 結合反応室である。又、本方法は誘電結合され且つ容量結合されている反応室で 使うこともできる。ECRs、即ち電子サイクロトロン共鳴反応室の様な他の反 応室を本発明と共に使うこともできる。 工業適用性 以上のことより、本進歩的装置及び方法は、高密度パターンのために必要とさ れる垂直外形をエマージングDRAM及びFRAMに要求される半導体ウェーハ ー上に作り出すために、第1の物理的エッチング段階と第2の化学的エッチング 段階を含むエッチング処理工程を提供していることが分かる。本進歩的装置及び 方法は垂直壁を確立し、次にベールを除去することを可能とする。本装置及び方 法は、最新の高密度半導体製品に要求される新エマージングフィルムを取り扱う ことができる。 本発明のこの他の特徴、態様、目的は図面及び請求の範囲を参照すれば明らか になるであろう。 本発明では他の実施例を展開することもでき、それは本発明の精神と範囲並び に請求項に含まれることも理解頂けるであろう。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 08/742,861 (32)優先日 平成8年11月1日(1996.11.1) (33)優先権主張国 米国(US) (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),CA,CN,JP,K R (72)発明者 ラジョラ パリトシュ アメリカ合衆国 カリフォルニア州 94954 ペタルーマ セクオイア ドライ ヴ 1617

Claims (1)

  1. 【特許請求の範囲】 1.少なくとも実質的に垂直な側壁外形を有するウェーハー造形を得るために、 ウェーハーを物理的にエッチングする段階と、次に化学的にエッチングする段 階とから成ることを特徴とするウェーハーをエッチングする方法。 2.前記物理的にエッチングし次に化学的にエッチングする段階が、残余物の少 ない実質的に垂直な側壁を提供することを特徴とする、上記請求項1に記載の 方法。 3.前記ウェーハーを物理的にエッチングする段階が、約10SCCMから約5 0SCCMでアルゴンガスを、約2SCCMから約50SCCMで塩素ガスを 使用することを特徴とする、上記請求項1に記載の方法。 4.前記ウェーハーを物理的にエッチングする段階が、約2ミリトールから約1 0ミリトールで行われることを特徴とする、上記請求項1に記載の方法。 5.前記物理的にエッチングする段階が、約450KHzでの電力及び約13. 56MHzでの電力を供給される電極に隣接して配置されたウェーハーを入れ た室内で行われることを特徴とする、上記請求項1に記載の方法。 6.前記物理的にエッチングする段階が、約500KHz以下で第1電源を、そ して約1MHz以上で第2電源を備えた電極に隣接して配置されたウェーハー を入れた室内で行われることを特徴とする、上記請求項1に記載の方法。 7.前記物理的にエッチングする段階が、キロヘルツ領域で作動する第1電源と メガヘルツ領域で作動する第2電源を備えた電極上に配置されたウェーハーを 入れた室内で行われることを特徴とする、上記請求項1に記載の方法。 8.前記第1電源が約50ワットから約200ワットの範囲の電力を供給し、前 記第2電源が約500ワットから約1100ワットの範囲の電力を供給するこ とを特徴とする、上記請求項7に記載の方法。 9.前記電極は底部電極であり、前記方法は、底部電極の端部に隣接して配置さ れた側辺電極と、底部電極上に間隔を置いて設けられた上部電極とを更に有す る室内で実行され、前記側辺電極は接地されているか又は電気的に浮遊してい るかであり、前記上部電極は接地されているか又は電気的に浮遊しているかで あることを特徴とする、上記請求項7に記載の方法。 10.前記物理的エッチングの段階が約80℃で行われることを特徴とする、上記 請求項1に記載の方法。 11.前記物理的エッチングの段階が最終点検知時間の約3分の2からほぼ最終点 検知時間の間で実行されることを特徴とする、上記請求項1に記載の方法。 12.前記ウェーハーをエッチングする段階が、約0SCCMから約50SCCM でアルゴンガスを、そして約5SCCMから約100SCCMの範囲で塩素ガ スを使用することを特徴とする、上記請求項3に記載の方法。 13.前記ウェーハーを化学的にエッチングする段階が約2ミリトールから約10 ミリトールで行われることを特徴とする、上記請求項4に記載の方法。 14.前記化学的エッチングの段階が、キロヘルツ領域で作動する第1電力源から のほぼ0から約50ワットの電力と、メガヘルツ領域で作動する第2電源から の電力とを供給される電極により行われることを特徴とする、上記請求項7に 記載の方法。 15.前記化学的エッチングの段階の間、前記第2電源が約500ワットから約1 100ワットの範囲の電力を供給することを特徴とする、上記請求項14に記 載の方法。 16.前記化学的エッチングの段階の間、物理的エッチングの影響を低減するため に、キロヘルツ領域で作動する前記第1電源のスイッチが切られることを特徴 とする、上記請求項7に記載の方法。 17.約1000オングストローム厚さのプラチナの層に対しては前記物理的エッ チングの段階が約70秒を要し、前記化学的エッチング段階が約60秒から約 120秒を要し、約2000オングストローム厚さのプラチナの層に対しては 前記物理的エッチングの段階が約150秒を要し、前記化学的エッチング段階 が約60から約120秒を要することを特徴とする、上記請求項1に記載の方 法。 18.金属層に対しては、物理的エッチング及び化学的エッチングが、(1)アル ゴン、塩素ガス、(2)アルゴン、塩素、臭化水素ガス、(3)アルゴン、塩 素、カルボニルガス、(4)上記何れかと酸素(O2)、(5)SF6それ自身 又は上記何れかと共に、(6)NF3それ自身又は上記何れかの化学物質と共 に、(7)過フッ化炭化水素(CxFy)自身又は他の化学物質と共に、の内 の一つを使用することを特徴とする、上記請求項1に記載の方法。 19.誘電体層に対しては、物理的エッチング及び化学的エッチングが(1)アル ゴン、CF4ガス、(2)アルゴン、CF4、塩素ガス、(3)アルゴン、CH F3、塩素ガス、(4)上記組み合わせの何れかと臭化水素ガス、(5)SF6 それ自身又は上記何れかと共に、(6)NF3それ自身又は上記何れかと共に 、(7)過フッ化炭化水素(CxFy)自身又は他の化学物質と共に、(8) アルゴン及び塩素ガス、の内の一つを使用することを特徴とする、上記請求項 1に記載の方法。 20.物理的エッチングの間にはキロヘルツ領域で第1電源そしてメガヘルツ領域 で第2電源を供給され、化学的エッチングの間にはメガヘルツ領域で電源を供 給される電極があることを特徴とする、上記請求項1に記載の方法。 21.イオンミリングを使ってウェーハーの造形上にベールを作る段階と、化学的 エッチングによりベールを除去する段階とから成ることを特徴とする方法。 22.プラチナ、イリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、タ ンタル酸ビスマスストロンチウム、チタン酸バリウムストロンチウム、チタン 酸鉛ジルコニウムの内少なくとも1つを含む材料上で作り出す段階と除去する 段階とを実行する段階を含むことを特徴とする、上記請求項21に記載の方法 。 23.高誘電材上で作り出す段階と除去する段階とを実行する段階を含むことを特 徴とする、上記請求項21に記載の方法。 24.200以上の誘電率を有する材料上で作り出す段階と除去する段階とを実行 する段階を含むことを特徴とする、上記請求項21に記載の方法。 25.ウェーハーの造形上に実質的に垂直な側壁外形を作り、側壁ベールを作る段 階と、実質的に垂直な側壁外形を残しながらベールを除去する段階とから成る ことを特徴とするウェーハーをエッチングする方法。 26.上記段階が、約70°以上の実質的に垂直な側壁外形を作るための段階であ ることを特徴とする、上記請求項25に記載の方法。 27.上記作る段階が主に物理的エッチングを使って行われ、上記除去する段階が 主に化学的エッチングを使って行われることを特徴とする、上記請求項25に 記載の方法。 28.ウェーハーの物理的エッチング及び化学的エッチングを基本的には物理的エ ッチング段階である段階と組み合わせて実行する段階と、続いて、ウェーハー の物理的エッチング及び化学的エッチングを基本的には化学的エッチング段階 である次の段階と組み合わせて実行する段階とから成ることを特徴とするウェ ーハーをエッチングする方法。 29.約2.0ミクロン以下、好ましくは0.5ミクロン以下のピッチを有する半 導体ウェーハー上で実行することを特徴とする、上記請求項1に記載の方法。 30.約2.0ミクロン以下、好ましくは0.5ミクロン以下のピッチを有する細 線図形半導体装置上で実行することを特徴とする、上記請求項1に記載の方法 。 31.エッチング室と、第1電極と、第1電極に選択的に接続可能なキロヘルツ領 域で作動する第1電源と、第1電極に選択的に接続可能なメガヘルツ領域で作 動する第2電源と、第1電極から間隔を設けた第2電極と、第1電極に隣接し て配置可能な前記ウェーハーと、物理的エッチング工程の間には第1及び第2 電源からの電力を第1電極に選択的に供給させ、それに続く化学的エッチング 工程の間には、キロヘルツ領域で作動する第1電源からの出力を低減しながら 、メガヘルツ領域で作動する第2電源からの電力を第1電極に選択的に供給さ せることのできる制御装置とを含むことを特徴とする半導体ウェーハーをエッ チングするための装置。 32.前記第2電極が接地されているか又は電気的に浮遊することのできる電極で あることを特徴とする、上記請求項31に記載の装置。 33.前記第1電極の周辺付近で、前記第1及び第2電極の間に配置された側辺電 極を含み、前記側辺電極が接地されているか又は電気的に浮遊していることを 特徴とする、上記請求項32に記載の装置。 34.前記物理的にウェーハーをエッチングする段階が、好ましくは約20SCC Mでアルゴンガスを、そして約5SCCMから約10SCCMで塩素ガスを用 いることを特徴とする、上記請求項3に記載の方法。 35.前記物理的にウェーハーをエッチングする段階が好ましくは約5ミリトール で行われることを特徴とする、上記請求項4に記載の方法。 36.前記第1電源が好ましくは約100ワットから約200ワットの範囲で電力 を供給し、前記第2電源が約500ワットから約700ワットの範囲で電力を 供給することを特徴とする、上記請求項8に記載の方法。 37.前記化学的にウェーハーをエッチングする段階が、約0SCCMから約50 SCCMでアルゴンガスを、そして約5SCCMから約100SCCMで塩素 ガスを用いることを特徴とする、上記請求項1に記載の方法。 38.前記化学的にウェーハーをエッチングする段階が、好ましくは、約20SC CMでアルゴンガスを、そして約10SCCMから約15SCCMの範囲で塩 素ガスを用いることを特徴とする、上記請求項3に記載の方法。 39.前記化学的にウェーハーをエッチングする段階が、好ましくは、約20SC CMでアルゴンガスを、そして約10SCCMから約15SCCMの範囲で塩 素ガスを用いることを特徴とする、上記請求項37に記載の方法。 40.前記化学的にウェーハーをエッチングする段階が好ましくは約2ミリトール で行われることを特徴とする、上記請求項13に記載の方法。 41.前記化学的エッチングの段階が、キロヘルツ領域で作動する第1電源からの 電力がほぼ供給されていない電極で行われることを特徴とする、上記請求項1 4に記載の方法。 42.前記物理的エッチングの段階が最終点検知時間のある割合の間実行されるこ とを特徴とする、上記請求項1に記載の方法。 43.前記物理的エッチングの段階がフィルムを貫いてエッチングするのに必要な 時間のある割合の間実行されることを特徴とする、上記請求項1に記載の方法 。 44.(1)誘導結合高周波プラズマソース反応室、(2)電子サイクロトロン共 鳴反応室、(3)1つの電極に高周波数電源と低周波数電源が接続された3電 極反応室、の何れか1つで使用されることを特徴とする、上記請求項1に記載 の方法。 45.誘電結合され且つ容量結合されている反応室で使用されることを特徴とする 、上記請求項1に記載の方法。 46.(1)誘電結合反応室、(2)容量結合反応室、の何れか1つで使用される ことを特徴とする、上記請求項1に記載の方法。
JP10504081A 1996-07-03 1997-01-23 半導体ウェーハーをエッチングするための方法及びその装置 Pending JP2000514600A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US08/675,093 US6048435A (en) 1996-07-03 1996-07-03 Plasma etch reactor and method for emerging films
US08/675,559 US6500314B1 (en) 1996-07-03 1996-07-03 Plasma etch reactor and method
US08/675,559 1996-07-03
US08/675,093 1996-07-03
US08/742,861 1996-11-01
US08/742,861 US6127277A (en) 1996-07-03 1996-11-01 Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
PCT/US1997/001002 WO1998000859A1 (en) 1996-07-03 1997-01-23 Method and apparatus for etching a semiconductor wafer

Publications (2)

Publication Number Publication Date
JP2000514600A true JP2000514600A (ja) 2000-10-31
JP2000514600A5 JP2000514600A5 (ja) 2004-11-18

Family

ID=27418296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10504081A Pending JP2000514600A (ja) 1996-07-03 1997-01-23 半導体ウェーハーをエッチングするための方法及びその装置

Country Status (6)

Country Link
US (1) US6492280B1 (ja)
EP (1) EP0925605A4 (ja)
JP (1) JP2000514600A (ja)
CN (1) CN1148789C (ja)
CA (1) CA2259972A1 (ja)
WO (1) WO1998000859A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135029A (ja) * 2004-11-04 2006-05-25 Sharp Corp ドライエッチング装置
JP2006345001A (ja) * 2006-09-08 2006-12-21 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865079A3 (en) 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US6018065A (en) * 1997-11-10 2000-01-25 Advanced Technology Materials, Inc. Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
JP2002510146A (ja) 1998-01-13 2002-04-02 アプライド マテリアルズ インコーポレイテッド 異方性プラチナプロファイルのエッチング方法
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6368517B1 (en) 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
US6548414B2 (en) * 1999-09-14 2003-04-15 Infineon Technologies Ag Method of plasma etching thin films of difficult to dry etch materials
KR100510279B1 (ko) * 2001-04-12 2005-08-30 (주)울텍 고밀도 플라즈마 발생원 및 방법
US6984288B2 (en) * 2001-08-08 2006-01-10 Lam Research Corporation Plasma processor in plasma confinement region within a vacuum chamber
JP4137419B2 (ja) * 2001-09-28 2008-08-20 東京エレクトロン株式会社 プラズマ処理装置
US7256113B1 (en) * 2001-12-14 2007-08-14 Advanced Micro Devices, Inc. System for forming a semiconductor device and method thereof
US6881616B1 (en) 2001-12-14 2005-04-19 Advanced Micro Devices, Inc. System for forming a semiconductor device and method thereof including implanting through a L shaped spacer to form source and drain regions
TWI241868B (en) 2002-02-06 2005-10-11 Matsushita Electric Industrial Co Ltd Plasma processing method and apparatus
US7625460B2 (en) * 2003-08-01 2009-12-01 Micron Technology, Inc. Multifrequency plasma reactor
US7279428B2 (en) * 2003-11-19 2007-10-09 Taiwan Semiconductor Manufacturing Company Method of preventing photoresist residues

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2468174A (en) 1943-05-06 1949-04-26 Koppers Co Inc Apparatus for electriclaly transforming materials
US3458817A (en) 1967-02-13 1969-07-29 Westinghouse Electric Corp Microwave high power short pulse shaper
US4233109A (en) 1976-01-16 1980-11-11 Zaidan Hojin Handotai Kenkyu Shinkokai Dry etching method
JPS52127168A (en) 1976-04-19 1977-10-25 Fujitsu Ltd Etching unit
US4263088A (en) 1979-06-25 1981-04-21 Motorola, Inc. Method for process control of a plasma reaction
JPS5930130B2 (ja) 1979-09-20 1984-07-25 富士通株式会社 気相成長方法
JPS5687672A (en) 1979-12-15 1981-07-16 Anelva Corp Dry etching apparatus
US4349409A (en) 1980-05-12 1982-09-14 Fujitsu Limited Method and apparatus for plasma etching
JPS57149734A (en) 1981-03-12 1982-09-16 Anelva Corp Plasma applying working device
JPS5916334A (ja) * 1982-07-19 1984-01-27 Matsushita Electronics Corp ドライエツチング方法
US4464223A (en) 1983-10-03 1984-08-07 Tegal Corp. Plasma reactor apparatus and method
US4579618A (en) 1984-01-06 1986-04-01 Tegal Corporation Plasma reactor apparatus
JPS61136229A (ja) * 1984-12-06 1986-06-24 Toshiba Corp ドライエツチング装置
US4585516A (en) 1985-03-04 1986-04-29 Tegal Corporation Variable duty cycle, multiple frequency, plasma reactor
US4617079A (en) * 1985-04-12 1986-10-14 The Perkin Elmer Corporation Plasma etching system
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US4889588A (en) * 1989-05-01 1989-12-26 Tegal Corporation Plasma etch isotropy control
US4902377A (en) * 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
EP0457049A3 (en) * 1990-04-19 1992-01-22 Kabushiki Kaisha Toshiba Dry etching method
JPH0423323A (ja) * 1990-05-14 1992-01-27 Fujitsu Ltd 半導体装置の製造方法
JPH04184926A (ja) * 1990-11-20 1992-07-01 Fuji Electric Co Ltd 絶縁膜のプラズマエッチング方法
JPH04323823A (ja) * 1991-04-23 1992-11-13 Sony Corp ドライエッチング方法
JP3104298B2 (ja) * 1991-05-30 2000-10-30 ソニー株式会社 ドライエッチング方法
KR100324792B1 (ko) * 1993-03-31 2002-06-20 히가시 데쓰로 플라즈마처리장치
KR0171060B1 (ko) 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
US5565036A (en) * 1994-01-19 1996-10-15 Tel America, Inc. Apparatus and method for igniting plasma in a process module
US5512130A (en) * 1994-03-09 1996-04-30 Texas Instruments Incorporated Method and apparatus of etching a clean trench in a semiconductor material
US6127277A (en) * 1996-07-03 2000-10-03 Tegal Corporation Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135029A (ja) * 2004-11-04 2006-05-25 Sharp Corp ドライエッチング装置
JP2006345001A (ja) * 2006-09-08 2006-12-21 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
EP0925605A4 (en) 2003-11-05
EP0925605A1 (en) 1999-06-30
WO1998000859A1 (en) 1998-01-08
CN1148789C (zh) 2004-05-05
CN1227668A (zh) 1999-09-01
US6492280B1 (en) 2002-12-10
CA2259972A1 (en) 1998-01-08

Similar Documents

Publication Publication Date Title
JP2000514600A (ja) 半導体ウェーハーをエッチングするための方法及びその装置
US6037264A (en) Method for removing redeposited veils from etched platinum
US6323132B1 (en) Etching methods for anisotropic platinum profile
US6482745B1 (en) Etching methods for anisotropic platinum profile
US6254792B1 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
US7241683B2 (en) Stabilized photoresist structure for etching process
US6127277A (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
KR19980080224A (ko) 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법
JP2000315685A (ja) 高アスペクト比開口部の反応性プラズマエッチクリーニング
JP2002537653A (ja) 異方性プロファイルのためのイリジウムエッチング方法
KR100537231B1 (ko) 반도체웨이퍼식각방법및장치
JP5924941B2 (ja) プラズマ処理方法
JP4123620B2 (ja) 配線形成法
JPH06295993A (ja) ドライエッチング方法
TW509973B (en) Process of removing residue after via etching
JPH113881A (ja) アッシング方法及び装置
WO2026074986A1 (ja) 基板処理方法、エッチング装置及び電子デバイス
JP2001044182A (ja) ポリシリコン層のプラズマ・エッチング方法
KR20020009696A (ko) 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법
KR20010045959A (ko) 고유전체 캐패시터의 전하저장전극 형성방법
JP2003526194A (ja) 集積回路導体の形成方法
JP2001339053A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080110

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090721

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090729