JP2000514958A - シリコンゲルマニウム半導体デバイスとその製造方法 - Google Patents

Abstract

(57)【要約】 トンネルダイオード(23)を有する半導体デバイスは、特に様々なアプリケーションに適している。このようなデバイスは、２個の隣接する両伝導型の半導体領域(2、3)を有していて、これらの半導体領域は、それらの間のブレークダウンがトンネリングによって伝導状態をもたらすことを可能にする高いドーピング濃度を有している。既知のデバイスの欠点は、電流-電圧特性がいくつかのアプリケーションに対してはまだ十分に急峻でないことである。本発明のデバイスでは、接合(23)に隣接している半導体領域(2、3)の部分(2A、3A)はシリコンとゲルマニウムの混晶を有する。驚くべきことに、ドーパントの量が領域(2、3)以外の部分を形成する間に供給されるドーパントと同量であると、リンとホウ素の両方のドーピング濃度が実質的に増加することが判明した。トンネル効率は、この結果、そして当該部分(2A、3A)の減少したバンドギャップとのために、実質的に改良されている。本発明のデバイスは、順方向と逆方向の両方ではるかに急峻な電流-電圧特性を有する。これは、トンネルpn接合(23)が２個の従来のダイオード、例えば、pnまたはpinダイオード、の間の遷移として使用され、積み重ねられた一体として使用されかつ本発明により一回のエピタキシャル成長で形成することができる、魅力的なアプリケーションの可能性をもたらす。トンネル接合(22)に隣接している部分(2A、3A)は、厚さ5〜30mmで、10〜50at%のゲルマニウムを含有することが望ましい。ドーピング濃度は、6 x 10¹⁹または10²⁰at/cm³以上にすることができる。本発明は、本発明のデバイスを製造する簡単な方法にも関する。これは、550℃と800℃の間の温度で行われることが望ましい。

Description

【発明の詳細な説明】 シリコンゲルマニウム半導体デバイスとその製造方法 技術分野 本発明は、半導体基板を有する半導体基体と、第二接続導体が設けられている 第一導電型と逆の第二導電型の第二半導体領域に隣接する第一接続導体が設けら れている第一導電型の第一半導体領域とを有し、前記第一半導体領域と前記第二 半導体領域の両方のドーピング濃度が、前記第一および前記第二半導体領域の間 の前記pn接合がトンネル接合を形成するほど高い、半導体ダイオードを有するデ バイスに関する。本発明は、このようなデバイスを製造する方法にも関する。 背景技術 このようなデバイスは、1969年、John Wiley & Sons刊、S.M．Sze著、Physics of Semiconductor Devices、第150-151頁により公知である。このようなデバイ スは、順および逆方向の両方で急峻な電流-電圧特性を有するので、超短波の増 幅および高速スイッチングのようなアプリケーションで良く使用されている。こ の既知のデバイスの欠点は、特に、逆特性がいくつかのアプリケーションに対し ては未だ十分に急峻でない点である。 発明の開示 本発明の目的は、改良された、すなわち、より急峻な順方向特性を有しかつ特 に改良された逆特性を有するデバイスを提供することにある。本発明は、このよ うなデバイスの簡単でかつ信頼性のある製造方法も提供する。 この目的のために、第一パラグラフで述べた種類のデバイスにおいて本発明が 特徴とする点は、前記接合に隣接している前記第一および前記第二半導体領域の 部分がシリコンとゲルマニウムの混晶を有することである。本発明は、第一に、 シリコンとゲルマニウムの混晶はシリコンよりバンドギャップが小さく、かつバ ンドギャップが小さくなるとトンネル確率が増加すること、つまり、電流-電圧 特性がより急峻になるとの認識に基づいている。本発明は、さらに、シリコンと ゲルマニウムの混晶の場合、シリコンの場合よりもより高いｎドーピングとより 高いｐドーピングが可能になると言う驚異的な認識に基づいている。これは、接 合のｎ側でより多くのドーパント原子、例えば、リン原子、を格子に導入するこ とができるという事実と、接合のｐ側でドーパント原子、例えば、ホウ素原子が より低いモビリティを有しているという事実にほとんど起因していて、これによ りより高い最大濃度の、より急峻なドーピングプロフィールを形成させることが できる。この結果、トンネル接合の両側における電荷担体の最大濃度は、純粋な シリコンにおけるトンネル接合のケースよりも大になる。これにより、トンネル 効率も増加する。本発明のデバイスは、非常に急峻な順・逆特性（逆特性の方が 順特性よりも急峻である）を有していることが判明した。これは、トンネルpn接 合が、２個の通常のダイオード（例えば、積み重ねて使用されるpnまたはpinダ イオード）の間の接合として使用されるデバイスの魅力的なアプリケーションの 可能性を開くことになる。このようなスタックは、コンタクト金属を有するディ スクリートダイオードを各々積重ねる代わりに、一回のエピタキシャル成長プロ セスで製造できる。これにより急峻な電流-電圧特性の別の重要な利点は、散逸( dissipation)が減少するので、本発明のデバイスが従来のデバイスより長い製品 寿命を有することである。 本発明のデバイスの好ましい実施例では、前記トンネル接合に隣接している前 記第一および前記第二半導体領域の部分が、5-30nmの厚みを有しかつ10-50at%の ゲルマニウムを含有している。これにより、顕著な結果が得られた。このように して、当該部分が27nmの厚さで、25at%のゲルマニウムを含有するデバイスが実 現された。このデバイスの場合、トンネルpn接合を流れる電流密度は、順方向で 0.3Vに対し1A/cm²で、1Vに対し30A/cm²である。逆方向での測定値は、それぞれ 、10A/cm²と80A/cm²となった。必要な多数電荷担体の濃度は、少なくとも約５ｘ 10¹⁹である。当該部分の厚みとゲルマニウム含有量は、ゲルマニウムとシリコン の格子定数の違いから発生する機械的ストレスが、致命的な断層ディスロケーシ ョンを発生させることがないように選択されるのが望ましい。このことは、当該 部分の総厚みと格子定数の相対的差の積が、およそ30nm%以 下となるように選択されなければならないことを意味する。 本発明の半導体素子の非常に魅力的な実施例が特徴とする点は、追加された半 導体領域が、前記第一半導体領域と前記第一接続導体との間または第二半導体領 域と前記第二接続導体との間に存在し、前記トンネルpn接合が逆バイアスされる ときに順方向にバイアスされ、かつ前記第一および前記第二半導体領域と同一の 特性を有しかつ追加されたトンネルpn接合を形成している２個の追加された半導 体領域により互いに分離されている、1個または数個の追加されたトンネルpn接 合を形成している点である。このようなダイオードのスタックは、高電圧のスイ ッチングダイオードの使用に特に適している。ここでは、必要な総降伏電圧とそ れぞれの個々のダイオードの降伏電圧から、追加されたpn接合の適切な数が決定 される。これは、どんな整数（例えば、1〜10の数）でも良い。追加されたpn接 合の各対の間に存在するトンネルpn接合により、このダイオードのスタックは、 顕著な電流-電圧特性を有する。本発明により、一回のエピタキシァルデポジシ ョン工程で、(トンネルダイオードを含む)すべてのダイオードを順次に形成する ことが出来ることは、非常に重要である。これは製造を簡素化する。 このようなスタックの最下位の半導体領域と最上位の半導体領域は、コンタク ト領域として機能し、この目的に適する高いドーピング濃度を有する。各個別の pn接合の降伏電圧は、自由に選択できる。高い降伏電圧が必要であるならば、追 加されたpn接合はi-領域を有していても良い。 第一半導体領域の導電型には、ｐ型導電型を選択することが望ましい。これに より、非常に急峻な階段接合が得られる。これは非常に望ましいことである。こ の現象は、ｎ型ドーパント（例えば、PまたはAs）が表面で分離する傾向にある ことに起因する。 第一導電型の第一半導体領域が、半導体基板を有するシリコン半導体本体に形 成されていて、かつそれに第一接続導体が設けられていて、第一領域に対向する 第二導電型の第二半導体領域が、前記第一半導体領域に隣接するように形成され ていて、かつそれに第二接続導体が設けられていて、前記第一および前記第二半 導体領域の両方のドーピング濃度が、前記第一および前記第二半導体領域の間の pn接合がトンネル接合を形成するように高く選択されている、半導体ダイオー ドを有する半導体素子の製造方法が特徴とする点は、前記接合に隣接している前 記第一および前記第二半導体領域の部分がシリコンとゲルマニウムの混晶によっ て形成されていることである。本発明のデバイスは、このような方法によって簡 単に得られる。 追加された半導体領域は、前記第一半導体領域と前記第一接続導電体との間、 または前記第二半導体領域と前記第二接続導電体との間に形成され、前記トンネ ルpn接合が逆バイアスされるとき順バイアスされ、かつ前記第一および前記第二 半導体領域と同一の特性を有しかつ追加されたトンネル接合を形成している2個 の追加された半導体領域により互いに分離されている、1個または数個のpn接合 を形成していることが望ましい。このようにして、上述したダイオードのスタッ クを有するデバイスは、エピタキシャルCVD（Chemical Vapor Deposition）プロ セス処理により得るのが望ましい。ドーピングのプロフィールが非常に急峻であ るのが望ましいのみならずその状態が維持されることが望ましいとの言う理由と 、プロフィールの必要な厚みが非常に小さいとの理由から、半導体領域は、低温 度(例えば、550‐800℃)で形成されるのが望ましい。このような低い成長温度も 、本発明に貢献している。何故ならば、容易に理解できるように、本発明によれ ばより多くのドーピング元素が、通常のより高い成長温度の場合よりも低温で格 子に導入されるからである。 図面の簡単な説明 本発明が、図面により２つの実施例を参照してより詳細に説明される。 第１図は、本発明のデバイスの第一実施例を厚み方向に垂直な断面図で線図的 に示す。 第２図は、第１図のデバイスの厚みの関数としての組成を線図的に示す。 第３図は、第１図のデバイスと従来のデバイスのトンネルpn接合の電圧(V)の 関数としての電流密度(j)を線図的に示す。 第４図は、本発明のデバイスの第二実施例の厚み方向に垂直な断面図である。 これらの図は、線図的に描かれていて、実際の寸法通りには描かれていない。特 に、厚み方向の寸法は、理解しやすいようにに誇張されている。原則として、同 じ導電型の半導体領域は同じ方向のハッチングにより示されている。 発明を実施するための最良の形態 第１図は、本発明のトンネルダイオードを有するデバイスの第一実施例の厚み 方向に垂直な断面図を線図的に示したものである。このデバイスは、アンチモン がn⁺⁺にドープされ、その抵抗率が6-20ｍΩcmである基板を有するシリコン基体1 0を有する。半導体基体10は、（この場合基板１に設けられた）第一接続導体21 が設けられている第一導電型（ここではｎ型）の第一半導体領域２を有している 。第一導電型と逆の第二導電型（p型）の半導体領域３は、前者に隣接し、かつ これには第二接続導体31が設けられている。第一および第二半導体領域2、3の両 方のドーピング濃度は高いので（この場合、リンとほホウ素が各々1.2 x 10¹⁹at /cm³）、それらの間のpn接合22はトンネル接合22である。 本発明によると、接合22に隣接している第一および第二半導体領域２、３の部 分2A，3Aは、シリコンとゲルマニウムの混晶を有する。本発明は、第一に、シリ コンとゲルマニウムの混晶は、シリコンより小さいバンドギャップを有しかつバ ンドギャップが小さいと、トンネル確率が増大するので、電流-電圧特性がより 急峻になり、このことがトンネルダイオードの多くのアプリケーションにおいて 望ましいとの認識に基づいている。本発明は、さらに、シリコンとゲルマニウム の混晶は、特に前述したリンとホウ素の不純物に対して、シリコンの場合より高 いｎ型ドーピングと高いｐ型ドーピングの両方を可能にすると言う驚異的な認識 に基づいている。このことは、リンの場合ドーパント原子を格子に増強導入する ことに起因し、かつホウ素の場合、主にドーパント原子のモビリティが減少する ことに起因する。これにより、高い最大濃度を有する急峻なドーピングプロフィ ールが得られる。この結果、電荷担体の最大濃度は、トンネル接合の両側で純粋 シリコンにおけるトンネルダイオードの場合よりも大となる。トンネル効率も、 これによって増加する。 組成(C)が第１図のデバイスの厚み(d)の関数として線図的に示されている第2 図は、接合22に隣接する第一および第二半導体領域２，３の部分2A，3Aでドーピ ング濃度が増加していることを示す。曲線26は、ゲルマニウムの濃度勾配を 示す。トンネル接合22は、このプロフィール26の中心に存在し、第１図のデバイ スの上面から測定しておよそ380nmの厚みを有する。曲線27と28は、それぞれ、 ホウ素とリンのプロフィールである。トンネル接合22に隣接して、約7 x 10¹⁹at /cm³まで２つの濃度が増加している状況が明確である。第２図の測定には、SIMS (Secondary Ion Mask Spectrometry)が使用された。トンネル接合22の反対側に 存在するリン原子も、ホウ素濃度の増加に貢献していることが注目される。 本発明のデバイスは、非常に急峻な順方向特性とそれよりさらに急峻な逆特性 を持っていることが判明した。これは、トンネルpn接合22が、積み重ねられた一 体として使用される２個のスイッチングダイオード、例えば、pnまたはpinダイ オード、の間の変移領域に使用される魅力的なアプリケーションの可能性をもた らす。このようなスタックは、各々コンタクト金属が設けられている個々のディ スクリートダイオードを一緒に積重ねることに代えて一回のエピタキシャル成長 プロセスで製造することが出来る。 電流密度(j)が、既知のデバイスと第１図のデバイスのトンネルpn接合22の両 端の電圧(V)の関数として線図的に示されている第３図は、本発明のこの特徴を 示す。曲線36、37は、第１図のデバイスの逆方向と順方向の特性を表す。曲線38 、39は、同じ構造と寸法を有するが、ゲルマニウムを含まない第１図のデバイス と同等なデバイスの特性曲線を示す。第３図は、本発明のデバイスが、特に低電 圧（例えば、0.3V）で、既知のデバイスよりはるかに良好な逆および順方向特性 をもつことを示す。本発明のデバイスで達成することができる電流密度は、逆お よび順方向で100A/cm²の値に迫る。 トンネル接合22に隣接している第一および第二半導体領域2、3の部分3A，2Aは 、5-30nmの間にある厚みと10-50at%の間にあるゲルマニウム含有量を有すること が望ましい。この実施例の場合、当該厚みはおよそ27nmで、ゲルマニウム含有量 はおよそ25at%である。トンネル接合22の測定されたキャパシタンスは、約5.2 x 10⁵pF/cm²であった。これは、空乏層の厚みが20nmであることを示す。これは、 ゲルマニウムを含んでいる部分2A，3Aと半導体領域２，３のそれ以外の部分とで 、各々、約6 x 10¹⁹at/cm³と10¹⁹at/cm³の上述したドーピ ング濃度への完全な階段状遷移が行われるとした場合の空乏層の厚みの期待値約 15nmにかなり良く対応している。100A/cm²以上のトンネル電流を実現するには約 10nm以下の空乏層が必要であるが、これは本発明のデバイスにより達成可能であ る。 第１図のデバイスは以下のように製造される。先ず、直径６インチ、厚さ675 μｍの(100)シリコンから形成されている基板上に、多くの半導体層が温度700℃ の大気圧CVDプロセスで連続して形成される。この温度での成長速度は、約1-20n m/分である。最初に、厚さ100nmの、リンがドープされたｎ型単結晶のシリコン エピタキシャル層２が形成される。25%のゲルマニウムが加えられた厚さ27nmの シリコン層2Aが、その上に設けられる。気体相におけるリンの含有量は、シリコ ン層の生成の場合のそれに等しく、約２ppmである。次いで、25%のゲルマニウム を有する厚さ27nmのシリコン層3Aが形成され、そして約２ppmのジボランを有す る気体相のもとでホウ素がドープされ、ｐ型となる。最後に堆積されたエピタキ シャル層は、厚さ200nmのシリコン層３である。気体相におけるホウ素の含有量 は、変わらない。基板１の下側には、アルミニウムによる金属処理が行われ、半 導体基体10の上側には、75nmのチタニウムの金属層と、チタニウム窒化物の薄層 と、その金属層が写真製版によってパターン化されているアルミニウム層とが、 設けられる。上述の層２、2A、3Aおよび３と基板の小さい部分１とからなる丸い メサが、シリコンをエッチする通常のエッチング剤によりエッチされる。各メサ は、10⁴μｍ²の表面積を有する。メサの側部側は、ガラス、例えば、TEOS(Tetra Ethyl Ortho Silicate)によって不動態化される。基板１が隣接するメサの間で かつ２つの互いに垂直な方向にソーイングされた本発明の各デバイスが得られる 。 第４図は、最終的に、本発明のデバイスの第二実施例の厚み方向に垂直な断面 図を線図的に示す。この半導体基体10は、第一半導体領域２と第一接続導体21と の間（本実施例）および第二半導体領域３と第二接続導体31との間に半導体領域 ２，2A，3A，３を有するのみならず、さらに追加された半導体領域４，５をも有 する。これらの追加された半導体領域４，５は、トンネルpn接合22が逆バイアス されると順方向にバイアスされる１個または数個のpn接合（本実施例では ３個のpn接合23）を形成し、かつそれらは第一および第二半導体領域２，３と同 一の特性を有し、追加されたトンネルpn接合24を形成している２個の追加された 半導体領域６，７により互いに分離されている。本実施例の場合も、基板１はｎ 導電型である。ここで領域２，５，６はｐ導電型を有し、かつ領域３，４，７は ｎ型導電型を有し、かつ領域４，５のドーピング濃度は領域２，５，３，６，７ のドーピング濃度よりも低い。このスタックの両端には、ｐとｎ導電型の領域８ ，９が存在し、これらは、共に約10¹⁹at/cm³の高いドーピング濃度を有し、コン タクト領域として機能する。領域４，５は、10¹⁵〜10¹⁹at/cm³の比較的低いドー ピング濃度を有する。 ダイオード23のこのようなスタックは、高電圧スイッチングダイオードとして 使用するのに特に適している。ここで、追加するpn接合の数は、必要とされる総 降伏電圧とそれぞれの個々のダイオードの降伏電圧によって決定される。これは 、いかなる整数、例えば、1〜10の数（本実施例の場合は3）でも良い。ダイオー ド23のこのようなスタックは、追加されたpn接合23の各対の間に存在するトンネ ルpn接合22，24により顕著な電流-電圧特性を有する。改良された電流-電圧特性 により、すべての（トンネルダイオード22、24を含む）ダイオード23を一回の成 長で形成することが可能となる、すなわち、全ての（追加された）半導体領域２ ，３，４，５，６，７，８，９をエピタキシァルの単結晶半導体領域２，３，４ ，５，６，７，８，９として形成することが可能になることは、非常に重要であ る。これにより、製造が簡素化される。この方法は、他の点では第一実施例の上 述した製造法と同様の方法で行われる。層２，2A，3A，３，６，6A，7A，７は、 第一実施例のように選択される。層４，５，８，９の厚みは、例えば1〜5μｍの 範囲にある。メタル層21，31とメサの寸法も第一実施例と同じである。ダイオー ド23の降伏電圧は、10〜100Vの範囲にある。 当業者には多くの修正と変更が本発明の範囲内で可能であるので、本発明は上 述した実施例に限定されない。従って、組成と厚みには、実施例で述べられたも の以外の様々な(半導体)領域または層を選ぶことが出来る。上述したものに代え てMBE(Molecular Beam Epitaxy)のような別の被着法を使用することも可能であ る。 本発明のデバイスは、１個のダイオードまたはダイオードのスタックより複雑 なデバイスであっても良い。特にトランジスタを有するIC(Integrated Circuits )のようなより複雑なデバイスが、本発明の１個またはいくつかのトンネルpn接 合を有するのが有利である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デ ボーア ウィーベ バルテルドゥ オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 スロテュブーム ヤン ヴィレム オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ 【要約の続き】 nダイオード、の間の遷移として使用され、積み重ねら れた一体として使用されかつ本発明により一回のエピタ キシャル成長で形成することができる、魅力的なアプリ ケーションの可能性をもたらす。トンネル接合(22)に隣 接している部分(2A、3A)は、厚さ5〜30mmで、10〜50at% のゲルマニウムを含有することが望ましい。ドーピング 濃度は、6 x 10¹⁹または10²⁰at/cm³以上にすることがで きる。本発明は、本発明のデバイスを製造する簡単な方 法にも関する。これは、550℃と800℃の間の温度で行わ れることが望ましい。

Claims (1)

1. 【特許請求の範囲】 １． 半導体基板(1)を有する半導体基体(10)と、第二接続導体(31)が設けられて いる第一導電型と逆の第二導電型の第二半導体領域(3)に隣接する第一接続導 体(21)が設けられている第一導電型の第一半導体領域(2)とを有し、前記第一 および前記第二半導体領域(2，3)の両方のドーピング濃度が、前記第一半導体 領域(2)および前記第二半導体領域(3)の間の前記pn接合がトンネル接合(22)を 形成するほど高い、半導体ダイオードを有する半導体デバイスにおいて、前記 接合(22)に隣接している前記第一半導体領域(2)と前記第二半導体領域(3)の前 記部分(2A，2B)がシリコンとゲルマニウムの混晶を有することを特徴とする半 導体ダイオードを有する半導体デバイス。 ２． 前記トンネル接合(22)に隣接している前記第一半導体領域(2)および前記第 二半導体領域(3)の部分(2A，3A)が、5-30nmの厚みを有しかつ10-50at%のゲル マニウムを含有していることを特徴とする請求項１に記載の半導体デバイス。 ３． 前記トンネル接合(22)に隣接している前記第一半導体領域(2)および前記第 二半導体領域(3)の前記部分(2A，3A)が、少なくとも、約5 x 10¹⁹at/cm³のド ーピング濃度を有していることを特徴とする請求項１または２に記載の半導体 デバイス。 ４． 追加された半導体領域(4，5)が、前記第一半導体領域(2)と前記第一接続導 体(21)との間または第二半導体領域(3)と前記第二接続導体(31)との間に存在 し、前記トンネルpn接合(22)が逆バイアスされるときに順方向にバイアスされ 、かつ前記第一および前記第二半導体領域と同一の特性を有しかつ追加された トンネルpn接合(24)を形成している２個の追加された半導体領域(6，7)により 互いに分離されている、１個または数個の追加されたpn接合(23)を形成してい ることを特徴とする請求項１、２、または３の何れかに記載の半導体デバイス 。 ５． 追加されたpn接合(23)を形成する追加された半導体領域(4，5)の一方がド ープされていないことを特徴とする請求項４に記載の半導体デバイス。 ６． 前記半導体領域(2，3，4，5，6，7，8，9)が、積層された単結晶エピタキ シャル半導体層(2，3，4，5，6，7，8，9)を有していることを特徴とする前記 請求項の何れかに記載の半導体デバイス。 ６． 前記第一半導体領域(2)がｎ導電型であることを特徴とする前記請求項の何 れかに記載の半導体デバイス。 ７． 第一導電型の第一半導体領域(2)が、半導体基板(1)を有するシリコン半導 体基体(10)に形成されていて、かつそれに第一接続導体(21)が設けられていて 、かつ第一導電型と逆の第二導電型の第二半導体領域(3)が、前記第一半導体 領域(2)に隣接するように形成されていて、かつそれに第二接続導体(31)が設 けられていて、前記第一半導体領域(2)および前記第二半導体領域(3)の両方の ドーピング濃度が、前記第一半導体領域(2)および前記第二半導体領域(3)の間 の前記pn接合(22)がトンネル接合(22)を形成するように高く選択されている、 半導体ダイオードを有する半導体デバイスの製造方法において、前記接合(22) に隣接している前記第一半導体領域(2)および前記第二半導体領域(3)の部分(2 A，3A)がシリコンとゲルマニウムの混晶により形成されていることを特徴とす る製造方法。 ９． 追加された半導体領域(4，5)が、前記第一半導体領域(2)と前記第一接続導 体(21)との間または第二半導体領域(3)と前記第二接続導体(31)との間に形成 され、前記トンネルpn接合(22)が逆バイアスされるときに順方向にバイアスさ れ、かつ前記第一および前記第二半導体領域と同一の特性を有しかつ追加され たトンネルpn接合(24)を形成している２個の追加された半導体領域(6，7)によ り互いに分離されている、１個または数個の追加されたpn接合(23)を形成して いることを特徴とする請求項８に記載の製造方法。 １０． 前記半導体領域(2，3，4，5，6，7，8，9)が、単結晶半導体層(2，3，4 ，5，6，7，8，9)がエピタキシにより積層され、かつ550℃と800℃の間の温度 が、前記半導体層(2，3，4，5，6，7，8，9)が形成される際の温度として選択 されて形成されることを特徴とする請求項８または９に記載の製造方法。