JP2000516396A - 線形な電流・電圧特性を備えた半導体部品 - Google Patents

Abstract

(57)【要約】 座標原点を通る線形な電流・電圧特性を有し、および双方向構造体と付加的に組み合わされた、半導体デバイスが開示される。典型的なデバイスは、ｐ⁺形不純物が添加された基板１０の上に酸化物層２０が備えられる。この酸化物層の上に、ｎ形ドリフト領域３０が作成される。このｎ形ドリフト領域３０は、縦型のｎ形ドリフト領域を形成する。このｎ形ドリフト領域はその端部のおのおのにおいて、少量の不純物が添加されたｐ形ウエル３２を有する。このｐ形ウエル３２は、多量の不純物が添加されたｐ⁺形半導体材料を備えた部分３１を有する。この部分３１は、ソース電極またはドレイン電極３５のいずれかに対する接触体を構成するであろう。ｐ形ウエル３２のおのおのはｎ⁺形領域３３をさらに加えて有し、および前記ｐ形ウエルの上にゲート電極３４をさらに加えて有する。このことによりｎ⁺形不純物が添加された領域３３が、ゲート電極とドレイン電極との間またはゲート電極とソース電極との間のそれぞれのｐ形ウエル３２の中に配置される。このようにして、共通のドリフト領域を備えた双方向２重ＤＭＯＳ構造体が作成される。

Description

【発明の詳細な説明】 線形な電流・電圧特性を備えた半導体部品 技術分野 本発明は、座標原点を通る線形な電流・電圧特性を得るために、ＳＯＩ（Sili con-On-Insulator、絶縁体の上のシリコン）ウエハの上の横型の絶縁されたゲー ト・バイポーラ・トランジスタ(ＬＩＧＢＴ、Lateral Insulated Gate Bipolar Transistor)の改良に関する。 発明の背景 図１は、ＳＯＩ（Silicon-On-Insulator）ウエハの上に配置された横型の絶縁 されたゲート・バイポーラ・トランジスタの横断面図である。図２は、この複雑 なデバイスの簡単な等価回路の図である。この複雑なデバイスは、２個の等価な 電界効果トランジスタと２個の接合トランジスタＴ１およびＴ２によって記述す ることができ、そしてこの場合にはさらにｐ形ウエルはＴ２に対するソース抵抗 器として作用する。このＬＩＧＢＴデバイスは、横型２重拡散金属・酸化物・半 導体（ＬＤＭＯＳ、Lateral Double-diffused Metal-Oxide-Semiconductor）ト ランジスタと同じであるように見える。ＬＤＭＯＳトランジスタは、ドリフト領 域と呼ばれている厚さが数ミクロンの少量の不純物が添加された材料によってド レイン接触体がチヤンネル領域から分離されている以外は、通常のＮＭＯＳトラ ンジスタと非常によく似ている。図３は、ＬＤＭＯＳデバイスの概要図である。 図３のＬＤＭＯＳデバイスは図１のデバイスによく似ているが、陽極と呼ばれる ｐ⁺形領域がｎ⁺形拡散領域によって置き換えられている。この場合のｎ⁺形拡散 領域はドレインと呼ばれる。オフ状態ではこのＬＤＭＯＳは、ｐ形ウエルとｐ形 基板とでもって形成される２個の逆バイアスされたｐｎ接合で高いドレイン電圧 を支えるために、このドリフト領域を用いることができる。この簡単な修正によ り、このデバイスの電流・電圧特性に関する動作特性に対して非常に大きな効果 が得られる。 オン状態では図１に示されたＬＩＧＢＴは、図３による等価なＬＤＭＯＳのオ ン抵抗値よりも５倍〜１０倍も小さなオン抵抗値を有する。このことは、抵抗値 が重要である応用に対して１つのさらに適切な選択を提供することができる。け れどもＬＩＧＢＴは１つの欠点を有している。それは陽極側におけるｐｎダイオ ードのために、小さな電流の時には抵抗値が非常に大きいということである。こ のために、もしトランジスタが小さな電流で動作するならば、この領域では機能 が非線形であることにより、歪みが生ずるであろう。 図４に示されているように、陽極接触領域にｎ⁺形拡散領域とｐ⁺形拡散領域と の両方を備えた、ＩＧＢＴデバイスとＤＭＯＳデバイスとを混合したデバイスを 設計することが可能である。この構成体は通常、短絡陽極ＬＩＧＢＴ(ＳＡ−Ｌ ＩＧＢＴ、Short-Anode LIGTB)と呼ばれる。閾値電圧よりも大きな正電圧がゲー トに加えられそして陽極には低い電圧が加えられる場合、このデバイスはＬＤＭ ＯＳデバイスと同じような電子電流を導電する。電流が一定の大きさである時、 ｐ⁺形領域に沿って発生する電圧降下は陽極／ドリフト接合を順方向に十分にバ イアスし、そして陽極は少数キャリア（ホール）をドリフト領域の中に注入する ことを開始する。これらの少数キャリアによりドリフト領域の導電率が変化し、 そしてこのデバイスは通常のＬＩＧＢＴのように動作する。したがってこのよう なデバイスは、ｎ形ドリフト領域の直列抵抗値が陽極ｐおよびｎ接合を大きな電 流において順方向にバイアスするまで、小さな電流においてＤＭＯＳの線形動作 を行い、そしてこのデバイスはＩＧＢＴの電流・電圧特性を示すであろう。した がって全体としての電流・電圧特性曲線は２個のかなり良好な線形部分を有する が、これらの線形部分の微分係数（傾斜）は全く異なるであろう。したがって、 この曲線の２つの傾斜部分の間で特性が遷移する部分が存在することになる。そ してこの遷移する部分において非線形性が現れ、そしてもちろん、歪みがなお生 ずるであろう。（このことに関するさらに詳細な説明は、例えばドナルド Ｒ． ディズニー（Donald R．Disney）名の文献「絶縁体の上のシリコン基板の中の横 型電力用デバイスの物理と技術(Physics and Techology of Lateral Power Devi ces in Silicon-On-Insulator Substrates)、電子工学科（Department of Elect rical Engineering）、スタンフォード大学、カリフォルニア、米国、１９９３ 年」のテクニカル・レポート第ＩＣＬ９３−０２０号に記載されている。 その他に、もしＳＯＩ材料の中の絶縁体の下の基板バイアス作用が変化するな らば、絶縁体とシリコンの界面における電荷キャリアの蓄積または欠乏によって ｎ形ドリフト領域の直列抵抗値が大幅に変化し、そしてその結果、デバイスの電 流・電圧特性が変化するであろう。またこのトランジスタは、ｐ⁺形陽極におい て最も高い電圧が想定されているので、交流条件の下で動作を保持しないであろ う。 電話システムのリレー機能のような応用では、座標原点を通る線形性と双方向 電圧サポートとの両方が要請される。 例えば、サットワインダ(Satwinder)およびワイ(Wai)名の１９９５年の米国特 許第5,382,535号は、「横型２重拡散ＭＯＳトランジスタの製造法（Method of f abricating performance Lateral Double-diffused MOS Transistor）」を開示 している。この特許は一種の対称性を示しており、そして通常ＲＥＳＵＲＦ（RE dused SURface Field(縮小された表面電界)を表す）と呼ばれている技術を用い ている。けれどもこの解決法は２個のソース接触体の間で中央に広がっているド レインを有している、すなわち１つの側のソースはドレインとしては用いられな く、そして逆の側もまた同じである。これは双方向型の解決法と考えることはで きなく、双方向動作を得るためにはこのような部品を対応するＬＤＭＯＳと直列 に接続しなければならないことを意味する。 発明の簡単な説明 本発明により、ＬＩＧＢＴの前記で説明した欠点を改善し、それにより電流・ 電圧特性に関して座標原点を通るように線形にし、しかしまた双方向構造体を表 し、このことは交流動作をも可能にするであろう。 本発明により、ＳＯＩウエハの上にＩＧＢＴの陽極の代わりにＤＭＯＳトラン ジスタ構造体が得られる。その最も基本的な形式では、陽極は陰極に対して対称 的であるであろう。 オン状態では、ＤＭＯＳトランジスタがオン状態にあるように、両方のゲート がバイアスされる。陽極側では、トランジスタの中の電圧降下がｐ形ウエル・ダ イオードを順方向にバイアスするまで、電流がまず第２トランジスタを流れ、そ してドリフト領域の導電率を変調することを開始し、それによりＬＩＧＢＴ電流 ・電圧（Ｉ−Ｖ）特性が与えられる。本来のトランジスタの対称性により、デバ イスが交流条件の下で動作することを可能にする。 改良された設計では、ドリフト領域の導電率の変調を改善するために、トラン ジスタの横形設計の中にｐ⁺形電極を備ることができる。また電圧ブレークダウ ンに対するオン抵抗値を最適化するために、ドリフト領域の均一でない不純物添 加を設計することができる。 図面の簡単な説明 本発明とその目的および利点は、添付図面を参照しての下記説明により最もよ く理解されるであろう。 図１は、ＬＩＧＢＴデバイスの横断面図。 図２は、ＬＩＧＢＴデバイスの等価回路図。 図３は、ＬＤＭＯＳトランジスタの横断面図。 図４は、短絡された陽極のＬＩＧＢＴデバイスの横断面図。 図５は、本発明による双方向ＩＧＢＴデバイスの横断面図。 図６は、本発明による双方向ＩＧＢＴデバイスの部分横断面図。 例示された実施例の詳細な説明 図５および図６は、本発明による構造体を示した図である。この構造体は、Ｓ ＯＩウエハの上のＩＧＢＴの陽極に代わりにＤＭＯＳトランジスタを備えている 。その最も基本的な実施例では、図５に明確に示されているように、陽極は陰極 に対して完全に対称的である。 双方向構造体と組み合わせて座標の原点を通る線形な電流・電圧特性を有する 図５の半導体デバイスは、図示された実施例では、ｐ^-形の不純物が添加された 基板の上に酸化物層を有する。この酸化物層の上に、ｎ形ドリフト領域が作成さ れる。このｎ形ドリフト領域は縦型のｎ形ドリフト領域を形成する。このｎ形ド リフト領域はその両端部に、ｐ⁺形の不純物が添加された半導体材料のｐ形ウエ ルを有する。これらのｐ形ウエルのおのおのは、さらにそれに加えてｎ⁺形領域 を有する。これらのｎ⁺形領域は、ソース電極またはドレイン電極のいずれかを 構成するであろう。さらにそれに加えて、ｐ形ウエルの上にゲート電極が作成さ れる。このことにより、チヤンネル領域の中の電流を制御する電界効果構造体が 得られる。このようにして、共通のドリフト領域を備えた双方向２重ＤＭＯＳ構 造体が得られる。 出発の材料として、基板１０と、絶縁体層２０と、半導体上部層３０とで構成 されるＳＯＩ材料を用いることができる。基板１０は、厚さが１０μｍ〜１００ ０μｍでありそして少量の不純物が添加されたまたは多量の不純物が添加された シリコン基板であることができる。この基板はまた、二酸化シリコン、サファイ ア、ダイアモンド、またはこれらと同等の材料で構成される絶縁体であることも できる。図示されている実施例の絶縁体２０は、厚さが０．１μｍ〜１０μｍの 二酸化シリコンであることができる。またはそれとは異なってこの絶縁体は、基 板１０それ自身と同じ種類の材料であることができる、すなわち二酸化シリコン 、サファイア、ダイアモンド、またはこれらと同等の材料であることができる。 上部層３０は、厚さが０．１μｍ〜３０μｍでありそして少量の不純物が添加さ れたシリコン層であることが好ましい。 図示されている部品は、先ず、上部層３０の上に薄い保護酸化物を成長するま たは沈着することにより作成することができる。その後、この上部層３０の中に 正しい基本的添加不純物量が得られるように、ｎ^-形不純物添加基板の注入が行 われる。注入される添加不純物量は１０¹¹ｃｍ^-2〜１０¹³ｃｍ^-2の程度であるこ とができる。その後で焼鈍しが行われた後、フォトリソグラフィの方法で定めら れたパターンを通して注入を実行することにより、ｐ⁺形領域３１を作成するこ とができる。その適切な添加不純物量は１０¹⁴ｃｍ^-2〜１０¹⁶ｃｍ^-2であるであ ろう。このｐ⁺形領域は、ｐ形ウエル領域３２と良好な接触を得るのにとりわけ 必要である。この実施例では、ｐ形ウエル領域３２は後の段階で定められる。リ ソグラフィ・パターンを定められた材料が除去された後、それに続いて行われる 焼鈍しにより、図５に示されているように、ｐ⁺形領域３１が埋め込まれた絶縁 体に達するまで下方に駆動されるであろう。けれども、このことは必ずしも必要 ではなく、そして上部層３０が厚い場合には実行するのが実際には困難であるで あろう。 上部層およびｐ⁺形領域３１の基本的添加不純物量が定められた後、保護用酸 化物を除去することができる。その後上部層３０の上に、ゲート酸化物およびゲ ート材料をそれぞれ成長するまたは沈着することができる。図示されている実施 例のゲート酸化物の厚さは、５０オングストローム〜１０００オングストローム の程度であることができるであろう。ゲート材料は、厚さが０．１μｍ〜１μｍ でありそして多量の不純物が添加された多結晶シリコンであることができるであ ろう。その後に行われるリソグラフィ・パターンの方法を用いて、ドレイン側と ソース側との両方のゲート構造体をエッチングにより定めることができる。ゲー トの適切な長さは０．２μｍ〜５μｍであることができるであろう。 さらにそれに加えてリソグラフィ・パターンを用いることにより、１０¹¹ｃｍ^-2 〜１０¹⁴ｃｍ^-2の程度の添加不純物の注入を行うことによりｐ形ウエル３２が 付加されるであろう。このパターンは、ゲート構造体の１つの端部３６に対して 制御されるように定められる。（このような端部は、図６の点線３６により示さ れている。）その後に行われる焼鈍しでは、チヤンネル長が横方向の拡散により （ゲート構造体の下でｐ形ウエルがどのような距離にまで達するかにより）定め られるであろう。同様の方式で、ドレイン側およびソース側のそれぞれにおいて ｎ⁺形領域３３が定められ、そして熱処理が行われるであろう。この時、点線で 境界が定められているｐ形ウエル３２は、図５および図６に示されているように 、多量の不純物が添加されたｐ⁺形領域３１および少なくとも１つのｎ⁺形領域を 有することに注目されたい。 ドリフト領域の長さ（ソースとドレインとの間の距離）は、この部品が受け取 るべき電圧の大きさおよびこの部品により許容される電圧の大きさにより決定さ れる。与えられた長さのドリフト領域が受け取ることができる電圧をさらに改良 するために、電界の分布がソースからドレインまでできるだけ均一になるように 、添加不純物の横方向に変化した分布を用いることができる。すべての他の添加 不純物に対しても、横方向に変化した添加不純物分布を同様の方式で定めること ができる。 さらに別の実施例では、ドリフト領域には不純物が均一に添加されるのではな く、不純物添加濃度がソースからデバイスの中心に向かって増大し、そして次に ドレインに向かって再び減少する。このような均一でないドリフト領域をさらに 簡単に製造するために不純物添加を階段的に行い、そしてソースからまたはドレ インから横方向に見てそれぞれ中心に向かって階段的に不純物濃度を増加させる ことができる。 部品を完成するためにその後に行われる段階は、接触用の孔やメタライゼーシ ョンおよび不動態化に対して標準的な段階をおこなうことである。 電流・電圧特性が座標原点を通って線形であることを表す性能に加えて、開示 された部品が有するこの他の利点は、このデバイスのその双方向的構造体により 、ソースおよびドレインを有するＤＭＯＳデバイス、またはドリフト領域を制御 するための第１ゲートとバイアス電圧により動作モードを定めるための第２ゲー トとを用いることによる陰極および陽極を備えたＩＢＧＴデバイス、のいずれか として動作するようにこのデバイスを制御することができることである。 当業者には容易に理解されるように、本発明の範囲内において、本発明の概念 によるデバイスに種々の変更および修正を行うことができる。本発明の範囲は請 求項によって定められる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ， ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ， ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ 【要約の続き】 れる。

Claims (1)

1. 【特許請求の範囲】 １． 基板の上に絶縁体層を有し、および前記絶縁体層の上にｎ形ドリフト領 域を有し、および前記ｎ形ドリフト領域の端部のおのおのに少量の不純物が添加 されたｐ形領域が作成されてそれによりｐ形ウエルが形成され、および前記ｐ形 ウエルの中に多量の不純物が添加されたｎ⁺形領域が作成されてそれによりソー ス領域およびドレイン領域が形成され、および前記ｐ形ウエルがｐ⁺形に不純物 が添加された半導体材料の少なくとも１つの部分をさらに有し、および前記ｐ形 ウエルの上にゲート電極を付加して有し、およびｎ⁺形に不純物が添加された半 導体材料の１個または複数個の前記部分がゲート電極とドレイン電極との間また はゲート電極とソース電極との間のそれぞれの前記ｐ形ウエルの中に配置され、 それにより共通のドリフト領域を備えた双方向２重ＤＭＯＳ構造体が形成される 、双方向構造体と組み合わせて座標原点を通る線形な電流・電圧特性が得られる 半導体デバイス。 ２． 請求項１記載の半導体デバイスにおいて、前記基板がｎ形不純物が添加 されたシリコン基板またはｐ形不純物が添加されたシリコン基板である、前記半 導体デバイス。 ３． 請求項１記載の半導体デバイスにおいて、前記基板が絶縁体である、前 記半導体デバイス。 ４． 請求項１記載の半導体デバイスにおいて、前記基板が酸化物絶縁体であ る、前記半導体デバイス。 ５． 請求項１記載の半導体デバイスにおいて、少数キャリアの注入を改善す るために、ソース側およびドレイン側のそれぞれのｐ形ウエルの中の一定の領域 において前記ｐ⁺形不純物添加半導体材料が前記ドリフト領域に全面的に到達し ている、前記半導体デバイス。 ６． 請求項１記載の半導体デバイスにおいて、前記ドリフト領域に不純物が 均一に添加されているのではなくて、ソースまたはドレインからそれぞれ見てデ バイスの中央に向かって添加不純物濃度が増大し、およびこのドリフト領域の中 央から見てソースまたはドレインのそれぞれに向かって添加不純物濃度が減少す る、前記半導体デバイス。 ７． 請求項６記載の半導体デバイスにおいて、前記ドリフト領域の不純物添 加がソースまたはドレインからそれぞれ見て中央に向かって階段的に増大する、 前記半導体デバイス。