JP2001237266A - 半導体チップ及びその実装方法 - Google Patents
半導体チップ及びその実装方法Info
- Publication number
- JP2001237266A JP2001237266A JP2000045689A JP2000045689A JP2001237266A JP 2001237266 A JP2001237266 A JP 2001237266A JP 2000045689 A JP2000045689 A JP 2000045689A JP 2000045689 A JP2000045689 A JP 2000045689A JP 2001237266 A JP2001237266 A JP 2001237266A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- electrode
- ferromagnetic material
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 微小な半導体チップを効率よく又歩留まりよ
く基板の所望の位置に実装できる半導体チップ及びその
実装方法を提供する。 【解決手段】 基板８への接合面を含む一部が強磁性体
またはフェリ磁性体（ソフト材強磁性体４，ハード材強
磁性体５）で構成された半導体チップ１を基板８の電極
９との間の磁気的吸引力により基板上に吸着して接合す
る。
く基板の所望の位置に実装できる半導体チップ及びその
実装方法を提供する。 【解決手段】 基板８への接合面を含む一部が強磁性体
またはフェリ磁性体（ソフト材強磁性体４，ハード材強
磁性体５）で構成された半導体チップ１を基板８の電極
９との間の磁気的吸引力により基板上に吸着して接合す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップ及びそ
の実装方法に関する。より詳しくは、基板電極に半導体
チップを接合する半導体チップの実装方法に関するもの
である。
の実装方法に関する。より詳しくは、基板電極に半導体
チップを接合する半導体チップの実装方法に関するもの
である。
【０００２】
【従来の技術】ディスプレイ用の発光素子等の半導体チ
ップを基板に実装する場合、所定面積の基板面に効率よ
く且つ歩留まりよく実装する必要があり、またコスト面
も考慮する必要がある。また、半導体チップの微小化に
より、実装の際のハンドリングも困難になってきてい
る。そこでこのような点に効果的に対処できる半導体チ
ップ構造やその実装方法が求められている。
ップを基板に実装する場合、所定面積の基板面に効率よ
く且つ歩留まりよく実装する必要があり、またコスト面
も考慮する必要がある。また、半導体チップの微小化に
より、実装の際のハンドリングも困難になってきてい
る。そこでこのような点に効果的に対処できる半導体チ
ップ構造やその実装方法が求められている。
【０００３】従来の半導体チップ実装方法が、米国特許
第５５４５２９１号、同第５８２４１８６号、同第５９
０４５４５号、特表平９−５０６７４２，特開平９−１
２０９４３等に開示されている。これらに記載された実
装方法は、半導体チップにテーパを設けて上下を定め、
基板の窪みに埋め込む方法である。この際、水やアルコ
ールなどの溶液中に半導体チップを混ぜスラリー状にし
て、これを基板上に流している。
第５５４５２９１号、同第５８２４１８６号、同第５９
０４５４５号、特表平９−５０６７４２，特開平９−１
２０９４３等に開示されている。これらに記載された実
装方法は、半導体チップにテーパを設けて上下を定め、
基板の窪みに埋め込む方法である。この際、水やアルコ
ールなどの溶液中に半導体チップを混ぜスラリー状にし
て、これを基板上に流している。
【０００４】別の従来の半導体チップの実装方法とし
て、静電力により集積回路を基板上に組付ける方法が米
国特許出願第０７／９０２９８６号に記載されている。
この方法は、静電力により粒子を振動させ、位置エネル
ギーが最小になる状態で半導体チップを配列するもので
ある。
て、静電力により集積回路を基板上に組付ける方法が米
国特許出願第０７／９０２９８６号に記載されている。
この方法は、静電力により粒子を振動させ、位置エネル
ギーが最小になる状態で半導体チップを配列するもので
ある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記半
導体チップにテーパを設ける方法では、チップ外形が数
百μｍ程度までの構造では歩留まりは十分大きいが、数
十μｍからそれ以下の寸法のものでは歩留まりが低下し
て実用化には問題がある。
導体チップにテーパを設ける方法では、チップ外形が数
百μｍ程度までの構造では歩留まりは十分大きいが、数
十μｍからそれ以下の寸法のものでは歩留まりが低下し
て実用化には問題がある。
【０００６】また、上記従来の静電力を用いる方法で
は、粒子を静電力で振動させるための装置を必要とす
る。また、この方法では、半導体チップを機械的に振動
させるため、半導体チップ同士が衝突して一部が損傷す
るおそれがあり、実用化に適さない。
は、粒子を静電力で振動させるための装置を必要とす
る。また、この方法では、半導体チップを機械的に振動
させるため、半導体チップ同士が衝突して一部が損傷す
るおそれがあり、実用化に適さない。
【０００７】本発明は上記従来技術を考慮したものであ
り、微小な半導体チップを効率よく又歩留まりよく基板
の所望の位置に実装できる半導体チップ及びその実装方
法の提供を目的とする。
り、微小な半導体チップを効率よく又歩留まりよく基板
の所望の位置に実装できる半導体チップ及びその実装方
法の提供を目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、基板への接合面を含む一部が強磁性体
またはフェリ磁性体で構成されたことを特徴とする半導
体チップを提供する。
め、本発明では、基板への接合面を含む一部が強磁性体
またはフェリ磁性体で構成されたことを特徴とする半導
体チップを提供する。
【０００９】この構成によれば、基板側に設けた磁性体
からなる電極に対し前記強磁性体またはフェリ磁性体が
磁気的に作用して磁気的吸着により半導体チップが基板
上に接合される。
からなる電極に対し前記強磁性体またはフェリ磁性体が
磁気的に作用して磁気的吸着により半導体チップが基板
上に接合される。
【００１０】好ましい構成例では、前記半導体チップ
は、半導体素子を搭載して基板に接合される支持材を有
し、この支持材の基板への接合面に露出して前記強磁性
体またはフェリ磁性体を設けたことを特徴としている。
は、半導体素子を搭載して基板に接合される支持材を有
し、この支持材の基板への接合面に露出して前記強磁性
体またはフェリ磁性体を設けたことを特徴としている。
【００１１】この構成によれば、半導体素子が支持材上
に搭載され、その支持材の半導体素子搭載面とは反対側
の基板への接合面に露出する強磁性体またはフェリ磁性
体が基板電極との間で磁気的に作用し、支持材が基板に
磁気吸着される。
に搭載され、その支持材の半導体素子搭載面とは反対側
の基板への接合面に露出する強磁性体またはフェリ磁性
体が基板電極との間で磁気的に作用し、支持材が基板に
磁気吸着される。
【００１２】本発明ではさらに、基板の表面に形成され
た電極に半導体チップを接合する半導体チップの実装方
法において、前記半導体チップの所定の一部を強磁性体
またはフェリ磁性体で構成し、この強磁性体またはフェ
リ磁性体と前記基板の電極との間の磁気的吸引力により
前記半導体チップを基板上に吸着して接合することを特
徴とする半導体チップの実装方法を提供する。
た電極に半導体チップを接合する半導体チップの実装方
法において、前記半導体チップの所定の一部を強磁性体
またはフェリ磁性体で構成し、この強磁性体またはフェ
リ磁性体と前記基板の電極との間の磁気的吸引力により
前記半導体チップを基板上に吸着して接合することを特
徴とする半導体チップの実装方法を提供する。
【００１３】この構成によれば、半導体チップの一部に
設けた強磁性体またはフェリ磁性体の磁気的作用により
半導体チップが基板に吸着されて接合されるため、基板
面に半導体チップを近づけるだけで微小な半導体チップ
を容易に確実に基板上に接合することができる。
設けた強磁性体またはフェリ磁性体の磁気的作用により
半導体チップが基板に吸着されて接合されるため、基板
面に半導体チップを近づけるだけで微小な半導体チップ
を容易に確実に基板上に接合することができる。
【００１４】好ましい構成例では、複数の前記半導体チ
ップを流体の循環経路中に分散させ、この循環経路中に
前記基板を配置することにより、循環している半導体チ
ップを基板電極に吸着させることを特徴としている。
ップを流体の循環経路中に分散させ、この循環経路中に
前記基板を配置することにより、循環している半導体チ
ップを基板電極に吸着させることを特徴としている。
【００１５】この構成によれば、流体循環経路中に基板
を配置するとともにこの流体循環経路中に半導体チップ
を分散させて流すことにより、半導体チップは循環経路
途中の基板に磁気的に吸着されて接合されるため、半導
体チップの保持機構や搬送機構等を用いることなく、半
導体チップを基板に接合することができ接合時の取扱い
性が向上する。
を配置するとともにこの流体循環経路中に半導体チップ
を分散させて流すことにより、半導体チップは循環経路
途中の基板に磁気的に吸着されて接合されるため、半導
体チップの保持機構や搬送機構等を用いることなく、半
導体チップを基板に接合することができ接合時の取扱い
性が向上する。
【００１６】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態について説明する。図１は、本発明の実施の形態
に係る半導体チップの断面図である。半導体チップ１
は、例えばＡｌＧａＩｎＰからなるＬＥＤ素子２と、こ
のＬＥＤ素子２を上面に搭載する例えばｎ−ＧａＡｓか
らなる支持材３とにより構成される。支持材３の下面側
には保磁力が比較的弱い磁気的ソフト材からなる強磁性
体４の層を介してソフト材に比べ保磁力が強い磁気的ハ
ード材からなる強磁性体５が埋設される。支持材３の下
面全体にわたってハード材強磁性体５およびその周囲の
ソフト材強磁性体４が露出してこの支持材３の下面を覆
う。
の形態について説明する。図１は、本発明の実施の形態
に係る半導体チップの断面図である。半導体チップ１
は、例えばＡｌＧａＩｎＰからなるＬＥＤ素子２と、こ
のＬＥＤ素子２を上面に搭載する例えばｎ−ＧａＡｓか
らなる支持材３とにより構成される。支持材３の下面側
には保磁力が比較的弱い磁気的ソフト材からなる強磁性
体４の層を介してソフト材に比べ保磁力が強い磁気的ハ
ード材からなる強磁性体５が埋設される。支持材３の下
面全体にわたってハード材強磁性体５およびその周囲の
ソフト材強磁性体４が露出してこの支持材３の下面を覆
う。
【００１７】ソフト材強磁性体４は、鉄（Ｆｅ）または
パーマロイその他の強磁性体あるいはフェリ磁性体で構
成され、支持材（ｎ−ＧａＡｓ）３との界面にはオーミ
ックコンタクトと密着性向上のため、ＧａＡｓ側から、
Ｐｄ層１０ｎｍ、ＡｕＧｅ合金層１５０ｎｍ、Ｔｉ層５
０ｎｍが順番に成膜され、さらに、Ｆｅ層が１μｍ、酸
化防止膜が１００ｎｍ成膜される。
パーマロイその他の強磁性体あるいはフェリ磁性体で構
成され、支持材（ｎ−ＧａＡｓ）３との界面にはオーミ
ックコンタクトと密着性向上のため、ＧａＡｓ側から、
Ｐｄ層１０ｎｍ、ＡｕＧｅ合金層１５０ｎｍ、Ｔｉ層５
０ｎｍが順番に成膜され、さらに、Ｆｅ層が１μｍ、酸
化防止膜が１００ｎｍ成膜される。
【００１８】ハード材強時磁性体５は、図２に示すよう
に、表面酸化処理が施された長軸３００ｎｍ、短軸１０
０ｎｍの楕円形状の鉄（Ｆｅ）粒子６が光硬化樹脂７中
に分散された構造である。この鉄粒子６は、単磁区構造
をとり、長軸方向に磁化している。鉄粒子６の長軸は支
持材３の表面に垂直に配向しているため、ハード材強磁
性体５全体としては、支持材表面に垂直方向（上下方
向）が磁化容易軸となる。鉄以外でも他の強磁性体又は
フェリ磁性体で構成してもよい。
に、表面酸化処理が施された長軸３００ｎｍ、短軸１０
０ｎｍの楕円形状の鉄（Ｆｅ）粒子６が光硬化樹脂７中
に分散された構造である。この鉄粒子６は、単磁区構造
をとり、長軸方向に磁化している。鉄粒子６の長軸は支
持材３の表面に垂直に配向しているため、ハード材強磁
性体５全体としては、支持材表面に垂直方向（上下方
向）が磁化容易軸となる。鉄以外でも他の強磁性体又は
フェリ磁性体で構成してもよい。
【００１９】半導体チップ１の大きさは、例えば支持材
３が２０μｍ×２０μｍ×１０μｍであり、磁性体４，
５部分の寸法は、１４μｍ×１４μｍ×７μｍである。
３が２０μｍ×２０μｍ×１０μｍであり、磁性体４，
５部分の寸法は、１４μｍ×１４μｍ×７μｍである。
【００２０】図３は、上記半導体チップの磁束分布を示
す。磁束は、ソフト材強磁性体４によってチップ上面側
と側面側が閉じ、下面側のみが開いているため、上面お
よび側面方向には他の磁性体とは相互作用を及ぼさな
い。一方、チップ下面側では磁束が開いているため、こ
の下面側でのみ他の磁性体と静磁的相互作用を及ぼす。
す。磁束は、ソフト材強磁性体４によってチップ上面側
と側面側が閉じ、下面側のみが開いているため、上面お
よび側面方向には他の磁性体とは相互作用を及ぼさな
い。一方、チップ下面側では磁束が開いているため、こ
の下面側でのみ他の磁性体と静磁的相互作用を及ぼす。
【００２１】図４は、上記半導体チップが実装される基
板の平面図である。例えばガラスからなる基板８上に、
ＴｉとＦｅから構成されるストライプ状電極９が、幅１
００μｍ、周期１ｎｍでパターニングされて形成され
る。
板の平面図である。例えばガラスからなる基板８上に、
ＴｉとＦｅから構成されるストライプ状電極９が、幅１
００μｍ、周期１ｎｍでパターニングされて形成され
る。
【００２２】図５は、上記半導体チップの製造プロセス
を示す説明図である。まず、（Ａ）に示すように、ｎ型
ＧａＡｓの支持材３の表面に、複数のＬＥＤ素子２が分
離して形成され、表面に透明電極が形成された状態で、
ポジ型フォトレジスト１０を両面に塗布する。裏面側の
フォトレジスト１０は、磁性体埋設用の溝を形成するた
めにフォトマスクを用いて露光、現像してパターニング
される。次に、硫酸、過酸化水素、水の混合溶液中で湿
式エッチングを行い、（Ｂ）に示すように、溝１１を形
成する。
を示す説明図である。まず、（Ａ）に示すように、ｎ型
ＧａＡｓの支持材３の表面に、複数のＬＥＤ素子２が分
離して形成され、表面に透明電極が形成された状態で、
ポジ型フォトレジスト１０を両面に塗布する。裏面側の
フォトレジスト１０は、磁性体埋設用の溝を形成するた
めにフォトマスクを用いて露光、現像してパターニング
される。次に、硫酸、過酸化水素、水の混合溶液中で湿
式エッチングを行い、（Ｂ）に示すように、溝１１を形
成する。
【００２３】次に、この支持材３の裏面に、Ｐｄを１０
ｎｍ、ＡｕＧｅ合金を１５０ｎｍ、Ｔｉを５０ｎｍ、、
Ｆｅを１０００ｎｍの厚さに蒸着して、（Ｃ）に示すよ
うに、ソフト材強磁性体４を成膜する。この際、蒸着し
ながら支持材３を自公転させることにより、溝１１内の
側面にもこれらの金属を成膜する。次に、還元ガス雰囲
気で、１８０℃で５分の熱処理を行い合金化する。
ｎｍ、ＡｕＧｅ合金を１５０ｎｍ、Ｔｉを５０ｎｍ、、
Ｆｅを１０００ｎｍの厚さに蒸着して、（Ｃ）に示すよ
うに、ソフト材強磁性体４を成膜する。この際、蒸着し
ながら支持材３を自公転させることにより、溝１１内の
側面にもこれらの金属を成膜する。次に、還元ガス雰囲
気で、１８０℃で５分の熱処理を行い合金化する。
【００２４】続いて、光硬化樹脂中に前述の鉄粉を分散
して、ｎ−ｈｅｘａｎｅで適度な粘度に調整し、支持材
裏面の溝１１内に塗布した後、１０ｋＯｅの磁場中で光
硬化させて、（Ｄ）に示すように、ハード材強磁性体５
を形成する。その後、壁開により各ＬＥＤ素子間を分割
する。
して、ｎ−ｈｅｘａｎｅで適度な粘度に調整し、支持材
裏面の溝１１内に塗布した後、１０ｋＯｅの磁場中で光
硬化させて、（Ｄ）に示すように、ハード材強磁性体５
を形成する。その後、壁開により各ＬＥＤ素子間を分割
する。
【００２５】次に上記半導体チップの実装方法について
説明する。まず、複数の上記半導体チップを水などの極
性溶媒に分散させ、これをポンプなどで循環させる。こ
の循環経路中に基板を配置する。この場合、半導体チッ
プの親水性や疎水性を考慮して極性溶媒や極性のない溶
媒を適宜選定する。本実施形態の支持材を構成するＧａ
Ａｓは親水性が大きいため、極性溶媒である水を用いて
チップ同士の凝集を防ぎ分散性をよくしている。
説明する。まず、複数の上記半導体チップを水などの極
性溶媒に分散させ、これをポンプなどで循環させる。こ
の循環経路中に基板を配置する。この場合、半導体チッ
プの親水性や疎水性を考慮して極性溶媒や極性のない溶
媒を適宜選定する。本実施形態の支持材を構成するＧａ
Ａｓは親水性が大きいため、極性溶媒である水を用いて
チップ同士の凝集を防ぎ分散性をよくしている。
【００２６】この循環経路中に分散している半導体チッ
プの一部がある確率で必ずこの循環経路内に配置された
基板上のＦｅ等の強磁性体からなる電極９（図４参照）
に接近して流れる。このように基板の磁性体電極に近づ
き裏面がこの基板電極の方向に向いた半導体チップは、
その支持材の裏面に埋設された強磁性体４，５による静
磁的相互作用により、チップの裏面が基板電極に磁気的
に吸着されて半導体チップが基板上に接合される。
プの一部がある確率で必ずこの循環経路内に配置された
基板上のＦｅ等の強磁性体からなる電極９（図４参照）
に接近して流れる。このように基板の磁性体電極に近づ
き裏面がこの基板電極の方向に向いた半導体チップは、
その支持材の裏面に埋設された強磁性体４，５による静
磁的相互作用により、チップの裏面が基板電極に磁気的
に吸着されて半導体チップが基板上に接合される。
【００２７】図６は基板上に磁気的に接合された半導体
チップの磁束分布状態を示す。図示したように、電極９
は、ガラス基板８上に形成されたＴｉ層９ａとＡｕ電極
層９ｂとＦｅ電極層９ｃとにより構成されている。この
接合状態では、半導体チップ１に形成されたハード材強
磁性体５による磁束は、その周囲のソフト材強磁性体４
と実装基板８の鉄電極９ｃの中に囲まれて閉じられ外に
は漏出しない。
チップの磁束分布状態を示す。図示したように、電極９
は、ガラス基板８上に形成されたＴｉ層９ａとＡｕ電極
層９ｂとＦｅ電極層９ｃとにより構成されている。この
接合状態では、半導体チップ１に形成されたハード材強
磁性体５による磁束は、その周囲のソフト材強磁性体４
と実装基板８の鉄電極９ｃの中に囲まれて閉じられ外に
は漏出しない。
【００２８】また、既に１つの半導体チップ１が接合し
た基板８の電極上に、図７に示すようにさらに重なるよ
うに他の半導体チップ１’が接近した場合には、後から
接近した半導体チップ１’には弱い磁気的な相互作用は
存在するが、この磁気的相互作用は、既に基板電極と直
接接合している半導体チップ１と基板電極間の相互作用
に比べ磁性体同士の距離が離れているため、非常に弱
い。このため、後から接近した半導体チップ１’は、流
体によって押し流され１つの電極上に複数の半導体チッ
プが重なることはない。
た基板８の電極上に、図７に示すようにさらに重なるよ
うに他の半導体チップ１’が接近した場合には、後から
接近した半導体チップ１’には弱い磁気的な相互作用は
存在するが、この磁気的相互作用は、既に基板電極と直
接接合している半導体チップ１と基板電極間の相互作用
に比べ磁性体同士の距離が離れているため、非常に弱
い。このため、後から接近した半導体チップ１’は、流
体によって押し流され１つの電極上に複数の半導体チッ
プが重なることはない。
【００２９】図８は、本発明の別の実施の形態を示す。
この実施形態は、前述の半導体チップと基板電極間の磁
気的作用に加えて、基板８に局所的に外部磁場を付加し
て接合すべき位置に向かう磁束の空間分布を形成したも
のである。このように外部磁場を付加することにより、
半導体チップ１を要求された位置の電極に対し確実に接
合することができる。なお、この場合、半導体チップ１
のソフト材強磁性体４までが着磁されるため、外部に幾
分磁束が漏れて電極周辺に半導体チップが重なり合って
結合するが、接合後に、付加した磁場を解除することに
より、前述の図６に示した磁束分布となって、電極と直
接接合している半導体チップのみが電極上に残る。
この実施形態は、前述の半導体チップと基板電極間の磁
気的作用に加えて、基板８に局所的に外部磁場を付加し
て接合すべき位置に向かう磁束の空間分布を形成したも
のである。このように外部磁場を付加することにより、
半導体チップ１を要求された位置の電極に対し確実に接
合することができる。なお、この場合、半導体チップ１
のソフト材強磁性体４までが着磁されるため、外部に幾
分磁束が漏れて電極周辺に半導体チップが重なり合って
結合するが、接合後に、付加した磁場を解除することに
より、前述の図６に示した磁束分布となって、電極と直
接接合している半導体チップのみが電極上に残る。
【００３０】以上のような磁気的な方法で半導体チップ
を基板上に実装した場合、半導体チップのソフト材強磁
性体と実装基板の磁性体電極とが直接接触するので、こ
れらを電極として利用することができる。
を基板上に実装した場合、半導体チップのソフト材強磁
性体と実装基板の磁性体電極とが直接接触するので、こ
れらを電極として利用することができる。
【００３１】
【発明の効果】以上説明したように、本発明では、半導
体チップの一部に設けた強磁性体またはフェリ磁性体の
磁気的作用により半導体チップが基板の磁性体電極に吸
着されて接合されるため、基板面に半導体チップを近づ
けるだけで微小な半導体チップを容易に確実に基板上に
接合することができ、同時に多数の半導体チップを所望
の位置に歩留まりよく効率的に実装することができる。
体チップの一部に設けた強磁性体またはフェリ磁性体の
磁気的作用により半導体チップが基板の磁性体電極に吸
着されて接合されるため、基板面に半導体チップを近づ
けるだけで微小な半導体チップを容易に確実に基板上に
接合することができ、同時に多数の半導体チップを所望
の位置に歩留まりよく効率的に実装することができる。
【００３２】この場合、半導体チップの一定位置に磁性
体を露出させて設けておくことにより、基板上での半導
体チップの位置とともにその方位や姿勢を制御すること
ができる。また、実装する個所に同時に複数の半導体チ
ップが重なって接合されることはなく、接合の信頼性が
高い。また、接合のために用いた半導体チップの磁性体
をそのまま電極として利用することができる。
体を露出させて設けておくことにより、基板上での半導
体チップの位置とともにその方位や姿勢を制御すること
ができる。また、実装する個所に同時に複数の半導体チ
ップが重なって接合されることはなく、接合の信頼性が
高い。また、接合のために用いた半導体チップの磁性体
をそのまま電極として利用することができる。
【図１】 本発明に係る半導体チップの断面図。
【図２】 図１の半導体チップのハード材強磁性体の構
成説明図。
成説明図。
【図３】 図１の半導体チップ周辺の磁束分布の説明
図。
図。
【図４】 本発明の半導体チップが実装される基板の平
面図。
面図。
【図５】 本発明の半導体チップの製造プロセスの説明
図。
図。
【図６】 本発明の半導体チップの実装状態の磁束分布
説明図。
説明図。
【図７】 本発明の半導体チップの接合作用の説明図。
【図８】 本発明の別の実施形態による磁束分布説明
図。
図。
１，１’：半導体チップ、２：ＬＥＤ素子、３：支持
材、４：ソフト材強磁性体、５：ハード材強磁性体、
６：鉄粒子、７：光硬化樹脂、８：基板、９：電極、１
０：フォトレジスト、１１：溝。
材、４：ソフト材強磁性体、５：ハード材強磁性体、
６：鉄粒子、７：光硬化樹脂、８：基板、９：電極、１
０：フォトレジスト、１１：溝。
Claims (4)
- 【請求項１】基板への接合面を含む一部が強磁性体又は
フェリ磁性体で構成されたことを特徴とする半導体チッ
プ。 - 【請求項２】前記半導体チップは、半導体素子を搭載し
て基板に接合される支持材を有し、この支持材の基板へ
の接合面に露出して前記強磁性体またはフェリ磁性体を
設けたことを特徴とする請求項１に記載の半導体チッ
プ。 - 【請求項３】基板の表面に形成された電極に半導体チッ
プを接合する半導体チップの実装方法において、 前記半導体チップの所定の一部を強磁性体またはフェリ
磁性体で構成し、この強磁性体またはフェリ磁性体と前
記基板の電極との間の磁気的吸引力により前記半導体チ
ップを基板上に吸着して接合することを特徴とする半導
体チップの実装方法。 - 【請求項４】複数の前記半導体チップを流体の循環経路
中に分散させ、この循環経路中に前記基板を配置するこ
とにより、循環している半導体チップを基板電極に吸着
させることを特徴とする請求項３に記載の半導体チップ
の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045689A JP2001237266A (ja) | 2000-02-23 | 2000-02-23 | 半導体チップ及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045689A JP2001237266A (ja) | 2000-02-23 | 2000-02-23 | 半導体チップ及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237266A true JP2001237266A (ja) | 2001-08-31 |
| JP2001237266A5 JP2001237266A5 (ja) | 2007-01-11 |
Family
ID=18568229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000045689A Pending JP2001237266A (ja) | 2000-02-23 | 2000-02-23 | 半導体チップ及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237266A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273628A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2012019036A (ja) * | 2010-07-07 | 2012-01-26 | Nec Corp | 電子部品の実装構造及び実装方法 |
| WO2013158949A1 (en) | 2012-04-20 | 2013-10-24 | Rensselaer Polytechnic Institute | Light emitting diodes and a method of packaging the same |
| JP2015153931A (ja) * | 2014-02-17 | 2015-08-24 | スタンレー電気株式会社 | 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法 |
| JP2016018966A (ja) * | 2014-07-11 | 2016-02-01 | スタンレー電気株式会社 | 半導体光学素子、及び、素子分散溶液 |
| JP2018503986A (ja) * | 2015-07-14 | 2018-02-08 | ゴルテック．インク | マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置及び電子機器 |
| KR20200026762A (ko) * | 2019-09-26 | 2020-03-11 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 |
| US10928145B2 (en) | 2011-10-27 | 2021-02-23 | Applied Materials, Inc. | Dual zone common catch heat exchanger/chiller |
| JP2021071595A (ja) * | 2019-10-31 | 2021-05-06 | アルディーテック株式会社 | マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ |
| WO2021084783A1 (ja) * | 2019-10-31 | 2021-05-06 | アルディーテック株式会社 | 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置 |
| US12159800B2 (en) | 2019-09-19 | 2024-12-03 | Lg Electronics Inc. | Device for self-assembling semiconductor light-emitting diodes |
-
2000
- 2000-02-23 JP JP2000045689A patent/JP2001237266A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273628A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2012019036A (ja) * | 2010-07-07 | 2012-01-26 | Nec Corp | 電子部品の実装構造及び実装方法 |
| US10928145B2 (en) | 2011-10-27 | 2021-02-23 | Applied Materials, Inc. | Dual zone common catch heat exchanger/chiller |
| KR102031296B1 (ko) * | 2012-04-20 | 2019-10-11 | 렌슬러 폴리테크닉 인스티튜트 | 발광 다이오드들 및 이를 패키징하는 방법 |
| WO2013158949A1 (en) | 2012-04-20 | 2013-10-24 | Rensselaer Polytechnic Institute | Light emitting diodes and a method of packaging the same |
| KR20150005628A (ko) * | 2012-04-20 | 2015-01-14 | 렌슬러 폴리테크닉 인스티튜트 | 발광 다이오드들 및 이를 패키징하는 방법 |
| JP2015515149A (ja) * | 2012-04-20 | 2015-05-21 | レンセレイアー ポリテクニック インスティテュート | 発光ダイオード及びそのパッケージング方法 |
| EP2839522A4 (en) * | 2012-04-20 | 2015-12-09 | Rensselaer Polytech Inst | LIGHT-EMITTING DIODES AND METHOD OF PACKAGING THEREOF |
| US9245875B2 (en) | 2012-04-20 | 2016-01-26 | Rensselaer Polytechnic Institute | Light emitting diodes and a method of packaging the same |
| US9418979B2 (en) | 2012-04-20 | 2016-08-16 | Renssealer Polytechnic Institute | Light emitting diodes and a method of packaging the same |
| CN104508843B (zh) * | 2012-04-20 | 2017-04-26 | 伦斯勒理工学院 | 一种用于将一排发光二极管裸片组装于衬底上的方法 |
| JP2015153931A (ja) * | 2014-02-17 | 2015-08-24 | スタンレー電気株式会社 | 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法 |
| JP2016018966A (ja) * | 2014-07-11 | 2016-02-01 | スタンレー電気株式会社 | 半導体光学素子、及び、素子分散溶液 |
| JP2018503986A (ja) * | 2015-07-14 | 2018-02-08 | ゴルテック．インク | マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置及び電子機器 |
| US12159800B2 (en) | 2019-09-19 | 2024-12-03 | Lg Electronics Inc. | Device for self-assembling semiconductor light-emitting diodes |
| KR20200026762A (ko) * | 2019-09-26 | 2020-03-11 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 |
| KR102260638B1 (ko) | 2019-09-26 | 2021-06-04 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 |
| JP2021071595A (ja) * | 2019-10-31 | 2021-05-06 | アルディーテック株式会社 | マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ |
| WO2021084783A1 (ja) * | 2019-10-31 | 2021-05-06 | アルディーテック株式会社 | 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置 |
| US12176463B2 (en) | 2019-10-31 | 2024-12-24 | Uldtec Co., Ltd. | Semiconductor chip integrated device manufacturing method, semiconductor chip integrated device, semiconductor chip integrated device assembly, semiconductor chip ink, and semiconductor chip ink ejection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6579745B2 (en) | Method for mounting chips on board using magnetic positioning | |
| US9070692B2 (en) | Shields for magnetic memory chip packages | |
| JP2001237266A (ja) | 半導体チップ及びその実装方法 | |
| US7943052B2 (en) | Method for self-assembling microstructures | |
| JP2020025064A (ja) | 発光素子集積装置の製造方法および発光素子配列装置 | |
| CN112599459B (zh) | 微发光二极管芯片的转移方法、显示面板及其制作方法 | |
| CN106941090B (zh) | 转置图章与应用其的转移方法 | |
| JPH0787202B2 (ja) | 電子デバイスの相互接続方法 | |
| CN100403572C (zh) | 磁电变换元件及其制造方法 | |
| US20100170086A1 (en) | Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate | |
| JP2016072493A (ja) | 半導体装置及びその製造方法 | |
| EP1575054A2 (en) | Magnetic shield member, magnetic shield structure, and magnetic memory device | |
| TWI774013B (zh) | 具有磁屏蔽層的裝置及方法 | |
| JP2006332563A (ja) | ウェハ搬送装置、ウェハ積層体搬送装置及び積層型半導体装置製造方法 | |
| JP3387843B2 (ja) | 方向づけを行うための薄い磁気フィルムを有する光学的構成部品およびその組立方法 | |
| WO2005071707A1 (ja) | マイクロリレー | |
| JPH06112270A (ja) | 半導体素子の実装方法 | |
| US12066760B2 (en) | Reticle-masking structure, extreme ultra violet apparatus, and method of forming the same | |
| US12581865B2 (en) | Manufacturing method of package with magnetic shielding structure | |
| JP3045133B2 (ja) | ボール搭載方法および転写基板 | |
| JP3453748B2 (ja) | 磁気駆動バルブ及びその製造方法 | |
| JP2001244294A (ja) | 微細チップの実装方法 | |
| JPH04225235A (ja) | はんだバンプ形成方法及びマスク固定用磁石 | |
| CN100580879C (zh) | 自旋晶体管及其制造方法 | |
| JPH11154388A (ja) | 磁気抵抗メモリ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |