JP2001237361A - 小さな持上げマウントパッドを有するリードフレーム - Google Patents

小さな持上げマウントパッドを有するリードフレーム

Info

Publication number
JP2001237361A
JP2001237361A JP2001024137A JP2001024137A JP2001237361A JP 2001237361 A JP2001237361 A JP 2001237361A JP 2001024137 A JP2001024137 A JP 2001024137A JP 2001024137 A JP2001024137 A JP 2001024137A JP 2001237361 A JP2001237361 A JP 2001237361A
Authority
JP
Japan
Prior art keywords
pad
chip
lead frame
small
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001024137A
Other languages
English (en)
Inventor
Chen Johnnie
チェン ジョニイ
Suu Joyce
スー ジョイス
Chuu Joo
チュー ジョー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2001237361A publication Critical patent/JP2001237361A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体チップが貼り付けられる小さな持上げ
パッドを有する大面積マウントパッドを含むリードフレ
ームを備えた半導体装置を得る。 【解決手段】 最少量のチップ貼付け接着剤の使用と小
さな持上げパッド１１とを結びつけることにより気相パ
ッケージクラッキングに対する信頼性が改善され、さら
に、所与のリードフレームをあるファミリーのチップサ
イズおよび形状で使用することができる。大きなパッド
１４は、リードフレームの製造中に応力を緩和するだけ
でなく良好な熱放散を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、半導体装
置に関し、特に、マイクロ電子装置の組立てに使用され
るリードフレームに関する。
【０００２】
【従来の技術】保護密封体（enclosure）内に封止され
る集積回路チップおよびリードフレームを有する集積回
路装置はいろいろな製品に広く使用され、その中には、
消費者電子装置，コンピュータ，自動車，電気通信およ
び軍事応用が含まれる。集積回路チップを装置外部の回
路と電気的に相互接続する手段はリードフレームの形を
とることが多い。リードフレームは、銅や銅合金のよう
な導電性および熱伝導性の非常に高い材料により形成さ
れる。リードフレームは、複数のリードとその上に集積
回路チップが貼り付けられるチップマウントパッドと呼
ばれる中央エリアとにスタンプされるかエッチングされ
る。チップは、通常はワイヤボンディングによってリー
ドに電気的に接続され、装置は密封化されて機械的およ
び環境的に保護される。
【０００３】従来のリードフレームは、図１に平面図を
示すように、プラスチックカプセル化半導体パッケージ
に組み立てられる。破線１２０で示すように、リードフ
レームは、組み立てられるべき集積回路チップよりも幾
分大きい平坦なチップマウントパッド１１０を含む。チ
ップは、接着剤または合金によってマウントパッド１１
０に貼り付けられ、プラスチック樹脂内に入れられる前
にボンディングワイヤによりリードの内部に接続され
る。
【０００４】リードフレームは、比較的薄い金属細片を
スタンプするかエッチングして、半導体パッケージング
組立て装置中を移送させる手段を提供する支持レール１
３０のシステムに取り付けられた複数のリードフレーム
を形成することによって、製造される。製造されたまま
のリードフレーム細片では、リード１１２は支持レール
１３０の面内に維持される。中央に位置するチップマウ
ントパッド１１０は狭幅のタイ・ストラップ１１３によ
って支持レールに取り付けられる。チップマウントパッ
ド１１０とタイ・ストラップ１１３の最内部とは、チッ
プ１２０の表面がほとんどリードチップの面であること
を可能にするために、支持レール１３０の面からダウン
セットすなわちＺ軸オフセットされ、それにより、より
短いワイヤボンド１２５で済み、より信頼度の高いボン
ディング工程が可能となる。
【０００５】現在の多くのリードフレームは、図２に示
すような単一または多数の小さな円形マウントパッド２
０２を有して製造されるか、チップが貼り付けられるタ
イ・ストラップをただ有するだけで、大きいチップパッ
ドは排除されている。小さなチップパッド２０２は、薄
くエッチングされたかスタンプされたタイ・ストラップ
２０６によって外部支持レール２０５に接続される。支
持レール２０５は、パッケージの組立てが完了するまで
細片の１つ以上のリードフレームも一緒に保持する。
【０００６】図２に示すような１つ以上の小さなパッド
２０２を有するこれらのリードフレームは、典型的に
は、Ｓパッドすなわちスモールパッドリードフレームと
呼ばれる。小さな円形パッドは、タイ・ストラップ２０
６のエッジからタイ・ストラップが交差する（２０８）
リードフレームの中心までのほぼ中間に配置される。破
線２０３で表わされるチップはパッド２０２の頂上に配
置され、また、チップの非パターン化表面はチップ貼付
け接着剤（不図示）によってパッドに貼り付けられる。
従来のリードフレームのように、タイ・ストラップおよ
びマウントパッドは、ボンドワイヤ長が短縮されたより
平坦な構造を提供するために、支持レールの面からオフ
セットされる。
【０００７】「ポップコーン効果」または蒸気圧パッケ
ージクラッキングとしばしば呼ばれる表面実装プラスチ
ックパッケージにおける故障機構に応えて、チップパッ
ド面積が縮小されたリードフレームが開発されており、
それを図３に示す。従来のリードフレームでは、プラス
チック樹脂内へ入る周囲の湿気は、マウントパッド３２
０を有する固体チップ３１０と樹脂３４０との間で捕捉
される。印刷回路板へのはんだ付着のような急速熱工程
に曝されると、パッケージ内の蒸気圧は、チップ３１０
とチップマウントパッド３２０との間およびパッド３２
０と樹脂３４０との間の接着剤３１１の弱接着領域を剥
離させる。矢符３５０は、蒸気圧が蓄積して剥離３５１
をもたらしたり樹脂に出張りおよびクラック３５２をし
ばしばもたらす領域を表わす。この故障機構は、大きな
半導体ダイに関連しており、薄いパッケージにおいて最
も顕著である。
【０００８】リードフレームの「Ｓ」パッドすなわちス
モールチップコンタクトパッドは、チップパッドと樹脂
との間の大きい平坦な表面を排除することによって故障
を解決する。また、それらは、機械的強度の低いシステ
ム内の材料であるだけでなく蒸気圧源であることも判っ
ている使用されるチップ貼付け接着剤の量を大きく低減
する。
【０００９】しかしながら、Ｓパッドリードフレームの
厳しい限界は、面積がチップ自体以上である熱伝導チッ
プマウントパッドを有する従来のリードフレームで見ら
れる熱放散の損失である。図４に示すように、半導体装
置４２０からの伝熱経路は、（１）メタルチップパッド
４１０内に到るもの、（２）樹脂４４０を介してパッド
からパッケージの背面に到るもの、（３）外部印刷回路
板４６０への直接伝熱でパッドからリード内に到るも
の、（４）樹脂４４０を介してチップ表面から周囲に到
るもの、（４）樹脂を介してチップからリード４１２に
到るものである。実際上、大きいチップマウントパッド
４１０は、熱放散面積を広げかつパッドをリードに近接
させることによって、パッケージ内でヒート・スプレッ
ダーとして使用される。
【００１０】従来のチップマウントパッドリードフレー
ムにはないＳパッドリードフレームの第２の問題点は、
狭いタイ・ストラップのワーピングおよびボーイング
（bowing）の傾向であり、したがって、歩留りおよび信
頼度の損失をもたらす平坦でないマウントパッドであ
る。
【００１１】リードフレーム製造工程では、パターン化
されたリードフレーム細片はダイに位置決めされ、ま
た、チップパッドは、加圧されている金属の部分を伸張
させるツールを使用して下向きに成形され（すなわち、
「ｚ」軸オフセットされ）、一体化されパターン化され
たタイ・ストラップおよびチップパッドを再位置決めす
る。加圧下では、２つ以上のタイ・ストラップの延性金
属は、強制的に下向きとされてアングル・ベンドを形成
するとともに、成形パンチを使用してリードフレームの
中心に向けてプレスされてタイ・ストラップをダイ表面
に対してプレスする。延性金属は、中心へ向かって収束
し、Ｓパッドリードフレームにおいてしばしば反ったり
弓形に曲がる。従来のリードフレームでは、大きいダイ
パッド面積は、応力をパッド自体内で緩和させることを
可能とし、したがって、ワープする傾向がほとんどな
い。
【００１２】湿気進入および熱放散の両方について信頼
性が高くより小型で薄い集積回路パッケージがこの産業
によって要求されるにつれて、これらの問題点を支援す
るリードフレームが必要とされている。
【００１３】
【発明が解決しようとする課題】明らかに、機械的安定
性およびチップ周囲よりも大きい従来のチップパッドの
伝熱利点を有するが、気相パッケージクラッキングに寄
与することが知られているチップ貼付け接着剤を非常に
少量しか使用しないチップへの小接触面積のＳパッドの
利点を有するリードフレームをもつことがこの産業にと
って非常に望ましいことである。
【００１４】本発明の目的は、大きなマウントパッドの
伝熱利点だけでなく小接触面積を含むチップマウントパ
ッドを有するリードフレームを備えた半導体装置を提供
することにある。
【００１５】本発明の目的は、はんだリフロー処理中に
改善されたパッケージ信頼性を与える装置を提供するこ
とにある。
【００１６】本発明の目的は、コスト低減および製品の
改善された信頼性の両方を支援する、最少量のチップ貼
付け接着剤しか必要としない半導体パッケージを提供す
ることにある。
【００１７】本発明のさらなる目的は、多数の半導体チ
ップサイズおよび形状とコンパチブルであり、それによ
り、チップ特定ツーリング在庫およびカスタムチップマ
ウントパッドの製造コストを最小限に抑えるリードフレ
ームを提供することにある。
【００１８】本発明の目的は、半導体パッケージ内でヒ
ート・スプレッダーのように作用するリードフレームチ
ップパッドを提供することにある。
【００１９】本発明のさらなる目的は、チップに対する
パッド接触面積が小さくしかも大きなパッド熱放散利点
を有するリードフレームの製造方法を提供することにあ
る。
【００２０】本発明のさらなる目的は、チップに対する
接触面積は小さいが従来の大きなマウントパッドの機械
的安定性を有するリードフレームを提供することにあ
る。
【００２１】本発明の他の目的は、高い熱伝導率，延性
（ductility）の製造利点および大面積チップパッドの
応力緩和の利点を有するリードフレームを提供すること
にある。
【００２２】
【課題を解決するための手段】本発明は、小さい持上げ
パッドを有する大面積マウントパッドを含むリードフレ
ームを備えた半導体装置である。半導体チップは、蒸気
圧パッケージクラッキングに寄与することが知られてい
るチップ貼付け接着剤を最少量しか使わないで持上げパ
ッドに貼り付けられる。大面積パッドは、カプセル化さ
れたパッケージを介した良好な熱拡散および熱放散を可
能とさせる。
【００２３】チップ貼付け面積の減少により、サイズお
よび形状が変わる半導体チップのファミリーに対してリ
ードフレームを使用することができ、これにより、ツー
ルで加工され在庫（inventory）に保持される装置特定
リードフレームの数が減少される。
【００２４】銅合金は、熱伝導率に優れかつ処理が容易
であるために非常に好都合なリードフレーム材料であ
り、これらの銅合金の可鍛性（malleability）および延
性はリードフレームバリエーションの成形における許容
範囲を大きくする。また、大面積チップパッドは、リー
ドフレーム製造工程中に応力を緩和させ、スモールパッ
ドリードフレームに頻繁に生じるワープおよび歪を解消
する。
【００２５】
【発明の実施の形態】図５から図７に本発明の一実施の
形態を示す。半導体装置は、その上にチップマウント接
着剤１５によって半導体チップ１０が貼り付けられる１
つ以上の小さなパッド１１となるパッドの面から上向き
に形成された凹みを有するリードフレームマウントパッ
ド１４を含む。チップとリードフレームとの間に小接触
面積しか提供しないことに関する図２において、また、
最少量のチップ貼付け接着剤しか必要としないことによ
って、実際上、小さなパッド１１は既知のＳパッドリー
ドフレームと同じ機能を果たす。チップとメタルパッド
との間に大接触面積がないことは「ポップコーン効果」
を解消し、パッドは、カプセル化樹脂から剥離し、装置
が急速熱工程に曝されるときにプラスチックのボーイン
グやクラッキングを生じさせることがある。故障の例を
図３に示す。
【００２６】小さなパッドに必要な少量のチップマウン
ト接着剤は、接着剤からのガス抜きとプラスチックパッ
ケージ内に蓄積される蒸気圧とを最小限に抑える。ま
た、使用されるコストのかかるチップマウント接着剤の
量が少ないために単価が低いという利点もあり、また、
接着剤のオーバフローは小さなパッドの側面に留まると
ともにワイヤボンディングや樹脂接着と干渉しないため
に、接着剤配置の精度は重要ではない。
【００２７】従来のフルサイズマウントパッドに接続さ
れてその一体部分を形成する小さなパッドの重要な利点
は、それの向上された熱放散能力である。銅合金のよう
な高熱伝導率リードフレーム材料は、チップと大面積メ
タルチップパッドとの間に直接伝熱機構を提供し、図４
の位置（１）および（２）に示すように、リードフィン
ガーを介してだけではなくパッケージの背面からも熱を
放散することができる。
【００２８】図５において、組み立てられたパッケージ
では半導体チップ１０は持上げパッド１１の平坦な第１
の表面上に接着剤１５によって貼り付けられることが分
かる。ダウンセットマウントパッドは、パッドの近くに
ダウンセットされるタイ・ストラップ１２に貼り付けら
れる。チップ１０はリードフィンガー（不図示）にワイ
ヤボンドされ、また、アセンブリはプラスチック樹脂１
６にカプセル化される。
【００２９】図６は、大きなマウントパッド１４内に一
体化された小さな持上げパッド１１を有する製造された
ままのリードフレームの平面図であり、大きなパッド
は、コーナーにおいて外部支持レール３０とともに形成
されるタイ・ストラップ１２によって支持される。マウ
ントパッド１４の周囲近くで、タイ・ストラップ１２お
よびマウントパッド１４は、ほぼ破線１９で示す位置
で、成形されたアングル（angle）だけリードフィンガ
ー１６および支持レール３０の面からオフセットされて
いる。チップパッド内の小さな持上げパッドのアレイ
は、持上げパッドの第１の表面０１１がタイ・ストラッ
プ・ダウンセット距離のほぼ半分となるように、パッド
の面から上向きに形成される。パッド１４オフセット深
さは０．１から０．２ｍｍの範囲内であり、また、小さ
な持上げパッドはパッド１４の第１の表面上０．０４か
ら０．０８ｍｍの範囲内である。小さなパッド１１の第
１の表面０１１の直径は０．５から３ｍｍの範囲内であ
る。
【００３０】図７のリードフレームの一部分の断面はオ
フセットアングルのより詳細な図を提供する。タイ・ス
トラップ１２は、アングル１９でオフセットされて大き
いダイマウントパッド１４の面を形成する。小さな持上
げパッド１１は、反対方向（すなわち、上向き）に、大
きなパッドダウンセットの距離のほぼ半分オフセットさ
れる。
【００３１】比較的薄い延性の鉛フレーム材料アングル
は、成形パンチを使用して金属を伸張することによって
形成される。大きなパッド内に小さな持上げパッドを形
成する技術は、圧倒的多数の市販のリードフレームで見
られるチップマウントパッドおよびタイ・ストラップを
オフセットするのに使用されるものと同様である。
【００３２】本発明の好ましい実施の形態は、新しいオ
フセットツーリングセットと組み合わせて、リードフレ
ームのオフセットアングルを形成するのに従来の油圧ま
たは電気駆動プレスを使用する。成形ダイプレスは、一
般的に、マウントパッドオフセットを形成するのに使用
されるものと同じタイプであるが、図８に示すように、
それは、リードフレームのチップマウントパッドが位置
決めされる領域に配置された一連の円形成形ツールを含
む。フルサイズマウントパッド（不図示）を有するパタ
ーン化され形成されたリードフレームはダイプレスに位
置決めされ、また、プレスは矢符８５０で示すようにク
ランプされる。鋼の円形パンチツール８１のアレイはダ
イプレス８４のベース内へ凹ませられる。空洞８２は、
より低いダイプレスのパンチ８１に対応する位置でアッ
パーダイプレス表面８５に位置決めされる。矢符８０で
示すように、パンチ８１は、圧力下で、延性チップマウ
ントパッド（不図示）の下面に対して突出される。空洞
８２は、延性リードフレーム材料が上向きに形成されて
大きなパッドの一連の小さな持上げチップパッドを生じ
ることを可能にさせる。小さなパッド上に平坦な表面が
形成されることを保証するために、各空洞のベースに平
坦な表面８２１が設けられる。成形ツールはダイプレス
のホームポジションに引っ込められ、リードフレームが
プレスから取り外される。ツールセットの寸法は特定リ
ードフレーム寸法の関数であるが、各パンチツール８１
は直径が０．２５から２ｍｍの範囲内であり、空洞８２
は対応パンチツールの直径＋リードフレーム厚である。
【００３３】小さな持上げパッドリードフレームに対す
る応用はＳパッドフレームに対して知られているものと
幾分同様であるが、小さな持上げパッドの著しい利点
は、加圧成形による金属の伸張中に、金属が全方向から
中心へ向けて押され、薄いタイ・ストラップ上の小さな
パッドにより、しばしばワープおよび歪が生じるという
事実にある。しかしながら、本発明の小さな持上げパッ
ドでは、金属の動きによる応力は銅の大きな面積によっ
て吸収され、大きなパッドのワープは問題にならない。
【００３４】図６の小さな持上げパッドリードフレーム
の実施の形態では、大きな四角パッド１４に４つの小さ
なパッド１１がある。しかしながら、本発明は四角パッ
ドだけでなく矩形または多辺パッドにも応用することが
でき、図９ａに示すように大マウントパッド９１内に単
一パッド１１１があったり、図９ｂに示すように大きな
パッド９２上に３つの持上げパッド１１２が三角形に配
置されたり、図９ｃに示すように矩形パッド９３上に２
つ以上のパッド１１３が一列に配置されたりすることが
理解されるべきである。
【００３５】本発明は、さまざまな形で実施することが
でき、クワッド・フラット・パック（QFP）およびスモ
ール・アウトライン・パッケージ（SOP）のような多様
なプラスチックパッケージタイプや、良好な熱放散およ
び蒸気圧クラッキングの回避の利点が望ましい特性であ
る任意の他の表面実装プラスチックパッケージタイプに
応用することができる。小さな持上げパッドリードフレ
ームは、チップマウントパッドによって形成される露出
ヒート・スプレッダーを有するパッケージにも応用する
ことができる。
【００３６】小さな持上げパッドリードフレームによっ
て提供される著しい利点は、単一リードフレームを多数
のチップサイズおよび形状に適用する点にある。標準化
されたリードピッチ内では、リードフレームまたはパッ
ケージファミリー上の特定数のリードに対して、小さな
持上げパッドリードフレームは大きな範囲のチップサイ
ズに適合する。例えば、１３２ピン・クワッド・フラッ
ト・パック・リードフレームは多くのチップサイズおよ
びタイプに使用することができ、したがって、本発明は
多数の集積回路装置に応用することができ、それによっ
て、特定ツーリングと各特定チップに対する在庫との必
要性が解消される。
【００３７】従来のリードフレームでは、リードフレー
ムもしくはパッケージファミリーの各チップサイズおよ
び形状またはそれらの小さな変形に対して、単一のリー
ドフレームツーリングが必要である。典型的には、ボン
ドワイヤがパッドに短絡することを回避すべく、チップ
サイズはマウントパッドサイズよりも僅かに小さくされ
ているにすぎない。しかしながら、図１０ａ，図１０ｂ
および図１０ｃに示すように、多様なチップサイズおよ
び形状のアセンブリに対して、１つの小さな持上げパッ
ドリードフレームデザイン１０が使用される。図１０ａ
では、チップ１０１は大きなパッド１００面積の５０％
よりも小さいが、大きなパッド１００はチップおよび内
部リードフレームボンディングフィンガーの面の下に位
置決めされるため、図１１に示すように、ボンドワイヤ
１０７のメタルパッドへの短絡は問題とならない。ま
た、所与のパッケージファミリーの小さなチップを有す
る大きなパッドは、改善された熱放散および熱拡散を提
供する。
【００３８】図１０ｂでは、従来のチップパッド対チッ
プ比で典型的であるように、チップ１０２はパッドより
も僅かに小さいにすぎない。図１０ｃでは、チップ１０
３はパッドサイズよりも大きいが、内部リードフィンガ
ーチップ内に限定される。チップは小さなパッドの第１
の表面に貼り付けられるため、従来のパッドにおいてチ
ップがチップマウントパッドよりも大きい場合にそうで
あるように、リードフレームボンドフィンガーの接着剤
汚染の問題はない。
【００３９】チップ周囲が持上げマウントパッドの最外
縁と同じかそれよりも大きくかつチップ周囲が内部リー
ドフィンガー内にある限り、多様なチップサイズおよび
形状を所与の小さな持上げパッドリードフレームに適用
することができる。
【００４０】好ましい実施の形態の詳細な説明がなされ
た。しかしながら、本発明はさまざまな形で実施できる
ことが理解されるべきである。したがって、ここに開示
した特定の詳細は、制約として解釈されるものではな
く、本発明を実質的に任意の詳細なシステム，構造また
は方法で利用することを当業者に教示するための基礎と
して解釈されるものである。
【００４１】以上の説明に関して以下の項を開示する。 （１）ａ）比較的大きなマウントパッドの表面から持上
げられた小さなマウントパッドのアレイを有するリード
フレームと、 ｂ）小さなパッドの表面に貼り付けられた半導体回路チ
ップと、 ｄ）チップボンドパッドをリードフレームに相互接続す
るボンディングワイヤと、 ｅ）アセンブリのモールド樹脂カプセル（encapsulatio
n）と、を含む、半導体装置。 （２）前記小さなマウントパッドが、大きなパッドから
成形され、かつ、大きなパッドの一体部分である、第１
項記載の半導体装置。 （３）前記大きなパッドが、内部リードフレームリード
の面からダウンセットされ、小さなパッドの表面が、大
きなパッドの上方に前記ダウンセット距離のおよそ半分
に位置決めされる、第１項記載の半導体装置。 （４）リードフレームが銅合金を含む、第１項記載の半
導体装置。 （５）チップが、比較的少量のチップマウント接着剤に
よって小さなパッドの表面に貼り付けられている、第１
項記載の半導体装置。 （６）前記小さなパッドが、チップと大きなパッドとの
間の直接熱経路を形成する、第１項記載の装置。 （７）持上げパッドが四角パターンに配列されている、
第１項記載の半導体装置。 （８）持上げパッドが三角パターンに配列されている、
第１項記載の半導体装置。 （９）持上げパッドが線形パターンに配列されている、
第１項記載の半導体装置。 （１０）中央に配置された単一の小さな持上げパッドを
有する、第１項記載の半導体装置。
【００４２】（１１）前記チップ面積が、持上げパッド
の最も外側の周囲以上であり、かつ、リードフレームフ
ィンガー内にある 第１項記載の半導体装置。 （１２）アセンブリがスモール・アウトライン・パッケ
ージを含む、第１項記載の半導体装置。 （１３）アセンブリがクワッド・フラット・パッケージ
を含む、第１項記載の半導体装置。 （１４）アセンブリが表面実装パッケージを含む、第１
項記載の半導体装置。
【００４３】（１５）ａ）支持レールに取り付けられた
複数のリードと、 ｂ）前記支持レールおよび中央に配置された大きなパッ
ドに取り付けられた２つ以上のタイ・ストラップと、 ｃ）前記大きなパッドの表面の上方に持上げられた小さ
なマウントパッドのアレイと、を含み、 ｄ）前記大きなパッドおよびタイ・ストラップの最内部
が、支持レールおよびリードの面からダウンセットされ
ている、リードフレーム。 （１６）銅のような熱伝導性金属または合金を含む、第
１５項記載のリードフレーム。 （１７）持上げマウントパッドが、複数のチップサイズ
および形状に対する支持を提供する、第１５項記載のリ
ードフレーム。 （１８）持上げマウントパッドの数および位置が随意で
ある、第１５項記載のリードフレーム。
【００４４】（１９）小さな持上げマウントパッドを有
するリードフレームの製造方法であって、 ａ）より低いダイの引込み可能な突起のアレイと突起に
対応する位置にあるトップ・ダイの空洞のアレイとを含
むツールセットを有する成形ダイプレスを提供するステ
ップと、 ｂ）前記ダイプレスにリードフレーム細片を位置決めし
クランプするステップと、 ｃ）前記突起を中央に配置されたリードフレームパッド
に対してまた前記空洞内に押し進める圧力を加えて、パ
ッドの面から持上げられた小さなパッドを作り出すステ
ップと、 ｄ）前記突起および圧力を引っ込めるステップと、を含
む、方法。 （２０）前記ツールセットが鋼を含む、第１９項記載の
方法。 （２１）前記空洞が平坦な頂面を有する、第１９項記載
の方法。 （２２）プレスのより低いダイの引っ込み可能な突起の
アレイと、突起に対応する位置にあるトップダイの空洞
のアレイとを含む、成形パンチツールセット。
【００４５】（２３）半導体チップが貼り付けられる小
さな持上げパッドを有する大面積マウントパッドを含む
リードフレームを備えた半導体装置。最少量のチップ貼
付け接着剤の使用と小さな持上げパッドとを結びつける
ことにより気相パッケージクラッキングに対する信頼性
が改善され、さらに、所与のリードフレームをあるファ
ミリーのチップサイズおよび形状で使用することができ
る。大きなパッドは、リードフレームの製造中に応力を
緩和するだけでなく良好な熱放散を行う。
【図面の簡単な説明】
【図１】従来のリードフレームおよび支持構造の平面図
である。
【図２】「Ｓ」すなわちスモールパッドリードフレーム
を示す図である。
【図３】「ポップコーン効果」の結果として故障したプ
ラスチックパッケージの従来のリードフレームを示す図
である。
【図４】カプセル化された集積回路装置からの主要な熱
流経路を示す図である。
【図５】大きなマウントパッドに一体化された小さな持
上げパッドを有する半導体パッケージの断面図である。
【図６】チップパッドに多数の小さな持上げパッドを有
する本発明のリードフレームを示す図である。
【図７】小さな持上げパッドを有するリードフレームマ
ウントパッドの断面図である。
【図８】小さな持上げパッドを成形するツールを有する
ダイプレスを示す図である。
【図９】小さな持上げパッドリードフレームの別の実施
の形態を示す図である。
【図１０】本発明の同じリードフレーム上の変動するチ
ップサイズを示す図である。
【図１１】本発明のワイヤボンドされたアセンブリの断
面図である。
【符号の説明】
０１１ 第１の表面 １０，１０１，１０２，１０３，１２０，３１０ 半導
体チップ １１，１１１，１１２，１１３，２０２ 小さなパッド １２，１１３，２０６ タイ・ストラップ １４，９１，９２，９３，１００ 大きなパッド １５，３１１ 接着剤 １６，３４０，４４０ プラスチック樹脂 １９ アングル ３０，１３０，２０５ 支持レール ８１ パンチツール ８２ 空洞 ８４ ダイプレス １０７，１２５ ボンドワイヤ １１０，３２０，４１０ チップマウントパッド １１２，４１２ リード ２０８ タイ・ストラップ交差点 ３５１ 剥離層 ３５２ クラック ４２０ 半導体装置 ４６０ 印刷回路板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョイス スー 台湾 ユン ホー シティ、ウェン ファ ロード、 レーン 90、アレイ 32、４ エフ、ナンバー１ (72)発明者 ジョー チュー 台湾 パン チァオ シティ、パン シン ロード、 ７エフ、ナンバー35

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ａ）比較的大きなマウントパッドの表面
    から持上げられた小さなマウントパッドのアレイを有す
    るリードフレームと、 ｂ）小さなパッドの表面に貼り付けられた半導体回路チ
    ップと、 ｄ）チップボンドパッドをリードフレームに相互接続す
    るボンディングワイヤと、 ｅ）アセンブリのモールド樹脂カプセルと、を含む、半
    導体装置。
  2. 【請求項２】 小さな持上げマウントパッドを有するリ
    ードフレームの製造方法であって、 ａ）より低いダイの引込み可能な突起のアレイと突起に
    対応する位置にあるトップ・ダイの空洞のアレイとを含
    むツールセットを有する成形ダイプレスを提供するステ
    ップと、 ｂ）前記ダイプレスにリードフレーム細片を位置決めし
    クランプするステップと、 ｃ）前記突起を中央に配置されたリードフレームパッド
    に対してまた前記空洞内に押し進める圧力を加えて、パ
    ッドの面から持上げられた小さなパッドを作り出すステ
    ップと、 ｄ）前記突起および圧力を引っ込めるステップと、を含
    む、方法。
JP2001024137A 2000-01-31 2001-01-31 小さな持上げマウントパッドを有するリードフレーム Abandoned JP2001237361A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US179183 1988-04-08
US17918300P 2000-01-31 2000-01-31

Publications (1)

Publication Number Publication Date
JP2001237361A true JP2001237361A (ja) 2001-08-31

Family

ID=22655570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001024137A Abandoned JP2001237361A (ja) 2000-01-31 2001-01-31 小さな持上げマウントパッドを有するリードフレーム

Country Status (2)

Country Link
US (1) US6504238B2 (ja)
JP (1) JP2001237361A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819794B1 (ko) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100833938B1 (ko) * 2002-03-28 2008-05-30 삼성테크윈 주식회사 반도체 패키지용 리드프레임 및 리드프레임 제조 방법
KR100861511B1 (ko) * 2002-07-24 2008-10-02 삼성테크윈 주식회사 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089064A1 (en) * 2001-01-08 2002-07-11 Jiahn-Chang Wu Flexible lead surface-mount semiconductor package
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
TW540123B (en) * 2002-06-14 2003-07-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame as chip carrier
US20040000703A1 (en) * 2002-06-27 2004-01-01 Jui-Chung Lee Semiconductor package body having a lead frame with enhanced heat dissipation
DE10255932A1 (de) * 2002-11-29 2004-06-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US20070002599A1 (en) * 2003-02-28 2007-01-04 Robin Caven Circuit board and arrangement for minimizing thermal and electromagnetic effects
DE10319782B4 (de) * 2003-04-30 2009-01-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Chipträgerelement
US7202106B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector and method
US8138586B2 (en) * 2005-05-06 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with multi-planar paddle
US7563647B2 (en) * 2005-07-29 2009-07-21 Stats Chippac Ltd. Integrated circuit package system with interconnect support
US7947535B2 (en) * 2005-10-22 2011-05-24 Stats Chippac Ltd. Thin package system with external terminals
US20070176271A1 (en) * 2006-02-01 2007-08-02 Stats Chippac Ltd. Integrated circuit package system having die-attach pad with elevated bondline thickness
US7541221B2 (en) * 2006-02-04 2009-06-02 Stats Chippac Ltd. Integrated circuit package system with leadfinger support
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7691682B2 (en) * 2007-06-26 2010-04-06 Micron Technology, Inc. Build-up-package for integrated circuit devices, and methods of making same
US8129827B2 (en) * 2007-09-13 2012-03-06 Stats Chippac Ltd. Integrated circuit package system with package encapsulation having recess
US8097934B1 (en) 2007-09-27 2012-01-17 National Semiconductor Corporation Delamination resistant device package having low moisture sensitivity
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
JP4929382B2 (ja) * 2010-07-13 2012-05-09 株式会社東芝 電子部品構造体及び電子機器
DE102012207519A1 (de) * 2012-05-07 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
CN115910825B (zh) * 2022-11-15 2026-03-10 上海华力微电子有限公司 焊盘结构及光刻拼接工艺的在线监控方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214307A (en) * 1991-07-08 1993-05-25 Micron Technology, Inc. Lead frame for semiconductor devices having improved adhesive bond line control
KR100205353B1 (ko) * 1996-12-27 1999-07-01 구본준 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833938B1 (ko) * 2002-03-28 2008-05-30 삼성테크윈 주식회사 반도체 패키지용 리드프레임 및 리드프레임 제조 방법
KR100819794B1 (ko) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100861511B1 (ko) * 2002-07-24 2008-10-02 삼성테크윈 주식회사 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법

Also Published As

Publication number Publication date
US6504238B2 (en) 2003-01-07
US20010048149A1 (en) 2001-12-06

Similar Documents

Publication Publication Date Title
JP2001237361A (ja) 小さな持上げマウントパッドを有するリードフレーム
CN102420217B (zh) 多芯片半导体封装体及其组装
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
TW498516B (en) Manufacturing method for semiconductor package with heat sink
US7468548B2 (en) Thermal enhanced upper and dual heat sink exposed molded leadless package
US20220157700A1 (en) Two sided bondable lead frame
JPH04293259A (ja) 半導体装置およびその製造方法
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JP3497775B2 (ja) 半導体装置
US20060038202A1 (en) Heatsink apparatus and thermally-conductive intermediate material for dissipating heat in semiconductor packages
US8053285B2 (en) Thermally enhanced single inline package (SIP)
WO2008083146A1 (en) Stress-resistant leadframe and method
JPH01270336A (ja) 半導体装置の製造方法
US6755069B1 (en) Method and tooling for z-axis offset of lead frames
TWI267959B (en) Semiconductor package with chip-supporting member
US20230187327A1 (en) Leadless semiconductor package with internal gull wing lead structures
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
US8106489B1 (en) Integrated circuit package and packaging method
US7582974B2 (en) Semiconductor device and method of manufacturing same
JP4033780B2 (ja) 半導体装置とその製造方法
JPH06120403A (ja) 電子回路素子搭載用リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080131

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081205