JP2001237384A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001237384A JP2001237384A JP2000044243A JP2000044243A JP2001237384A JP 2001237384 A JP2001237384 A JP 2001237384A JP 2000044243 A JP2000044243 A JP 2000044243A JP 2000044243 A JP2000044243 A JP 2000044243A JP 2001237384 A JP2001237384 A JP 2001237384A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric film
- film
- ferroelectric
- perovskite
- precursor solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 前駆体溶液を塗布して形成される強誘電体膜
において発生するボイドあるいは凹凸といった問題を解
消させ、強誘電体膜のリークが低減された、信頼性の高
い強誘電体膜の形成をおこなう。 【構成】 下部電極上にペロブスカイト結晶化した強誘
電体を形成し、その上に強誘電体膜の前駆体溶液を塗
布、乾燥し、ペロブスカイト結晶化温度以下の条件で低
温アニールを行う。そして、上部電極形成後、ペロブス
カイト結晶化温度以上の高温アニールを施し、強誘電体
膜を完全結晶化させ、電極で挟まれた半導体素子ができ
る。
において発生するボイドあるいは凹凸といった問題を解
消させ、強誘電体膜のリークが低減された、信頼性の高
い強誘電体膜の形成をおこなう。 【構成】 下部電極上にペロブスカイト結晶化した強誘
電体を形成し、その上に強誘電体膜の前駆体溶液を塗
布、乾燥し、ペロブスカイト結晶化温度以下の条件で低
温アニールを行う。そして、上部電極形成後、ペロブス
カイト結晶化温度以上の高温アニールを施し、強誘電体
膜を完全結晶化させ、電極で挟まれた半導体素子ができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置におい
て用いられる強誘電体膜の成膜方法に関し、特にリーク
電流が小さく歩留りの高い強誘電体薄膜メモリに関す
る。
て用いられる強誘電体膜の成膜方法に関し、特にリーク
電流が小さく歩留りの高い強誘電体薄膜メモリに関す
る。
【０００２】
【従来の技術】近年、成膜技術の進歩に伴い、強誘電体
膜を用いた半導体素子として、特に、不揮発性メモリあ
るいは強誘電体キャパシタの開発が盛んに行われてい
る。たとえば、このような不揮発性メモリとしては、強
誘電体薄膜の分極反転特性を利用することによる不揮発
性ランダムアクセスメモリ（Ferroelectric Random Acc
ess Memory：ＦｅＲＡＭ）が挙げられ、また、キャパシ
タとしては強誘電体膜を高誘電体膜として用いるもので
ある。
膜を用いた半導体素子として、特に、不揮発性メモリあ
るいは強誘電体キャパシタの開発が盛んに行われてい
る。たとえば、このような不揮発性メモリとしては、強
誘電体薄膜の分極反転特性を利用することによる不揮発
性ランダムアクセスメモリ（Ferroelectric Random Acc
ess Memory：ＦｅＲＡＭ）が挙げられ、また、キャパシ
タとしては強誘電体膜を高誘電体膜として用いるもので
ある。
【０００３】強誘電体膜としては、Ｓｒ２Ｂｉ２Ｔａ２
Ｏ９〔ＳＢＴ〕、ＳｒＢｉ２（Ｔａ，Ｎｂ）Ｏ４〔ＳＢ
ＴＮ〕等のビスマス系層状結晶構造酸化物や、ＰｂＺｒ
Ｏ〔ＰＺＴ〕等のぺロブスカイト構造酸化物が挙げられ
る。一般に、この種の強誘電体膜の成膜プロセスは図１
に示すようになる。
Ｏ９〔ＳＢＴ〕、ＳｒＢｉ２（Ｔａ，Ｎｂ）Ｏ４〔ＳＢ
ＴＮ〕等のビスマス系層状結晶構造酸化物や、ＰｂＺｒ
Ｏ〔ＰＺＴ〕等のぺロブスカイト構造酸化物が挙げられ
る。一般に、この種の強誘電体膜の成膜プロセスは図１
に示すようになる。
【０００４】下地シリコン基板１上に白金（Ｐｔ）ある
いは酸化イリジウム（ＩｒＯ２）等により下部電極２を
形成し（図１（ａ））、強誘電体材料であるＳＢＴが溶
解した前駆体溶液３を塗布し、スピンコート法により均
一な塗布膜を形成する（図１（ｂ））。
いは酸化イリジウム（ＩｒＯ２）等により下部電極２を
形成し（図１（ａ））、強誘電体材料であるＳＢＴが溶
解した前駆体溶液３を塗布し、スピンコート法により均
一な塗布膜を形成する（図１（ｂ））。
【０００５】その後、乾燥し結晶化温度以上の８００℃
焼成アニールを酸素雰囲気の中で３０分間行い、結晶化
されたＳＢＴ膜４を得る（図１（ｃ））。そして、前駆
体溶液の塗布、焼成の図１（ｂ）乃至図１（ｃ）の工程
を、所望膜厚となるまで複数回繰り返すことにより所望
の膜厚の強誘電体ＳＢＴ膜５を形成していた。
焼成アニールを酸素雰囲気の中で３０分間行い、結晶化
されたＳＢＴ膜４を得る（図１（ｃ））。そして、前駆
体溶液の塗布、焼成の図１（ｂ）乃至図１（ｃ）の工程
を、所望膜厚となるまで複数回繰り返すことにより所望
の膜厚の強誘電体ＳＢＴ膜５を形成していた。
【０００６】
【発明が解決しようとする課題】しかしながら、以上述
べた従来の成膜プロセスを用いた場合、強誘電体材料の
結晶異方性が強いため、図１（ｄ）に示すように強誘電
体膜５の表面に凹凸６、あるいは強誘電体膜５の膜中に
ボイド７やが発生するという問題点があった。
べた従来の成膜プロセスを用いた場合、強誘電体材料の
結晶異方性が強いため、図１（ｄ）に示すように強誘電
体膜５の表面に凹凸６、あるいは強誘電体膜５の膜中に
ボイド７やが発生するという問題点があった。
【０００７】ボイドの発生は、前駆体溶液を複数回塗
布、乾燥して形成するために、主に凹凸が原因となって
発生すると考えられる。そのため強誘電体膜を用いた半
導体メモリの電極間リーク電流の増加あるいは電極間の
ショートが発生し、強誘電体メモリの信頼性を低下させ
ていた。
布、乾燥して形成するために、主に凹凸が原因となって
発生すると考えられる。そのため強誘電体膜を用いた半
導体メモリの電極間リーク電流の増加あるいは電極間の
ショートが発生し、強誘電体メモリの信頼性を低下させ
ていた。
【０００８】
【課題を解決するための手段】本発明は、上記従来の問
題点を解決するために、下部電極上にペロブスカイト結
晶化した強誘電体を形成し、その上に強誘電体膜の前駆
体溶液を塗布、乾燥し、ペロブスカイト結晶化温度以下
の条件で低温アニールを行う。そして、上部電極形成
後、ペロブスカイト結晶化温度以上の高温アニールを施
し、強誘電体膜を完全結晶化させ、電極で挟まれた半導
体素子ができる。
題点を解決するために、下部電極上にペロブスカイト結
晶化した強誘電体を形成し、その上に強誘電体膜の前駆
体溶液を塗布、乾燥し、ペロブスカイト結晶化温度以下
の条件で低温アニールを行う。そして、上部電極形成
後、ペロブスカイト結晶化温度以上の高温アニールを施
し、強誘電体膜を完全結晶化させ、電極で挟まれた半導
体素子ができる。
【０００９】
【発明の実施の形態】本発明の実施の形態を説明するた
めの強誘電体膜の生成プロセスを図２に示す。先ず、図
２（ａ）において、シリコン基板１１上に、下部電極１
２となる白金（Ｐｔ）を２０００〜３０００Å程度スパ
ッタ法により形成する。この時の電極材料は、酸化イリ
ジウム等の耐酸化性を有する導電体であれば白金以外で
も用いることができる。
めの強誘電体膜の生成プロセスを図２に示す。先ず、図
２（ａ）において、シリコン基板１１上に、下部電極１
２となる白金（Ｐｔ）を２０００〜３０００Å程度スパ
ッタ法により形成する。この時の電極材料は、酸化イリ
ジウム等の耐酸化性を有する導電体であれば白金以外で
も用いることができる。
【００１０】さらに、図２（ｂ）のように、下部電極１
２上に強誘電体材料ＳＢＴの溶解した前駆体溶液１３を
塗布し、スピンコータにより均一となるようにする。こ
のときの前駆体溶液は、ＳＢＴ材料成分となる元素の酸
化物であるＢＩ２Ｏ３、Ｔａ２Ｏ５、ＳｒＯ、Ｎｂ２Ｏ
５及び溶媒となる酢酸ブチルとの混合液である。
２上に強誘電体材料ＳＢＴの溶解した前駆体溶液１３を
塗布し、スピンコータにより均一となるようにする。こ
のときの前駆体溶液は、ＳＢＴ材料成分となる元素の酸
化物であるＢＩ２Ｏ３、Ｔａ２Ｏ５、ＳｒＯ、Ｎｂ２Ｏ
５及び溶媒となる酢酸ブチルとの混合液である。
【００１１】そして、図２（ｃ）のように、１５０℃〜
２００℃程度に保持したホットプレートにて５分間乾燥
させ、充分に溶媒を揮発除去し、焼成炉により８００
℃、３０分間の酸素アニールをすることにより、ＳＢＴ
塗布膜１３の結晶化をおこない結晶化されたＳＢＴ膜１
４が得られる。ＳＢＴは７００℃程度以上の熱処理によ
りペロブスカイト構造に転移するので、このときのＳＢ
Ｔ膜はペロブスカイト結晶構造となっている。
２００℃程度に保持したホットプレートにて５分間乾燥
させ、充分に溶媒を揮発除去し、焼成炉により８００
℃、３０分間の酸素アニールをすることにより、ＳＢＴ
塗布膜１３の結晶化をおこない結晶化されたＳＢＴ膜１
４が得られる。ＳＢＴは７００℃程度以上の熱処理によ
りペロブスカイト構造に転移するので、このときのＳＢ
Ｔ膜はペロブスカイト結晶構造となっている。
【００１２】従来技術と同様、図２（ｂ）乃至図２
（ｃ）の工程を３回繰り返すことにより、図２（ｄ）に
示すように、１５００Å程度のＳＢＴ膜１５が得られ
る。さらに、図２（ｅ）のように、ＳＢＴの２３重量％
濃度の前駆体溶液を塗布し、乾燥させ、 ＳＢＴ膜１５
の凹凸を埋めるように平坦化膜として３００Å程度のＳ
ＢＴ塗布膜１６を形成する。平坦化させるためには１５
００ｒｐｍの回転数で３０秒間スピンコートする。
（ｃ）の工程を３回繰り返すことにより、図２（ｄ）に
示すように、１５００Å程度のＳＢＴ膜１５が得られ
る。さらに、図２（ｅ）のように、ＳＢＴの２３重量％
濃度の前駆体溶液を塗布し、乾燥させ、 ＳＢＴ膜１５
の凹凸を埋めるように平坦化膜として３００Å程度のＳ
ＢＴ塗布膜１６を形成する。平坦化させるためには１５
００ｒｐｍの回転数で３０秒間スピンコートする。
【００１３】次に、図２（ｆ）において、６００℃、３
０分間の酸素アニールにより焼成する。この時のアニー
ル条件は、ＳＢＴ膜がアモルファス状態から一部パイロ
クロア結晶化が開始する程度の完全結晶化温度以下のア
ニール条件である必要がある。アニール温度が６００℃
〜７００℃であればこのような状態を実現できる。これ
により、ＳＢＴ塗布膜１６はアモルファス領域と、一部
に常誘電体相であるパイロクロア結晶領域が混在するＳ
ＢＴ膜１７となる。
０分間の酸素アニールにより焼成する。この時のアニー
ル条件は、ＳＢＴ膜がアモルファス状態から一部パイロ
クロア結晶化が開始する程度の完全結晶化温度以下のア
ニール条件である必要がある。アニール温度が６００℃
〜７００℃であればこのような状態を実現できる。これ
により、ＳＢＴ塗布膜１６はアモルファス領域と、一部
に常誘電体相であるパイロクロア結晶領域が混在するＳ
ＢＴ膜１７となる。
【００１４】その後、図２（ｇ）において、上部電極１
８となる白金（Ｐｔ）を２０００〜３０００Å程度スパ
ッタ法により形成し、８００℃、３０分間の酸素アニー
ルによる焼成を行いＳＢＴ膜１７を完全結晶化させ、SB
T膜が多層に積層されたペロブスカイトの強誘電体膜が
形成される。上述したように、７００℃以上のアニール
により強誘電体相であるペロブスカイト結晶構造ができ
る。
８となる白金（Ｐｔ）を２０００〜３０００Å程度スパ
ッタ法により形成し、８００℃、３０分間の酸素アニー
ルによる焼成を行いＳＢＴ膜１７を完全結晶化させ、SB
T膜が多層に積層されたペロブスカイトの強誘電体膜が
形成される。上述したように、７００℃以上のアニール
により強誘電体相であるペロブスカイト結晶構造ができ
る。
【００１５】この時の上部電極の材料は、下部電極同
様、酸化イリジウム等の耐酸化性を有する導電体であれ
ば白金以外でも用いることができる。また、強誘電体膜
の完全結晶化は上部電極形成前でも本実施の形態と同様
の効果が得られる。
様、酸化イリジウム等の耐酸化性を有する導電体であれ
ば白金以外でも用いることができる。また、強誘電体膜
の完全結晶化は上部電極形成前でも本実施の形態と同様
の効果が得られる。
【００１６】以上のように、結晶化された強誘電体膜の
凹凸を埋めるように、平坦化の目的の強誘電体材料の前
駆体溶液膜を塗布法により形成した後に、１度ペロブス
カイト結晶化以下の温度のアニールを施し凹凸を吸収し
た後、さらにペロブスカイト結晶化温度以上の焼成アニ
ールを施すことにより強誘電体膜を形成したので、凹凸
の無い強誘電体膜を形成することができ、しかも、凹凸
に起因するボイドの発生も低減することができる。
凹凸を埋めるように、平坦化の目的の強誘電体材料の前
駆体溶液膜を塗布法により形成した後に、１度ペロブス
カイト結晶化以下の温度のアニールを施し凹凸を吸収し
た後、さらにペロブスカイト結晶化温度以上の焼成アニ
ールを施すことにより強誘電体膜を形成したので、凹凸
の無い強誘電体膜を形成することができ、しかも、凹凸
に起因するボイドの発生も低減することができる。
【００１７】以上、強誘電体膜としてＳＢＴ膜を例とし
て説明したが、強誘電体膜は、前駆体溶液を用いて形成
される膜であれば、ＳＢＴ以外のビスマス系層状結晶構
造酸化物や、ぺロブスカイト構造酸化物であっても構わ
ない。
て説明したが、強誘電体膜は、前駆体溶液を用いて形成
される膜であれば、ＳＢＴ以外のビスマス系層状結晶構
造酸化物や、ぺロブスカイト構造酸化物であっても構わ
ない。
【００１８】本実施形態のプロセスにより凹凸の無く平
坦化することが可能となり、またボイドの無いＳＢＴ膜
の形成が可能となる。その結果、リーク電流の低減さ
れ、そして電極間のショートの発生しない強誘電体薄膜
の形成が可能となる。
坦化することが可能となり、またボイドの無いＳＢＴ膜
の形成が可能となる。その結果、リーク電流の低減さ
れ、そして電極間のショートの発生しない強誘電体薄膜
の形成が可能となる。
【００１９】
【発明の効果】以上説明したように、本発明によれば前
駆体溶液を用いて形成される強誘電体膜において、従来
発生していたボイドあるいは凹凸といった問題は解消さ
れ信頼性の高い強誘電体膜の形成が可能となる。
駆体溶液を用いて形成される強誘電体膜において、従来
発生していたボイドあるいは凹凸といった問題は解消さ
れ信頼性の高い強誘電体膜の形成が可能となる。
【図１】従来技術における強誘電体膜の形成工程を示す
図である。
図である。
【図２】本発明の実施の形態を説明するための強誘電体
膜の形成工程を示す図である。
膜の形成工程を示す図である。
１、１１ シリコン基板 ２、１２ 下部電極 ３、１３ ＳＢＴ前駆体溶液 ４、１４ 結晶化されたＳＢＴ膜 ５、１５ ＳＢＴ膜 ６ 凹凸 ７ ボイド １６ ＳＢＴ塗布膜 １７ 一部結晶化したＳＢＴ膜 １８ 上部電極
Claims (4)
- 【請求項１】 半導体基板上に形成された下部電極上に
第１のペロブスカイト結晶化した強誘電体膜を形成する
工程と、 第１の強誘電体膜上に同一材料の第２の強誘電体膜の前
駆体溶液を塗布する工程と、 加熱処理し前記前駆体溶液の溶媒を揮発させる工程と、 前記第２の強誘電体膜をペロブスカイト結晶化温度以下
でアニールする工程と、 前記第２の強誘電体膜上に上部電極を形成する工程と、 前記第２の強誘電体膜をペロブスカイト結晶化温度以上
でアニールする工程とを有する半導体装置の製造方法。 - 【請求項２】 半導体基板上に形成された下部電極上に
第１のペロブスカイト結晶化した強誘電体膜を形成する
工程と、 第１の強誘電体膜上に同一材料の第２の強誘電体膜の前
駆体溶液を塗布する工程と、 加熱処理し前記前駆体溶液の溶媒を揮発させる工程と、 前記第２の強誘電体膜をペロブスカイト結晶化温度以下
でアニールする工程と、 前記第２の強誘電体膜をペロブスカイト結晶化温度以上
でアニールする工程と、 前記第２の強誘電体膜上に上部電極を形成する工程と、 を有する半導体装置の製造方法。 - 【請求項３】 前記第１の強誘電体膜及び第２の強誘電
体膜はビスマス系層状結晶構造酸化物であることを特徴
とする請求項１及び２記載の半導体装置の製造方法。 - 【請求項４】 前記第１の強誘電体膜及び第２の強誘電
体膜はペロブスカイト結晶構造酸化物であることを特徴
とする請求項１及び２記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044243A JP2001237384A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置の製造方法 |
| US09/585,548 US6309896B1 (en) | 2000-02-22 | 2000-06-02 | Method of manufacturing a ferroelectric film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044243A JP2001237384A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237384A true JP2001237384A (ja) | 2001-08-31 |
Family
ID=18567033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044243A Pending JP2001237384A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6309896B1 (ja) |
| JP (1) | JP2001237384A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074032A1 (ja) * | 2004-01-28 | 2005-08-11 | Fujitsu Limited | 半導体装置及びその製造方法 |
| KR100537128B1 (ko) * | 2001-09-21 | 2005-12-19 | 가부시끼가이샤 도시바 | 압전박막 공진기 및 그러한 공진기를 이용하는 주파수가변 공진기 |
| KR100881382B1 (ko) * | 2004-01-28 | 2009-02-02 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
| US7816150B2 (en) | 2006-11-13 | 2010-10-19 | Fujitsu Semiconductor Limited | Fabrication process of semiconductor device |
| CN110416361A (zh) * | 2019-07-26 | 2019-11-05 | 武汉理工大学 | 一种全无机钙钛矿太阳能电池的制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3956190B2 (ja) * | 2000-01-28 | 2007-08-08 | セイコーエプソン株式会社 | 強誘電体キャパシタアレイ及び強誘電体メモリの製造方法 |
| JP4348547B2 (ja) * | 2005-04-14 | 2009-10-21 | セイコーエプソン株式会社 | ペロブスカイト型酸化物層の製造方法、強誘電体メモリの製造方法および表面波弾性波素子の製造方法 |
| US20080118731A1 (en) * | 2006-11-16 | 2008-05-22 | Micron Technology, Inc. | Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174564B1 (en) * | 1991-12-13 | 2001-01-16 | Symetrix Corporation | Method of making metal polyoxyalkylated precursor solutions |
| JP3047316B2 (ja) * | 1994-11-11 | 2000-05-29 | 富士ゼロックス株式会社 | エピタキシャル強誘電体薄膜素子およびその作製方法 |
| JPH08340084A (ja) | 1995-06-09 | 1996-12-24 | Sharp Corp | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 |
| US6115281A (en) * | 1997-06-09 | 2000-09-05 | Telcordia Technologies, Inc. | Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors |
| JP3549715B2 (ja) | 1997-10-15 | 2004-08-04 | 日本電気株式会社 | Ｂｉ層状強誘電体薄膜の製造方法 |
-
2000
- 2000-02-22 JP JP2000044243A patent/JP2001237384A/ja active Pending
- 2000-06-02 US US09/585,548 patent/US6309896B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537128B1 (ko) * | 2001-09-21 | 2005-12-19 | 가부시끼가이샤 도시바 | 압전박막 공진기 및 그러한 공진기를 이용하는 주파수가변 공진기 |
| WO2005074032A1 (ja) * | 2004-01-28 | 2005-08-11 | Fujitsu Limited | 半導体装置及びその製造方法 |
| KR100743166B1 (ko) | 2004-01-28 | 2007-07-27 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| KR100881382B1 (ko) * | 2004-01-28 | 2009-02-02 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
| US7816150B2 (en) | 2006-11-13 | 2010-10-19 | Fujitsu Semiconductor Limited | Fabrication process of semiconductor device |
| CN110416361A (zh) * | 2019-07-26 | 2019-11-05 | 武汉理工大学 | 一种全无机钙钛矿太阳能电池的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6309896B1 (en) | 2001-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| JP2000307071A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH11121703A (ja) | Ｂｉ層状強誘電体薄膜の製造方法 | |
| US6338970B1 (en) | Ferroelectric capacitor of semiconductor device and method for fabricating the same | |
| JP2001237384A (ja) | 半導体装置の製造方法 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP4825373B2 (ja) | 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法 | |
| JPH11307736A (ja) | 半導体メモリ素子の製造方法 | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| JP4488661B2 (ja) | 強誘電体キャパシタの製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JP3363091B2 (ja) | 誘電体メモリの製造方法 | |
| JP2000068469A (ja) | 強誘電体メモリデバイス及びその製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| KR20020002559A (ko) | 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| JP3543916B2 (ja) | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 | |
| JP4659436B2 (ja) | 半導体装置の製造方法 | |
| CN100403541C (zh) | 半导体器件的制造方法 | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JPH0964309A (ja) | 半導体メモリ素子及び該素子の製造方法 | |
| JP3718943B2 (ja) | 強誘電体膜の形成方法 | |
| KR20010004369A (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조 방법 | |
| JP2001338834A (ja) | 誘電体キャパシタの製造方法 | |
| JP4286492B2 (ja) | 強誘電体キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031021 |